JPS63152241A - デ−タバス暗号化方式 - Google Patents
デ−タバス暗号化方式Info
- Publication number
- JPS63152241A JPS63152241A JP61300419A JP30041986A JPS63152241A JP S63152241 A JPS63152241 A JP S63152241A JP 61300419 A JP61300419 A JP 61300419A JP 30041986 A JP30041986 A JP 30041986A JP S63152241 A JPS63152241 A JP S63152241A
- Authority
- JP
- Japan
- Prior art keywords
- data
- chip
- data bus
- memory
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 26
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 239000000872 buffer Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000006467 substitution reaction Methods 0.000 description 3
- 230000017105 transposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 101150011281 mpl1 gene Proteins 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[目次〕
概要
産業上の利用分野
従来の技術(第3図)
発明が解決しようとする問題点
問題点を解決するための手段(第1図)作用
実施例(第2図)
発明の効果
[概 要]
マイクロプロセッv1メモリ、周辺LSIを備えたマイ
コンシステムにおいて、前記マイクロプロセッサ、メモ
リ、周辺LSIに、データの暗号化及び復号化の変換テ
ーブルを設けてデータバスを流れる情報を暗号化し、ソ
フトウェアの保護を行なうこと。
コンシステムにおいて、前記マイクロプロセッサ、メモ
リ、周辺LSIに、データの暗号化及び復号化の変換テ
ーブルを設けてデータバスを流れる情報を暗号化し、ソ
フトウェアの保護を行なうこと。
[産業上の利用分野]
この発明は、マルヂチップ型のマイコンシステムに係り
、特に、そのプロセッサと、メモリ等の周辺LSI間の
通信方式に関する。
、特に、そのプロセッサと、メモリ等の周辺LSI間の
通信方式に関する。
マルヂヂップ型のマイコンシステムでは、プロセッサと
メモリ、その他の周ylLS Iが別々のICで構成さ
れているため、ブロセッ1ノとメモリ、周辺LSI間で
は、LSIの外部に露出した端子を介してデータの交換
を行なっている。この外部端子にロジックアナライザを
接続し、流れるデータをロジックアナライザでモニタす
れば、システムのソフトウェアが明らかとなってしまう
ので、何らかのソフトウェア保護対策が望まれている。
メモリ、その他の周ylLS Iが別々のICで構成さ
れているため、ブロセッ1ノとメモリ、周辺LSI間で
は、LSIの外部に露出した端子を介してデータの交換
を行なっている。この外部端子にロジックアナライザを
接続し、流れるデータをロジックアナライザでモニタす
れば、システムのソフトウェアが明らかとなってしまう
ので、何らかのソフトウェア保護対策が望まれている。
[従来の技術]
第3図は、従来のマルヂヂップ型マイクロプロセッυシ
ステムの例である。第3図において、30はマイクロプ
ロセッサユニット(以下MPUという)であり、このM
PU30には、ROM33、RAM34の外、いくつか
の周辺装@31.32がアドレスバス35、データバス
36を介して接続されている。MPU30、周辺装置(
インターフェースアダプタ>31.32.ROM33.
RAM34は、それぞれ別チップ構成のLSIから成り
、各LSI間は、チップ外部に引出された端子を介して
、前記アドレスバス35.データバス36によって接続
されている。
ステムの例である。第3図において、30はマイクロプ
ロセッサユニット(以下MPUという)であり、このM
PU30には、ROM33、RAM34の外、いくつか
の周辺装@31.32がアドレスバス35、データバス
36を介して接続されている。MPU30、周辺装置(
インターフェースアダプタ>31.32.ROM33.
RAM34は、それぞれ別チップ構成のLSIから成り
、各LSI間は、チップ外部に引出された端子を介して
、前記アドレスバス35.データバス36によって接続
されている。
周辺g置としては、例えば通信用アダプタ、プリンタと
のパラレル処理用のインターフェース、CRT制御用ア
ダプタ等がある。
のパラレル処理用のインターフェース、CRT制御用ア
ダプタ等がある。
[発明が解決しようとする問題点1
以上述べたように、従来のマルチチップ型マイクロプロ
セッサシステムでは、MPLJと、該MPUと別デツプ
構成のメモリ、周辺LSI間を、チップ外の端子を介し
たアドレスバス、データバスによって結合しているので
、この端子にロジックアナライザーを接続1Jることが
でき、これによって、MPLIと各周辺LSI間のデー
タの流れをモニターすることができる。
セッサシステムでは、MPLJと、該MPUと別デツプ
構成のメモリ、周辺LSI間を、チップ外の端子を介し
たアドレスバス、データバスによって結合しているので
、この端子にロジックアナライザーを接続1Jることが
でき、これによって、MPLIと各周辺LSI間のデー
タの流れをモニターすることができる。
従って、あるソフトウェアを実行中に、ロジックアナラ
イザーによってデータ等の流れをモニターすれば、実行
中のソフトウェアを容易にトレースすることができ、そ
のソフトウェアが盗まれてしまうという問題点を有して
いる。
イザーによってデータ等の流れをモニターすれば、実行
中のソフトウェアを容易にトレースすることができ、そ
のソフトウェアが盗まれてしまうという問題点を有して
いる。
この発明は、このような点に鑑みてなされたものであり
、ソフトウェアを保護するマルチチップ型プロセッサシ
ステムを提供することを目的とプる。
、ソフトウェアを保護するマルチチップ型プロセッサシ
ステムを提供することを目的とプる。
[問題点を解決するための手段]
第1図は、この発明の原理を示す図である。図において
、10はMPU 11を含むチップ(以下MPUチップ
)であり、MPLlllのデータバスに接続された暗号
化ROM12、復号化ROM13、トライステートバッ
ファ14.15、インバータ16を1チツプ内に収容し
ている。トライステートバッファ14.15は、外部か
らの信号、例えば、MPUのリード/ライト信号により
データを断又は、次段に送出するものである。
、10はMPU 11を含むチップ(以下MPUチップ
)であり、MPLlllのデータバスに接続された暗号
化ROM12、復号化ROM13、トライステートバッ
ファ14.15、インバータ16を1チツプ内に収容し
ている。トライステートバッファ14.15は、外部か
らの信号、例えば、MPUのリード/ライト信号により
データを断又は、次段に送出するものである。
20は、メモリ又は周辺LSI21の外、復合化ROM
22、暗号化ROM23、トライステートバッフ7I2
4.25、インバータ26を含む1デツプのLSI(周
辺チップ)である。
22、暗号化ROM23、トライステートバッフ7I2
4.25、インバータ26を含む1デツプのLSI(周
辺チップ)である。
MPLIデツプ1oと周辺デツプ20との間は、アドレ
ス17、データバス18およびMPU11からのリード
/ライト信号線19によって接続されているが、暗号化
ROMおよび略号を複合するための復号化ROMが、そ
れぞれMPLJll又は、メモリ、周辺18121等と
同一のチップに組込まれており、チップ外に引出される
データバス18には、暗号化されたデータのみが流され
ることになり、生のデータを取り小寸ことは不可能にな
っている。
ス17、データバス18およびMPU11からのリード
/ライト信号線19によって接続されているが、暗号化
ROMおよび略号を複合するための復号化ROMが、そ
れぞれMPLJll又は、メモリ、周辺18121等と
同一のチップに組込まれており、チップ外に引出される
データバス18には、暗号化されたデータのみが流され
ることになり、生のデータを取り小寸ことは不可能にな
っている。
[作 用]
この発明においては、M P Uを含むチップ内に暗号
化ROM 、復号化ROMを組込み、また、システムを
構成するメモリ又は周辺LSIチップにも、それぞれ同
一のチップ内に118号化ROM、復号化ROMを組込
んでいるので、チップ外には暗号データのみが流れ、生
のデータが流れることはない。
化ROM 、復号化ROMを組込み、また、システムを
構成するメモリ又は周辺LSIチップにも、それぞれ同
一のチップ内に118号化ROM、復号化ROMを組込
んでいるので、チップ外には暗号データのみが流れ、生
のデータが流れることはない。
そのため、ロジックアナライザーを接続して、データを
モニタしても、そのままでは意味のないデータが得られ
るのみで、そのデータから実行中のソフトウェアを知る
ことはできない。
モニタしても、そのままでは意味のないデータが得られ
るのみで、そのデータから実行中のソフトウェアを知る
ことはできない。
[実施例1
第2図は、この発明の1実施例を示す図である。
第2図において、第1図と同じ部材には同じ番号が付与
しである。また、周辺チップとしては、ROMデツプ2
1−1、RAMチップ21−2、その外の周辺チップ2
1−3.21−4・・・が設けられている。
しである。また、周辺チップとしては、ROMデツプ2
1−1、RAMチップ21−2、その外の周辺チップ2
1−3.21−4・・・が設けられている。
MPLIチップ10には、原理図で示したと同様暗号化
ROM12、復合化ROM13が含まれており、ROM
デツプ21−1、RAMチップ21−2その他各周辺チ
ップ21−3.21−4・・・内にもvtL号化ROM
22、[IitROM23が含すれている。
ROM12、復合化ROM13が含まれており、ROM
デツプ21−1、RAMチップ21−2その他各周辺チ
ップ21−3.21−4・・・内にもvtL号化ROM
22、[IitROM23が含すれている。
そして、各チップ間は、アドレスバス17およびデータ
バス18で結ばれていることも第2図では簡略化のため
省略されているが第1図に示す原理図と同様であり、ま
た、MPUからのリード/ライト信号線19、トライス
テートバッフ115゜16、インバータ16.26は図
面には特別に記載されていないが、原理図と同様に具備
していることはいうまでもない。
バス18で結ばれていることも第2図では簡略化のため
省略されているが第1図に示す原理図と同様であり、ま
た、MPUからのリード/ライト信号線19、トライス
テートバッフ115゜16、インバータ16.26は図
面には特別に記載されていないが、原理図と同様に具備
していることはいうまでもない。
第1図の原理図および第2図の実施例を用いて、この発
明の詳細な説明する。MPU11からデータをMPUデ
ツプ10外に送出するときには、MPLlllからのり
−ド/ライト信号によって、トライステートバッフ?1
5および25を動作状態にし、トライステートバッフ7
・74および24を不動作状態にする。これは、インバ
ータ16.26の介在によって容易になされることが明
らかである。この状態でMPLlllからのデータを暗
号化ROM12によって暗号化し、データバス18を介
して、周辺チップ20に送り、周辺デツプ20では復号
化ROM22によって、もとのデータに戻し、メモリ等
21によき込む。
明の詳細な説明する。MPU11からデータをMPUデ
ツプ10外に送出するときには、MPLlllからのり
−ド/ライト信号によって、トライステートバッフ?1
5および25を動作状態にし、トライステートバッフ7
・74および24を不動作状態にする。これは、インバ
ータ16.26の介在によって容易になされることが明
らかである。この状態でMPLlllからのデータを暗
号化ROM12によって暗号化し、データバス18を介
して、周辺チップ20に送り、周辺デツプ20では復号
化ROM22によって、もとのデータに戻し、メモリ等
21によき込む。
逆にメモリ等21からデータを読み出すには、MPLl
llからのリード/ライト信号を逆にし、今度はトライ
ステートバッファ24.14を動作状態とし、トライス
テートバッフ715.25を不動作とする。そして、メ
モリ等21からのデータを暗号化ROM23で暗号化し
てデータバス18に伝え、MPUチップ10内の復号化
ROM13によって暗号化されたデータを復合化してM
PU11に伝える。
llからのリード/ライト信号を逆にし、今度はトライ
ステートバッファ24.14を動作状態とし、トライス
テートバッフ715.25を不動作とする。そして、メ
モリ等21からのデータを暗号化ROM23で暗号化し
てデータバス18に伝え、MPUチップ10内の復号化
ROM13によって暗号化されたデータを復合化してM
PU11に伝える。
なお上記説明は、第1図におけるメモリ等21との一般
的な制御の場合についてのものであるが、第2図にお【
プるROMチップ21−1、RAMデツプ21−2、ぞ
の他の周辺LSI21−3.22−4・・・に対する動
作も、上述のとおりとなることはいうまでもない。
的な制御の場合についてのものであるが、第2図にお【
プるROMチップ21−1、RAMデツプ21−2、ぞ
の他の周辺LSI21−3.22−4・・・に対する動
作も、上述のとおりとなることはいうまでもない。
暗号化と復号化のキーは、EPROMにデータを書き込
むような方法でセットする。データ変換用のテーブルR
OMによる換字処理の外、転置処理等でも良い。データ
バスが8ビツトで換字処理jる場合、2561通りのキ
ーの組合せがある。
むような方法でセットする。データ変換用のテーブルR
OMによる換字処理の外、転置処理等でも良い。データ
バスが8ビツトで換字処理jる場合、2561通りのキ
ーの組合せがある。
これによれば、ROM等に占かれているデータは暗号化
されているので、盗まれても解読は困難である。
されているので、盗まれても解読は困難である。
なお、上記記載はf@号化および復合化づるためにデー
タ変換用のテーブルROMを使用して換字処理をした例
について説明したものであるが、本発明は勿論これのみ
に限定されるものではなく、例えば転置処理等でもよい
。
タ変換用のテーブルROMを使用して換字処理をした例
について説明したものであるが、本発明は勿論これのみ
に限定されるものではなく、例えば転置処理等でもよい
。
[発明の効梁1
以上述べたように、この発明においては、マルヂヂップ
で構成したプロセッサシステムにおいて、チップ外に流
れるデータは、全て暗号化されたものとなるので、例え
、ロジックアナライザー等によってこのデータを分析し
ても実行中のソフトウェア自体を知ることはできない。
で構成したプロセッサシステムにおいて、チップ外に流
れるデータは、全て暗号化されたものとなるので、例え
、ロジックアナライザー等によってこのデータを分析し
ても実行中のソフトウェア自体を知ることはできない。
また、)?−ムウエアのROMを盗まれてもそのままで
はプログラムとして意味をなさないのでソフトウェアの
保護が確実となる。
はプログラムとして意味をなさないのでソフトウェアの
保護が確実となる。
さらに、ROM等のデータを暗号化した場合には、より
確実な保護が可能となる。
確実な保護が可能となる。
第1図は、この発明の原理を示す図。
第2図は、この発明の1実施例を示す図。
第3図は、従来例を示す図である。
10・・・MPUデツプ 11・・・MPU12 ・
−[18号化ROM、 13 ・・・復号化ROM、1
4.15・・・トライステートバッファ、16・・・イ
ンバータ、 20・・・周辺チップ、21・・・メモ
リ又は周辺LSI、 22・・・復号化チップ、 23・・・暗号化チップ、
24.25・・・トライステートバッファ、26・・・
インバータ。
−[18号化ROM、 13 ・・・復号化ROM、1
4.15・・・トライステートバッファ、16・・・イ
ンバータ、 20・・・周辺チップ、21・・・メモ
リ又は周辺LSI、 22・・・復号化チップ、 23・・・暗号化チップ、
24.25・・・トライステートバッファ、26・・・
インバータ。
Claims (1)
- 【特許請求の範囲】 マイクロプロセッサ、メモリ、その他のLSIを夫々別
のチップで構成したマルチチップ型のマイクロプロセッ
サシステムにおいて、 マイクロプロセッサ(10)、メモリ及び周辺LSI(
21)のデータバスにデータの暗号化手段(12、23
)及び復合化手段(13、22)を設け、チップ外のデ
ータバスに流れる情報を暗号化することを特徴とするデ
ータバス暗号化方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61300419A JPS63152241A (ja) | 1986-12-17 | 1986-12-17 | デ−タバス暗号化方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61300419A JPS63152241A (ja) | 1986-12-17 | 1986-12-17 | デ−タバス暗号化方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63152241A true JPS63152241A (ja) | 1988-06-24 |
Family
ID=17884575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61300419A Pending JPS63152241A (ja) | 1986-12-17 | 1986-12-17 | デ−タバス暗号化方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63152241A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001237825A (ja) * | 1999-11-30 | 2001-08-31 | St Microelectronics Sa | 電子的安全部品 |
JP2003051819A (ja) * | 2001-08-08 | 2003-02-21 | Toshiba Corp | マイクロプロセッサ |
JP2006277411A (ja) * | 2005-03-29 | 2006-10-12 | Toshiba Corp | プロセッサ、メモリ、コンピュータシステムおよびデータ転送方法 |
JP2009278491A (ja) * | 2008-05-16 | 2009-11-26 | Casio Comput Co Ltd | マイクロプロセッサ及びマイクロプロセッサ応用装置 |
JP2013141323A (ja) * | 2004-06-08 | 2013-07-18 | Hrl Lab Llc | 差分電力解析を妨害する命令マスクや他の手法を備えた暗号アーキテクチャ |
JP2014096644A (ja) * | 2012-11-08 | 2014-05-22 | Mitsubishi Electric Corp | 半導体集積回路及びデータ転送方法 |
JP2016161590A (ja) * | 2015-02-26 | 2016-09-05 | 株式会社メガチップス | データ処理システム |
-
1986
- 1986-12-17 JP JP61300419A patent/JPS63152241A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001237825A (ja) * | 1999-11-30 | 2001-08-31 | St Microelectronics Sa | 電子的安全部品 |
JP2003051819A (ja) * | 2001-08-08 | 2003-02-21 | Toshiba Corp | マイクロプロセッサ |
JP2013141323A (ja) * | 2004-06-08 | 2013-07-18 | Hrl Lab Llc | 差分電力解析を妨害する命令マスクや他の手法を備えた暗号アーキテクチャ |
JP2006277411A (ja) * | 2005-03-29 | 2006-10-12 | Toshiba Corp | プロセッサ、メモリ、コンピュータシステムおよびデータ転送方法 |
JP4551802B2 (ja) * | 2005-03-29 | 2010-09-29 | 株式会社東芝 | プロセッサ、メモリ、コンピュータシステムおよびデータ転送方法 |
US8532296B2 (en) | 2005-03-29 | 2013-09-10 | Kabushiki Kaisha Toshiba | Processor, memory device, computer system, and method for transferring data |
JP2009278491A (ja) * | 2008-05-16 | 2009-11-26 | Casio Comput Co Ltd | マイクロプロセッサ及びマイクロプロセッサ応用装置 |
JP2014096644A (ja) * | 2012-11-08 | 2014-05-22 | Mitsubishi Electric Corp | 半導体集積回路及びデータ転送方法 |
JP2016161590A (ja) * | 2015-02-26 | 2016-09-05 | 株式会社メガチップス | データ処理システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4352952A (en) | Data security module | |
US8127131B2 (en) | System and method for efficient security domain translation and data transfer | |
JP4703791B2 (ja) | データ再暗号化装置および方法 | |
JP4299679B2 (ja) | 要求元マスタidおよびデータ・アドレスを用いて統合システム内でのデータ・アクセスを限定する制御機能 | |
US8321687B2 (en) | High speed cryptographic system with modular architecture | |
ES2623434T3 (es) | Interfaces habilitadas con cifrado y descifrado | |
US20160162419A1 (en) | Methods and Systems for Protecting Data in USB Systems | |
US11526602B2 (en) | Data-processing device, complete entity, and method for operating a data-processing device or complete entity | |
CN1984298A (zh) | 芯片组安全卸载引擎 | |
WO2017143744A1 (zh) | 一种总线分级加密系统 | |
JPS63152241A (ja) | デ−タバス暗号化方式 | |
JPH10143439A (ja) | データ処理装置 | |
JPH01503028A (ja) | 暗号化及び解読装置 | |
KR20030036276A (ko) | 보안 입력 디바이스 드라이버를 이용한 컴퓨터 보안시스템 | |
CN109726566B (zh) | 基于安全内存加密技术的加密系统和加密方法 | |
KR20020071274A (ko) | Pc기반의 암호칩 및 플래시 메모리를 이용한 유.에스.비보안보조기억장치 | |
KR100379675B1 (ko) | 보안기능을 갖는 어댑터 및 이를 이용한 컴퓨터 보안 시스템 | |
CN201247464Y (zh) | 一种usb接口的ata类存储设备中数据的加密装置 | |
JPS60102038A (ja) | 暗号通信方式 | |
JP2004038476A (ja) | 暗号化装置及び暗号化システム | |
JPS6363232A (ja) | 暗号化通信方式 | |
EP3945437B1 (en) | Method and system for improving efficiency of protecting multi-content process | |
KR100342526B1 (ko) | 암호화 및 복호화 장치 | |
US20020087874A1 (en) | Apparatus and method for integrated chipset content protection | |
US20230208821A1 (en) | Method and device for protecting and managing keys |