JP4959429B2 - ハードウェア・ブート・シーケンスをマスキングするためのシステムおよび方法 - Google Patents
ハードウェア・ブート・シーケンスをマスキングするためのシステムおよび方法 Download PDFInfo
- Publication number
- JP4959429B2 JP4959429B2 JP2007150913A JP2007150913A JP4959429B2 JP 4959429 B2 JP4959429 B2 JP 4959429B2 JP 2007150913 A JP2007150913 A JP 2007150913A JP 2007150913 A JP2007150913 A JP 2007150913A JP 4959429 B2 JP4959429 B2 JP 4959429B2
- Authority
- JP
- Japan
- Prior art keywords
- boot
- processor
- code
- data processing
- processing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000873 masking effect Effects 0.000 title claims description 76
- 238000000034 method Methods 0.000 title claims description 28
- 238000012545 processing Methods 0.000 claims description 70
- 238000012544 monitoring process Methods 0.000 claims description 20
- 238000004590 computer program Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 6
- 238000005192 partition Methods 0.000 description 55
- 230000007246 mechanism Effects 0.000 description 37
- 238000010586 diagram Methods 0.000 description 20
- 230000006870 function Effects 0.000 description 14
- 238000004891 communication Methods 0.000 description 11
- 230000001010 compromised effect Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 239000000523 sample Substances 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 101100316805 Caenorhabditis elegans spe-5 gene Proteins 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 230000002195 synergetic effect Effects 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 101100366322 Arabidopsis thaliana ADC1 gene Proteins 0.000 description 2
- 101150032645 SPE1 gene Proteins 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000012886 linear function Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012806 monitoring device Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101100366333 Arabidopsis thaliana ADC2 gene Proteins 0.000 description 1
- 101150089804 SPE2 gene Proteins 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 239000004054 semiconductor nanocrystal Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4405—Initialisation of multiprocessor systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/04—Masking or blinding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/08—Randomization, e.g. dummy operations or using noise
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stored Programmes (AREA)
- Storage Device Security (AREA)
- Multi Processors (AREA)
Description
ンスであるが、ダミーのセキュリティ・キーを用いる。このため、これらの他のSPE122〜134は、侵入者にとって、セキュアなブート動作を実行しているかのように動作し見えている。しかしながら、SPE122〜134が監視されると、誤った電気的、電磁的、および熱的な出力が識別されるので、侵入者は、監視しているSPEが実際にセキュアなブート動作を実行しているランダムに選択されたSPE120であると判定することが難しくなる。
110、405 パワー・プロセッサ要素(PPE)
116 パワー・プロセッサ・ユニット(PPU)
120〜134、410〜424、720〜750 相乗プロセッサ要素(SPE)
140〜154 相乗プロセッサ・ユニット(SPU)
155〜162 メモリ・フロー制御
163〜170 ローカル・メモリまたはストア(LS)
180〜194 バス・インタフェース・ユニット(BIUユニット)
193、240、397、790 一般的なロジック
210 システム・コントローラ
220 セキュア・キー・ストレージ
230 フラッシュROM
232 暗号化ブート・コード
242、310、396 ランダム・イベント発生器
250 構成ビット・レジスタ
260、350、360、370、396 選択器
262 ランダム値発生器
270 SPE
280、290 プロセッサ
320 線形フィードバック・シフト・レジスタ(LFSR)カウンタ
330 リング・オシレータ
340 選択信号レジスタ/デコーダ
352、362、372 マルチプレクサ
390 ランダム・キー発生器
Claims (15)
- データ処理システムにおいて、前記データ処理システムをブートするための方法であって、
前記データ処理システムの複数のプロセッサにおいて、ブート・プロセッサ上でブート・コード・シーケンスを実行し、これによって前記データ処理システムを動作状態にブートするステップと、
前記データ処理システムの前記複数のプロセッサから少なくとも1つの非ブート・プロセッサを用いて、前記ブート・プロセッサ上の前記ブート・コード・シーケンスの前記実行をマスキングする電磁的シグニチャまたは熱的シグニチャの少なくとも一方を発生するステップとを含み、
前記電磁的シグニチャまたは熱的シグニチャの少なくとも一方を発生するステップが、前記少なくとも1つの非ブート・プロセッサの各々においてマスキング・コード・シーケンスを実行するステップを含み、
前記複数のプロセッサの各プロセッサにおいて暗号化ブート・コードを復号しようと試みるステップであって、前記ブート・プロセッサのみが前記暗号化ブート・コードの復号に成功することができる、ステップと、
各非ブート・プロセッサにおいて、前記暗号化ブート・コードの復号の試みが失敗したことに応答して前記マスキング・コード・シーケンスを実行するステップと、
を更に含む、
方法。 - 前記マスキング・コード・シーケンスが、ブート動作の間に前記データ処理システムを監視するための動作を実行するための命令を含む、請求項1に記載の方法。
- 前記非ブート・プロセッサの各々が実行する前記マスキング・コード・シーケンスが同一のマスキング・コード・シーケンスである、請求項1に記載の方法。
- 前記非ブート・プロセッサの各々が実行する前記マスキング・コード・シーケンスによって、前記非ブート・プロセッサが、前記ブート・プロセッサ上で実行している前記ブート・コード・シーケンスの電気的プロファイルおよび熱的プロファイルに似た電気的プロファイルおよび熱的プロファイルを発生する、請求項1に記載の方法。
- 前記マスキング・コード・シーケンスが、前記ブート・コート・シーケンスと同一のコードであるが、前記マスキング・コード・シーケンスからはセキュア・キー情報にアクセスすることができない、請求項4に記載の方法。
- 前記ブート・プロセッサが、前記データ処理システムにおける前記複数のプロセッサからブート・プロセッサとなるためにランダムに選択される、請求項1に記載の方法。
- 前記データ処理システムが異種マルチプロセッサ・システム・オン・チップであり、第1の命令セットに従って動作する第1のプロセッサと、前記第1の命令セットとは異なる第2の命令セットに従って動作する1つ以上の第2のプロセッサと、を有する、請求項1に記載の方法。
- データ処理システムであって、
ブート・プロセッサおよび少なくとも1つの非ブート・プロセッサを含む複数のプロセッサと、
前記ブート・プロセッサに結合されたブート・コード・ストレージ・デバイスと、
前記非ブート・プロセッサに結合されたマスキング・コード・ストレージ・デバイスと、
を含み、前記ブート・プロセッサにおいてブート・コードを実行することによって前記データ処理システムを動作状態にブートし、前記少なくとも1つの非ブート・プロセッサがマスキング・コードを実行して、前記ブート・プロセッサ上の前記ブート・コードの前記実行をマスキングする電磁的シグニチャまたは熱的シグニチャの少なくとも一方を発生し、
前記複数のプロセッサの各プロセッサが暗号化ブート・コードを復号しようと試み、
前記ブート・プロセッサのみが前記暗号化ブート・コードの復号に成功することができ、
各非ブート・プロセッサが、前記暗号化ブート・コードの復号の試みが失敗したことに応答して前記マスキング・コードを実行する、
データ処理システム。 - 前記マスキング・コードが、ブート動作の間に前記データ処理システムを監視するための動作を実行するための命令を含む、請求項8に記載のデータ処理システム。
- 前記非ブート・プロセッサの各々が実行する前記マスキング・コードが同一のマスキング・コードである、請求項8に記載のデータ処理システム。
- 前記非ブート・プロセッサの各々が実行する前記マスキング・コードによって、前記非ブート・プロセッサが、前記ブート・プロセッサ上で実行している前記ブート・コードの電気的プロファイルおよび熱的プロファイルに似た電気的プロファイルおよび熱的プロファイルを発生する、請求項8に記載のデータ処理システム。
- 前記マスキング・コードが、前記ブート・コートと同一のコードであるが、前記マスキング・コードからはセキュア・キー情報にアクセスすることができない、請求項11に記載のデータ処理システム。
- 前記ブート・プロセッサが、前記データ処理システムにおける前記複数のプロセッサからブート・プロセッサとなるためにランダムに選択される、請求項8に記載のデータ処理システム。
- 前記データ処理システムが異種マルチプロセッサ・システム・オン・チップであり、第1の命令セットに従って動作する第1のプロセッサと、前記第1の命令セットとは異なる第2の命令セットに従って動作する1つ以上の第2のプロセッサと、を有する、請求項8に記載のデータ処理システム。
- コンピュータ読み取り可能プログラムを有するコンピュータ使用可能媒体を含むコンピュータ・プログラムであって、前記コンピュータ読み取り可能プログラムがデータ処理システム上で実行されると、前記データ処理システムは、
前記データ処理システムの複数のプロセッサにおいて、ブート・プロセッサ上でブート・コード・シーケンスを実行し、これによって前記データ処理システムを動作状態にブートし、
前記データ処理システムの前記複数のプロセッサから少なくとも1つの非ブート・プロセッサを用いて、前記ブート・プロセッサ上の前記ブート・コード・シーケンスの前記実行をマスキングする電磁的シグニチャまたは熱的シグニチャの少なくとも一方を発生し、
前記コンピュータ読み取り可能プログラムによって、前記データ処理システムは、前記少なくとも1つの非ブート・プロセッサの各々においてマスキング・コード・シーケンスを実行することによって電磁的シグニチャまたは熱的シグニチャの少なくとも一方を発生し、
前記コンピュータ読み取り可能プログラムによって、前記データ処理システムは、更に、
前記データ処理システムにおける前記複数のプロセッサから前記ブート・プロセッサをランダムに選択し、
前記複数のプロセッサの各プロセッサにおいて暗号化ブート・コードを復号しようと試み、前記ブート・プロセッサのみが前記暗号化ブート・コードの復号に成功することができ、
各非ブート・プロセッサにおいて、前記暗号化ブート・コードの復号の試みが失敗したことに応答して前記マスキング・コード・シーケンスを実行する、
コンピュータ・プログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/423,336 US7594104B2 (en) | 2006-06-09 | 2006-06-09 | System and method for masking a hardware boot sequence |
US11/423336 | 2006-06-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007334882A JP2007334882A (ja) | 2007-12-27 |
JP4959429B2 true JP4959429B2 (ja) | 2012-06-20 |
Family
ID=38874794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007150913A Expired - Fee Related JP4959429B2 (ja) | 2006-06-09 | 2007-06-06 | ハードウェア・ブート・シーケンスをマスキングするためのシステムおよび方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7594104B2 (ja) |
JP (1) | JP4959429B2 (ja) |
CN (1) | CN100517233C (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070136609A1 (en) * | 2005-12-13 | 2007-06-14 | Rudelic John C | Methods and apparatus for providing a secure channel associated with a flash device |
US20070288738A1 (en) * | 2006-06-09 | 2007-12-13 | Dale Jason N | System and method for selecting a random processor to boot on a multiprocessor system |
US20070288761A1 (en) * | 2006-06-09 | 2007-12-13 | Dale Jason N | System and method for booting a multiprocessor device based on selection of encryption keys to be provided to processors |
US20070288740A1 (en) * | 2006-06-09 | 2007-12-13 | Dale Jason N | System and method for secure boot across a plurality of processors |
US7774616B2 (en) * | 2006-06-09 | 2010-08-10 | International Business Machines Corporation | Masking a boot sequence by providing a dummy processor |
US7594104B2 (en) | 2006-06-09 | 2009-09-22 | International Business Machines Corporation | System and method for masking a hardware boot sequence |
FR2903508B1 (fr) * | 2006-07-10 | 2008-10-17 | Sagem Defense Securite | Protection d'un programme interprete par une machine virtuelle |
EP2000936A1 (en) * | 2007-05-29 | 2008-12-10 | Gemplus | Electronic token comprising several microprocessors and method of managing command execution on several microprocessors |
US8132267B2 (en) | 2008-09-30 | 2012-03-06 | Intel Corporation | Apparatus and method to harden computer system |
US20100083365A1 (en) * | 2008-09-30 | 2010-04-01 | Naga Gurumoorthy | Apparatus and method to harden computer system |
US20110099423A1 (en) * | 2009-10-27 | 2011-04-28 | Chih-Ang Chen | Unified Boot Code with Signature |
US9299451B2 (en) * | 2012-01-20 | 2016-03-29 | International Business Machines Corporation | Tamper resistant electronic system utilizing acceptable tamper threshold count |
US8954755B2 (en) * | 2012-01-23 | 2015-02-10 | International Business Machines Corporation | Memory address translation-based data encryption with integrated encryption engine |
US8751830B2 (en) | 2012-01-23 | 2014-06-10 | International Business Machines Corporation | Memory address translation-based data encryption/compression |
US9244840B2 (en) | 2012-12-12 | 2016-01-26 | International Business Machines Corporation | Cache swizzle with inline transposition |
US9165162B2 (en) * | 2012-12-28 | 2015-10-20 | Infineon Technologies Ag | Processor arrangements and a method for transmitting a data bit sequence |
US9928102B2 (en) * | 2014-12-16 | 2018-03-27 | Kyndi, Inc. | Method and apparatus for randomizing computer instruction sets, memory registers and pointers |
US9558008B2 (en) * | 2015-04-06 | 2017-01-31 | Psikick, Inc | Systems, methods, and apparatus for controlling the power-on or boot sequence of an integrated circuit based on power harvesting conditions |
KR102617354B1 (ko) | 2017-01-05 | 2023-12-26 | 삼성전자주식회사 | 보안 부트 시퀀서 및 보안 부트 장치 |
CN111656345B (zh) * | 2018-01-31 | 2024-01-02 | 亚萨合莱有限公司 | 启用容器文件中加密的软件模块 |
US11487872B2 (en) * | 2018-12-07 | 2022-11-01 | Hewlett Packard Enterprise Development Lp | Detection of hardware security attacks |
US11797679B2 (en) * | 2021-07-28 | 2023-10-24 | Dell Products, L.P. | Trust verification system and method for a baseboard management controller (BMC) |
Family Cites Families (64)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US742460A (en) * | 1902-10-09 | 1903-10-27 | Mortimer G Lewis | Liquid-fuel heater-burner. |
US5555373A (en) | 1995-02-06 | 1996-09-10 | International Business Machines Corporation | Inactivity monitor for trusted personal computer system |
US5675772A (en) | 1995-03-23 | 1997-10-07 | Industrial Technology Research Institute | Device and method for reconfiguring a computer system with an incompatible CPU |
JPH08272756A (ja) * | 1995-03-31 | 1996-10-18 | Toshiba Corp | マルチプロセッサシステムの起動方法 |
US5937063A (en) | 1996-09-30 | 1999-08-10 | Intel Corporation | Secure boot |
JP2988518B2 (ja) * | 1997-03-17 | 1999-12-13 | 日本電気株式会社 | マルチプロセッサ制御方式 |
US6192475B1 (en) * | 1997-03-31 | 2001-02-20 | David R. Wallace | System and method for cloaking software |
US7587044B2 (en) * | 1998-01-02 | 2009-09-08 | Cryptography Research, Inc. | Differential power analysis method and apparatus |
JP3614650B2 (ja) * | 1998-03-20 | 2005-01-26 | 富士通株式会社 | マルチプロセッサ制御方式及びこれに用いられるブート装置及びブート制御装置 |
US6141756A (en) * | 1998-04-27 | 2000-10-31 | Motorola, Inc. | Apparatus and method of reading a program into a processor |
CA2252078C (en) * | 1998-10-28 | 2009-02-17 | Certicom Corp. | Power signature attack resistant cryptographic system |
FR2787900B1 (fr) | 1998-12-28 | 2001-02-09 | Bull Cp8 | Circuit integre intelligent |
US7092523B2 (en) * | 1999-01-11 | 2006-08-15 | Certicom Corp. | Method and apparatus for minimizing differential power attacks on processors |
US6282601B1 (en) | 1999-03-31 | 2001-08-28 | International Business Machines Corporation | Multiprocessor data processing system and method of interrupt handling that facilitate identification of a processor requesting a system management interrupt |
US6578131B1 (en) | 1999-04-27 | 2003-06-10 | Microsoft Corporation | Scaleable hash table for shared-memory multiprocessor system |
US6415348B1 (en) | 1999-08-23 | 2002-07-02 | Advanced Micro Devices, Inc. | Flexible microcontroller architecture |
US6550019B1 (en) | 1999-11-04 | 2003-04-15 | International Business Machines Corporation | Method and apparatus for problem identification during initial program load in a multiprocessor system |
US6473857B1 (en) | 1999-12-06 | 2002-10-29 | Dell Products, L.P. | Centralized boot |
DE10000503A1 (de) * | 2000-01-08 | 2001-07-12 | Philips Corp Intellectual Pty | Datenverarbeitungseinrichtung und Verfahren zu dessen Betrieb |
US6532538B1 (en) | 2000-02-17 | 2003-03-11 | International Business Machines Corporation | Method and system for supporting multiple operating systems on the same disk running on different computers at the same time |
CA2298990A1 (en) * | 2000-02-18 | 2001-08-18 | Cloakware Corporation | Method and system for resistance to power analysis |
US6754818B1 (en) | 2000-08-31 | 2004-06-22 | Sun Microsystems, Inc. | Method and system for bootstrapping from a different boot image when computer system is turned on or reset |
DE10061998A1 (de) | 2000-12-13 | 2002-07-18 | Infineon Technologies Ag | Kryptographieprozessor |
US7036023B2 (en) * | 2001-01-19 | 2006-04-25 | Microsoft Corporation | Systems and methods for detecting tampering of a computer system by calculating a boot signature |
US6807553B2 (en) | 2001-04-23 | 2004-10-19 | Safenet B.V. | Digital true random number generator circuit |
US7065654B1 (en) * | 2001-05-10 | 2006-06-20 | Advanced Micro Devices, Inc. | Secure execution box |
US7203747B2 (en) | 2001-05-25 | 2007-04-10 | Overture Services Inc. | Load balancing system and method in a multiprocessor system |
FI114416B (fi) * | 2001-06-15 | 2004-10-15 | Nokia Corp | Menetelmä elektroniikkalaitteen varmistamiseksi, varmistusjärjestelmä ja elektroniikkalaite |
US7237121B2 (en) | 2001-09-17 | 2007-06-26 | Texas Instruments Incorporated | Secure bootloader for securing digital devices |
US6694435B2 (en) | 2001-07-25 | 2004-02-17 | Apple Computer, Inc. | Method of obfuscating computer instruction streams |
US6641050B2 (en) | 2001-11-06 | 2003-11-04 | International Business Machines Corporation | Secure credit card |
US7082542B2 (en) | 2001-12-21 | 2006-07-25 | Intel Corporation | Power management using processor throttling emulation |
US7343484B2 (en) | 2002-03-28 | 2008-03-11 | O2Micro International Limited | Personal computer integrated with personal digital assistant |
US7065641B2 (en) | 2002-06-13 | 2006-06-20 | Intel Corporation | Weighted processor selection apparatus and method for use in multiprocessor systems |
US20040225881A1 (en) * | 2002-12-02 | 2004-11-11 | Walmsley Simon Robert | Variant keys |
JP3848965B2 (ja) * | 2002-12-12 | 2006-11-22 | エイアールエム リミテッド | データ処理装置内の命令タイミング制御 |
US7315874B2 (en) | 2003-03-14 | 2008-01-01 | Nxp B.V. | Electronic circuit for random number generation |
US7337314B2 (en) | 2003-04-12 | 2008-02-26 | Cavium Networks, Inc. | Apparatus and method for allocating resources within a security processor |
US7200772B2 (en) | 2003-04-29 | 2007-04-03 | Intel Corporation | Methods and apparatus to reinitiate failed processors in multiple-processor systems |
US7171568B2 (en) | 2003-06-13 | 2007-01-30 | International Business Machines Corporation | Remote power control in a multi-node, partitioned data processing system |
US8838950B2 (en) | 2003-06-23 | 2014-09-16 | International Business Machines Corporation | Security architecture for system on chip |
JP4248950B2 (ja) | 2003-06-24 | 2009-04-02 | 株式会社ルネサステクノロジ | 乱数発生装置 |
US7424620B2 (en) | 2003-09-25 | 2008-09-09 | Sun Microsystems, Inc. | Interleaved data and instruction streams for application program obfuscation |
US20050160474A1 (en) | 2004-01-15 | 2005-07-21 | Fujitsu Limited | Information processing device and program |
US7426749B2 (en) | 2004-01-20 | 2008-09-16 | International Business Machines Corporation | Distributed computation in untrusted computing environments using distractive computational units |
JP2005227995A (ja) * | 2004-02-12 | 2005-08-25 | Sony Corp | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム |
US7940932B2 (en) | 2004-04-08 | 2011-05-10 | Texas Instruments Incorporated | Methods, apparatus, and systems for securing SIM (subscriber identity module) personalization and other data on a first processor and secure communication of the SIM data to a second processor |
EP1596270A1 (en) | 2004-05-10 | 2005-11-16 | Dialog Semiconductor GmbH | Micro-controller controlled power management chip |
US8296577B2 (en) * | 2004-06-08 | 2012-10-23 | Hrl Laboratories, Llc | Cryptographic bus architecture for the prevention of differential power analysis |
US8332653B2 (en) | 2004-10-22 | 2012-12-11 | Broadcom Corporation | Secure processing environment |
US7627781B2 (en) | 2004-10-25 | 2009-12-01 | Hewlett-Packard Development Company, L.P. | System and method for establishing a spare processor for recovering from loss of lockstep in a boot processor |
JP4489030B2 (ja) * | 2005-02-07 | 2010-06-23 | 株式会社ソニー・コンピュータエンタテインメント | プロセッサ内にセキュアな起動シーケンスを提供する方法および装置 |
US7822995B2 (en) * | 2005-03-03 | 2010-10-26 | Seagate Technology Llc | Apparatus and method for protecting diagnostic ports of secure devices |
US20070071233A1 (en) | 2005-09-27 | 2007-03-29 | Allot Communications Ltd. | Hash function using arbitrary numbers |
US7461275B2 (en) * | 2005-09-30 | 2008-12-02 | Intel Corporation | Dynamic core swapping |
US7562211B2 (en) | 2005-10-27 | 2009-07-14 | Microsoft Corporation | Inspecting encrypted communications with end-to-end integrity |
US8015565B2 (en) | 2005-11-21 | 2011-09-06 | International Business Machines Corporation | Preventing livelocks in processor selection of load requests |
US7610481B2 (en) * | 2006-04-19 | 2009-10-27 | Intel Corporation | Method and apparatus to support independent systems in partitions of a processing system |
US7594104B2 (en) | 2006-06-09 | 2009-09-22 | International Business Machines Corporation | System and method for masking a hardware boot sequence |
US20070288761A1 (en) | 2006-06-09 | 2007-12-13 | Dale Jason N | System and method for booting a multiprocessor device based on selection of encryption keys to be provided to processors |
US7774616B2 (en) | 2006-06-09 | 2010-08-10 | International Business Machines Corporation | Masking a boot sequence by providing a dummy processor |
US20070288740A1 (en) | 2006-06-09 | 2007-12-13 | Dale Jason N | System and method for secure boot across a plurality of processors |
US20070288739A1 (en) | 2006-06-09 | 2007-12-13 | Dale Jason N | System and method for masking a boot sequence by running different code on each processor |
US20070288738A1 (en) | 2006-06-09 | 2007-12-13 | Dale Jason N | System and method for selecting a random processor to boot on a multiprocessor system |
-
2006
- 2006-06-09 US US11/423,336 patent/US7594104B2/en not_active Expired - Fee Related
-
2007
- 2007-05-25 CN CN200710105551.4A patent/CN100517233C/zh not_active Expired - Fee Related
- 2007-06-06 JP JP2007150913A patent/JP4959429B2/ja not_active Expired - Fee Related
-
2008
- 2008-05-30 US US12/130,105 patent/US8046573B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070300053A1 (en) | 2007-12-27 |
US8046573B2 (en) | 2011-10-25 |
CN100517233C (zh) | 2009-07-22 |
US7594104B2 (en) | 2009-09-22 |
JP2007334882A (ja) | 2007-12-27 |
US20090055640A1 (en) | 2009-02-26 |
CN101086705A (zh) | 2007-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4959429B2 (ja) | ハードウェア・ブート・シーケンスをマスキングするためのシステムおよび方法 | |
JP5031029B2 (ja) | 複数のプロセッサにまたがるセキュア・ブートのシステム、方法およびプログラム | |
JP2007334883A (ja) | マルチプロセッサ・システムのブートのためにランダム・プロセッサを選択するためのシステムおよび方法 | |
US7774616B2 (en) | Masking a boot sequence by providing a dummy processor | |
US7779273B2 (en) | Booting a multiprocessor device based on selection of encryption keys to be provided to processors | |
US20070288739A1 (en) | System and method for masking a boot sequence by running different code on each processor | |
Johnson et al. | A PUF-enabled secure architecture for FPGA-based IoT applications | |
Ancajas et al. | Fort-NoCs: Mitigating the threat of a compromised NoC | |
WO2014105129A1 (en) | Fuse attestation to secure the provisioning of secret keys during integrated circuit manufacturing | |
US7636441B2 (en) | Method for secure key exchange | |
JP2018509833A (ja) | サイドチャネル解析抵抗アーキテクチャ | |
Mohammad et al. | Required policies and properties of the security engine of an SoC | |
TW202240591A (zh) | 唯讀記憶體(rom)安全性 | |
JP2014096644A (ja) | 半導体集積回路及びデータ転送方法 | |
TW202240406A (zh) | 唯讀記憶體(rom)安全性 | |
JP2006279868A (ja) | 半導体装置、および、それを備えるicカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120321 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |