KR101520234B1 - 인터럽트 감지 장치 및 인터럽트 감지 방법 - Google Patents

인터럽트 감지 장치 및 인터럽트 감지 방법 Download PDF

Info

Publication number
KR101520234B1
KR101520234B1 KR1020140145255A KR20140145255A KR101520234B1 KR 101520234 B1 KR101520234 B1 KR 101520234B1 KR 1020140145255 A KR1020140145255 A KR 1020140145255A KR 20140145255 A KR20140145255 A KR 20140145255A KR 101520234 B1 KR101520234 B1 KR 101520234B1
Authority
KR
South Korea
Prior art keywords
clock pulse
switches
switch
output
flip
Prior art date
Application number
KR1020140145255A
Other languages
English (en)
Inventor
이효욱
배영섭
Original Assignee
주식회사 엘지씨엔에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지씨엔에스 filed Critical 주식회사 엘지씨엔에스
Priority to KR1020140145255A priority Critical patent/KR101520234B1/ko
Application granted granted Critical
Publication of KR101520234B1 publication Critical patent/KR101520234B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G06F9/4825—Interrupt from clock, e.g. time of day

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명의 일 실시예에 따른 인터럽트 감지 장치는 외부 인터럽트의 발생에 따라, 온/오프되는 N 개의 스위치를 포함하는 인터럽트 수신부, 클럭 펄스 발생기의 클럭에 따라 카운트하고, 카운트 값을 출력하는 카운터, 카운터로부터 수신한 카운트 값에 따라 클럭 펄스를 N 개의 스위치에 출력하는 클럭 펄스 출력부, 클럭 펄스에 의해, N 개의 스위치 각각의 스위칭 상태를 감지하고, 감지 결과에 따라 이벤트 신호를 생성하는 이벤트 감지부, 카운터로부터 카운트 값을 수신하며 이벤트 신호에 따라 수신한 카운트 값을 저장하는 레지스터, 레지스터의 카운트 값에 기초하여 N 개의 스위치 중에서 외부 인터럽트가 발생한 스위치를 판단하는 제어부를 포함할 수 있다.

Description

인터럽트 감지 장치 및 인터럽트 감지 방법{Apparatus and method for detecting interrupt}
본 발명은 인터럽트 감지 장치 및 인터럽트 감지 방법에 관한 것이다.
프로세서(MCU(Micro Controller Unit) 또는 CPU(Central Processing Unit))는 외부 인터럽트가 발생하면, 외부 인터럽트의 발생을 감지하고, 감지된 외부 인터럽트에 대응되는 소정의 처리를 수행할 수 있다.
이때, 복수의 스위치를 통해서 외부 인터럽트가 발생하는 경우, 프로세서는 복수의 스위치 중 어떤 스위치에서 외부 인터럽트가 발생한 것인지를 빠르고 정확하게 확인할 수 있어야 한다. 또한, 복수의 스위치 중 2개 이상의 스위치에서 동시에 외부 인터럽트가 발생하더라도, 프로세서는 외부 인터럽트가 발생한 2개 이상의 스위치를 모두 감지할 수 있어야 한다. 이에 따라, 외부 인터럽트를 빠르고 정확하게 효과적으로 감지할 수 있는 인터럽트 감지 장치 및 인터럽트 감지 방법이 요구된다.
본 발명의 적어도 하나의 실시예가 이루고자 하는 기술적 과제는 외부 인터럽트 발생 시, 빠르고 정확하게 효과적으로 감지할 수 있는 인터럽트 감지 장치 및 인터럽트 감지 방법을 제공하는 데 있다. 본 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.
상기 기술적 과제를 해결하기 위한 본 발명의 일 실시예에 따른 인터럽트 감지 장치는 외부 인터럽트의 발생에 따라, 온/오프되는 N(N은 자연수) 개의 스위치를 포함하는 인터럽트 수신부; 클럭 펄스 발생기의 클럭에 따라 카운트하고, 카운트 값을 출력하는 카운터; 상기 카운터로부터 수신한 카운트 값에 따라 클럭 펄스를 상기 N 개의 스위치로 출력하는 클럭 펄스 출력부; 상기 클럭 펄스에 따라 상기 N 개의 스위치 각각의 스위칭 상태를 감지하고, 감지 결과에 따라 이벤트 신호를 생성하는 이벤트 감지부; 상기 카운터로부터 카운트 값을 수신하며, 상기 이벤트 신호에 따라 상기 수신한 카운트 값을 저장하는 레지스터; 및 상기 레지스터의 카운트 값에 기초하여, 상기 N 개의 스위치 중에서 상기 외부 인터럽트가 발생한 스위치를 판단하는 제어부를 포함할 수 있다.
상기된 바에 따르면, 인터럽트 감지 장치는 N 개의 스위치에 출력되는 클럭 펄스를 이용하여 N 개의 스위치에서 스위치 온 이벤트가 발생했음을 감지하고, 상기 스위치 온 이벤트가 발생한 시점의 카운트 값을 독출하여, 독출된 카운트 값에 기초하여 상기 N 개의 스위치 중 외부 인터럽트가 발생한 스위치를 감지할 수 있다. 이에 따라, 인터럽트 감지 장치는 스위치의 외부 인터럽트의 발생을 빠르고 정확하게 효과적으로 감지할 수 있다.
그리고, 카운터의 카운트 값을 이용하여 N 개의 스위치 중 외부 인터럽트가 발생한 스위치를 감지함으로써, 인터럽트 감지 장치의 제어부가 복수 개의 스위치 중 외부 인터럽트가 발생한 스위치를 감지하는 데 필요한 핀의 개수를 줄일 수 있다.
나아가, 인터럽트 감지 장치는 복수 개의 스위치 중 2 개 이상의 스위치가 동시에 온이 되거나, 이미 하나의 스위치가 온 상태인데 다른 스위치가 온이 되는 경우에도, 스위치 온 이벤트가 발생한 각각의 스위치를 빠르고 정확하게 감지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 인터럽트 감지 장치를 도시한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 인터럽트 감지 장치를 도시한 블록도이다.
도 3은 본 발명의 일 실시예에 따라 인터럽트 감지 장치에서 외부 인터럽트의 발생을 감지하는 동작을 시간에 따라 도시한 타이밍도이다.
도 4는 본 발명의 일 실시예에 따라 인터럽트 감지 방법을 설명하기 위한 흐름도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 실시예의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 인터럽트 감지 장치를 도시한 블록도이다. 도 1을 참조하면, 인터럽트 감지 장치(100)는 인터럽트 수신부(110), 카운터(120), 클럭 펄스 출력부(130), 이벤트 감지부(140), 레지스터(150) 및 제어부(160)를 포함할 수 있다.
본 명세서에서는 본 실시예의 특징이 흐려지는 것을 방지하기 위하여 본 실시예에 관련된 구성요소들만을 기술하기로 한다. 따라서, 도 1에 도시된 구성요소들 외에 다른 범용적인 구성요소들이 더 포함될 수 있음을 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 이해할 수 있다.
본 발명의 다양한 실시예에 따른 인터럽트 감지 장치(100)는 N 개(N은 자연수)의 스위치 중 적어도 하나에서 외부 인터럽트가 발생하면, 상기 외부 인터럽트의 발생을 감지하고, 상기 N 개의 스위치 중 상기 외부 인터럽트가 발생한 스위치를 감지할 수 있다.
인터럽트 수신부(110)는 외부 인터럽트의 발생에 따라 온/오프되는 N 개의 스위치를 포함할 수 있다. 이때, N은 자연수가 될 수 있다.
일 실시예에 따르면, 인터럽트 수신부는 N 개의 사용자 버튼으로 구성될 수 있다. N 개의 사용자 버튼은 각각 N 개의 스위치에 연결될 수 있다. N 개의 사용자 버튼은 각각에 대응되는 소정의 동작을 제공할 수 있다.
예를 들어, 사용자는 외부 인터럽트를 발생시키는 N 개의 사용자 버튼 중 어느 하나의 사용자 버튼을 누를 수 있다. 해당 사용자 버튼과 연결된 스위치가 온 상태가 되면, 인터럽트 감지 장치(100)는 상기 외부 인터럽트의 발생을 감지할 수 있다. 상기 인터럽트 감지 장치(100)는 복수의 사용자 버튼 중 상기 외부 인터럽트가 발생한 버튼을 감지할 수 있다. 인터럽트 감지 장치(100)의 상기 감지 결과에 기초하여, 제어부(160)는 해당 사용자 버튼에 대응되는 소정의 동작을 수행할 수 있다.
이때, 사용자 버튼은 물리적 버튼일 수도 있으며 그래픽과 연동된 터치패드 등과 같은 소프트웨어적인 버튼 일 수도 있다.
카운터(120)는 클럭 펄스 발생기, 예를 들어, 오실레이터(oscillator)의 클럭에 따라 카운트할 수 있다. 이하에서는 설명의 편의를 위하여, 카운터(120)에서 현재 카운트된 값을 카운트 값이라고 한다. 카운터(120)의 카운트 값은 상기 인터럽트 감지 장치(100)의 다른 유닛 또는 외부 장치(미도시)에 의해 독취되거나, 상기 인터럽트 감지 장치(100)의 다른 유닛 또는 외부 장치로 출력될 수 있다. 예컨대, 레지스터(150)는 상기 카운터(120)로부터 출력된 카운트 값을 수신할 수 있다.
카운터(120)는 0부터 소정의 개수까지를 반복적으로 카운트한다. 예컨대, 카운터(120)는 0부터 소정의 개수까지를 하나의 주기로 카운트할 수 있다.
일 실시예에 따르면, 카운터(120)는 적어도 스위치의 개수의 2배를 카운트하도록 설정될 수 있다. 예컨대, N 개의 스위치를 갖는 인터럽트 감지 장치(100)에서, 카운터(120)는 0부터 2N-1까지의 값을 반복적으로 카운트할 수 있다.
카운터(120)가 0부터 2N-1까지 카운트하는 경우를 예로 들면, 카운터(120)는 0에서 시작하여 2N-1까지 카운터하고, 다시 0부터 2N-1까지를 반복해서 카운트할 수 있다. 즉, 카운터(120)는 0에서 2N-1까지를 하나의 주기로 반복해서 카운트할 수 있다.
이때, 오실레이터의 주파수의 크기가 클수록, 카운터(120)의 카운트 속도가 빨라질 수 있다. 또한, 카운터(120)가 카운트하는 개수(0부터 소정의 개수까지의 총 개수, 위의 예에서 0부터 2N-1까지의 개수)가 적을수록, 클럭 펄스 출력부(130)에서 N 개의 스위치 중 외부 인터럽트가 발생한 스위치를 찾기 위한 한 세트의 클럭 펄스를 출력하는 주기가 짧아진다. 이에 따라, 전체 N 개의 스위치를 스캔(scan)하는 속도가 빨라질 수 있고, 인터럽트 감지 장치(100)는 외부 인터럽트의 발생을 빠르게 감지할 수 있다.
클럭 펄스 출력부(130)은 상기 카운터(120)의 카운트 값에 따라 클럭 펄스를 N 개의 스위치에 출력할 수 있다.
일 실시예에 따르면, 클럭 펄스 출력부(130)는 카운터(120)의 카운트 값에 따라 출력되는 클럭 펄스를 N 개의 스위치와 N 개의 오픈 단자에 교대로 출력할 수 있다. 일 실시예에 의한 제어부(160)의 외부 인터럽트의 발생을 감지하는 외부 인터럽트 핀은 외부 인터럽트의 발생을 감지 위해서 펄스 형태의 신호가 필요 할 수 있다. 이 경우, N개의 스위치에서 발생하는 신호들 사이에 신호를 오픈 시키기 위한 N개의 오픈 단자를 추가하여 상기 클럭 펄스를 수신하는 N 개의 스위치에서 앞, 뒤 순서의 스위치가 동시에 눌러지게 되는 경우에, 인터럽트 감지 장치(100)가 연속된 신호의 발생으로, 각각의 스위치의 스위치 온 이벤트의 발생을 감지하지 못하는 것을 막을 수 있다.
예를 들면, 상기 카운터(120)의 카운트 값이 0이면, 상기 클럭 펄스 출력부(130)는 상기 N 개의 스위치 중 제1 스위치에 클럭 펄스를 출력할 수 있다. 상기 카운터(120)의 카운트 값이 1이면, 상기 클럭 펄스 출력부(130)는 제1 오픈 단자에 클럭 펄스를 출력할 수 있다. 상기 카운터(120)의 카운트 값이 2이면, 상기 클럭 펄스 출력부(130)는 상기 N 개의 스위치 중 제2 스위치에 클럭 펄스를 출력할 수 있다. 상기 카운터(120)의 카운트 값이 3이면, 상기 클럭 펄스 출력부(130)는 제2 오픈 단자에 클럭 펄스를 출력할 수 있다. 이와 같이, 상기 카운터(120)의 카운트 값이 2(N-1)이면, 상기 클럭 펄스 출력부(130)는 상기 N 개의 스위치 중 제N 스위치에 클럭 펄스를 출력할 수 있다. 상기 카운터(120)의 카운트 값이 2N-1이면, 상기 클럭 펄스 출력부(130)는 제N 오픈 단자에 클럭 펄스를 출력할 수 있다. 이때, 제N-1 스위치와 제N 스위치가 동시에 눌러진 상태에 있는 경우에도, 인터럽트 감지 장치(100)는 클럭 펄스를 이용하여 N 개의 스위치의 스위칭 상태를 독취함으로써, 연속된 신호가 발생하더라도 상기 제N-1 스위치와 상기 제N 스위치 모두에서 스위치 온 이벤트의 발생을 감지할 수 있다.
일 실시예에 따르면, 클럭 펄스 출력부는 2N 개의 출력 단자를 갖는 디멀티플렉서(demultiplexer)일 수 있다. 디멀티플렉서는 2N 개의 출력 단자를 가지고, 2N 개의 출력 단자 중 N 개의 출력단자는 오픈 상태이고, 나머지 N 개의 출력단자는 N 개의 스위치와 연결될 수 있다.
이벤트 감지부(140)는 클럭 펄스에 의해, N 개의 스위치 각각의 스위칭 상태를 감지하고, 상기 감지 결과에 따라 이벤트 신호를 생성할 수 있다. 예를 들면, 상기 이벤트 신호(event signal)는 스위치 온 이벤트의 발생을 나타낼 있다. 이에 따르면, 이벤트 감지부(140)는 N 개의 스위치 중 스위치 온 이벤트가 발생한 적어도 하나의 스위치를 감지할 수 있다.
일 실시예에 따르면, 이벤트 감지부(140)는 N 개의 스위치 각각에 연결되는 N 개의 논리 연산부를 포함할 수 있다. 이벤트 감지부(140)는 N 개의 논리 연산부로부터 출력된 논리 신호에 기초하여 이벤트 신호를 출력할 수 있다.
예를 들면, 각 논리 연산부는 클럭 펄스 출력부(130)로부터 해당 논리 연산부와 연결된 스위치에 출력되는 클럭 펄스를 이용하여, 상기 연결된 스위치의 온/오프 상태를 독취할 수 있다. 그리고, 각 논리 연산부는 상기 독취 결과에 따라 연결된 스위치의 스위치 온 이벤트의 발생 시에 상기 논리 신호를 출력할 수 있다.
예를 들면, 각 논리 연산부는 D Flip-Flop 논리 게이트 및 XOR 논리 게이트로 구성될 수 있다. 이와 관련된 구체적인 설명은 도 2를 참조할 수 있다.
레지스터(150)는 카운터(120)로부터 카운트 값을 수신하고, 이벤트 신호에 따라 해당 시점의 카운터(120)의 카운트 값을 저장할 수 있다. 예를 들면, 레지스터(150)는 이벤트 감지부(140)로부터 이벤트 신호를 수신하고, 이벤트 신호의 수신에 대응하여, 해당 시점의 카운터(120)의 카운트 값을 저장할 수 있다.
제어부(160)는 레지스터(150)의 카운트 값에 기초하여, 상기 N 개의 스위치 중에서 외부 인터럽트가 발생한 스위치를 판단할 수 있다.
일 실시예에 따라, 제어부(160)는 이벤트 감지부(140)로부터 이벤트 신호를 수신하고, 이벤트 신호의 수신에 대응하여, 레지스터(150)에 카운트 값을 요청할 수 있다. 이에 따라, 제어부(160)는 레지스터(150)에 저장된 카운트 값을 수신할 수 있다.
제어부(160)는 외부 인터럽트의 발생을 알려주는 외부 인터럽트 핀과 외부 인터럽트가 발생한 스위치를 확인하는 I/O(Input/Output) 핀을 통해, N 개의 스위치 중에서 외부 인터럽트가 발생한 스위치를 판단할 수 있다. 이때, 외부 인터럽트 핀은 이벤트 신호를 수신하고, I/O 핀은 레지스터(150)에 저장된 카운트 값을 수신한다.
일 실시예에 따르면, 제어부(160)는 하나의 외부 인터럽트 핀으로, N 개의 스위치에서 발생하는 외부 인터럽트를 감지할 수 있다.
일 실시예에 따르면, 카운터(120)는 N개의 스위치에서 발생하는 외부 인터럽트를 감지하기 위해 M bit를 카운트 할 수 있도록 구성될 수 있으며 레지스터(150)은 M bit의 카운트를 저장하기 위해 적어도 M bit를 저장할 수 있도록 구성될 수 있다. I/O 핀은 레지스터(150)로부터 저장된 M bit의 카운트 값을 수신하기 위해 M개의 핀으로 구성 될 수 있다. 제어부(160)는 하나의 외부 인터럽트 핀과 M 개의 I/O 핀으로, 최대 2M 개의 스위치의 외부 인터럽트의 발생을 감지할 수 있다. 이때, M은 자연수이다. 즉, 스위치의 개수인 N의 최대값은 2M이 될 수 있다.
도 2는 본 발명의 일 실시예에 따른 인터럽트 감지 장치를 도시한 블록도이다. 도 2를 참조하면, 인터럽트 감지 장치(100)는 클럭 펄스 발생기 (10), 인터럽트 수신부(110), 카운터(120), 클럭 펄스 출력부(130), 이벤트 감지부(140), 레지스터(150) 및 제어부(160)를 포함할 수 있다.
이하에서 생략된 내용이라 하더라도 인터럽트 감지 장치(100)에 관하여 도 1에서 기술된 내용은 도 2에 도시된 인터럽트 감지 장치(100)에 적용됨을 알 수 있다.
본 실시예에 따른 인터럽트 감지 장치(100)는 N 개의 스위치의 외부 인터럽트의 발생을 감지하는 것으로 설명한다(N은 자연수).
클럭 펄스 발생기(10)는 카운터(120) 구동을 위한 클럭(clock, clk)을 생성한다. 예를 들면, 클럭 펄스 발생기(10)는 오실레이터(OSC, oscillator)가 될 수 있다. 오실레이터의 주파수의 크기가 클수록, 카운터(120)의 카운트 속도가 빨라질 수 있다. 이에 따라, 카운터(120)는 0에서 소정의 개수까지의 수를 빠르게 반복해서 카운트하게 됨으로써, 클럭 펄스 출력부(130)에서 N 개의 스위치 중 외부 인터럽트가 발생한 스위치를 찾기 위한 클럭 펄스의 출력 시간이 짧아질 수 있다. 이에 따라, 인터럽트 감지 장치(110)는 외부 인터럽트의 발생을 빠르게 감지할 수 있다.
카운터(COUNTER)(120)는 클럭 펄스 발생기(10)로부터 클럭을 수신한다. 카운터(120)는 클럭 펄스 발생기(10)의 클럭에 따라 카운트할 수 있다. 본 실시예에 따르면, 카운터(120)는 0부터 2N-1까지의 값을 반복적으로 카운트할 수 있다. 이때, 카운터(120)가 카운트하는 개수(0부터 소정의 개수까지의 총 개수)가 적을수록, 클럭 펄스 출력부(130)에서 외부 인터럽트가 발생한 스위치를 찾기 위해, N 개의 스위치를 스캔(scan)하는 속도가 빨라질 수 있다.
카운터(120)는 클럭 펄스 출력부(130)로 카운트 값을 출력할 수 있다. 또한, 카운터(120)는, 레지스터(150)가 이벤트 감지부(140)로부터 이벤트 신호를 수신하고 이벤트 신호의 수신에 대응하여 해당 시점의 저장된 카운트 값을 제어부의 I/O핀으로 전송 할 수 있도록, 레지스터(150)로 카운트 값을 출력할 수 있다.
본 실시예에 따른 클럭 펄스 출력부(130)는 디멀티플렉서(Demux, demultiplexer)가 될 수 있다. 디멀티플렉서는 카운터(120)의 카운트 값에 따라 순차적으로 클럭 펄스를 출력할 수 있다.
본 실시예에 따른 디멀티플렉서는 2N 개의 출력 단자를 가진다. 즉, 디멀티플렉서는 인터럽트 감지 장치(100)가 감지하는 스위치의 개수의 2배의 출력 단자의 수를 가질 수 있다. 도 2에 도시된 바와 같이, 디멀티플렉서의 2N 개의 출력 단자는 출력의 순서대로 스위치와의 연결과 오픈 상태를 반복할 수 있다. 예를 들면, 디멀티플렉서의 제1 핀은 제1 스위치(SW1)와 연결되고, 제2 핀은 오픈 상태가 되고, 제3 핀은 제2 스위치(SW2)와 연결되고, 제4 핀은 오픈상태가 될 수 있다. 이와 유사한 방식으로, 제2N-1 핀은 제N 스위치(SWN)와 연결되고, 제2N 핀은 오픈 상태가 될 수 있다. 이에 따라, 디멀티플렉서는 클럭 펄스를 N 개의 스위치와 N 개의 오픈 단자에 교대로 출력할 수 있다.
인터럽트 수신부(110)는 외부 인터럽트의 발생에 따라 온/오프되는 제1 스위치(SW1), 제2 스위치(SW2), 제3 스위치(SW3), ..., 제N 스위치(SWN)의 N 개의 스위치를 포함한다.
일 실시예에 따르면, 제1 스위치(SW1), 제2 스위치(SW2), 제3 스위치(SW3), ..., 제N 스위치(SWN)의 각 스위치는 사용자 버튼 또는 외부 인터럽트를 발생시키는 장치 등에 연결될 수 있다.
본 실시예에 따른 이벤트 감지부(140)는 N 개의 스위치 각각에 연결되는 N 개의 논리 연산부를 포함할 수 있다. 즉, 제1 스위치(SW1), 제2 스위치(SW2), 제3 스위치(SW3), ..., 제N 스위치(SWN)는 각각 제1 논리 연산부(141), 제2 논리 연산부(142), 제2 논리 연산부(143), ..., 제N 논리 연산부(144)에 각각 연결될 수 있다.
제1 논리 연산부(141), 제2 논리 연산부(142), 제3 논리 연산부(143), ..., 제N 논리 연산부(144)는 상기 디멀티플렉서로부터 각각 제1 스위치(SW1), 제2 스위치(SW2), 제3 스위치(SW3), ..., 제N 스위치(SWN)에 출력되는 클럭 펄스를 수신할 수 있다. 제1 논리 연산부(141), 제2 논리 연산부(142), 제3 논리 연산부(143), ..., 제N 논리 연산부(144)는 해당 논리 연산부에 수신된 클럭 펄스를 이용하여 해당 논리 연산부와 연결된 스위치의 온/오프 상태를 독취할 수 있다. 제1 논리 연산부(141), 제2 논리 연산부(142), 제3 논리 연산부(143), ..., 제N 논리 연산부(144)는 각 독취 결과에 따라 해당 논리 연산부와 연결된 스위치의 스위치 온 이벤트의 발생 시에 논리 신호를 출력할 수 있다. 이벤트 감지부(140)는 제1 논리 연산부(141), 제2 논리 연산부(142), 제3 논리 연산부(143), ..., 제N 논리 연산부(144)로부터 출력된 논리 신호에 기초하여 이벤트 신호를 출력할 수 있다.
일 실시예에 따르면, 제1 논리 연산부(141), 제2 논리 연산부(142), ..., 제N 논리 연산부(144)는 각각 제1 D Flip-Flop 논리 게이트(D Flip-Flop1)(1411) 및 제1 XOR 논리 게이트(1412), 제2 D Flip-Flop 논리 게이트(D Flip-Flop2)(1421) 및 제2 XOR 논리 게이트(1422), ..., 제N D Flip-Flop 논리 게이트(D Flip-Flop2)(1441) 및 제N XOR 논리 게이트(1442)로 구성될 수 있다.
제1 D Flip-Flop 논리 게이트(D Flip-Flop1)(1411), 제2 D Flip-Flop 논리 게이트(D Flip-Flop2)(1421), ..., 제N D Flip-Flop 논리 게이트(D Flip-Flop2)(1441)는 각각 제1 스위치(SW1) 및 디멀티플렉서의 제1 핀, 제2 스위치(SW2) 디멀티플렉서의 제3 핀, ..., 제N 스위치(SWN) 및 디멀티플렉서의 제2N-1 핀과 연결된다.
제1 D Flip-Flop 논리 게이트(D Flip-Flop1)(1411), 제2 D Flip-Flop 논리 게이트(D Flip-Flop2)(1421), ..., 제N D Flip-Flop 논리 게이트(D Flip-Flop2)(1441)는 각각 디멀티플렉서로부터 해당 D Flip-Flop 논리 게이트에 연결된 스위치(제1 스위치(SW1), 제2 스위치(SW2), ..., 제N 스위치(SWN))에 출력되는 클럭 펄스를 수신할 수 있다.
제1 D Flip-Flop 논리 게이트(D Flip-Flop1)(1411), 제2 D Flip-Flop 논리 게이트(D Flip-Flop2)(1421), ..., 제N D Flip-Flop 논리 게이트(D Flip-Flop2)(1441)는 각각 연결된 스위치에 클럭 펄스가 수신되면, 각각 연결된 스위치의 온/오프 상태를 독취할 수 있다. 제1 D Flip-Flop 논리 게이트(D Flip-Flop1)(1411), 제2 D Flip-Flop 논리 게이트(D Flip-Flop2)(1421), ..., 제N D Flip-Flop 논리 게이트(D Flip-Flop2)(1441)는 상기 독취 결과에 따른 해당 논리값을 저장하고, 다음 클럭 펄스가 발생할 때까지 상기 논리값을 유지한다.
예를 들면, 제1 D Flip-Flop 논리 게이트(D Flip-Flop1)(1411), 제2 D Flip-Flop 논리 게이트(D Flip-Flop2)(1421), ..., 제N D Flip-Flop 논리 게이트(D Flip-Flop2)(1441)는 각각의 클럭 펄스의 상승 에지 또는 하강 에지의 어느 하나의 에지에서 각각 연결된 스위치의 온/오프 상태를 독취할 수 있다.
제1 XOR 논리 게이트(XOR1)(1412), 제2 XOR 논리 게이트(XOR2)(1422), ..., 제N XOR 논리 게이트(XORN)(1442)는 각각 제1 D Flip-Flop 논리 게이트(D Flip-Flop1)(1411) 및 제1 스위치(SW1), 제2 D Flip-Flop 논리 게이트(D Flip-Flop2)(1421) 및 제2 스위치(SW2), ..., 제N D Flip-Flop 논리 게이트(D Flip-Flop2)(1441)및 제N 스위치(SWN) 와 연결된다.
제1 XOR 논리 게이트(1412), 제2 XOR 논리 게이트(1422), ..., 제N XOR 논리 게이트(1442)는 각각 연결된 스위치의 온/오프 상태에 따른 논리값과 각각 연결된 D Flip-Flop 논리 게이트의 출력을 비교한 결과를 출력한다. 이때, 제1 XOR 논리 게이트(1412), 제2 XOR 논리 게이트(1422), ..., 제N XOR 논리 게이트(1442)는 스위치 온 이벤트가 유지되는 동안 최초의 클럭 펄스에서만 출력 가능하도록 복수의 논리 소자로 구성될 수 있다.
제1 XOR 논리 게이트(1412), 제2 XOR 논리 게이트(1422), ..., 제N XOR 논리 게이트(1442)가 각각 출력한 논리 신호에 기초하여, 이벤트 감지부(140)는 이벤트 신호를 출력한다. 이벤트 감지부(140)에서 출력된 이벤트 신호는 레지스터(150)와 제어부(160)로 출력된다.
레지스터(Register)(150)는 카운터(120)로부터 카운트 값을 수신하고, 이벤트 감지부(140)로부터 이벤트 신호를 수신하면, 해당 시점의 카운터(120)의 카운트 값을 저장할 수 있다.
레지스터(150)는 제어부(160)로부터 카운트 값을 요청받으면, 현재 시점에 레지스터(150)에 저장된 카운트 값을 제어부(160)로 전송하게 된다.
제어부(160)는 레지스터(150)로부터 수신한 카운트 값에 기초하여, N 개의 스위치 중에서 외부 인터럽트가 발생한 스위치를 판단할 수 있다.
제어부(160)는 외부 인터럽트의 발생을 알려주는 외부 인터럽트 핀(External Interrupt Pin)과 외부 인터럽트가 발생한 스위치를 확인하는 I/O 핀(I/O Pin)을 갖는다. 제어부(160)는 외부 인터럽트 핀을 통해, 이벤트 신호를 수신한다. 제어부(160)는 I/O 핀을 통해, 레지스터(150)에 저장된 카운트 값을 수신한다.
일 실시예에 따르면, 카운터(120)의 카운팅(counting)에 따라 N 개의 스위치와 N 개의 오픈 단자에 출력되는 클럭 펄스를 이용하여 스위치 온 이벤트의 발생을 스캔하고, 상기 스위치 온 이벤트가 발생한 시점의 카운트 값에 기초하여 상기 N 개의 스위치 중 외부 인터럽트가 발생한 스위치를 감지함으로써, 제어부(160)는 하나의 외부 인터럽트 핀과 M 개의 I/O 핀으로, 최대 2M 개의 스위치의 외부 인터럽트의 발생을 감지할 수 있다.
이에 따라, 인터럽트 감지 장치(100)는 N 개의 스위치에서 발생하는 외부 인터럽트의 감지 시, 스위치의 외부 인터럽트의 발생을 빠르고 정확하게 감지할 수 있을 뿐 아니라, 외부 인터럽트를 감지하는데 필요한 제어부(160)의 핀의 개수를 최소화할 수 있다.
도 3은 본 발명의 일 실시예에 따라 인터럽트 감지 장치에서 스위치 온 이벤트를 감지하는 동작을 시간에 따라 도시한 타이밍도이다.
SW ON(300)은 인터럽트 수신부(110)에 포함된 N 개의 스위치 각각의 시간에 따른 온/오프 상태를 나타낸다. 예를 들면, 제1 스위치(SW1)가 온되면, 도 3에 도시된 바와 같이, 제1 스위치(SW1)가 온된 시점부터 오프될 때까지 바(bar) 형태의 그래프로 나타날 수 있다. 제1 스위치의 온 상태는 SW1 ON(301)으로, 제2 스위치(SW2)의 온 상태는 SW2 ON(302)으로 나타낼 수 있다. 이와 마찬가지로, 제N 스위치(SWN)의 온 상태는 SWN ON으로 제N 스위치(SWN)의 온 시점부터 오프 시점까지 바 형태로 나타낼 수 있다.
상기 N 개의 스위치는 각 스위치의 외부 인터럽트의 발생에 따라 온/오프될 수 있다. 예를 들면, N 개의 스위치는 각각 N 개의 사용자 버튼에 연결되어, 상기 사용자 버튼의 온/오프에 따라 외부 상기 N 개의 스위치가 온/오프될 수 있다. 다만, 이에 한정되지 않으며, 상기 N 개의 스위치는 외부 인터럽트를 발생시키는 장치 등에 의해 온/오프될 수 있다.
OSC 출력(310)은 클럭 펄스 발생기(10)의 시간에 따른 출력을 나타낸다. 클럭 펄스 발생기(10)는 일정한 시간 간격으로 클럭을 생성하여 출력한다. 즉, OSC 출력(310)은 시간에 따른 클럭 펄스 발생기(10)의 클럭을 나타낸다.
COUTNER 출력(320)은 카운터(120)의 시간에 따른 출력, 즉, 카운트 값을 나타낸다. 카운터(120)는 클럭 펄스 발생기(10)의 클럭에 따라 숫자를 하나씩 카운팅(counting)한다. 본 실시예에 따른 카운터(120)는 0부터 2N-1까지의 값을 하나의 주기로 반복적으로 카운팅한다. 도 3을 참조하면, OSC출력(310)에 의하여 COUTNER 출력(320)은 0부터 2N-1까지 순차적으로 증가하고, 0부터 2N-1까지 하나의 주기로 카운팅을 반복한다.
Demux 출력(330)은 디멀티플렉서의 시간에 따른 출력을 나타낸다. 클럭 펄스 출력부(130)는 상기 카운터(120)의 카운트 값에 따라 한 주기 동안 클럭 펄스를 N 개의 스위치와 N 개의 오픈 단자에 출력할 수 있다. COUTNER 출력(320)에 따라 Demux 출력(330)이 결정된다. 즉, 0 Pin Demux 출력(331)은 상기 카운터(120)의 카운트 값이 0일 때, 클럭 펄스에 의해 High 신호가 된다. 2 Pin Demux 출력(332)은 상기 카운터(120)의 카운트 값이 2일 때, 클럭 펄스에 의해 High 신호가 된다. 도 3에서와 같이, 각 스위치에는 0, 2, 4, ...의 카운트 값에 해당하는 클럭 펄스들이 입력되고 1, 3, 5, ...의 카운트 값에 해당하는 클럭 펄스는 오픈 단자로 출력되어, 오픈 신호가 될 수 있다. 상기 Demux 출력(330)에 의해 각 스위치는 한 주기 동안 하나의 클럭 펄스를 수신한다. 이와 같이, 클럭 펄스 출력부(130)는 한 주기 동안 클럭 펄스를 순차적으로 출력하여, 해당 주기 동안 스위치 온 이벤트가 발생한 스위치를 스캐닝할 수 있다.
본 실시예에 따른 디멀티플렉서는 2N 개의 출력 핀(Pin)(또는, 출력 단자)을 가지고, 2N 개의 출력 핀 중 N 개의 출력 핀은 오픈 상태(즉, 오픈 단자)이고, 나머지 N 개의 출력 핀은 N 개의 스위치와 연결된 상태이다. 디멀티플렉서에서 스위치에 연결된 출력 핀과 오픈 상태의 출력 핀은 교대로 위치한다. 카운터(120)의 카운트 값에 따라 디멀티플렉스의 2N 개의 출력 핀들로 클럭 펄스가 순차적으로 출력된다. 이에 따라, 디멀티플렉서는 상기 클럭 펄스를 N 개의 스위치와 N 개의 오픈 단자에 교대로 출력할 수 있다.
예를 들면, 상기 카운터(120)의 카운트 값이 0일 때, 디멀티플렉서는 디멀티플렉서의 2N 개의 출력 핀들 중 제1 스위치(SW1)와 연결된 0 Pin에 클럭 펄스를 출력한다. 상기 카운터(120)의 카운트 값이 1일 때, 디멀티플렉서는 디멀티플렉서의 출력 핀들 중 오픈 상태의 1 Pin에 클럭 펄스를 출력한다. 상기 카운터(120)의 카운트 값이 2일 때, 디멀티플렉서는 디멀티플렉서의 출력 핀들 중 제2 스위치(SW2)와 연결된 2 Pin에 클럭 펄스를 출력한다. 상기 카운터(120)의 카운트 값이 3일 때, 디멀티플렉서는 디멀티플렉서의 출력 핀들 중 오픈 상태의 3 Pin에 클럭 펄스를 출력한다. 이와 같이, 상기 카운터(120)의 카운트 값이 2(N-1)일 때, 디멀티플렉서는 디멀티플렉서의 출력 핀들 중 제N 스위치(SWN)와 연결된 제2(N-1) Pin에 클럭 펄스를 출력하고, 상기 카운터(120)의 카운트 값이 2N-1일 때, 디멀티플렉서는 디멀티플렉서의 출력 핀들 중 오픈 상태의 제2N-1 Pin에 클럭 펄스를 출력한다.
디멀티플렉서의 오픈 상태의 출력 핀들에서 출력된 클럭 펄스는 다른 유닛으로 전달되지 않으므로, 도 3에서는 오픈 상태의 출력 핀들의 출력 그래프는 생략하였다. 도 3을 참조하면, Demux 출력(330)은 디멀티플렉서의 2N 개의 출력 핀(Pin)들 중 스위치와 연결된 출력 핀(예를 들면, 0 Pin Demux 출력(331)과 2 Pin Demux 출력(332)) 각각의 시간에 따른 출력이 도시되어 있다.
SW 출력(340)은 인터럽트 수신부(110)의 시간에 따른 출력을 나타낸다. SW 출력(340)은 인터럽트 수신부(110)에 포함된 N 개의 스위치 각각의 온/오프 상태에 따른 논리값을 나타낸다. 예를 들면, 제1 스위치(SW1)의 출력은 SW1 출력(341)으로, 제2 스위치(SW2)의 출력은 SW2 출력(342)으로 나타낼 수 있다. 해당 스위치가 온 상태를 유지하고 있는 동안, 상기 스위치와 연결된 디멀티플렉서의 출력 핀을 통해서 클럭 펄스가 수신되면, SW 출력(340)이 High 신호가 된다.
제1 스위치(SW1)는 SW1 ON(301)이 유지되는 동안 온 상태를 유지하고 있으므로, SW1 ON(301)이 유지되는 동안에 제1 스위치(SW1)와 연결된 디멀티플렉서의 출력 핀을 통해서 제1 스위치(SW1)에 클럭 펄스가 수신되면, SW1 출력(341)이 발생한다. 즉, SW1 ON(301)이 유지되는 동안에 0 Pin Demux 출력(331)이 High 신호가 될 때, SW1 출력(341)은 High 신호가 될 수 있다. 도 3에서, SW1 출력(341)이 시점②와 시점 ④에서 각각 High 신호가 됨을 볼 수 있다.
마찬가지로, SW2 ON(302)이 유지되는 동안에 제2 스위치(SW2)와 연결된 디멀티플렉서의 출력 핀을 통해서 제2 스위치(SW2)에 클럭 펄스가 수신되면, SW2 출력(342)이 발생한다. 즉, SW2 ON(302)이 유지되는 동안에 2 Pin Demux 출력(332)이 High 신호가 될 때, SW2 출력(342)은 High 신호가 될 수 있다. 도 3에서, SW2 출력(342)이 시점③에서 High 신호가 됨을 볼 수 있다.
D Flip-Floop은 이벤트 감지부(140)에 포함되어, 상기 N 개의 스위치 각각의 온/오프 상태를 감지한다. D Flip-Floop 출력(350)은 N 개의 스위치 각각에 연결된 D Flip-Flop의 시간에 따른 출력을 나타낸다. 예를 들면, 제1 스위치(SW1)와 연결된 D Flip-Flop의 출력은 D Flip-Flop1 출력(351)으로, 제2 스위치(SW2)와 연결된 D Flip-Flop의 출력은 D Flip-Flop2 출력(352)으로 나타낼 수 있다.
D Flip-Flop 출력(350)은 디멀티플렉서로부터 해당 D Flip-Flop과 연결된 스위치에 출력되는 클럭 펄스를 수신할 수 있다. D Flip-Flop 출력(350)은 상기 클럭 펄스가 수신되면, 해당 D Flip-Flop과 연결된 스위치의 온/오프 상태를 독취한다. 예를 들면, D Flip-Flop은 수신된 클럭 펄스의 상승 에지 또는 하강 에지에서 해당 D Flip-Flop과 연결된 스위치의 온/오프 상태를 독취할 수 있다. 본 실시예에 따른 D Flip-Flop 출력(350)은 수신된 클럭 펄스의 하강 에지에서 해당 스위치의 온/오프 상태를 독취한 결과에 해당하는 논리값이다. 즉, D Flip-Flop이 수신한 클럭 펄스의 하강 에지에서 해당 D Flip-Flop과 연결된 스위치가 온 상태이면, D Flip-Flop 출력(350)은 High 신호를 출력한다. 반대로, D Flip-Flop이 수신한 클럭 펄스의 하강 에지에서 해당 D Flip-Flop과 연결된 스위치가 오프 상태이면, D Flip-Flop 출력(350)은 Low 신호를 출력한다. D Flip-Flop 출력(350)은 다음 클럭 펄스가 발생할 때까지 출력한 논리값을 유지한다.
도 3을 참조하면, 시점②에서 D Flip-Flop1(1412)이 수신한 클럭 펄스에 해당하는 0 Pin Demux 출력(331)이 High 신호로 올라가는 상승 에지에 있으므로, 시점②에서 D Flip-Flop1 출력(351)은 Low를 유지하고 있다. 그 이후에, 0 Pin Demux 출력(331)이 Low 신호로 떨어지는 순간(상기 클럭 펄스의 하강 에지)에서, D Flip-Flop1(1412)은 상기 D Flip-Flop1(1412)과 연결된 제1 스위치(SW1)의 온/오프 상태를 독출한다. 즉, 해당 시점에서 상기 D Flip-Flop1(1412)과 연결된 제1 스위치(SW1)가 온 상태(SW1 ON(301))이므로, D Flip-Flop1 출력(351)은 Low에서 High로 값이 변한다.
상기 D Flip-Flop1 출력(351)은 다음 클럭 펄스가 입력되는 시점인 시점④까지 High 상태를 유지한다. 그 이후, 0 Pin Demux 출력(331)이 Low 신호로 떨어지면(상기 클럭 펄스의 하강 에지)에서, D Flip-Flop1(1412)은 상기 D Flip-Flop1(1412)과 연결된 제1 스위치(SW1)의 온/오프 상태를 독출한다. 즉, 해당 시점에서 상기 D Flip-Flop1(1412)과 연결된 제1 스위치(SW1)가 계속 온 상태(SW1 ON(301))이므로, D Flip-Flop1 출력(351)은 High를 유지한다.
마찬가지로, 상기 D Flip-Flop1 출력(351)은 그 다음 클럭 펄스가 입력되는 시점인 시점⑥까지 High 상태를 유지한다. 그 이후, 0 Pin Demux 출력(331)이 Low 신호로 떨어지면(상기 클럭 펄스의 하강 에지)에서, D Flip-Flop1(1412)은 상기 D Flip-Flop1(1412)과 연결된 제1 스위치(SW1)의 온/오프 상태를 독출한다. 즉, 해당 시점에서 상기 D Flip-Flop1(1412)과 연결된 제1 스위치(SW1)가 오프 상태이므로, D Flip-Flop1 출력(351)은 High에서 Low로 값이 변한다. 그리고, D Flip-Flop1 출력(351)은 다음 클럭 펄스가 입력될 때까지 Low 상태를 유지하게 된다.
도 3에 도시된 D Flip-Flop2 출력(352)도 D Flip-Flop1 출력(351)과 마찬가지다. 시점③에서 D Flip-Flop2(1422)가 수신한 클럭 펄스에 해당하는 2 Pin Demux 출력(332)이 High 신호로 올라가는 상승 에지에 있으므로, 시점③에서 D Flip-Flop2 출력(352)은 Low를 유지하고 있다. 그 이후에, 2 Pin Demux 출력(332)이 Low 신호로 떨어지는 순간(상기 클럭 펄스의 하강 에지)에서, D Flip-Flop2(1422)는 상기 D Flip-Flop2(1422)와 연결된 제2 스위치(SW2)의 온/오프 상태를 독출한다. 즉, 해당 시점에서 상기 D Flip-Flop2(1422)과 연결된 제2 스위치(SW2)가 온 상태(SW2 ON(302))이므로, D Flip-Flop2 출력(352)은 Low에서 High로 값이 변한다.
상기 D Flip-Flop2 출력(352)은 다음 클럭 펄스가 입력되는 시점인 시점⑤까지 High 상태를 유지한다. 그 이후, 2 Pin Demux 출력(332)이 Low 신호로 떨어지면(상기 클럭 펄스의 하강 에지)에서, D Flip-Flop2(1422)는 상기 D Flip-Flop2(1422)와 연결된 제2 스위치(SW2)의 온/오프 상태를 독출한다. 즉, 해당 시점에서 상기 D Flip-Flop2(1422)와 연결된 제2 스위치(SW2)가 오프 상태이므로, D Flip-Flop2 출력(352)은 High에서 Low로 값이 변한다. 그리고, D Flip-Flop2 출력(352)은 다음 클럭 펄스가 입력될 때까지 Low 상태를 유지하게 된다.
이벤트 감지부(140)는 D Flip-Flop의 출력과 해당 D Flip-Flop과 연결된 스위치의 온/오프 상태에 따른 논리값을 비교하고, 상기 비교 결과에 기초하여, 상기 스위치의 동일한 스위치 온 이벤트가 유지되는 동안 최초의 클럭 펄스에서만, 상기 스위치의 스위치 온 이벤트를 나타내는 논리 신호를 출력한다.
예를 들면, 상기 D Flip-Flop 각각은 대응되는 XOR와 연결될 수 있다. XOR는 상기 XOR와 연결된 스위치의 온/오프 상태에 따른 논리값과 상기 XOR와 연결된 D Flip-Flop의 출력의 논리값을 비교하고, 상기 비교 결과, 서로 다른 논리값을 가지면, High 신호를 출력하고, 동일한 논리값을 가지면, Low 신호를 출력한다. 그리고, 위에서 설명한 바와 같이, XOR의 비교 결과는 상기 연결된 스위치에서 동일한 스위치 온 이벤트가 유지되는 동안 최초의 클럭 펄스에서만 출력된다.
도 2에서는, D Flip-Flop의 출력과 해당 D Flip-Flop과 연결된 스위치의 온/오프 상태에 따른 논리값을 비교하기 위하여, XOR 논리 게이트를 사용하였지만, 이에 한정되지 않는다. 본 발명의 다양한 실시예에 따라, 이벤트 감지부(140)는 다양한 논리 게이트 또는 회로를 이용하여, D Flip-Flop의 출력과 해당 D Flip-Flop과 연결된 스위치의 온/오프 상태에 따른 논리값을 비교할 수 있다.
이벤트 감지부(140)는 상기 N 개의 스위치 각각의 스위치 온 이벤트에 따라 발생한 논리 신호(각각의 논리 연산부로부터 출력된 논리 신호)를 모두 포함하는 이벤트 신호를 출력한다. 상기 이벤트 신호는 하나의 External Interrupt Pin을 통해 제어부(160)로 입력된다. 동시에, 상기 이벤트 신호는 레지스터(150)로 입력된다. 제어부(160)는 레지스터(150)로부터 상기 이벤트 신호가 발생한 시점에 저장된 레지스터(150)의 카운트 값을 독취함으로써, 상기 N 개의 스위치 중 스위치 온 이벤트가 발생한 스위치를 확인할 수 있다. 본 실시예에 따르면, 상기 이벤트 신호는 External Interrupt Pin 입력(360)으로 확인할 수 있다. 즉, External Interrupt Pin 입력(360)에서 각각의 High 신호(예: 361, 362)는 상기 N 개의 스위치 중 하나의 스위치에서 발생한 스위치 온 이벤트를 나타내는 논리 신호를 나타낸다.
External Interrupt Pin 입력(360)은 제어부(160)의 외부 인터럽트 핀을 통해 입력되는 신호를 나타낸다. 제어부(160)는 외부 인터럽트 핀(External Interrupt Pin)을 통해서, 상기 N 개의 스위치에서 발생한 스위치 온 이벤트를 감지할 수 있다.
도 3을 참조하면, 제1 스위치(SW1)로 클럭 펄스가 수신되는 시점인 시점②에서 제1 스위치(SW1)의 온/오프 상태에 따른 논리값에 해당하는 SW1의 출력(341)는 High이고, 상기 제1 스위치(SW1)와 연결된 D Flip-Flop1의 출력에 해당하는 D Flip-Flop1 출력(352)는 Low이다. 상기 비교 결과, 상기 제1 스위치(SW1)에서 스위치 온 이벤트가 발생했으므로, 이벤트 신호는 상기 스위치 온 이벤트가 유지되는 동안 최초의 클럭 펄스동안 High 신호가 된다. 즉, 시점②에서 External Interrupt Pin 입력(361)이 High가 된다.
시점③은 클럭 펄스의 한 주기에서 제1 스위치(SW1)에 해당하는 클럭 펄스가 수신된 후 다음 클럭 펄스가 수신되기 전이므로, SW1의 출력(341)는 Low이다. 상기 D Flip-Flop1은 상기 클럭 펄스의 하강 에지에서 High 신호가 되었으므로, 시점③에서 상기 D Flip-Flop1 출력(351)는 High가 된다. 상기 비교 결과에 따르면, 상기 제1 스위치(SW1)에서 스위치 온 이벤트가 유지되고 있지만, 이벤트 감지부(140)는 스위치 온 이벤트가 유지되는 동안 최초의 클럭 펄스 동안만 High 신호(논리 신호)를 출력하므로, 상기 이벤트 신호에는 반영되지 않는다. 이에 따라, 시점③에서 상기 External Interrupt Pin 입력(360)은 상기 제1 스위치(SW1)의 스위치 온 이벤트에 의한 영향은 받지 않는다.
제2 스위치(SW2)의 경우, 상기 제2 스위치(SW2)로 클럭 펄스가 수신되는 시점인 시점③에서 제2 스위치(SW2)의 온/오프 상태에 따른 논리값에 해당하는 SW2의 출력(342)는 High이고, 상기 제2 스위치(SW2)와 연결된 D Flip-Flop2의 출력에 해당하는 D Flip-Flop2 출력(352)은 Low이다. 상기 비교 결과, 상기 제2 스위치(SW2)에서 스위치 온 이벤트가 발생했으므로, 이벤트 신호는 상기 스위치 온 이벤트가 유지되는 동안 최초의 클럭 펄스동안 High 신호가 된다. 즉, 시점③에서 External Interrupt Pin 입력(362)이 High가 된다.
제어부(160)는 외부 인터럽트 핀(External Interrupt Pin)을 통해서 이벤트 신호를 수신하면, 상기 N 개의 스위치에 스위치 온 이벤트가 발생했음을 확인할 수 있다. 제어부(160)가 외부 인터럽트 핀을 통해 이벤트 신호를 수신하면, 이에 대응하여 I/O 핀을 통해 레지스터(150)로부터 레지스터(150)의 카운트 값을 가져온다. 제어부(160)에서는 External Interrupt Pin 입력(360)을 통해 외부 인터럽트의 발생(이벤트 신호의 발생)을 감지할 때, I/O Pin을 통해 레지스터(150)의 카운트 값을 독취함으로써 어떠한 스위치에서 외부 인터럽트가 발생했는지를 확인할 수 있다. 즉, I/O Pin 입력(370)은 제어부(160)의 I/O 핀을 통해 입력되는 신호를 나타낸다. 일 실시예에 따라, 도 3에서와 같이 제1 스위치(SW1)와 제2 스위치(SW2)가 동시에 눌려지면(SW1 ON(301)과 SW2 ON(302)의 바(bar)가 동일한 시점에 시작됨), SW1의 출력(341)은 시점②가 되는 순간, 0 Pin Demux 출력(331)에 의하여 High 신호를 출력하게 된다. SW2의 출력(342)은 시점③가 되는 순간, 2 Pin Demux 출력(332)에 의하여 High 신호를 출력하게 된다.
D Flip-Flop1 출력(351)는 0 Pin Demux 출력(331)이 Low 신호로 떨어지는 순간(클럭 펄스의 하강 에지)에, SW1 ON(301)에 의해 출력값이 High로 변하므로, 시점②에서는 아직 Low 상태를 유지하고 있게 된다. 즉, 시점②에서 SW1의 출력(341)는 High 이고, D Flip-Flop1 출력(351)은 Low이므로, External Interrupt Pin 입력(361)에 이벤트 신호로 High 가 나타난다. 외부 인터럽트 핀(External Interrupt Pin)에 High 신호가 입력되면, 레지스터(150)에도 동시에 상기 이벤트 신호로, High 신호가 입력되므로, 레지스터(150)는 해당 시점②에서의 카운트 값을 저장한다. 이에 따라, 레지스터(150)의 출력값도 해당 시점②의 카운트 값인 0으로 변하게 된다. 제어부(160)가 외부 인터럽트 핀을 통해 이벤트 신호를 수신하고, 레지스터(150)로부터레지스터(150)에 저장된 카운트 값인 0을 읽어온다. 이에 따라, I/O Pin 입력(371)으로 0이 입력된다. 제어부(160)에서는 외부 인터럽트 핀을 통해 스위치 온 이벤트의 발생을 감지하고, I/O Pin을 통해 제1 스위치(SW1)에서 스위치 온 이벤트가 발생했음을 확인할 수 있다.
이벤트 신호는 상기 스위치 온 이벤트가 유지되는 동안 최초의 클럭 펄스에서만 출력하므로, 시점② 이후에는 제1 스위치(SW1)의 동일한 스위치 온 이벤트에 의해서는 High 신호가 발생하지 않는다. 또한, D Flip-Flop 출력(352)가 High를 출력하고 있어서, 시점 ④에서는 SW1(301)이 계속 눌려져 있어 SW1의 출력(341)는 High를 출력하지만, External Interrupt Pin의 입력(372)에 출력 신호가 만들어지지 않는다.
D Flip-Flop2 출력(352)은 2 Pin Demux 출력(332)이 Low 신호로 떨어지는 순간(클럭 펄스의 하강 에지)에, SW2 ON(302)에 의해 출력값이 High로 변한다. 즉, 시점③에서는 아직 Low 상태를 유지한다. 즉, 시점③에서 SW2의 출력(342)는 High이고, D Flip-Flop2 출력(352)은 Low이므로, External Interrupt Pin입력(362)에 High 신호가 나타난다. External Interrupt Pin에 이벤트 신호로, High 신호가 입력되면, 레지스터(150)에도 동시에 상기 이벤트 신호로, High 신호가 입력되므로, 레지스터(150)는 해당 시점③에서 카운트 값을 저장한다. 이에 따라, 레지스터(150)의 출력값도 해당 시점③의 카운트 값인 2로 변한다. 제어부(160)가 외부 인터럽트 핀을 통해 이벤트 신호를 수신하고, 레지스터(150)로부터 레지스터(150)의 카운트 값인 2를 읽어온다. 이에 따라, I/O Pin 입력(372)으로 2가 입력된다. 제어부(160)에서는 외부 인터럽트 핀을 통해 스위치 온 이벤트의 발생을 감지하고, I/O Pin을 통해 제2 스위치(SW2)에서 스위치 온 이벤트가 발생했음을 확인할 수 있다.
이벤트 신호는 상기 스위치 온 이벤트가 유지되는 동안 최초의 클럭 펄스에서만 출력하므로, 시점③ 이후에는 제2 스위치(SW2)의 동일한 스위치 온 이벤트에 의해서는 High 신호가 발생하지 않는다.
제어부(160)는 제1 스위치(SW1)와 제2 스위치(SW2)가 동시에 눌려진 경우에도, 클럭 펄스를 이용하여 각각의 스위치 온 이벤트 발생을 감지할 수 있다.도 4는 본 발명의 일 실시예에 따라 인터럽트 감지 방법을 설명하기 위한 흐름도이다. 도 4에 도시된 흐름도는 도 1 내지 도 3에 도시된 인터럽트 감지 장치(100)에서 시계열적으로 처리되는 단계들로 구성된다. 따라서, 이하에서 생략된 내용이라 하더라도 도 1 내지 도 3에 도시된 인터럽트 감지 장치(100)에 관하여 이상에서 기술된 내용은 도 4에 도시된 흐름도에도 적용됨을 알 수 있다.
410 단계에서 카운터(120)는 클럭 펄스 발생기(10)의 클럭에 따라 카운트한다.
420 단계에서 클럭 펄스 출력부(130)는 카운터(120)로부터 수신된 카운트 값에 따라 클럭 펄스를 N 개의 스위치와 N 개의 오픈 단자에 출력한다.
430 단계에서 이벤트 감지부(140)는 클럭 펄스에 의해 인터럽트 수신부(110), 예를 들어, N 개의 스위치 각각의 스위칭 상태를 감지하고, 감지 결과에 따라 이벤트 신호를 출력한다.
440 단계에서 레지스터(150)는 이벤트 신호의 발생 여부를 감지한다. 이벤트 신호가 발생하면 450 단계로 진행한다.
450 단계에서 레지스터(150)는 해당 시점에 카운터(120)로부터 수신된 카운트 값을 저장한다.
460 단계에서 레지스터(150)는 저장된 카운터 값을 전송한다.
470 단계에서 제어부(160)는 외부 인터럽트 핀(예: External Interrupt Pin 입력(361))을 통해 이벤트 신호의 발생을 감지하면 I/O 핀을 통해 레지스터(150)에 저장된 카운트 값을 수신하고 수신된 카운트 값에 기초하여, N 개의 스위치 중에서 외부 인터럽트가 발생한 스위치를 결정한다.
이상에서, 본 발명의 실시예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 그 모든 구성 요소들이 각각 하나의 독립적인 하드웨어로 구현될 수 있지만, 각 구성 요소들의 그 일부 또는 전부가 선택적으로 조합되어 하나 또는 복수 개의 하드웨어에서 조합된 일부 또는 전부의 기능을 수행하는 프로그램 모듈을 갖는 컴퓨터 프로그램으로서 구현될 수도 있다. 그 컴퓨터 프로그램을 구성하는 코드들 및 코드 세그먼트들은 본 발명의 기술 분야의 당업자에 의해 용이하게 추론될 수 있을 것이다. 이러한 컴퓨터 프로그램은 컴퓨터가 읽을 수 있는 저장매체(Computer Readable Media)에 저장되어 컴퓨터에 의하여 읽혀지고 실행됨으로써, 본 발명의 실시예를 구현할 수 있다. 컴퓨터 프로그램의 저장매체로서는 자기 기록매체, 광 기록매체, 캐리어 웨이브 매체 등이 포함될 수 있다.
또한, 이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재할 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100 ... 인터럽트 감지 장치
110 ... 인터럽트 수신부
120 ... 카운터
130 ... 클럭 펄스 출력부
140 ... 이벤트 감지부
150 ... 레지스터
160 ... 제어부

Claims (16)

  1. 외부 인터럽트의 발생에 따라, 온/오프되는 N(N은 자연수) 개의 스위치를 포함하는 인터럽트 수신부;
    클럭 펄스 발생기의 클럭에 따라 카운트하고, 카운트 값을 출력하는 카운터;
    상기 카운터로부터 수신한 카운트 값에 따라 클럭 펄스를 상기 N 개의 스위치에 출력하는 클럭 펄스 출력부;
    상기 클럭 펄스에 따라 상기 N 개의 스위치 각각의 스위칭 상태를 감지하고, 감지 결과에 따라 이벤트 신호를 생성하는 이벤트 감지부;
    상기 카운터로부터 카운트 값을 수신하며, 상기 이벤트 신호에 따라 상기 수신한 카운트 값을 저장하는 레지스터; 및
    상기 레지스터의 카운트 값에 기초하여, 상기 N 개의 스위치 중에서 상기 외부 인터럽트가 발생한 스위치를 판단하는 제어부를 포함하는 인터럽트 감지 장치.
  2. 제1 항에 있어서,
    상기 제어부는 상기 이벤트 감지부로부터 상기 이벤트 신호를 수신하고, 상기 이벤트 신호의 수신에 대응하여, 상기 레지스터에 카운트 값을 요청하고, 상기 레지스터에 저장된 카운트 값을 수신하는 것을 특징으로 하는 인터럽트 감지 장치.
  3. 제1 항에 있어서,
    상기 카운터는 0부터 2N-1까지의 값을 반복적으로 카운트하고,
    상기 클럭 펄스 출력부는 상기 카운트 값에 따라 출력되는 클럭 펄스를 상기 N 개의 스위치와 N 개의 오픈 단자에 교대로 출력하는 것을 특징으로 하는 인터럽트 감지 장치.
  4. 제1 항에 있어서,
    상기 이벤트 감지부는 상기 N 개의 스위치 각각에 연결되는 N 개의 논리 연산부를 포함하고, 상기 N 개의 논리 연산부로부터 출력된 논리 신호에 기초하여 상기 이벤트 신호를 출력하는 것을 특징으로 하는 인터럽트 감지 장치.
  5. 제4 항에 있어서,
    상기 N 개의 논리 연산부는 상기 클럭 펄스 출력부로부터 해당 논리 연산부와 연결된 스위치에 출력되는 클럭 펄스를 이용하여 상기 연결된 스위치의 온/오프 상태를 독취하고, 상기 독취 결과, 상기 연결된 스위치가 온 상태일 때 상기 논리 신호를 출력하는 것을 특징으로 하는 인터럽트 감지 장치.
  6. 제4 항에 있어서,
    상기 N 개의 논리 연산부 각각은 D Flip-Flop 논리 게이트 및 XOR 논리 게이트를 포함하는 것을 특징으로 하는 인터럽트 감지 장치.
  7. 제6 항에 있어서,
    상기 D Flip-Flop 논리 게이트는 상기 클럭 펄스 출력부로부터 상기 D Flip-Flop 논리 게이트와 연결된 스위치에 클럭 펄스가 수신되면, 상기 D Flip-Flop 논리 게이트와 연결된 스위치의 온/오프 상태를 독취하여, 상기 독취 결과에 따른 논리값을 저장하고, 다음 클럭 펄스가 발생할 때까지 상기 논리값을 유지하는 것을 특징으로 하는 인터럽트 감지 장치.
  8. 제7 항에 있어서,
    상기 D Flip-Flop 논리 게이트는 상기 클럭 펄스의 하강 에지에서 상기 연결된 스위치의 온/오프 상태를 독취하는 것을 특징으로 하는 인터럽트 감지 장치.
  9. 제6 항에 있어서,
    상기 N 개의 논리 연산부 각각은 상기 D Flip-Flop 논리 게이트와 연결된 스위치의 온/오프 상태에 따른 논리값과 상기 D Flip-Flop 논리 게이트의 출력을 비교하는 상기 XOR 논리 게이트의 결과를 상기 스위치의 온 상태가 유지되는 동안 최초의 클럭 펄스에서만 출력하는 XOR 논리 블록을 포함하는 것을 특징으로 하는 인터럽트 감지 장치.
  10. 제1 항에 있어서,
    상기 제어부는 상기 외부 인터럽트의 발생을 알려주는 외부 인터럽트 핀과 상기 N 개의 스위치 중 상기 외부 인터럽트가 발생한 스위치를 확인하는 I/O(Input/Output) 핀을 가지고,
    상기 외부 인터럽트 핀은 상기 이벤트 신호를 수신하고,
    상기 I/O 핀은 상기 레지스터에 저장된 카운트 값을 수신하는 것을 특징으로 하는 인터럽트 감지 장치.
  11. 제10 항에 있어서,
    상기 제어부는 하나의 외부 인터럽트 핀을 이용하여 상기 N 개의 스위치에서 발생하는 외부 인터럽트를 감지하는 것을 특징으로 하는 인터럽트 감지 장치.
  12. 제10 항에 있어서,
    상기 제어부가 하나의 상기 외부 인터럽트 핀과 M(M은 자연수) 개의 상기 I/O 핀을 가지면, 상기 인터럽트 감지 장치가 감지하는 스위치의 개수 N은 2M의 최대값을 갖는 것을 특징으로 하는 인터럽트 감지 장치.
  13. 제1 항에 있어서,
    상기 클럭 펄스 출력부는 2N 개의 출력 단자를 갖는 디멀티플렉서(demultiplexer)를 포함하는 것을 특징으로 하는 인터럽트 감지 장치.
  14. 제1 항에 있어서,
    상기 인터럽트 수신부는 N 개의 사용자 버튼으로 구성되고, 상기 N 개의 사용자 버튼 각각은 상기 N 개의 스위치에 연결되는 것을 특징으로 하는 인터럽트 감지 장치.
  15. 제1 항에 있어서,
    상기 클럭 펄스 발생기의 주파수의 크기가 클수록, 상기 카운터의 카운트 속도가 빨라지는 것을 특징으로 하는 인터럽트 감지 장치.
  16. 카운터에서 클럭 펄스 발생기의 클럭에 따라 카운트하는 단계;
    상기 카운터로부터 수신된 카운트 값에 따라 클럭 펄스를 외부 인터럽트에 따라 온/오프되는 N(N은 자연수) 개의 스위치에 출력하는 단계;
    상기 클럭 펄스에 의해, 상기 N 개의 스위치 각각의 스위칭 상태를 감지하는 단계;
    상기 감지 결과에 따라 이벤트 신호를 생성하는 단계;
    상기 이벤트 신호에 따라, 상기 카운터로부터 수신된 카운트 값을 저장하는 단계; 및
    상기 저장된 카운트 값에 기초하여, 상기 N 개의 스위치 중에서 상기 외부 인터럽트가 발생한 스위치를 판단하는 단계를 포함하는 인터럽트 감지 방법.
KR1020140145255A 2014-10-24 2014-10-24 인터럽트 감지 장치 및 인터럽트 감지 방법 KR101520234B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140145255A KR101520234B1 (ko) 2014-10-24 2014-10-24 인터럽트 감지 장치 및 인터럽트 감지 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140145255A KR101520234B1 (ko) 2014-10-24 2014-10-24 인터럽트 감지 장치 및 인터럽트 감지 방법

Publications (1)

Publication Number Publication Date
KR101520234B1 true KR101520234B1 (ko) 2015-05-13

Family

ID=53394690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140145255A KR101520234B1 (ko) 2014-10-24 2014-10-24 인터럽트 감지 장치 및 인터럽트 감지 방법

Country Status (1)

Country Link
KR (1) KR101520234B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112602072A (zh) * 2018-08-24 2021-04-02 超威半导体公司 探测中断传递

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002258913A (ja) * 2000-12-20 2002-09-13 Robert Bosch Gmbh インタラプトの一貫性監視を有する制御装置及びインタラプトの一貫性監視方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002258913A (ja) * 2000-12-20 2002-09-13 Robert Bosch Gmbh インタラプトの一貫性監視を有する制御装置及びインタラプトの一貫性監視方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112602072A (zh) * 2018-08-24 2021-04-02 超威半导体公司 探测中断传递

Similar Documents

Publication Publication Date Title
US9013447B2 (en) Method and device for sensing capacitance change and recording medium in which program for executing method is recorded thereon, and method and device for sensing touch using method and recording medium in which program for executing method is recorded thereon
TWI453427B (zh) 時鐘突變檢測電路
US20100049882A1 (en) Hotkey processing method and computer system
US9279857B2 (en) Automated test system with edge steering
EP3321839A1 (en) Method and detection circuit for detecting security chip operating state
CN105868148B (zh) 可重构的串行和脉冲宽度调制接口
CN113009961B (zh) 一种跨时钟同步电路及SoC系统
US4538272A (en) Prioritized clock selection circuit
US8228763B2 (en) Method and device for measuring time intervals
US20060087352A1 (en) Frequency lock detector
CN112765082A (zh) 多主机仲裁方法、装置和可读存储介质
TW202343182A (zh) 具備時脈丟失容限的無毛刺信號時脈切換電路及其操作方法、以及無毛刺信號時脈切換裝置
KR101520234B1 (ko) 인터럽트 감지 장치 및 인터럽트 감지 방법
KR100347557B1 (ko) 펄스신호발생장치 및 펄스신호발생방법
CN112445373A (zh) 触控显示驱动装置及其操作方法
JP3813994B2 (ja) 差キャプチャ・タイマ
CN110971219A (zh) 压力传感器及其开关电路、时钟控制方法和时钟控制装置
US10739380B2 (en) Multilevel triggering system for outputting complex trigger signal
EP4321977A1 (en) Method and apparatus for determining position of touch point, and electronic device and non-transitory computer-readable storage medium
JP2016024810A (ja) 乱数発生器およびその乱数発生方法
JP4322606B2 (ja) ウォッチドッグタイマ
US5944835A (en) Method and programmable device for generating variable width pulses
CN109842406B (zh) 同步电路
CN102761329B (zh) 可反弹跳的电路、反弹跳模组
US11929748B2 (en) Wobulated signal generator

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 4