JP2002258913A - インタラプトの一貫性監視を有する制御装置及びインタラプトの一貫性監視方法 - Google Patents
インタラプトの一貫性監視を有する制御装置及びインタラプトの一貫性監視方法Info
- Publication number
- JP2002258913A JP2002258913A JP2001386914A JP2001386914A JP2002258913A JP 2002258913 A JP2002258913 A JP 2002258913A JP 2001386914 A JP2001386914 A JP 2001386914A JP 2001386914 A JP2001386914 A JP 2001386914A JP 2002258913 A JP2002258913 A JP 2002258913A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- cpu
- time
- consistency
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
- G05B19/0425—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25054—Calibration timer, compare 1st, number of pulses during calibration with second counter
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25398—Sampling period is a product of integer number and scheduler interrupt period
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25411—Priority interrupt
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25416—Interrupt
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Bus Control (AREA)
- Programmable Controllers (AREA)
- Control Of Electric Motors In General (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
Abstract
(57)【要約】
【課題】 生成したインタラプトの一貫性を検査するこ
とが可能な制御装置等を提供する。 【解決手段】 ハードウェアによって生成されたパルス
を評価し，それを用いてＣＰＵ（５）のためのインタラ
プトを生成する電子ユニットと，受信したインタラプト
を用いて検出時間を計算して，受信したインタラプトの
一貫性監視を実施することができるＣＰＵ（５）とを有
するインタラプトを評価する制御装置（１）であって，
前記電子ユニットは，受信パルスを使用してセグメント
時間を計算し，前記セグメント時間を該当するインタラ
プトと共にＣＰＵ（５）に伝達し，前記ＣＰＵ（５）は
得られたセグメント時間を計算された検出時間と比較す
る。
とが可能な制御装置等を提供する。 【解決手段】 ハードウェアによって生成されたパルス
を評価し，それを用いてＣＰＵ（５）のためのインタラ
プトを生成する電子ユニットと，受信したインタラプト
を用いて検出時間を計算して，受信したインタラプトの
一貫性監視を実施することができるＣＰＵ（５）とを有
するインタラプトを評価する制御装置（１）であって，
前記電子ユニットは，受信パルスを使用してセグメント
時間を計算し，前記セグメント時間を該当するインタラ
プトと共にＣＰＵ（５）に伝達し，前記ＣＰＵ（５）は
得られたセグメント時間を計算された検出時間と比較す
る。
Description
【０００１】
【発明の属する技術分野】本発明は，インタラプトの一
貫性監視を有する制御装置及びインタラプトの一貫性監
視方法に関する。
貫性監視を有する制御装置及びインタラプトの一貫性監
視方法に関する。
【０００２】
【従来の技術】制御装置の機能シーケンスがコンピュー
タプログラムのみによって決定されることは，実行され
る演算の順序及び優先順位がプログラムのみによって決
定されることを意味する。周辺機器からの全ての入力
は，照会によってしか検出されない。したがって，駆動
安全性のために，全センサ及び操作部材を常時次々と照
会しなければならない。
タプログラムのみによって決定されることは，実行され
る演算の順序及び優先順位がプログラムのみによって決
定されることを意味する。周辺機器からの全ての入力
は，照会によってしか検出されない。したがって，駆動
安全性のために，全センサ及び操作部材を常時次々と照
会しなければならない。
【０００３】従って，複雑なユニットにおいては，より
高位の緊急性を有するタスクが発生する間に，実際に重
要ではない入力を検査するために多大な時間が消費され
る。このため，ソフトウェア制御される制御装置は，時
間的に重要なシステムを開ループ制御または閉ループ制
御するには好適ではない。
高位の緊急性を有するタスクが発生する間に，実際に重
要ではない入力を検査するために多大な時間が消費され
る。このため，ソフトウェア制御される制御装置は，時
間的に重要なシステムを開ループ制御または閉ループ制
御するには好適ではない。
【０００４】かかる制御装置が外部状況に迅速かつ正し
い優先順位で応答するためには，ソフトウェア制御され
る制御装置の照会技術を，ハードウェア制御される中断
（インタラプト）により置換されなければならない。イ
ンタラプト技術の使用により，外部状況に迅速かつ正し
い緊急性で反応することができる。
い優先順位で応答するためには，ソフトウェア制御され
る制御装置の照会技術を，ハードウェア制御される中断
（インタラプト）により置換されなければならない。イ
ンタラプト技術の使用により，外部状況に迅速かつ正し
い緊急性で反応することができる。
【０００５】インタラプト技術は，例えばエンジンの回
転数を求める場合にも使用される。このとき，電子ユニ
ット（例えばゲートアレイ）がクランク軸あるいはカム
軸に設置されたインクリメンタルな角度時間システム
（ｉｎｋｒｅｍｅｎｔｅｌｌｅＷｉｎｋｅｌｚｅｉｔｓ
ｙｓｔｅｍ／ＩＷＺ）またはセグメントホィールから供
給されるパルスを評価し，ＣＰＵのための回転数インタ
ラプトを生成する。
転数を求める場合にも使用される。このとき，電子ユニ
ット（例えばゲートアレイ）がクランク軸あるいはカム
軸に設置されたインクリメンタルな角度時間システム
（ｉｎｋｒｅｍｅｎｔｅｌｌｅＷｉｎｋｅｌｚｅｉｔｓ
ｙｓｔｅｍ／ＩＷＺ）またはセグメントホィールから供
給されるパルスを評価し，ＣＰＵのための回転数インタ
ラプトを生成する。
【０００６】
【発明が解決しようとする課題】しかしながら，従来の
インタラプト技術では，ゲートアレイにより生成された
回転数インタラプトの確実な検査が実行されないという
問題がある。即ち，ゲートアレイからは，補助回転数の
ベースとして使用可能な断続時間しか提供されない。
インタラプト技術では，ゲートアレイにより生成された
回転数インタラプトの確実な検査が実行されないという
問題がある。即ち，ゲートアレイからは，補助回転数の
ベースとして使用可能な断続時間しか提供されない。
【０００７】相互に連続する２つのインタラプト間の時
間であるセグメント時間は，ＣＰＵによってゲートアレ
イが生成したセグメント−インタラプト間の時間として
測定される。
間であるセグメント時間は，ＣＰＵによってゲートアレ
イが生成したセグメント−インタラプト間の時間として
測定される。
【０００８】したがって，本発明の目的は，生成したイ
ンタラプトの一貫性を検査することが可能な新規かつ改
良されたインタラプトの一貫性監視を有する制御装置等
を提供することにある。
ンタラプトの一貫性を検査することが可能な新規かつ改
良されたインタラプトの一貫性監視を有する制御装置等
を提供することにある。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め，本発明の第１の観点においては，ハードウェアが生
成したパルスを評価し，前記パルスを使用してＣＰＵの
ためのインタラプトを生成する電子ユニットと，受信し
たインタラプトを使用して検出時間を計算するＣＰＵと
を有し，前記電子ユニットは，受信パルスを使用してセ
グメント時間を計算し，前記セグメント時間を該当する
インタラプトと共に前記ＣＰＵに伝達し，前記ＣＰＵは
得られたセグメント時間を計算された検出時間と比較す
る，ことを特徴とするインタラプトの一貫性監視を有す
る制御装置が提供される。
め，本発明の第１の観点においては，ハードウェアが生
成したパルスを評価し，前記パルスを使用してＣＰＵの
ためのインタラプトを生成する電子ユニットと，受信し
たインタラプトを使用して検出時間を計算するＣＰＵと
を有し，前記電子ユニットは，受信パルスを使用してセ
グメント時間を計算し，前記セグメント時間を該当する
インタラプトと共に前記ＣＰＵに伝達し，前記ＣＰＵは
得られたセグメント時間を計算された検出時間と比較す
る，ことを特徴とするインタラプトの一貫性監視を有す
る制御装置が提供される。
【００１０】上記記載の発明では，ＣＰＵと電子ユニッ
トとを有する制御装置において生成したインタラプトの
一貫性を検査することができる。
トとを有する制御装置において生成したインタラプトの
一貫性を検査することができる。
【００１１】また，セグメント時間と検出時間との比が
予め設定される所定の偏差を上回った場合に，エラー報
告が出力される，如く構成することができる。
予め設定される所定の偏差を上回った場合に，エラー報
告が出力される，如く構成することができる。
【００１２】また，前記エラー報告により，前記制御装
置がリセットされる，如く構成することができる。
置がリセットされる，如く構成することができる。
【００１３】また，前記エラー報告は，カウンタのカウ
ンタ値を増大させる，如く構成することができる。
ンタ値を増大させる，如く構成することができる。
【００１４】上記課題を解決するため，本発明の第２の
観点においては，ＣＰＵと電子ユニットとを有する制御
装置におけるインタラプトの一貫性監視方法であって，
前記電子ユニットは，ハードウェアが生成したパルスを
評価し，前記パルスを使用して前記ＣＰＵのためのイン
タラプトを生成し，かつセグメント時間を計算し，前記
セグメント時間を該当するインタラプトと共にＣＰＵに
伝達し，前記ＣＰＵは，受信したインタラプトを使用し
て検出時間を計算し，前記セグメント時間が検出時間と
を比較する，ことを特徴とするインタラプトの一貫性監
視方法が提供される。
観点においては，ＣＰＵと電子ユニットとを有する制御
装置におけるインタラプトの一貫性監視方法であって，
前記電子ユニットは，ハードウェアが生成したパルスを
評価し，前記パルスを使用して前記ＣＰＵのためのイン
タラプトを生成し，かつセグメント時間を計算し，前記
セグメント時間を該当するインタラプトと共にＣＰＵに
伝達し，前記ＣＰＵは，受信したインタラプトを使用し
て検出時間を計算し，前記セグメント時間が検出時間と
を比較する，ことを特徴とするインタラプトの一貫性監
視方法が提供される。
【００１５】上記記載の発明では，ＣＰＵと電子ユニッ
トとを有する制御装置において生成したインタラプトの
一貫性を検査することができる。
トとを有する制御装置において生成したインタラプトの
一貫性を検査することができる。
【００１６】また，前記セグメント時間と検出時間との
比が予め設定される所定の偏差を上回った場合に，エラ
ー報告が出力される，如く構成することができる。
比が予め設定される所定の偏差を上回った場合に，エラ
ー報告が出力される，如く構成することができる。
【００１７】また，前記エラー報告は，前記制御装置を
リセットする，如く構成することができる。
リセットする，如く構成することができる。
【００１８】また，前記エラー報告は，カウンタのカウ
ンタ値が増大させる，如く構成することができる。
ンタ値が増大させる，如く構成することができる。
【００１９】
【発明の実施の形態】以下，本発明の好適な実施の形態
について，添付図面を参照しながら詳細に説明する。
尚，以下の説明及び添付図面において，同一の機能及び
構成を有する構成要素については，同一符号を付するこ
とにより，重複説明を省略する。
について，添付図面を参照しながら詳細に説明する。
尚，以下の説明及び添付図面において，同一の機能及び
構成を有する構成要素については，同一符号を付するこ
とにより，重複説明を省略する。
【００２０】（第１の実施の形態）まず，図１を参照し
ながら，第１の実施の形態にかかるインタラプトの一貫
性監視を有する制御装置について説明する。なお，図１
は，本実施形態にかかるインタラプトの一貫性監視を有
する制御装置を示すブロック図である。
ながら，第１の実施の形態にかかるインタラプトの一貫
性監視を有する制御装置について説明する。なお，図１
は，本実施形態にかかるインタラプトの一貫性監視を有
する制御装置を示すブロック図である。
【００２１】まず，図１に示すように，インタラプトを
評価する制御装置１は，ＣＰＵ５と電子ユニット（例え
ばコプロセッサ）６としてのＴＰＵ（Ｔｉｍｅ Ｐｒｏ
ｃｅｓｓｏｒ Ｕｎｉｔ）を有しており，第２のデータ
バス７を介して互いに接続されている。ここで，電子ユ
ニット（コプロセッサ）６は，周辺ハードウェアが生成
したパルスを評価する装置であり，かかるパルスに基づ
いてＣＰＵのためのインタラプトが生成される。ＣＰＵ
５は，受信したインタラプトを使用して検出時間を計算
する。
評価する制御装置１は，ＣＰＵ５と電子ユニット（例え
ばコプロセッサ）６としてのＴＰＵ（Ｔｉｍｅ Ｐｒｏ
ｃｅｓｓｏｒ Ｕｎｉｔ）を有しており，第２のデータ
バス７を介して互いに接続されている。ここで，電子ユ
ニット（コプロセッサ）６は，周辺ハードウェアが生成
したパルスを評価する装置であり，かかるパルスに基づ
いてＣＰＵのためのインタラプトが生成される。ＣＰＵ
５は，受信したインタラプトを使用して検出時間を計算
する。
【００２２】一方，エンジン２のクランク軸には，イン
クリメンタルな角度時間システム（ｉｎｋｒｅｍｅｎｔ
ｅｌｌｅ Ｗｉｎｋｅｌｚｅｉｔｓｙｓｔｅｍ／ＩＷ
Ｚ）３が設置されており，エンジン２の回転数が記録さ
れる。かかるＩＷＺ３は，第１のデータバス４を介して
コプロセッサ６に接続されており，ＩＷＺ３が検出した
パルスは，第１のデータバス４を介してコプロセッサ６
に伝達される。さらに，コプロセッサ６は，インタラプ
トを生成し，セグメント時間を計算して，上記情報を第
２のデータバス７を介してＣＰＵ５に伝達する。
クリメンタルな角度時間システム（ｉｎｋｒｅｍｅｎｔ
ｅｌｌｅ Ｗｉｎｋｅｌｚｅｉｔｓｙｓｔｅｍ／ＩＷ
Ｚ）３が設置されており，エンジン２の回転数が記録さ
れる。かかるＩＷＺ３は，第１のデータバス４を介して
コプロセッサ６に接続されており，ＩＷＺ３が検出した
パルスは，第１のデータバス４を介してコプロセッサ６
に伝達される。さらに，コプロセッサ６は，インタラプ
トを生成し，セグメント時間を計算して，上記情報を第
２のデータバス７を介してＣＰＵ５に伝達する。
【００２３】受信されたインタラプトの一貫性監視は，
電子ユニット５が受信したパルスを使用してセグメント
時間を計算し，該当するインタラプトと共にＣＰＵ５へ
伝達することにより実行される。ＣＰＵ５は，得られた
セグメント時間を計算された検出時間と比較する。
電子ユニット５が受信したパルスを使用してセグメント
時間を計算し，該当するインタラプトと共にＣＰＵ５へ
伝達することにより実行される。ＣＰＵ５は，得られた
セグメント時間を計算された検出時間と比較する。
【００２４】監視は，ＣＰＵ５の回転数同期の計算ラス
タによって実行され，かかる計算ラスタは電子ユニット
６によって生成されたインタラプトにより作動される。
この計算ラスタの最初に，セグメント時間がＣＰＵ固有
タイマーから読み取られる。最後のインタラプトの際に
記憶されたシステム時間との差形成を介して，かかるイ
ンタラプトと最後のインタラプトとの間の検出時間が算
出される。読み取られたシステム時間は，次のサイクル
のために記憶される。電子ユニット６から供給されるセ
グメント時間は，計算された検出時間と対比Ｖされる。
タによって実行され，かかる計算ラスタは電子ユニット
６によって生成されたインタラプトにより作動される。
この計算ラスタの最初に，セグメント時間がＣＰＵ固有
タイマーから読み取られる。最後のインタラプトの際に
記憶されたシステム時間との差形成を介して，かかるイ
ンタラプトと最後のインタラプトとの間の検出時間が算
出される。読み取られたシステム時間は，次のサイクル
のために記憶される。電子ユニット６から供給されるセ
グメント時間は，計算された検出時間と対比Ｖされる。
【００２５】エラーのない理想の場合においては，２つ
の時間は一致しなければならないが（Ｖ＝１），偏差が
大きい場合には，一貫性エラーを認識することができ
る。例えば，以下の次のエラーを認識することができ
る。
の時間は一致しなければならないが（Ｖ＝１），偏差が
大きい場合には，一貫性エラーを認識することができ
る。例えば，以下の次のエラーを認識することができ
る。
【００２６】−インタラプトがない（セグメント時間が
正しく供給された場合）：原因は，例えば電子ユニット
がインタラプトを生成しない，インタラプトがＣＰＵに
伝達されない，あるいはＣＰＵ−駆動システムがインタ
ラプトを阻止している，ことが挙げられる； −電子ユニットのタイムベース（及びセグメント時間）
が誤っている； −セグメント時間計算またはインタラプト生成の際にエ
ラーをもたらす，電子ユニットにおけるプログラミング
エラー； −パラメータ−ＲＡＭ内のＲＡＭ−スクラッチ
正しく供給された場合）：原因は，例えば電子ユニット
がインタラプトを生成しない，インタラプトがＣＰＵに
伝達されない，あるいはＣＰＵ−駆動システムがインタ
ラプトを阻止している，ことが挙げられる； −電子ユニットのタイムベース（及びセグメント時間）
が誤っている； −セグメント時間計算またはインタラプト生成の際にエ
ラーをもたらす，電子ユニットにおけるプログラミング
エラー； −パラメータ−ＲＡＭ内のＲＡＭ−スクラッチ
【００２７】制御装置において，セグメント時間からの
検出時間の予め設定可能な所定の偏差を上回った場合
に，エラー報告が出力されるのが効果的である。インタ
ラプト反応時間に基づいて，エラーのない理想の場合に
おいても，検出時間はセグメント時間と異なる。従っ
て，比Ｖは，予め設定可能な適用される許容誤差帯域
（例えば０．８から１．２）と比較される。
検出時間の予め設定可能な所定の偏差を上回った場合
に，エラー報告が出力されるのが効果的である。インタ
ラプト反応時間に基づいて，エラーのない理想の場合に
おいても，検出時間はセグメント時間と異なる。従っ
て，比Ｖは，予め設定可能な適用される許容誤差帯域
（例えば０．８から１．２）と比較される。
【００２８】比Ｖが許容誤差帯域外にある場合には，エ
ラーが存在すると判断され，エラー報告が出力される。
エラー報告は，制御装置をリセットしたり，あるいはカ
ウンタのカウンタ値を増大させることができる。
ラーが存在すると判断され，エラー報告が出力される。
エラー報告は，制御装置をリセットしたり，あるいはカ
ウンタのカウンタ値を増大させることができる。
【００２９】次に，図２に基づいて，本実施形態にかか
る制御方法について説明する。なお，図２は，本実施形
態にかかる制御装置におけるインタラプトの一貫性監視
方法の工程を示すフローチャートである。
る制御方法について説明する。なお，図２は，本実施形
態にかかる制御装置におけるインタラプトの一貫性監視
方法の工程を示すフローチャートである。
【００３０】まず，図２に示すように，ステップＳ１０
０でエンジン２の回転数の監視が開始される（ステップ
Ｓ１００）。次いで，ステップＳ１０２で，ＩＷＺ３が
パルスを生成し，コプロセッサ６に伝達する（ステップ
Ｓ１０２）。ステップＳ１０４で，コプロセッサは，パ
ルスからインタラプトを生成し，ＣＰＵ５に伝達する
（ステップＳ１０４）。
０でエンジン２の回転数の監視が開始される（ステップ
Ｓ１００）。次いで，ステップＳ１０２で，ＩＷＺ３が
パルスを生成し，コプロセッサ６に伝達する（ステップ
Ｓ１０２）。ステップＳ１０４で，コプロセッサは，パ
ルスからインタラプトを生成し，ＣＰＵ５に伝達する
（ステップＳ１０４）。
【００３１】ステップ１０６で，ＣＰＵ５内で回転数同
期の計算ラスタが作動される（ステップＳ１０６）。ま
た，システム時間は，ＣＰＵ固有のタイマーから読み取
られる。この時点のシステム時間が，記憶される。その
後，ステップＳ１１４に移行する。
期の計算ラスタが作動される（ステップＳ１０６）。ま
た，システム時間は，ＣＰＵ固有のタイマーから読み取
られる。この時点のシステム時間が，記憶される。その
後，ステップＳ１１４に移行する。
【００３２】また，ステップ１０８では，ＩＷＺ３が新
たにパルスを生成し，コプロセッサ６に伝達される（ス
テップＳ１０８）。次いで，ステップ１１０で，コプロ
セッサ６は，インタラプトを生成し，セグメント時間を
求める（ステップＳ１１０）。インタラプト及び対応す
るセグメント時間は，ＣＰＵ５に伝達される。ステップ
１１２では，ＣＰＵ５は，これらのデータを受信して，
新たに実際のシステム時間を読み込む（ステップＳ１１
２）。その後，ステップＳ１１４に移行する。
たにパルスを生成し，コプロセッサ６に伝達される（ス
テップＳ１０８）。次いで，ステップ１１０で，コプロ
セッサ６は，インタラプトを生成し，セグメント時間を
求める（ステップＳ１１０）。インタラプト及び対応す
るセグメント時間は，ＣＰＵ５に伝達される。ステップ
１１２では，ＣＰＵ５は，これらのデータを受信して，
新たに実際のシステム時間を読み込む（ステップＳ１１
２）。その後，ステップＳ１１４に移行する。
【００３３】ステップ１１４では，最後のインタラプト
の際に記憶されているシステム時間との差の形成を介し
て，検出時間が算出される（ステップＳ１１４）。読み
取られたシステム時間は，次のサイクルのために記憶さ
れる。検出時間とセグメント時間との比較により，イン
タラプトが一貫して検出されたか否かが認識される。
の際に記憶されているシステム時間との差の形成を介し
て，検出時間が算出される（ステップＳ１１４）。読み
取られたシステム時間は，次のサイクルのために記憶さ
れる。検出時間とセグメント時間との比較により，イン
タラプトが一貫して検出されたか否かが認識される。
【００３４】セグメント時間に対する検出時間の比が，
予め設定される許容帯域内にない場合には，ステップ１
１６においてエラー報告が出力され（ステップＳ１１
６），制御装置がリセットされる。一方，セグメント時
間に対する検出時間の比が，予め設定される許容帯域内
にある場合には，エンジン２の回転数の監視が続行され
る。
予め設定される許容帯域内にない場合には，ステップ１
１６においてエラー報告が出力され（ステップＳ１１
６），制御装置がリセットされる。一方，セグメント時
間に対する検出時間の比が，予め設定される許容帯域内
にある場合には，エンジン２の回転数の監視が続行され
る。
【００３５】
【発明の効果】ＣＰＵと電子ユニットとを有する制御装
置において生成したインタラプトの一貫性を検査するこ
とができる。
置において生成したインタラプトの一貫性を検査するこ
とができる。
【図１】本実施形態にかかる制御装置の構成を概略的に
示すブロック図である。
示すブロック図である。
【図２】本実施形態にかかる制御方法の工程を示すフロ
ーチャートである。
ーチャートである。
１ 制御装置 ２ エンジン ３ ＩＷＺ ４ 第１のデータバス ５ ＣＰＵ ６ 電子ユニット ７ 第２のデータバス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウド シュルツ ドイツ連邦共和国 71665 ファイヒンゲ ン／エンツ コルンブルーメンヴェーク 34 Ｆターム(参考） 5B061 BA02 CC09 5H220 AA08 BB09 CC05 CX03 EE12 JJ19 JJ26 KK01 LL01
Claims (8)
- 【請求項１】 ハードウェアが生成したパルスを評価
し，前記パルスを使用してＣＰＵのためのインタラプト
を生成する電子ユニットと，受信したインタラプトを使
用して検出時間を計算するＣＰＵとを有し，前記電子ユ
ニットは，受信パルスを使用してセグメント時間を計算
し，前記セグメント時間を該当するインタラプトと共に
前記ＣＰＵに伝達し，前記ＣＰＵは得られたセグメント
時間を計算された検出時間と比較する，ことを特徴とす
るインタラプトの一貫性監視を有する制御装置。 - 【請求項２】 前記セグメント時間に対する検出時間の
比が予め設定される所定の偏差を上回った場合に，エラ
ー報告が出力される，ことを特徴とする請求項１に記載
のインタラプトの一貫性監視を有する制御装置。 - 【請求項３】 前記エラー報告により，前記制御装置が
リセットされる，ことを特徴とする請求項２に記載の制
御装置。 - 【請求項４】 前記エラー報告は，カウンタのカウンタ
値を増大させる，ことを特徴とする請求項２に記載の制
御装置。 - 【請求項５】 ＣＰＵと電子ユニットとを有する制御装
置におけるインタラプトの一貫性監視方法であって，前
記電子ユニットは，ハードウェアが生成したパルスを評
価し，前記パルスを使用して前記ＣＰＵのためのインタ
ラプトを生成し，かつセグメント時間を計算し，前記セ
グメント時間を該当するインタラプトと共にＣＰＵに伝
達し，前記ＣＰＵは，受信したインタラプトを使用して
検出時間を計算し，前記セグメント時間が検出時間とを
比較する，ことを特徴とするインタラプトの一貫性監視
方法。 - 【請求項６】 前記セグメント時間と検出時間と比が，
予め設定される所定の偏差を上回った場合に，エラー報
告が出力される，ことを特徴とする請求項５に記載のイ
ンタラプトの一貫性監視方法。 - 【請求項７】 前記エラー報告は，前記制御装置をリセ
ットする，ことを特徴とする請求項６に記載のインタラ
プトの一貫性監視方法。 - 【請求項８】 前記エラー報告は，カウンタのカウンタ
値を増大させる，ことを特徴とする請求項６に記載のイ
ンタラプトの一貫性監視方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10063449.4 | 2000-12-20 | ||
| DE10063449.4A DE10063449B4 (de) | 2000-12-20 | 2000-12-20 | Steuergerät mit einer Konsistenzüberwachung von Interrupts und ein Verfahren zur Durchführung einer Konsistenzüberwachung von Interrupts bei einem Steuergerät |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002258913A true JP2002258913A (ja) | 2002-09-13 |
| JP4065131B2 JP4065131B2 (ja) | 2008-03-19 |
Family
ID=7667898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001386914A Expired - Fee Related JP4065131B2 (ja) | 2000-12-20 | 2001-12-20 | インタラプトの一貫性監視を有する制御装置及びインタラプトの一貫性監視方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4065131B2 (ja) |
| DE (1) | DE10063449B4 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104298161A (zh) * | 2014-10-30 | 2015-01-21 | 成都美益达医疗科技有限公司 | 一种离心机的断续运行控制电路 |
| KR101520234B1 (ko) * | 2014-10-24 | 2015-05-13 | 주식회사 엘지씨엔에스 | 인터럽트 감지 장치 및 인터럽트 감지 방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10200242B4 (de) * | 2002-01-05 | 2006-01-05 | Robert Bosch Gmbh | Verfahren zur Funktionsüberwachung eines Steuergeräts |
| TW201042467A (en) * | 2009-05-26 | 2010-12-01 | Toproot Technology Corp Ltd | Enhanced pulse peripheral processor |
| JP6974254B2 (ja) | 2018-05-18 | 2021-12-01 | ルネサスエレクトロニクス株式会社 | データ処理装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01246602A (ja) * | 1988-03-29 | 1989-10-02 | Mitsubishi Electric Corp | プログラマブルコントローラ用特殊機能ユニット |
| DE4114999C2 (de) | 1991-05-08 | 2001-04-26 | Bosch Gmbh Robert | System zur Steuerung eines Kraftfahrzeuges |
-
2000
- 2000-12-20 DE DE10063449.4A patent/DE10063449B4/de not_active Expired - Lifetime
-
2001
- 2001-12-20 JP JP2001386914A patent/JP4065131B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101520234B1 (ko) * | 2014-10-24 | 2015-05-13 | 주식회사 엘지씨엔에스 | 인터럽트 감지 장치 및 인터럽트 감지 방법 |
| CN104298161A (zh) * | 2014-10-30 | 2015-01-21 | 成都美益达医疗科技有限公司 | 一种离心机的断续运行控制电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4065131B2 (ja) | 2008-03-19 |
| DE10063449B4 (de) | 2018-07-12 |
| DE10063449A1 (de) | 2002-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107531250B (zh) | 车辆安全电子控制系统 | |
| EP3199407B1 (en) | Control device and control method for on-vehicle electronic apparatus | |
| US10006455B2 (en) | Drive control apparatus | |
| US9796415B2 (en) | Control apparatus and control method of on-vehicle electronic equipment | |
| US9889881B2 (en) | Control apparatus and control method of on-vehicle electronic equipment | |
| CN106844084B (zh) | 一种程序控制方法、装置及汽车 | |
| JPH03288942A (ja) | マイクロコンピュータにおけるプログラム暴走検出方法 | |
| US9221492B2 (en) | Method for operating an electrical power steering mechanism | |
| JP2009129463A (ja) | 車両制御装置のリアルタイムシステムにおける一時的エラーの処理方法 | |
| JP2002258913A (ja) | インタラプトの一貫性監視を有する制御装置及びインタラプトの一貫性監視方法 | |
| US8160779B2 (en) | Monitoring device for the function of an electronic control device, and method for this purpose | |
| KR102644538B1 (ko) | 모터 제어를 위한 pwm 듀티의 연산 수행을 감시하는 시스템 | |
| JPH06329042A (ja) | 後輪操舵装置 | |
| US20060200275A1 (en) | Apparatus and method for regulating temperature of a central processing unit | |
| JP2970453B2 (ja) | ロボットシステム | |
| JPH0584531B2 (ja) | ||
| JP4678482B2 (ja) | 制御装置およびそれを備えた電動パワーステアリング装置 | |
| JPS5866121A (ja) | 数値制御装置の偏差位相変調器 | |
| WO2013073009A1 (ja) | マイコンシステム、監視マイコン | |
| JP2003175834A (ja) | パワーステアリング装置 | |
| JP5713432B2 (ja) | 駆動ユニットの制御装置及び制御方法 | |
| JP2570108B2 (ja) | ソフトウェアデバッグ方法 | |
| JPH11134212A (ja) | マイクロプロセッサ診断装置 | |
| JPS6033474Y2 (ja) | コンピュ−タ異常検出回路 | |
| JPH10283029A (ja) | プラント制御コントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060718 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071228 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4065131 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |