JP6974254B2 - データ処理装置 - Google Patents

データ処理装置 Download PDF

Info

Publication number
JP6974254B2
JP6974254B2 JP2018096329A JP2018096329A JP6974254B2 JP 6974254 B2 JP6974254 B2 JP 6974254B2 JP 2018096329 A JP2018096329 A JP 2018096329A JP 2018096329 A JP2018096329 A JP 2018096329A JP 6974254 B2 JP6974254 B2 JP 6974254B2
Authority
JP
Japan
Prior art keywords
virtual machine
unit
count
counter
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018096329A
Other languages
English (en)
Other versions
JP2019200707A5 (ja
JP2019200707A (ja
Inventor
泰洋 杉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2018096329A priority Critical patent/JP6974254B2/ja
Priority to US16/404,162 priority patent/US11188373B2/en
Priority to EP19175063.7A priority patent/EP3570174A1/en
Priority to CN201910414057.9A priority patent/CN110502388A/zh
Publication of JP2019200707A publication Critical patent/JP2019200707A/ja
Publication of JP2019200707A5 publication Critical patent/JP2019200707A5/ja
Priority to US17/509,768 priority patent/US11915032B2/en
Application granted granted Critical
Publication of JP6974254B2 publication Critical patent/JP6974254B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/45591—Monitoring or debugging support
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Debugging And Monitoring (AREA)

Description

本開示は、複数の仮想マシンを実行可能なデータ処理装置に関する。
従来より、ＣＰＵ（Central Processing Unit）への割込み処理を監視することにより異常を検知する方式が提案されている。
例えば、特許第４０６５１３１号公報においては、割込み処理間の時間を計測し、計測時間に基づいてＣＰＵに対する異常を検知する方式が提案されている。
一方で、単一の物理リソース（ハードウェア資源）を複数のリソースに見せかける仮想化技術がある。この仮想化技術を用いることで、例えば、１つのＣＰＵ上で複数の仮想マシン（ＶＭ：Virtual Machine）を動作させることができ、これにより各々の仮想マシン上で異なるオペレーティングシステム（ＯＳ：Operating System）を動作させることができる。
各々の仮想マシン（ＶＭ）は、独立した機能安全上の要求が求められる。すなわち、それらの機能が相互に影響を及ぼさないこと（ＦＦＩ :Freedom From Interference）を保証する必要がある。
この点を保証するためには、仮想マシンの割込み処理の状態を監視することが可能な仕組みが必要となる。
特許第４０６５１３１号公報
本開示は、上記の課題を解決するためになされたものであって、仮想マシンの割込み処理の状態を適切に監視することが可能なデータ処理装置を提供する。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本開示のある局面に従うデータ処理装置は、複数の仮想マシンをそれぞれ実行する演算部と、複数の仮想マシンのうちの少なくとも１つを指定する仮想マシン情報と共に割り込み処理の実行を演算部に指示する割込制御部とを備える。割込制御部は、仮想マシン情報に基づいて、仮想マシン毎に割り込み回数をカウントするカウンタを含む。
一実施例によれば、本開示のデータ処理装置は、仮想マシンの割込み処理の状態を適切に監視することが可能である。
実施形態１に基づくデータ処理装置１を車両２００に用いた場合の構成例を示すブロック図である。 実施形態１に基づくデータ処理装置１およびその周辺回路を説明する図である。 実施形態１に基づくカウント対象設定情報ＣＣＦＧについて説明する図である。 実施形態１に基づく仮想マシン情報について説明する図である。 実施形態１に基づくＶＭ一致判定部４５の構成について説明する図である。 実施形態１に基づく付加条件判定部５０の構成について説明する図である。 実施形態１に基づくカウント指示部５５の構成について説明する図である。 実施形態１に基づくカウント処理の具体例について説明する図である。 実施形態１に基づくアクセス対象設定情報ＡＣＦＧについて説明する図である。 実施形態１に基づくアクセス許可判定部２５で用いられる仮想マシン情報について説明する図である。 実施形態１に基づくアクセス許可判定部２５の構成について説明する図である。 実施形態１に基づくカウンタアクセス要求生成部２７の構成について説明する図である。 実施形態１に基づくアクセス処理の具体例について説明する図である。 実施形態２に基づくデータ処理装置１＃およびその周辺回路を説明する図である。 実施形態２に基づく付加条件判定部５０＃の構成を説明する図である。 実施形態２に基づくカウント処理の具体例について説明する図である。 実施形態３に基づくデータ処理装置１Ｐおよびその周辺回路を説明する図である。
実施形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰り返さない。
（実施形態１）
図１は、実施形態１に基づくデータ処理装置１を車両２００に用いた場合の構成例を示すブロック図である。
図１を参照して、車両２００には、データ処理装置１、センサ２１０およびカメラ２２０が設けられている。データ処理装置１は車載用のチップである。
センサ２１０は、車両２００の所定の情報を取得する。
また、カメラ２２０は、車両２００の周辺の映像を取得する。
センサ２１０およびカメラ２２０で取得された情報は、データ処理装置１に供給される。
データ処理装置１は、センサ２１０およびカメラ２２０で取得された情報に応じて、所定の処理を実施する。本例においては、一例として仮想マシンＶＭを用いた種々の機能を実行する。
図２は、実施形態１に基づくデータ処理装置１およびその周辺回路を説明する図である。
図２を参照して、データ処理装置１は、ＣＰＵと、メモリ１０と、データバス１５と、割込制御部２０とを含む。
ＣＰＵ５は、実行部を含む。実行部は、メモリ１０に格納されている仮想マシンを実行するプログラムを読み出して仮想マシンＶＭおよび仮想マシンモニタＶＭＭ（Virtual Machine Monitor）の機能を実現する。本例においては、一例として、仮想マシンＶＭ０〜ＶＭｉの機能を実現するためのプログラムがメモリ１０に格納されている場合が示されている。また、仮想マシンＶＭを管理するための仮想マシンモニタＶＭＭの機能を実現するためのプログラムもメモリ１０に格納されている。
ＣＰＵ５とメモリ１０とはデータバス１５を介してデータの授受を実行する。また、ＣＰＵ５は、データバス１５を介して割込制御部２０との間でもデータの授受を実行する。
なお、本例においては、メモリ１０が１つ設けられている構成について説明するが、特にこれに限られず複数のメモリを設けた構成とすることも可能である。また、ＣＰＵ５は、データバス１５を介してメモリ１０にアクセスする場合について説明するが、特にこれに限られずデータバス１５を介さずにメモリと直接アクセス可能な経路を設けるようにしても良い。
また、ＣＰＵ５は、割込制御部２０にＣＰＵ５の状態を示す状態信号ＳＴを出力する。当該状態信号ＳＴは、ＣＰＵ５が割込み処理の実行が可能か否かを示す信号である。一例として状態信号ＳＴが「１」であれば割込み処理の受け付けが可能であり、「０」であれば割込み処理の受け付けが不能である場合を示す。なお、当該例は一例であり、データの状態が逆であっても良い。
割込制御部２０は、状態信号ＳＴに基づいてＣＰＵ５が割込み処理の実行が可能であると判断した場合は、ＣＰＵ５に割込み処理の実行を指示する。
ＣＰＵ５は、割込制御部２０からの割込み処理の実行の指示に従ってメモリ１０にアクセスし、指示された仮想マシンＶＭ０〜ＶＭｉあるいは仮想マシンモニタＶＭＭの機能を実現するためのプログラムを読み出して、実行部で実行する。
なお、割込制御部２０は、ＣＰＵ５の状態を示す複数の情報を状態信号ＳＴを介して取得し、後述する割込み情報格納部６５に格納されている情報に基づいて割り込み処理の実行が可能か否かを判定するようにしてもよい。
割込制御部２０は、アクセス許可判定部２５と、カウンタ部３０と、カウント条件設定部３５と、複数のカウンタ制御部４０と、割込み情報格納部６５と、割込み確定部６０とを含む。
アクセス許可判定部２５は、カウンタ部３０あるいはカウント条件設定部３５に対するアクセスが可能であるか否かを判定する。当該処理については後述する。
カウンタ部３０は、カウンタチャネルＣＣＨ毎の割込み処理の回数ＣＮＴをカウントして格納する。本例においては、（ｍ＋１）個のカウンタチャネルＣＣＨ０〜ＣＣＨｍ（以下、総称してカウンタチャネルＣＣＨとも称する）が設けられている。それぞれのカウンタチャネルＣＣＨに対応付けられて割込み処理の回数ＣＮＴがカウントされて格納される。
カウント条件設定部３５は、カウンタ部３０における割込み処理の回数をカウントするカウント条件を設定する。具体的には、カウンタチャネルＣＣＨ毎にカウント条件が設定される。具体的には、カウント条件は、カウントする対象となる仮想マシンを設定するカウント対象設定情報ＣＣＦＧと、カウントする際の付加情報を設定するカウント付加設定情報ＣＮＤとを含む。また、カウント条件とは別に、カウンタチャネルＣＣＨ毎にアクセス条件も設定される。具体的には、アクセスする際の許可対象となる仮想マシンを設定するアクセス対象設定情報ＡＣＦＧを含む。
例えば、カウント対象設定情報ＣＣＦＧは、複数ビットで構成される。一例として、先頭のビットが仮想マシンモニタＶＭＭの設定情報として割り当てられている。以降のビットが仮想マシンＶＭｉ〜ＶＭ０の設定情報として割り当てられている。したがって、先頭のビットが「１」に設定されている場合には、当該カウンタチャネルＣＣＨにおいて、仮想マシンモニタＶＭＭがカウント対象として設定されていることを指し示す。一方、先頭のビットが「０」に設定されている場合には、当該カウンタチャネルＣＣＨにおいて、仮想マシンモニタＶＭＭがカウント対象として設定されていないことを指し示す。他のビットについても同様である。
したがって、カウント対象設定情報ＣＣＦＧに従って、カウンタチャネルＣＣＨにおけるカウント対象となる仮想マシンＶＭ０〜ＶＭｉおよび仮想マシンモニタＶＭＭが設定される。ここで、カウント対象となる仮想マシンは、１つに限られず複数の仮想マシンをカウント対象に設定することが可能である。
カウント付加設定情報ＣＮＤは、複数ビットのデータで構成される。具体的には、カウント付加設定情報ＣＮＤは、チャネル指定データＣＨＥと、チャネル番号ＣＨＮＵＭと、優先指定データＰＲＥと、優先番号ＰＲＥＮＵＭとを含む。
チャネル指定データＣＨＥは、カウント条件としてチャネル番号を含めるか否かを指定するデータである。例えば、チャネル指定データＣＨＥが「０」に設定されている場合には、カウント条件としてチャネル番号を含めないことを示す。チャネル指定データＣＨＥが「１」に設定されている場合には、カウント条件としてチャネル番号を含めることを示す。
チャネル番号ＣＨＮＵＭは、カウント条件としてチャネル番号を含める場合（チャネル指定データＣＨＥ（「１」））に、カウント条件となるチャネル番号を指定するビットである。例えば、チャネル番号ＣＨＮＵＭが「０」に設定されている場合には、カウント条件としてチャネル番号「０」が指定されていることを示す。チャネル番号ＣＨＮＵＭが「１０」に設定されている場合には、カウント条件としてチャネル番号「１０」が指定されていることを示す。
優先指定データＰＲＥは、カウント条件として優先番号を含めるか否かを指定するデータである。例えば、優先指定データＰＲＥが「０」に設定されている場合には、カウント条件として優先番号を含めないことを示す。優先指定データＰＲＥが「１」に設定されている場合には、カウント条件として優先番号を含めることを示す。
優先番号ＰＲＮＵＭは、カウント条件として優先番号を含める場合（優先指定データＰＲＥ（「１」））に、カウント条件となる優先番号を指定するデータである。例えば、優先番号ＰＲＮＵＭが「０」に設定されている場合には、カウント条件として優先番号「０」が指定されていることを示す。優先番号ＰＲＮＵＭが「１０」に設定されている場合には、カウント条件として優先番号「１０」が指定されていることを示す。
アクセス対象設定情報ＡＣＦＧは、複数ビットのデータで構成される。一例として、先頭のビットが仮想マシンモニタＶＭＭの設定情報として割り当てられている。以降のビットが仮想マシンＶＭｉ〜ＶＭ０の設定情報として割り当てられている。したがって、先頭のビットが「１」に設定されている場合には、当該カウンタチャネルＣＣＨにおいて、仮想マシンモニタＶＭＭがアクセス可能な仮想マシンとして設定されていることを指し示す。一方、先頭のビットが「０」に設定されている場合には、当該カウンタチャネルＣＣＨにおいて、仮想マシンモニタＶＭＭはアクセス可能な仮想マシンとして設定されていないことを指し示す。他のビットについても同様である。
したがって、アクセス対象設定情報ＡＣＦＧに従って、カウンタチャネルＣＣＨにおけるアクセス可能となる仮想マシンＶＭ０〜ＶＭｉおよび仮想マシンモニタＶＭＭが設定される。ここで、アクセス可能な仮想マシンは、１つに限られず複数の仮想マシンをアクセス可能な仮想マシンの対象に設定することが可能である。
カウンタ制御部４０は、カウント条件設定部３５で設定されたカウント条件に基づいてカウンタチャネルＣＣＨ毎に割込み処理の回数をカウントする制御を実行する。
本例においては、カウンタチャネルＣＣＨ０〜ＣＣＨｍまでの（ｍ＋１）個のカウンタチャネルが設けられるためカウンタ制御部４０もカウンタチャネルＣＣＨ毎に設けられる。
当該図においては、説明の簡略化のためにカウンタチャネルＣＣＨｘに対応して設けられるカウンタ制御部４０ｘ（総称してカウンタ制御部４０とも称する）が示されている。他のカウンタ制御部４０についても同様である。
割込み情報格納部６５は、チャネルＣＨ毎の割り込み情報を格納する。本例においては、チャネルＣＨ０〜ＣＨｎが設けられており、チャネルＣＨ毎に割込み対象となる仮想マシン情報が格納される。
例えば、センサあるいはカメラ等からの出力情報にはそれぞれチャネルＣＨが予め割り当てられている。センサあるいはカメラ等からの出力情報に従って割込み情報格納部６５の予め割り当てられているチャネルＣＨに指定されている仮想マシン情報が格納される。
割込み情報格納部６５は、格納されている情報を割込み確定部６０に出力する。具体的には、割込み情報格納部６５は、割込要求信号ＣＲＥＱと、チャネルＣＨと、仮想マシン情報（ＶＭ，ＶＭＩＤ）と、優先データＰＲＩとを割込み確定部６０に出力する。
割込み確定部６０は、割込み情報格納部６５からの情報を受けて、ＣＰＵ５からの状態信号ＳＴに従って割込み処理の受け付けが可能であるか否かを判断する。
割込み確定部６０は、ＣＰＵ５からの状態信号ＳＴに従って割込み処理の受け付けが可能であると判断した場合には、ＣＰＵ５に割込み処理の実行を指示する。割込み確定部６０は、チャネルＣＨおよび仮想マシン情報を含む割込み情報格納部６５からの情報をＣＰＵ５に出力する。
また、割込み確定部６０は、状態信号ＳＴが「１」であるならば割込み処理の受け付けが可能であると判断して、割込み情報格納部６５からの情報をカウンタ制御部４０に出力する。
割込み確定部６０は、状態信号ＳＴが「０」であるならば割込み処理の受け付けが可能でないと判断して、状態信号ＳＴが「１」になるまで待機する。そして、割込み確定部６０は、状態信号ＳＴが「１」になった際に、割込み情報格納部６５からの情報をカウンタ制御部４０に出力する。
なお、割込み確定部６０は、ＣＰＵ５の状態を示す複数の情報を状態信号ＳＴを介して取得し、割込み情報格納部６５に格納されている情報に基づいて割り込み処理の実行が可能か否かを判定するようにしてもよい。
カウンタ制御部４０は、ＶＭ一致判定部４５と、付加条件判定部５０と、カウント指示部５５とを含む。
ＶＭ一致判定部４５は、カウント条件設定部３５で設定されたカウント対象設定情報ＣＣＦＧと、割込み確定部６０から出力された仮想マシン情報（ＶＭ，ＶＭＩＤ）とに基づいて、割込み処理が受け付けられた仮想マシン情報がカウント条件のカウント対象として設定されているか否かを判定する。
ＶＭ一致判定部４５は、カウント条件設定部３５で設定されたカウント対象設定情報ＣＣＦＧと、割込み確定部６０から出力された仮想マシン情報（ＶＭＤ，ＶＭＩＤ）とに基づいて、割込み処理が受け付けられた仮想マシン情報がカウント条件のカウント対象として設定されていると判断した場合には、一致信号Ｖｈｉｔをカウント指示部５５に出力する。
例えば、一致信号Ｖｈｉｔは、「１」であれば割込み処理が受け付けられた仮想マシン情報がカウント条件のカウント対象として設定されていることを示す。
一方、一致信号Ｖｈｉｔは、「０」であれば割込み処理が受け付けられた仮想マシン情報がカウント条件のカウント対象として設定されていないことを示す。
付加条件判定部５０は、カウント条件設定部３５で設定されたカウント付加設定情報ＣＮＤと、割込み確定部６０から出力されたチャネルＣＨおよび優先データＰＲＩとに基づいて、割込み処理が受け付けられた仮想マシン情報に対応する付加条件が一致するか否かを判定する。
付加条件判定部５０は、カウント条件設定部３５で設定されたカウント付加設定情報ＣＮＤと、割込み確定部６０から出力されたチャネルＣＨおよび優先データＰＲＩとに基づいて、割込み処理が受け付けられた仮想マシン情報に対応する付加条件が一致したと判定した場合には、一致信号Ｃｈｉｔをカウント指示部５５に出力する。
なお、付加条件判定部５０は、必ずしも付加条件の判定を実行する必要はなく付加条件の判定をしない場合には一致信号Ｃｈｉｔは「１」に設定される。
例えば、一致信号Ｃｈｉｔは、「１」であれば割込み処理が受け付けられた仮想マシン情報に対応する付加条件が一致したことを示す。
一方、一致信号Ｖｈｉｔは、「０」であれば割込み処理が受け付けられた仮想マシン情報に対応する付加条件が一致しないことを示す。
カウント指示部５５は、割込み要求信号ＣＲＥＱに従ってカウント指示動作を実行する。具体的には、カウント指示部５５は、ＶＭ一致判定部４５の一致信号Ｖｈｉｔおよび付加条件判定部５０の一致信号Ｃｈｉｔに基づいてカウンタチャネルＣＣＨのカウント指示信号を出力する。
カウンタ部３０は、カウント指示信号に従って対応するカウンタチャネルＣＣＨの回数ＣＮＴを更新する。例えば、カウンタ部３０は、一例としてインクリメントして回数ＣＮＴに１を加算する。
なお、本例においては、割込み情報格納部６５は、１つである構成について説明したが、例えばＣＰＵ毎に割込み情報格納部６５を設けた構成とすることも可能である。
図３は、実施形態１に基づくカウント対象設定情報ＣＣＦＧについて説明する図である。
図３を参照して、カウント対象設定情報ＣＣＦＧは、カウント対象とするか否かを設定する情報である。
上述したように、カウンタチャネルＣＣＨ毎に設けられているカウント対象設定情報ＣＣＦＧは、当該カウンタチャネルＣＣＨのカウント対象となる仮想マシンを設定する。
具体的には、対象となる仮想マシンのビットが「１」に設定されている場合には、当該対象となる仮想マシンのイベントに対する割込み情報を受け付けた場合に、カウントする。対象となる仮想マシンのビットが「０」に設定されている場合には、当該対象となる仮想マシンのイベントに対する割込み情報を受け付けた場合に、カウントしない。
図４は、実施形態１に基づく仮想マシン情報について説明する図である。
図４を参照して、仮想マシン情報は、仮想マシン管理データＶＭＤと、仮想マシン識別データＶＭＩＤとを有する。
仮想マシン管理データＶＭＤは、仮想マシンモニタＶＭＭと通常の仮想マシンＶＭとを識別する。具体的には、仮想マシン管理データＶＭＤが「０」の場合には、仮想マシンモニタＶＭＭであることを示す。一方、仮想マシン管理データＶＭＤが「１」の場合には、通常の仮想マシンＶＭであることを示す。通常の仮想マシンＶＭは、仮想マシン識別データＶＭＩＤによりそれぞれの仮想マシンＶＭを識別することが可能である。
本例においては、仮想マシンＶＭ０は、仮想マシン管理データＶＭＤが「１」、仮想マシン識別データＶＭＩＤが「０」に割り当てられている。仮想マシンＶＭ１は、仮想マシン管理データＶＭＤが「１」、仮想マシン識別データＶＭＩＤが「１」に割り当てられている。仮想マシンＶＭ２は、仮想マシン管理データＶＭＤが「１」、仮想マシン識別データＶＭＩＤが「２」に割り当てられている。仮想マシンＶＭ３は、仮想マシン管理データＶＭＤが「１」、仮想マシン識別データＶＭＩＤが「３」に割り当てられている。
当該仮想マシン情報に基づいて各仮想マシンＶＭ，ＶＭＭを識別することが可能である。
図５は、実施形態１に基づくＶＭ一致判定部４５の構成について説明する図である。
図５（Ａ）を参照して、ＶＭ一致判定部４５は、仮想マシン情報判定部４６を含む。
仮想マシン情報判定部４６は、仮想マシン管理データＶＭＤおよび仮想マシン識別データＶＭＩＤに基づいて仮想マシンを識別する。
図５（Ｂ）は、割込み処理が受け付けられた仮想マシン情報がカウント条件のカウント対象であることを示す一致信号Ｖｈｉｔを出力する回路を説明する図である。
図５（Ｂ）を参照して、ＶＭ一致判定部４５は、複数のＡＮＤ回路ＡＤ０〜ＡＤ４と、ＯＲ回路ＯＲ０とをさらに含む。
複数のＡＮＤ回路ＡＤ０〜ＡＤ４は、仮想マシン情報判定部４６の判定結果と、カウント対象設定情報ＣＣＦＧの各ビットとのＡＮＤ論理演算結果を出力する。具体的には、仮想マシン情報判定部４６は、仮想マシン管理データＶＭＤおよび仮想マシン識別データＶＭＩＤに基づいて対象となる仮想マシン情報の判定結果を「１」に設定する。各ＡＮＤ回路ＡＤは、カウント対象設定情報ＣＣＦＧの各ビットのうち「１」が設定され、仮想マシン情報の判定結果が「１」の場合にはＯＲ回路ＯＲ０に「１」を出力する。そして、一致信号Ｖｈｉｔが「１」に設定される。すなわち、割込み処理が受け付けられた仮想マシン情報がカウント条件のカウント対象として設定されていると判断される。
一方、一致信号Ｖｈｉｔが「０」の場合には、割込み処理が受け付けられた仮想マシン情報がカウント条件のカウント対象として設定されていないと判断する。
図６は、実施形態１に基づく付加条件判定部５０の構成について説明する図である。
図６を参照して、比較回路ＧＴ０，ＧＴ１と、ＡＮＤ回路ＡＤ５，ＡＤ６，ＡＤ７と、ＯＲ回路ＯＲ１，ＯＲ２とを含む。
比較回路ＧＴ０は、指定されたチャネル番号ＣＨＮＵＭと、割込み情報格納部６５から出力されたチャネルＣＨのデータとを比較し、一致するか否かを判断する。
比較回路ＧＴ０は、割込み情報格納部６５から出力されたチャネルＣＨのデータが指定されたチャネル番号ＣＨＮＵＭと一致すると判断した場合に、「１」を出力する。一致しないと判断した場合には、「０」を出力する。
比較回路ＧＴ１は、指定された優先番号ＰＲＮＵＭと、割込み情報格納部６５から出力された優先データＰＲＩとを比較し、一致するか否かを判断する。
比較回路ＧＴ１は、割込み情報格納部６５から出力された優先データＰＲＩが指定された優先番号ＰＲＮＵＭと一致すると判断した場合に、「１」を出力する。一致しないと判断した場合には、「０」を出力する。
ＡＮＤ回路ＡＤ５は、比較回路ＧＴ０が「１」を出力し、チャネル指定データＣＨＥが「１」である場合に、ＡＮＤ論理演算結果（「１」）を出力する。
それ以外の場合には、ＡＮＤ論理演算結果（「０」）を出力する。
ＯＲ回路ＯＲ１は、ＡＮＤ回路ＡＤ５からの出力信号と、チャネル指定データＣＨＥの反転データとを受けて、ＯＲ論理演算結果をＡＮＤ回路ＡＤ７に出力する。
ＡＮＤ回路ＡＤ６は、比較回路ＧＴ１が「１」を出力し、優先指定データＰＲＥが「１」である場合に、ＡＮＤ論理演算結果（「１」）を出力する。
それ以外の場合には、ＡＮＤ論理演算結果（「０」）を出力する。
ＯＲ回路ＯＲ２は、ＡＮＤ回路ＡＤ６からの出力信号と、優先指定データＰＲＥの反転データとを受けて、ＯＲ論理演算結果をＡＮＤ回路ＡＤ７に出力する。
ＡＮＤ回路ＡＤ７は、ＯＲ回路ＯＲ１，ＯＲ２のＡＮＤ論理演算結果を出力する。
チャネル指定データＣＨＥが「０」、優先指定データＰＲＥが「０」の場合には、ＯＲ回路ＯＲ１，ＯＲ２は、共に「１」を出力する。したがって、ＡＮＤ回路ＡＤ７は、一致信号Ｃｈｉｔを「１」に設定する。この場合、付加条件判定部５０の条件判定処理は実行されない。
一方で、チャネル指定データＣＨＥが「１」の場合にチャネルＣＨのデータが指定されたチャネル番号ＣＨＮＵＭと一致するか否かの条件判定処理が実行される。また、優先指定データＰＲＥが「１」の場合に、優先データＰＲＩが指定された優先番号ＰＲＮＵＭと一致するか否かの条件判定処理が実行される。
付加条件判定部５０は、実行された条件判定処理により一致した場合には、一致信号Ｃｈｉｔを「１」に設定する。付加条件判定部５０は、実行された条件判定処理により不一致の場合には、一致信号Ｃｈｉｔを「０」に設定する。この場合には、カウント指示信号は出力されない。
図７は、実施形態１に基づくカウント指示部５５の構成について説明する図である。
図７を参照して、カウント指示部５５は、ＡＮＤ回路ＡＤ７を含む。
ＡＮＤ回路ＡＤ７は、一致信号Ｃｈｉｔと、一致信号Ｖｈｉｔと、割込み要求信号ＣＲＥＱとに基づいてカウント指示する。
具体的には、カウント指示部５５は、一致信号Ｃｈｉｔが「１」と、一致信号Ｖｈｉｔが「１」と、割込み要求信号ＣＲＥＱが「１」の場合にカウント指示信号を「１」に設定する。それ以外の場合には、カウント指示信号は「０」に設定される。カウンタ部３０は、カウント指示部５５からのカウント指示信号（「１」）に従って対応するカウンタチャネルＣＣＨの回数ＣＮＴを更新する。カウンタ部３０は、一例としてインクリメントして回数ＣＮＴに１を加算する。
（具体例）
図８は、実施形態１に基づくカウント処理の具体例について説明する図である。
図８（Ａ）を参照して、割込み情報格納部６５の一例が示されている。
具体的には、チャネルＣＨ１０，ＣＨ１１，ＣＨ２０，ＣＨ２１に対応する割込み情報を受け付けた場合が示されている。
ここで、チャネルＣＨ１０に対応する仮想マシン管理データＶＭＤは「１」、仮想マシン識別データＶＭＩＤは「０」が設定されている。
チャネルＣＨ１１に対応する仮想マシン管理データＶＭＤは「１」、仮想マシン識別データＶＭＩＤは「０」が設定されている。
チャネルＣＨ２０に対応する仮想マシン管理データＶＭＤは「１」、仮想マシン識別データＶＭＩＤは「１」が設定されている。
チャネルＣＨ２１に対応する仮想マシン管理データＶＭＤは「１」、仮想マシン識別データＶＭＩＤは「１」が設定されている。
図８（Ｂ）を参照して、カウンタ部３０およびカウント条件設定部３５の一例が示されている。
具体的には、カウンタ部３０には、カウンタチャネルＣＣＨ０〜ＣＣＨ３が設定されている。カウンタチャネルＣＣＨ０に対応するカウント対象設定情報ＣＣＦＧは仮想マシンＶＭ０のみが「１」に設定されている。カウンタチャネルＣＣＨ１に対応するカウント対象設定情報ＣＣＦＧは仮想マシンＶＭ０のみが「１」に設定されている。また、カウント付加設定情報ＣＮＤは、チャネル指定データＣＨＥが「１」に設定されている。また、チャネル番号ＣＨＮＵＭは、「１０」に設定されている。カウンタチャネルＣＣＨ２に対応するカウント対象設定情報ＣＣＦＧは仮想マシンＶＭ１のみが「１」に設定されている。カウンタチャネルＣＣＨ３に対応するカウント対象設定情報ＣＣＦＧは仮想マシンＶＭ１のみが「１」に設定されている。また、カウント付加設定情報ＣＮＤは、チャネル指定データＣＨＥが「１」に設定されている。また、チャネル番号ＣＨＮＵＭは、「２０」に設定されている。
図８（Ｃ）を参照して、図８（Ａ）で説明した割込み情報格納部６５に対してカウンタチャネルＣＣＨｘのカウント処理について説明する図である。
チャネルＣＨ１０に対応する割込み処理について説明する。
カウンタチャネルＣＣＨ０に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「１」）をカウント指示部５５に出力する。付加条件判定部５０は、一致信号Ｃｈｉｔ（「１」）をカウント指示部５５に出力する。カウント指示部５５は、ＶＭ一致判定部４５の一致信号Ｖｈｉｔ（「１」）および付加条件判定部５０の一致信号Ｃｈｉｔ（「１」）に基づいてカウンタチャネルＣＣＨ０のカウント指示信号を出力する。これに伴いカウンタチャネルＣＣＨ０の回数ＣＮＴが更新される。
カウンタチャネルＣＣＨ１に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「１」）をカウント指示部５５に出力する。
付加条件判定部５０は、指定されたチャネル番号ＣＨＮＵＭと、割込み情報格納部６５から出力されたチャネルＣＨのデータとを比較し、一致すると判断する。したがって、一致信号Ｃｈｉｔ（「１」）をカウント指示部５５に出力する。カウント指示部５５は、ＶＭ一致判定部４５の一致信号Ｖｈｉｔ（「１」）および付加条件判定部５０の一致信号Ｃｈｉｔ（「１」）に基づいてカウンタチャネルＣＣＨ１のカウント指示信号を出力する。これに伴いカウンタチャネルＣＣＨ１の回数ＣＮＴが更新される。
他のカウンタチャネルＣＣＨｘに対応して設けられるカウンタ制御部４０は、カウント指示信号を出力しない。
次に、チャネルＣＨ１１に対応する割込み処理について説明する。
カウンタチャネルＣＣＨ０に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「１」）をカウント指示部５５に出力する。付加条件判定部５０は、一致信号Ｃｈｉｔ（「１」）をカウント指示部５５に出力する。カウント指示部５５は、ＶＭ一致判定部４５の一致信号Ｖｈｉｔ（「１」）および付加条件判定部５０の一致信号Ｃｈｉｔ（「１」）に基づいてカウンタチャネルＣＣＨ０のカウント指示信号を出力する。これに伴いカウンタチャネルＣＣＨ０の回数ＣＮＴが更新される。
カウンタチャネルＣＣＨ１に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「１」）をカウント指示部５５に出力する。
付加条件判定部５０は、指定されたチャネル番号ＣＨＮＵＭと、割込み情報格納部６５から出力されたチャネルＣＨのデータとを比較し、不一致と判断する。したがって、一致信号Ｃｈｉｔ（「０」）をカウント指示部５５に出力する。カウント指示部５５は、ＶＭ一致判定部４５の一致信号Ｖｈｉｔ（「１」）および付加条件判定部５０の一致信号Ｃｈｉｔ（「０」）に基づいてカウンタチャネルＣＣＨ１のカウント指示信号を出力しない。これに伴いカウンタチャネルＣＣＨ１の回数ＣＮＴは更新されない。
他のカウンタチャネルＣＣＨｘに対応して設けられるカウンタ制御部４０についても、カウント指示信号を出力しない。
チャネルＣＨ２０に対応する割込み処理について説明する。
カウンタチャネルＣＣＨ２に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「１」）をカウント指示部５５に出力する。付加条件判定部５０は、一致信号Ｃｈｉｔ（「１」）をカウント指示部５５に出力する。カウント指示部５５は、ＶＭ一致判定部４５の一致信号Ｖｈｉｔ（「１」）および付加条件判定部５０の一致信号Ｃｈｉｔ（「１」）に基づいてカウンタチャネルＣＣＨ２のカウント指示信号を出力する。これに伴いカウンタチャネルＣＣＨ２の回数ＣＮＴが更新される。
カウンタチャネルＣＣＨ３に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「１」）をカウント指示部５５に出力する。
付加条件判定部５０は、指定されたチャネル番号ＣＨＮＵＭと、割込み情報格納部６５から出力されたチャネルＣＨのデータとを比較し、一致すると判断する。したがって、一致信号Ｃｈｉｔ（「１」）をカウント指示部５５に出力する。カウント指示部５５は、ＶＭ一致判定部４５の一致信号Ｖｈｉｔ（「１」）および付加条件判定部５０の一致信号Ｃｈｉｔ（「１」）に基づいてカウンタチャネルＣＣＨ３のカウント指示信号を出力する。これに伴いカウンタチャネルＣＣＨ３の回数ＣＮＴが更新される。
他のカウンタチャネルＣＣＨｘに対応して設けられるカウンタ制御部４０は、カウント指示信号を出力しない。
次に、チャネルＣＨ２１に対応する割込み処理について説明する。
カウンタチャネルＣＣＨ２に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「１」）をカウント指示部５５に出力する。付加条件判定部５０は、一致信号Ｃｈｉｔ（「１」）をカウント指示部５５に出力する。カウント指示部５５は、ＶＭ一致判定部４５の一致信号Ｖｈｉｔ（「１」）および付加条件判定部５０の一致信号Ｃｈｉｔ（「１」）に基づいてカウンタチャネルＣＣＨ２のカウント指示信号を出力する。これに伴いカウンタチャネルＣＣＨ２の回数ＣＮＴが更新される。
カウンタチャネルＣＣＨ３に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「１」）をカウント指示部５５に出力する。
付加条件判定部５０は、指定されたチャネル番号ＣＨＮＵＭと、割込み情報格納部６５から出力されたチャネルＣＨのデータとを比較し、不一致と判断する。したがって、一致信号Ｃｈｉｔ（「０」）をカウント指示部５５に出力する。カウント指示部５５は、ＶＭ一致判定部４５の一致信号Ｖｈｉｔ（「１」）および付加条件判定部５０の一致信号Ｃｈｉｔ（「０」）に基づいてカウンタチャネルＣＣＨ３のカウント指示信号を出力しない。これに伴いカウンタチャネルＣＣＨ３の回数ＣＮＴは更新されない。
他のカウンタチャネルＣＣＨｘに対応して設けられるカウンタ制御部４０についても、カウント指示信号を出力しない。
（カウンタチャネルＣＣＨｘのアクセスについて）
図９は、実施形態１に基づくアクセス対象設定情報ＡＣＦＧについて説明する図である。
図９を参照して、アクセス対象設定情報ＡＣＦＧは、アクセス対象とするか否かを設定する情報である。
上述したように、カウンタチャネルＣＣＨ毎に設けられているアクセス対象設定情報ＡＣＦＧは、当該カウンタチャネルＣＣＨのアクセス対象となる仮想マシンを設定する。
具体的には、対象となる仮想マシンのビットが「１」に設定されている場合には、当該対象となる仮想マシンは、カウンタチャネルＣＣＨに対応する情報にアクセスすることが可能である。具体的には、カウント対象設定情報ＣＣＦＧおよびカウント付加設定情報ＣＮＤの内容を変更することも可能である。一方、対象となる仮想マシンのビットが「０」に設定されている場合には、当該対象となる仮想マシンは、カウンタチャネルＣＣＨに対応する情報にアクセスすることができない。
図１０は、実施形態１に基づくアクセス許可判定部２５で用いられる仮想マシン情報について説明する図である。
図１０を参照して、仮想マシン情報は、仮想マシン管理データＶＭＤと、仮想マシン識別データＶＭＩＤとを有する。図４で説明したのと同様である。
仮想マシン管理データＶＭＤは、仮想マシンモニタＶＭＭと通常の仮想マシンＶＭとを識別する。具体的には、仮想マシン管理データＶＭＤが「０」の場合には、仮想マシンモニタＶＭＭであることを示す。一方、仮想マシン管理データＶＭＤが「１」の場合には、通常の仮想マシンＶＭであることを示す。通常の仮想マシンＶＭは、仮想マシン識別データＶＭＩＤによりそれぞれの仮想マシンＶＭを識別することが可能である。
本例においては、仮想マシンＶＭ０は、仮想マシン管理データＶＭＤが「１」、仮想マシン識別データＶＭＩＤが「０」に割り当てられている。仮想マシンＶＭ１は、仮想マシン管理データＶＭＤが「１」、仮想マシン識別データＶＭＩＤが「１」に割り当てられている。仮想マシンＶＭ２は、仮想マシン管理データＶＭＤが「１」、仮想マシン識別データＶＭＩＤが「２」に割り当てられている。仮想マシンＶＭ３は、仮想マシン管理データＶＭＤが「１」、仮想マシン識別データＶＭＩＤが「３」に割り当てられている。
当該仮想マシン情報に基づいて各仮想マシンＶＭ，ＶＭＭを識別することが可能である。
図１１は、実施形態１に基づくアクセス許可判定部２５の構成について説明する図である。
図１１を参照して、アクセス許可判定部２５は、アドレスデコード回路２６と、カウンタアクセス要求生成部２７と、セレクタ２８とを含む。
アドレスデコード回路２６は、アクセス要求ＡＱを受け付けてデコード処理する。
アドレスデコード回路２６は、アクセス要求ＡＱに含まれるアドレス信号に基づいてカウンタチャネル番号を抽出する。
また、カウンタアクセス要求生成部２７は、アクセス要求ＡＱを出力した仮想マシンに関する仮想マシン情報の入力をさらに受け付ける。仮想マシン情報は、仮想マシン管理データＶＭＤと、仮想マシン識別データＶＭＩＤとを有する。
アドレスデコード回路２６は、入力されたアドレス信号に基づいてカウンタチャネル番号ＣＣＨｘと、選択信号ＳＥＬ＿ＡＣＦＧを生成する。
アドレスデコード回路２６は、選択信号ＳＥＬ＿ＡＣＦＧをカウンタアクセス要求生成部２７に出力する。
カウンタアクセス要求生成部２７は、仮想マシン管理データＶＭＤと、仮想マシン識別データＶＭＩＤとに基づいて仮想マシンを識別する。
そして、識別された仮想マシンに関して、アクセス対象設定情報ＡＣＦＧにおいて対象となる仮想マシンのビットが「１」に設定されているか否かを判定する。
カウンタアクセス要求生成部２７は、判定結果をカウンタアクセス要求信号ＣＡＱ（「１」）としてカウンタ部３０に出力する。
カウンタ部３０は、カウンタアクセス要求信号ＣＡＱに従って回数ＣＮＴを出力する。具体的には、アクセスした仮想マシンに対して回数ＣＮＴをデータバス１５を介して出力する。
また、カウンタアクセス要求生成部２７は、アクセス対象設定情報ＡＣＦＧに従って、アクセス対象設定情報ＡＣＦＧに対するアクセス許可信号ＡＰを許可する。
アクセス許可信号ＡＰ（「１」）が設定された場合には、アクセス対象設定情報ＡＣＦＧのデータを編集することが可能である。
図１２は、実施形態１に基づくカウンタアクセス要求生成部２７の構成について説明する図である。
図１２（Ａ）を参照して、カウンタアクセス要求生成部２７は、仮想アクセスマシン情報判定部２７Ａを含む。
仮想アクセスマシン情報判定部２７Ａは、仮想マシン管理データＶＭＤおよび仮想マシン識別データＶＭＩＤに基づいてアクセスする仮想マシンを識別する。
仮想アクセスマシン情報判定部２７Ａは、仮想マシン管理データＶＭＤおよび仮想マシン識別データＶＭＩＤに基づいてアクセスしてきた仮想マシン情報の判定結果を「１」に設定する。
図１２（Ｂ）は、カウンタアクセス要求生成部２７は、アクセス判定部２７Ｂをさらに含む。
アクセス判定部２７Ｂは、複数のＡＮＤ回路ＡＤ８〜ＡＤ１４と、ＯＲ回路ＯＲ３とをさらに含む。
複数のＡＮＤ回路ＡＤ９〜ＡＤ１３は、仮想アクセスマシン情報判定部２７Ａの判定結果と、アクセス対象設定情報ＡＣＦＧの各ビットとのＡＮＤ論理演算結果を出力する。具体的には、仮想アクセスマシン情報判定部２７Ａは、仮想マシン管理データＶＭＤおよび仮想マシン識別データＶＭＩＤに基づいてアクセスする仮想マシン情報の判定結果を「１」に設定する。ＡＮＤ回路ＡＤは、アクセス対象設定情報ＡＣＦＧの各ビットのうち「１」が設定され、アクセスする仮想マシン情報の判定結果が「１」の場合にはＯＲ回路ＯＲ３に「１」を出力する。
ＡＮＤ回路ＡＤ１４は、ＯＲ回路ＯＲ３の出力信号と、カウンタアクセス要求コマンドＩＡＱとのＡＮＤ論理演算結果をカウンタアクセス要求信号ＣＡＱとして出力する。
カウンタ部３０は、カウンタアクセス要求信号ＣＡＱに従って回数ＣＮＴを出力する。
ＡＮＤ回路ＡＤ８は、アクセス対象設定情報ＡＣＦＧに格納されている仮想マシンモニタ（ＶＭＭ）に対応して設けられているビット信号と、選択信号ＳＥＬ＿ＡＣＦＧとのＡＮＤ論理演算結果をアクセス対象設定情報ＡＣＦＧに対するアクセス許可信号ＡＰとして出力する。
アクセス許可信号ＡＰが「１」に設定される場合には、アクセス対象設定情報ＡＣＦＧにアクセスすることが可能である。一方、アクセス許可信号ＡＰが「０」に設定される場合には、アクセス対象設定情報ＡＣＦＧにアクセスすることはできない。
（具体例）
図１３は、実施形態１に基づくアクセス処理の具体例について説明する図である。
図１３（Ａ）を参照して、カウンタ部３０およびカウント条件設定部３５の一例が示されている。
具体的には、カウンタ部３０には、カウンタチャネルＣＣＨ０，ＣＣＨ１が設定されている。カウンタチャネルＣＣＨ０に対応するアクセス設定情報ＡＣＦＧは仮想マシンＶＭ０のみが「１」に設定されている。カウンタチャネルＣＣＨ１に対応するアクセス設定情報ＡＣＦＧは仮想マシンモニタＶＭＭおよび仮想マシンＶＭ１のみが「１」に設定されている。
図１３（Ｃ）を参照して、図１３（Ａ）で説明したアクセス設定情報に従うアクセス処理について説明する。
ここでは、仮想マシンモニタＶＭＭおよび仮想マシンＶＭ０，ＶＭ１がアクセスする場合について説明する。
仮想マシンモニタＶＭＭについて説明する。
カウンタチャネルＣＣＨ０に対して、仮想マシンモニタＶＭＭからのアクセスであるためアクセス許可信号ＡＰが「１」に設定される。したがって、アクセス設定情報ＡＣＦＧに対するアクセスは許可される。一方、アクセス設定情報ＡＣＦＧ以外に対してはアクセスは許可されない。
カウンタチャネルＣＣＨ１に対して、仮想マシンモニタＶＭＭからのアクセスであるためアクセス許可信号ＡＰが「１」に設定される。したがって、アクセス設定情報ＡＣＦＧに対するアクセスは許可される。一方、アクセス設定情報ＡＣＦＧに仮想マシンモニタＶＭＭ自身のアクセス許可が設定されるためアクセス設定情報ＡＣＦＧに対してもアクセスは許可されない。
仮想マシンＶＭ０について説明する。
カウンタチャネルＣＣＨ０に対して、仮想マシンＶＭ０からのアクセスであるためカウンタアクセス要求信号ＣＡＱが「１」に設定される。したがって、カウンタアクセス要求信号（「１」）に従ってカウンタ部３０に対するアクセスは許可される。一方、アクセス設定情報ＡＣＦＧに対してはアクセスは許可されない。
カウンタチャネルＣＣＨ１に対して、仮想マシンＶＭ０からのアクセスであるためカウンタアクセス要求信号ＣＡＱは「０」に設定される。したがって、カウンタ部３０に対するアクセスは許可されない。また、アクセス設定情報ＡＣＦＧに対してもアクセスは許可されない。
仮想マシンＶＭ１について説明する。
カウンタチャネルＣＣＨ０に対して、仮想マシンＶＭ１からのアクセスであるためカウンタアクセス要求信号ＣＡＱが「０」に設定される。したがって、カウンタ部３０に対するアクセスは許可されない。また、アクセス設定情報ＡＣＦＧに対してもアクセスは許可されない。
カウンタチャネルＣＣＨ１に対して、仮想マシンＶＭ１からのアクセスであるためカウンタアクセス要求信号ＣＡＱは「１」に設定される。したがって、カウンタ部３０に対するアクセスは許可される。一方、アクセス設定情報ＡＣＦＧに対してはアクセスは許可されない。
当該方式により、アクセス設定情報ＡＣＦＧを設定することにより、仮想マシン毎に当該情報に対するアクセス制御を実行することが可能である。また、当該アクセス設定情報ＡＣＦＧを読み出してアクセスが可能か否かを判断するのではなく、アクセス許可判定部２５で判定処理する方式であるためアクセスが可能な否かの判断処理を高速に実行することが可能である。
実施形態１に従う方式により仮想マシンモニタＶＭＭは、カウント処理を実行するための割り込み処理を実行する必要が無く、仮想マシンＶＭに対して割り込み処理が実行された際に並列的にカウント処理が実行される。
したがって、割り込み処理性能を犠牲にすることなく、各仮想マシンＶＭの特定のチャネルや優先度の割込み処理の回数を適切に監視することが可能である。
たとえば、過剰に割り込み要求が発生している仮想マシンＶＭを異常状態と判断して終了するなどのセーフティメカニズムを実現することも可能である。
また、自由にカウント対象とする仮想マシンＶＭを設定することが可能である。したがって、必ずしも仮想マシンＶＭ毎にカウンタを設ける必要はなく、仮想マシンＶＭ毎にカウンタを持つ場合に比べ、無駄なハードウェア資源が発生しないという利点もある。
また、カウンタ部へのアクセスを制限する機能を有する。仮想マシンモニタＶＭＭに限定することにより、異常状態に陥った仮想マシンＶＭの影響をうけることなく、割り込み発生回数のカウントを適切に実行することが可能である。
また、特定の仮想マシンＶＭに対してアクセス許可設定を行うことで、仮想マシンＶＭが自身の割り込み回数を監視するようなセーフティメカニズムを実現することも可能となり柔軟な処理が可能となる。
（実施形態２）
図１４は、実施形態２に基づくデータ処理装置１＃およびその周辺回路を説明する図である。
図１４を参照して、データ処理装置１＃は、データ処理装置１と比較して割込制御部２０を割込制御部２０＃に置換した点が異なる。その他の構成については実施形態１の図２で説明したのと同様であるのでその詳細な説明については繰り返さない。
割込制御部２０＃は、割込制御部２０と比較して、カウント条件設定部３５をカウント条件設定部３５＃に置換し、割込み情報格納部６５を割込み情報格納部６５＃に置換し、付加条件判定部５０を付加条件判定部５０＃に置換した点が異なる。その他の構成については同様であるのでその詳細な説明については繰り返さない。
カウント条件設定部３５＃は、カウント条件設定部３５と比較して、カウント付加設定情報ＣＮＤ＃の構成が異なる。
カウント付加設定情報ＣＮＤ＃は、複数ビットのデータで構成される。具体的には、カウント付加設定情報ＣＮＤ＃は、チャネル指定データＣＨＥおよびチャネル番号ＣＨＮＵＭの代わりにチャネル識別指定データＣＩＥおよびチャネル識別番号ＩＤＮＵＭが設けられている点が異なる。優先指定データＰＲＥと、優先番号ＰＲＥＮＵＭとについては、上記で説明したのと同様である。
チャネル識別指定データＣＩＥは、カウント条件としてチャネル識別番号を含めるか否かを指定するデータである。例えば、チャネル識別指定データＣＩＥが「０」に設定されている場合には、カウント条件としてチャネル識別番号を含めないことを示す。チャネル識別指定データＣＩＥが「１」に設定されている場合には、カウント条件としてチャネル番識別号を含めることを示す。
チャネル識別番号ＩＤＮＵＭは、カウント条件としてチャネル識別番号を含める場合（チャネル識別指定データＣＩＥ（「１」））に、カウント条件となるチャネル識別番号を指定するビットである。例えば、チャネル識別番号ＩＤＮＵＭが「０」に設定されている場合には、カウント条件としてチャネル識別番号「０」が指定されていることを示す。チャネル識別番号ＩＤＮＵＭが「１０」に設定されている場合には、カウント条件としてチャネル識別番号「１０」が指定されていることを示す。
本例においては、異なるチャネルＣＨに対しても同じチャネル識別番号を割り当てることにより同じグループとしてカウント処理することが可能である。
割込み情報格納部６５＃は、割込み情報格納部６５と比較して、チャネル識別番号ＣＩＤがさらに関連付けられている場合が示されている。
具体的には、各チャネルＣＨに対応してチャネル識別番号ＣＩＤが割り当てられている。
図１５は、実施形態２に基づく付加条件判定部５０＃の構成を説明する図である。
図１５を参照して、図６の構成と比較して入力するデータが異なる。
具体的には、チャネル指定データＣＨＥの代わりにチャネル識別指定データＣＩＥが入力される。また、チャネル番号ＣＨＮＵＭの代わりにチャネル識別番号ＩＤＮＵＭが入力される。また、チャネルＣＨの代わりにチャネル識別番号ＣＩＤが入力される。
比較回路ＧＴ０は、指定されたチャネル識別番号ＩＤＮＵＭと、割込み情報格納部６５＃から出力されたチャネル識別番号ＣＩＤのデータとを比較し、一致するか否かを判断する。
比較回路ＧＴ０は、割込み情報格納部６５から出力されたチャネル識別番号ＣＩＤのデータが指定されたチャネル識別番号ＩＤＮＵＭと一致すると判断した場合に、「１」を出力する。一致しないと判断した場合には、「０」を出力する。
ＡＮＤ回路ＡＤ５は、比較回路ＧＴ０が「１」を出力し、チャネル識別指定データＣＩＥが「１」である場合に、ＡＮＤ論理演算結果（「１」）を出力する。
それ以外の場合には、ＡＮＤ論理演算結果（「０」）を出力する。
ＯＲ回路ＯＲ１は、ＡＮＤ回路ＡＤ５からの出力信号と、チャネル識別指定データＣＩＥの反転データとを受けて、ＯＲ論理演算結果をＡＮＤ回路ＡＤ７に出力する。
他の構成については図６で説明したのと同様であるのでその詳細な説明については繰り返さない。
付加条件判定部５０＃は、チャネル識別番号ＩＤＮＵＭと、割込み情報格納部６５＃から出力されたチャネル識別番号ＣＩＤとを比較し、比較結果に基づいて一致信号Ｃｈｉｔを出力する。
したがって、チャネルＣＨは異なる場合であっても、チャネル識別番号ＣＩＤを共通の値にしておけば同じグループとしてカウント処理することが可能となる。
（具体例）
図１６は、実施形態２に基づくカウント処理の具体例について説明する図である。
図１６（Ａ）を参照して、割込み情報格納部６５＃の一例が示されている。
具体的には、チャネルＣＨ０，ＣＨ１０，ＣＨ１１，ＣＨ２０，ＣＨ２１に対応する割込み情報を受け付けた場合が示されている。
ここで、チャネルＣＨ０に対応する仮想マシン管理データＶＭＤは「０」、仮想マシン識別データＶＭＩＤは「０」が設定されている。チャネル識別番号ＣＩＤは、「０」に設定されている。
チャネルＣＨ１０に対応する仮想マシン管理データＶＭＤは「１」、仮想マシン識別データＶＭＩＤは「０」が設定されている。チャネル識別番号ＣＩＤは、「０」に設定されている。
チャネルＣＨ１１に対応する仮想マシン管理データＶＭＤは「１」、仮想マシン識別データＶＭＩＤは「０」が設定されている。チャネル識別番号ＣＩＤは、「１」に設定されている。
チャネルＣＨ２０に対応する仮想マシン管理データＶＭＤは「１」、仮想マシン識別データＶＭＩＤは「０」が設定されている。チャネル識別番号ＣＩＤは、「２」に設定されている。
チャネルＣＨ２１に対応する仮想マシン管理データＶＭＤは「１」、仮想マシン識別データＶＭＩＤは「０」が設定されている。チャネル識別番号ＣＩＤは、「２」に設定されている。
図１６（Ｂ）を参照して、カウント条件設定部３５＃の一例が示されている。
具体的には、カウンタ部３０には、カウンタチャネルＣＣＨ０〜ＣＣＨ２が設定されている。
カウンタチャネルＣＣＨ０に対応するカウント対象設定情報ＣＣＦＧは仮想マシンＶＭ０のみが「１」に設定されている。カウント付加設定情報ＣＮＤ＃のチャネル識別指定データＣＩＥは「０」が設定されている。
カウンタチャネルＣＣＨ１に対応するカウント対象設定情報ＣＣＦＧは仮想マシンＶＭ０のみが「１」に設定されている。カウント付加設定情報ＣＮＤ＃のチャネル識別指定データＣＩＥは「１」が設定されている。チャネル識別番号ＩＤＮＵＭは、「１」が設定されている。
カウンタチャネルＣＣＨ２に対応するカウント対象設定情報ＣＣＦＧは仮想マシンＶＭ０のみが「１」に設定されている。カウント付加設定情報ＣＮＤ＃のチャネル識別指定データＣＩＥは「１」が設定されている。チャネル識別番号ＩＤＮＵＭは、「２」が設定されている。
図１６（Ｃ）を参照して、図１６（Ａ）で説明した割込み情報格納部６５に対してカウンタチャネルＣＣＨｘのカウント処理について説明する図である。
チャネルＣＨ０に対応する割込み処理について説明する。
カウンタチャネルＣＣＨ０に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「０」）をカウント指示部５５に出力する。カウント指示部５５は、カウンタチャネルＣＣＨ０のカウント指示信号を出力しない。これに伴いカウンタチャネルＣＣＨ０の回数ＣＮＴは更新されない。
カウンタチャネルＣＣＨ１に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「０」）をカウント指示部５５に出力する。また、カウンタチャネルＣＣＨ２に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「０」）をカウント指示部５５に出力する。
これに伴い、カウンタチャネルＣＣＨ１，ＣＣＨ２の回数ＣＮＴは更新されない。
次に、チャネルＣＨ１０に対応する割込み処理について説明する。
カウンタチャネルＣＣＨ０に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「１」）をカウント指示部５５に出力する。付加条件判定部５０は、一致信号Ｃｈｉｔ（「１」）をカウント指示部５５に出力する。カウント指示部５５は、ＶＭ一致判定部４５の一致信号Ｖｈｉｔ（「１」）および付加条件判定部５０の一致信号Ｃｈｉｔ（「１」）に基づいてカウンタチャネルＣＣＨ０のカウント指示信号を出力する。これに伴いカウンタチャネルＣＣＨ０の回数ＣＮＴが更新される。
カウンタチャネルＣＣＨ１に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「０」）をカウント指示部５５に出力する。
また、カウンタチャネルＣＣＨ２に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「０」）をカウント指示部５５に出力する。
これに伴い、カウンタチャネルＣＣＨ１，ＣＣＨ２の回数ＣＮＴは更新されない。
次に、チャネルＣＨ１０に対応する割込み処理について説明する。
カウンタチャネルＣＣＨ０に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「１」）をカウント指示部５５に出力する。付加条件判定部５０は、一致信号Ｃｈｉｔ（「１」）をカウント指示部５５に出力する。カウント指示部５５は、ＶＭ一致判定部４５の一致信号Ｖｈｉｔ（「１」）および付加条件判定部５０の一致信号Ｃｈｉｔ（「１」）に基づいてカウンタチャネルＣＣＨ０のカウント指示信号を出力する。これに伴いカウンタチャネルＣＣＨ０の回数ＣＮＴが更新される。
カウンタチャネルＣＣＨ１に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「０」）をカウント指示部５５に出力する。
また、カウンタチャネルＣＣＨ２に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「０」）をカウント指示部５５に出力する。
これに伴い、カウンタチャネルＣＣＨ１，ＣＣＨ２の回数ＣＮＴは更新されない。
次に、チャネルＣＨ１１に対応する割込み処理について説明する。
カウンタチャネルＣＣＨ０に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「１」）をカウント指示部５５に出力する。付加条件判定部５０は、一致信号Ｃｈｉｔ（「１」）をカウント指示部５５に出力する。カウント指示部５５は、ＶＭ一致判定部４５の一致信号Ｖｈｉｔ（「１」）および付加条件判定部５０の一致信号Ｃｈｉｔ（「１」）に基づいてカウンタチャネルＣＣＨ０のカウント指示信号を出力する。これに伴いカウンタチャネルＣＣＨ０の回数ＣＮＴが更新される。
カウンタチャネルＣＣＨ１に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「１」）をカウント指示部５５に出力する。
付加条件判定部５０＃は、チャンネル識別番号ＩＤＮＵＭ（「１」）と、チャンネル識別番号ＣＩＤ（「１」）とを比較し、一致信号Ｃｈｉｔ（「１」）を出力する。カウント指示部５５は、ＶＭ一致判定部４５の一致信号Ｖｈｉｔ（「１」）および付加条件判定部５０＃の一致信号Ｃｈｉｔ（「１」）に基づいてカウンタチャネルＣＣＨ１のカウント指示信号を出力する。これに伴いカウンタチャネルＣＣＨ１の回数ＣＮＴが更新される。
カウンタチャネルＣＣＨ２に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「０」）をカウント指示部５５に出力する。
これに伴い、カウンタチャネルＣＣＨ２の回数ＣＮＴは更新されない。
次に、チャネルＣＨ２０に対応する割込み処理について説明する。
カウンタチャネルＣＣＨ０に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「１」）をカウント指示部５５に出力する。付加条件判定部５０は、一致信号Ｃｈｉｔ（「１」）をカウント指示部５５に出力する。カウント指示部５５は、ＶＭ一致判定部４５の一致信号Ｖｈｉｔ（「１」）および付加条件判定部５０の一致信号Ｃｈｉｔ（「１」）に基づいてカウンタチャネルＣＣＨ０のカウント指示信号を出力する。これに伴いカウンタチャネルＣＣＨ０の回数ＣＮＴが更新される。
カウンタチャネルＣＣＨ１に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「０」）をカウント指示部５５に出力する。
これに伴い、カウンタチャネルＣＣＨ１の回数ＣＮＴは更新されない。
カウンタチャネルＣＣＨ２に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「０」）をカウント指示部５５に出力する。
付加条件判定部５０＃は、チャンネル識別番号ＩＤＮＵＭ（「２」）と、チャンネル識別番号ＣＩＤ（「２」）とを比較し、一致信号Ｃｈｉｔ（「１」）を出力する。カウント指示部５５は、ＶＭ一致判定部４５の一致信号Ｖｈｉｔ（「１」）および付加条件判定部５０＃の一致信号Ｃｈｉｔ（「１」）に基づいてカウンタチャネルＣＣＨ２のカウント指示信号を出力する。これに伴いカウンタチャネルＣＣＨ２の回数ＣＮＴが更新される。
次に、チャネルＣＨ２１に対応する割込み処理について説明する。
カウンタチャネルＣＣＨ０に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「１」）をカウント指示部５５に出力する。付加条件判定部５０は、一致信号Ｃｈｉｔ（「１」）をカウント指示部５５に出力する。カウント指示部５５は、ＶＭ一致判定部４５の一致信号Ｖｈｉｔ（「１」）および付加条件判定部５０の一致信号Ｃｈｉｔ（「１」）に基づいてカウンタチャネルＣＣＨ０のカウント指示信号を出力する。これに伴いカウンタチャネルＣＣＨ０の回数ＣＮＴが更新される。
カウンタチャネルＣＣＨ１に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「０」）をカウント指示部５５に出力する。
これに伴い、カウンタチャネルＣＣＨ１の回数ＣＮＴは更新されない。
カウンタチャネルＣＣＨ２に対応して設けられるカウンタ制御部４０は、ＶＭ一致判定部４５において、一致信号Ｖｈｉｔ（「０」）をカウント指示部５５に出力する。
付加条件判定部５０＃は、チャンネル識別番号ＩＤＮＵＭ（「２」）と、チャンネル識別番号ＣＩＤ（「２」）とを比較し、一致信号Ｃｈｉｔ（「１」）を出力する。カウント指示部５５は、ＶＭ一致判定部４５の一致信号Ｖｈｉｔ（「１」）および付加条件判定部５０＃の一致信号Ｃｈｉｔ（「１」）に基づいてカウンタチャネルＣＣＨ２のカウント指示信号を出力する。これに伴いカウンタチャネルＣＣＨ２の回数ＣＮＴが更新される。
当該方式により、チャネルＣＨが異なる場合であってもチャネル識別番号を設定することにより共通のグループとしてカウント処理することが可能である。これにより、セーフティー上カウントしたいチャネルＣＨが複数ある場合でもグループ化することによりカウンタ数を削減することが可能である。
また、セーフティレベル毎にチャネル識別番号ＣＩＤを設定することで、監視したいチャネルをいくつかのセーフティレベルに分ける対応も可能である。
（実施形態３）
図１７は、実施形態３に基づくデータ処理装置１Ｐおよびその周辺回路を説明する図である。
図１７を参照して、データ処理装置１Ｐは、データ処理装置１と比較してカウント条件設定部３５をカウント条件設定部３５Ｐに置換し、通知部７０をさらに設けた点が異なる。その他の構成については実施形態１の図２で説明したのと同様であるのでその詳細な説明については繰り返さない。
カウント条件設定部３５Ｐは、カウント条件設定部３５と比較して、回数ＣＮＴに対して例外通知するための条件ＯＶＣＮＤが設定されている。
条件ＯＶＣＮＤは、一例として例外通知するための回数ＣＮＴの閾値が設定されている。
通知部７０は、カウンタチャネルＣＣＨに対応してカウントする回数ＣＮＴと、条件ＯＶＣＮＤとの情報に基づいてＣＰＵ５に例外通知信号を出力する。
例えば、通知部７０は、回数ＣＮＴと条件ＯＶＣＮＤに設定されている閾値とを比較し、回数ＣＮＴが条件ＯＶＣＮＤの閾値に到達した場合に、ＣＰＵ５に例外通知信号を出力する。
ＣＰＵ５は、例外通知信号を受信してたとえばエラーとして認識する。
例えば、仮想マシンモニタＶＭＭに制御を切り替えて、エラー処理を実行することが可能である。
通知機能が無い場合には、仮想マシンモニタＶＭＭに制御が切り替わった後にエラー処理を実行することが可能であるが本実施形態３に従う構成により、エラーが有った場合には即座に仮想マシンモニタＶＭＭに制御を切り替えてエラー処理することが可能であるためセーフティレベルを向上させることが可能である。
なお、条件ＯＶＣＮＤは、例外通知する閾値に限られず他の情報を含んでいてもよい。
たとえば、条件ＯＶＣＮＤは、オーバーフローの判定対象とするビット位置を指し示す情報であっても良い。例えば、閾値を「３２」とする場合に６ビットを判定対象として指定する。６ビット目が「０」から「１」に変化した場合には、オーバーフローと判定し、ＣＰＵ５に例外通知信号を出力するようにしてもよい。
あるいは、条件ＯＶＣＮＤは、回数ＣＮＴがオーバーフローした場合にセットされるビットを示しても良い。
あるいは、条件ＯＶＣＮＤに、上限値あるいは下限値の閾値の範囲を設定するようにしてもよい。例えば、下限値「８０」と、上限値「１２０」を設定する。
通知部７０は、回数ＣＮＴが当該範囲に含まれる場合には、例外通知信号を出力しない。一方、通知部７０は、回数ＣＮＴが当該範囲に含まれない場合には、例外通知信号を出力する。
なお、本例においては、一例としてカウント指示信号に従って回数ＣＮＴをインクリメントする場合について説明したが、特にこれに限られずデクリメントして回数ＣＮＴを減算する方式を採用しても良い。また、これらを組み合わせて回数ＣＮＴを加減算する方式を採用するようにしても良い。
以上、本開示を実施形態に基づき具体的に説明したが、本開示は、実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
１，１Ｐ データ処理装置、１０ メモリ、１５ データバス、２０ 割込制御部、２５ アクセス許可判定部、２６ アドレスデコード回路、２７ カウンタアクセス要求生成部、２７Ａ 仮想アクセスマシン情報判定部、２７Ｂ アクセス判定部、２８ セレクタ、３０ カウンタ部、３５，３５Ｐ カウント条件設定部、４０ カウンタ制御部、４５ ＶＭ一致判定部、４６ 仮想マシン情報判定部、５０ 付加条件判定部、５５ カウント指示部、６０ 割込み確定部、６５ 割込み情報格納部、７０ 通知部、２００ 車両、２１０ センサ、２２０ カメラ。

Claims (13)

  1. 複数の仮想マシンをそれぞれ実行する演算部と、
    前記複数の仮想マシンのうちの少なくとも１つを指定する仮想マシン情報と共に割り込み処理の実行を前記演算部に指示する割込制御部とを備え、
    前記割込制御部は、前記仮想マシン情報に基づいて、仮想マシン毎に割り込み回数をカウントするカウンタを含み、
    前記割込制御部は、前記複数の仮想マシンを管理する仮想マシンマネージャを指定する前記仮想マシン情報とともに割り込み処理の実行を前記演算部をさらに指示し、
    前記カウンタは、前記仮想マシン情報に基づいて、前記仮想マシンおよび前記仮想マシンマネージャ毎に割り込み回数をカウントする、データ処理装置。
  2. 前記割込制御部は、前記割り込み処理の要求を受け付けるための複数の割込チャネルを有し、
    前記割込制御部は、前記複数の割込チャネルのうちの少なくとも１つを指定する割込チャネル情報を前記演算部に出力し、
    前記カウンタは、前記仮想マシン情報と前記割込チャネル情報とに基づいて、前記仮想マシン毎に割り込み回数をカウントする、請求項１に記載のデータ処理装置。
  3. 複数の仮想マシンをそれぞれ実行する演算部と、
    前記複数の仮想マシンのうちの少なくとも１つを指定する仮想マシン情報と共に割り込み処理の実行を前記演算部に指示する割込制御部とを備え、
    前記割込制御部は、前記仮想マシン情報に基づいて、仮想マシン毎に割り込み回数をカウントするカウンタを含み、
    前記割込制御部は、
    前記カウンタによるカウント条件を設定するためのカウント条件設定部と、
    前記カウント条件設定部で設定されたカウント条件に基づいて前記仮想マシン毎に割込み回数をカウントする前記カウンタを制御するカウンタ制御部とをさらに含む、データ処理装置。
  4. 前記割込制御部は、前記演算部の状態に基づいて前記カウンタ制御部に対して動作の実行を指示する割込確定部をさらに含む、請求項３記載のデータ処理装置。
  5. 前記カウンタ制御部は、
    前記割り込み処理する仮想マシンの情報を受け付けて、前記カウント条件を満たすか否かを判定する判定部と、
    前記判定部の判定結果に基づいて前記カウンタにカウント指示するカウント指示部とを有する、請求項３記載のデータ処理装置。
  6. 前記判定部は、前記カウント条件設定部で設定されたカウント対象として設定されている仮想マシンの識別情報と、受け付けた前記仮想マシンの情報に含まれる前記割り込み処理する仮想マシンの識別情報とを比較し、
    前記カウント指示部は、比較結果に基づいて前記カウンタにカウント指示する、請求項５記載のデータ処理装置。
  7. 前記判定部は、前記カウント条件設定部で設定されたカウント対象として設定されているチャネル情報と、前記受け付けた前記仮想マシンの情報に対応付けられたチャネル情報とを比較し、
    前記カウント指示部は、比較結果に基づいて前記カウンタにカウント指示する、請求項５記載のデータ処理装置。
  8. 前記判定部は、前記カウント条件設定部で設定されたカウント対象として設定されている優先度情報と、前記受け付けた前記仮想マシンの情報に対応付けられた優先度情報とを比較し、
    前記カウント指示部は、比較結果に基づいて前記カウンタにカウント指示する、請求項５記載のデータ処理装置。
  9. 前記カウント条件設定部は、前記カウント条件に関する情報にアクセス可能な条件を示すアクセス条件をさらに含み、
    前記割込制御部は、
    前記アクセス条件に基づいて前記仮想マシンの実行による前記カウント条件に関する情報のアクセスを制御するアクセス許可判定部をさらに含む、請求項３記載のデータ処理装置。
  10. 前記判定部は、前記カウント条件設定部で設定されたカウント対象として設定されているチャネル識別情報と、前記受け付けた前記仮想マシンの情報に対応付けられたチャネル識別情報とを比較し、
    前記カウント指示部は、比較結果に基づいて前記カウンタにカウント指示する、請求項５記載のデータ処理装置。
  11. 前記割込制御部は、前記カウンタのカウント値に基づいて前記演算部に通知する通知部をさらに含む、請求項１〜１０のいずれか１項に記載のデータ処理装置。
  12. 前記通知部は、前記カウンタのカウント値が所定値を示す仮想マシンを異常として前記演算部に通知する、請求項１１記載のデータ処理装置。
  13. 前記割込制御部は、前記カウンタのカウント値に基づいて前記演算部に通知する通知部をさらに含み、
    前記カウント条件設定部は、前記カウンタのカウント値に基づいて前記演算部に通知する条件を示す通知条件をさらに含み、
    前記通知部は、前記カウンタのカウント値と前記通知条件とに基づいて前記演算部に通知する、請求項３記載のデータ処理装置。
JP2018096329A 2018-05-18 2018-05-18 データ処理装置 Active JP6974254B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018096329A JP6974254B2 (ja) 2018-05-18 2018-05-18 データ処理装置
US16/404,162 US11188373B2 (en) 2018-05-18 2019-05-06 Executing interrupt processing of virtual machines using processor's arithmetic unit
EP19175063.7A EP3570174A1 (en) 2018-05-18 2019-05-17 Data processing device
CN201910414057.9A CN110502388A (zh) 2018-05-18 2019-05-17 数据处理装置
US17/509,768 US11915032B2 (en) 2018-05-18 2021-10-25 Interrupt processing using virtual machines

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018096329A JP6974254B2 (ja) 2018-05-18 2018-05-18 データ処理装置

Publications (3)

Publication Number Publication Date
JP2019200707A JP2019200707A (ja) 2019-11-21
JP2019200707A5 JP2019200707A5 (ja) 2020-10-22
JP6974254B2 true JP6974254B2 (ja) 2021-12-01

Family

ID=66589415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018096329A Active JP6974254B2 (ja) 2018-05-18 2018-05-18 データ処理装置

Country Status (4)

Country Link
US (2) US11188373B2 (ja)
EP (1) EP3570174A1 (ja)
JP (1) JP6974254B2 (ja)
CN (1) CN110502388A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11501295B2 (en) * 2019-07-24 2022-11-15 Advanced New Technologies Co., Ltd. Object distribution processing

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06187178A (ja) 1992-12-18 1994-07-08 Hitachi Ltd 仮想計算機システムの入出力割込み制御方法
JPH06250850A (ja) 1993-02-26 1994-09-09 Hitachi Ltd 入出力割込み要因の処理方法
DE10063449B4 (de) 2000-12-20 2018-07-12 Robert Bosch Gmbh Steuergerät mit einer Konsistenzüberwachung von Interrupts und ein Verfahren zur Durchführung einer Konsistenzüberwachung von Interrupts bei einem Steuergerät
US7222203B2 (en) * 2003-12-08 2007-05-22 Intel Corporation Interrupt redirection for virtual partitioning
JP4756603B2 (ja) * 2006-10-10 2011-08-24 ルネサスエレクトロニクス株式会社 データプロセッサ
JP5223596B2 (ja) * 2008-10-30 2013-06-26 富士通株式会社 仮想計算機システム及びその管理方法、管理プログラム並びに記録媒体、制御方法
JP5352848B2 (ja) * 2008-11-28 2013-11-27 株式会社日立製作所 仮想計算機の制御方法及び計算機装置
US8234432B2 (en) * 2009-01-26 2012-07-31 Advanced Micro Devices, Inc. Memory structure to store interrupt state for inactive guests
JP2010271993A (ja) 2009-05-22 2010-12-02 Renesas Electronics Corp 割込み処理装置及び方法
WO2011072423A1 (en) 2009-12-17 2011-06-23 Intel Corporation Cooperated interrupt moderation for a virtualization environment
US8819680B2 (en) * 2010-06-25 2014-08-26 Panasonic Intellectual Property Corporation Of America Computer system for controlling the execution of virtual machines
JP5970461B2 (ja) * 2011-09-07 2016-08-17 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 仮想計算機制御装置、仮想計算機制御方法、仮想計算機制御プログラム、及び集積回路
US9436626B2 (en) * 2012-08-09 2016-09-06 Freescale Semiconductor, Inc. Processor interrupt interface with interrupt partitioning and virtualization enhancements
US10331589B2 (en) * 2013-02-13 2019-06-25 Red Hat Israel, Ltd. Storing interrupt location for fast interrupt register access in hypervisors
US9329880B2 (en) * 2013-02-13 2016-05-03 Red Hat Israel, Ltd. Counter for fast interrupt register access in hypervisors
JP6191686B2 (ja) * 2013-03-21 2017-09-06 富士通株式会社 情報処理装置、資源割当方法、及びプログラム
JP6337676B2 (ja) * 2014-07-29 2018-06-06 富士通株式会社 情報処理システム及び方法

Also Published As

Publication number Publication date
EP3570174A1 (en) 2019-11-20
US11188373B2 (en) 2021-11-30
US11915032B2 (en) 2024-02-27
CN110502388A (zh) 2019-11-26
JP2019200707A (ja) 2019-11-21
US20220043666A1 (en) 2022-02-10
US20190354393A1 (en) 2019-11-21

Similar Documents

Publication Publication Date Title
US3825902A (en) Interlevel communication in multilevel priority interrupt system
US9442870B2 (en) Interrupt priority management using partition-based priority blocking processor registers
US9436626B2 (en) Processor interrupt interface with interrupt partitioning and virtualization enhancements
US7174274B2 (en) Gathering I/O measurement data during an I/O operation process
EP0382505B1 (en) Virtual computer system having improved input/output interrupt control
US20180129619A1 (en) Virtualizing interrupt prioritization and delivery
ES2768277T3 (es) Función de interrupción de seguimiento de advertencias
US4494189A (en) Method and means for switching system control of CPUs
GB2517493A (en) Handling access attributes for data accesses
US20090271597A1 (en) Branch Prediction In A Computer Processor
CN112528345A (zh) 通信方法、装置、计算机可读存储介质和芯片
JP6974254B2 (ja) データ処理装置
US10545697B1 (en) Reverse order request queueing by para-virtual device drivers
US7139857B2 (en) Method and apparatus for handling interrupts
US9977730B2 (en) System and method for optimizing system memory and input/output operations memory
US11019061B2 (en) Protecting supervisor mode information
JP7569307B2 (ja) 例外原因イベントをハンドリングするための装置及び方法
US20210103464A1 (en) Data processing device and method for processing an interrupt
US11966743B2 (en) Reverse order queue updates by virtual devices
JP2019114097A (ja) 半導体装置
JP5236278B2 (ja) 非同期制御転送
EP3584707B1 (en) Data processing apparatus and memory protection method
JPH0271328A (ja) 分岐ヒストリーテーブル制御方式
JP2012141667A (ja) 割り込み制御装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200909

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211012

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211104

R150 Certificate of patent or registration of utility model

Ref document number: 6974254

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150