JP2015026725A - Semiconductor element housing package and mounting structure body equipped with the same - Google Patents
Semiconductor element housing package and mounting structure body equipped with the same Download PDFInfo
- Publication number
- JP2015026725A JP2015026725A JP2013155628A JP2013155628A JP2015026725A JP 2015026725 A JP2015026725 A JP 2015026725A JP 2013155628 A JP2013155628 A JP 2013155628A JP 2013155628 A JP2013155628 A JP 2013155628A JP 2015026725 A JP2015026725 A JP 2015026725A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead terminal
- ceramic frame
- lid
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明は、半導体素子を収納するための半導体素子収納用パッケージおよびこれを備えた実装構造体に関する。 The present invention relates to a semiconductor element housing package for housing a semiconductor element and a mounting structure including the same.
半導体素子を収納するための半導体素子収納用パッケージは、主面に半導体素子が実装されるための素子実装領域を有する基板と、基板の主面上に配置されたセラミック枠体と、接合部材を介してセラミック枠体上に配置された板状のリード端子とを備えている(例えば、特許文献1参照)。 A package for housing a semiconductor element for housing a semiconductor element includes a substrate having an element mounting region for mounting a semiconductor element on a main surface, a ceramic frame disposed on the main surface of the substrate, and a bonding member. And a plate-like lead terminal arranged on the ceramic frame (see, for example, Patent Document 1).
例えば、半導体素子収納用パッケージに収納される半導体素子が高出力のパワー系半導体素子である場合には、リード端子に大きな電流が流れ、半導体素子に高い電圧が印加される。そのため、半導体素子から大きな熱が発生し、この熱がリード端子に伝達され、熱による温度変化によってリード端子およびセラミック枠体が熱膨張および熱収縮する可能性がある。 For example, when the semiconductor element housed in the semiconductor element housing package is a high-power power semiconductor element, a large current flows through the lead terminal, and a high voltage is applied to the semiconductor element. Therefore, a large amount of heat is generated from the semiconductor element, and this heat is transmitted to the lead terminal, and the lead terminal and the ceramic frame body may be thermally expanded and contracted due to a temperature change caused by the heat.
ここで、リード端子の熱膨張係数およびセラミック枠体の熱膨張係数が異なるため、リード端子に接合されているセラミック枠体に応力が加わる可能性がある。セラミック枠体に応力が加わることでセラミック枠体にクラックが発生し、半導体素子収納用パッケージの気密性が低下する可能性があるという問題点があった。 Here, since the thermal expansion coefficient of the lead terminal and the thermal expansion coefficient of the ceramic frame are different, stress may be applied to the ceramic frame bonded to the lead terminal. When the stress is applied to the ceramic frame, a crack is generated in the ceramic frame, and there is a problem that the airtightness of the package for housing a semiconductor element may be lowered.
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、セラミック枠体にクラックが発生することを低減し、気密性の低下を抑制できる半導体素子収納用パッケージを提供することにある。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a package for housing a semiconductor element that can reduce the occurrence of cracks in a ceramic frame and suppress a decrease in hermeticity. It is in.
本発明に係る半導体素子収納用パッケージは、主面に半導体素子が実装されるための素子実装領域を有する基板と、前記素子実装領域を取り囲むように前記基板の前記主面上に配置されたセラミック枠体と、前記セラミック枠体の外周端の外側に延在するように第1接合部材を介して前記セラミック枠体上に配置され、前記セラミック枠体の前記外周端の内側に位置する第1辺および前記第1辺に交差する第2辺を有する板状のリード端子とを備え、前記リード端子には、前記第1辺に沿って配列し、前記第2辺に沿って延在した複数の切欠き部が設けられていることを特徴とする。 A package for housing a semiconductor element according to the present invention includes a substrate having an element mounting region for mounting a semiconductor element on a main surface, and a ceramic disposed on the main surface of the substrate so as to surround the element mounting region. A first frame body and a first frame disposed on the ceramic frame body via a first bonding member so as to extend to the outside of the outer peripheral edge of the ceramic frame body, and positioned on the inner side of the outer peripheral edge of the ceramic frame body. A plate-like lead terminal having a side and a second side intersecting the first side, wherein the lead terminal is arranged along the first side and extends along the second side The notch part of this is provided, It is characterized by the above-mentioned.
本発明に係る実装構造体は、上記の半導体素子収納用パッケージと、基板の前記素子実装領域上に実装され、前記リード端子に接続された半導体素子とを備える。 A mounting structure according to the present invention includes the above-described package for housing a semiconductor element, and a semiconductor element mounted on the element mounting region of a substrate and connected to the lead terminal.
本発明に係る半導体素子収納用パッケージによれば、セラミック枠体にクラックが発生することを低減し、気密性の低下を抑制できる。 According to the package for housing a semiconductor element according to the present invention, it is possible to reduce the occurrence of cracks in the ceramic frame and to suppress a decrease in hermeticity.
本発明に係る実装構造体によれば、上記半導体素子収納用パッケージを備えていることで、高い信頼性を有している。 According to the mounting structure according to the present invention, since the semiconductor element storage package is provided, the mounting structure has high reliability.
[半導体素子収納用パッケージおよび実装構造体]
本発明の実施形態に係る半導体素子収納用パッケージおよびこれを備えた実装構造体について、図1〜図4を参照しながら説明する。 実装構造体1は、半導体素子2と、半導体素子収納用パッケージ3とを備えている。
[Semiconductor element storage package and mounting structure]
A semiconductor element housing package and a mounting structure including the same according to an embodiment of the present invention will be described with reference to FIGS. The
半導体素子2は基板31の主面31a上に配置されている。半導体素子2はセラミック枠体32の開口部内に位置しており、セラミック枠体32に取り囲まれている。すなわち、図1に示すように、半導体素子2は半導体素子収納用パッケージ3に収納されている。
The
なお、本実施形態の半導体素子2には、高出力のパワー系半導体素子が採用されている。本実施形態の半導体素子2は、電力の制御または供給などの処理を行なう機能を有する。パワー系半導体素子2は、例えば窒化ガリウム、炭化シリコンなどの半導体材料によって形成できる。
Note that a high-output power semiconductor device is adopted as the
半導体素子収納用パッケージ3は半導体素子2を保護する機能を有する。図1に示すように、半導体素子収納用パッケージ3は半導体素子2を収納している。また、図2に示しように、半導体素子収納用パッケージ3は、基板31と、セラミック枠体32と、リード端子33と、蓋体34とを備えている。なお、図2において、蓋体34は破線で示されている。
The semiconductor
基板31は半導体素子2を支持する機能を有する。基板31は主面31aを有している。また基板31の主面31aは素子実装領域31bを有している。図1に示すように、半導体素子2は基板31の主面31a上に配置されている。基板31は1枚の金属板または複数の金属板を積層させた積層体からなる。金属板の材料としては、例えば銅、鉄、タングステン、モリブデン、ニッケルまたはコバルトなどの金属、あるいはこれらの金属材料を含んだ合金が挙げられる。なお、基板31の材料に金属材料を採用すれば、基板31を介して半導体素子2から発生した熱を外部に逃がすことができるので、半導体素子収納用パッケージ3の放熱性が向上する。
The
セラミック枠体32は、基板31の主面31a上に配置されている。また、セラミック枠体32は、シリコーン樹脂またはポリイミド樹脂などの接合部材(不図示)を介して基板31の主面31aに接合されている。また、セラミック枠体32の下面に金属層を形成し、半田または銀ろうなどの接合部材を介して、セラミック枠体32の金属層および基板31の主面31aを接合させてもよい。
The
図1および図2に示すように、セラミック枠体32は、半導体素子2(素子実装領域31b)を取り囲むように配置されている。すなわち、半導体素子2(素子実装領域31b)はセラミック枠体32の内側に位置している。また、セラミック枠体32は上面32aを有している。
As shown in FIGS. 1 and 2, the
また、セラミック枠体32の上面32aの一部にはメタライズ層32bが形成されている。図3に示すように、このメタライズ層32b上に第1接合部材B1を介してリード端子33が配置されている。
A metallized
セラミック枠体32はセラミック材料で形成されている。セラミック材料としては、例えば、酸化アルミニウム、窒化アルミニウム、窒化珪素、アルミナあるいはムライト等のセラミック材料、またはガラスセラミック材料、またはこれらの材料のうちから複数の材料を混合した複合系材料などが挙げられる。
The
リード端子33は、半導体素子2および外部の回路基板(不図示)の間で電気信号を伝達する機能を有する。リード端子33は、第1接合部材B1を介してセラミック枠体32のメタライズ層32bに配置されている。第1接合部材B1としては、例えば半田または銀ろうなどのろう材が挙げられる。
The
リード端子33は、一部がセラミック枠体32の外周端から外側に延在している。また、図1、図2および図4に示すように、リード端子33は板状である。また、リード端子33は、セラミック枠体32の外周端の内側に位置する第1辺33aおよび第1辺33aに交差する第2辺33bを有している。なお、リード端子33は平面視して矩形状であるが、これには限定されない。また、本実施形態では、2つのリード端子33が配置されているが、リード端子33の数はこれに限定されない。
Part of the
リード端子33は複数の切欠き部331を有している。複数の切欠き部331は、リード端子33の第1辺33aに沿って配列している。また、複数の切欠き部331は、リード端子33の第2
辺33bに沿って延在している。また、本実施形態の切欠き部331はセラミック枠体32側に
凹む凹部であり、リード端子33を貫通していない。
The
It extends along the
また、図2および図4に示すように、切欠き部331は、蓋体34に重なる第1部位331aおよび蓋体34の外側に位置する第2部位331bを有している。すなわち、本実施形態の切欠
き部331はセラミック枠体32の外周端の内側および外側に位置している。第1部位331aは蓋体34内に位置する部位であり、第2部位331bは蓋体34の外側に延在する部位である。
As shown in FIGS. 2 and 4, the
また、リード端子33は、例えば銅、鉄、タングステン、モリブデン、ニッケルまたはコバルトなどの金属材料、あるいはこれらの金属材料を含んだ合金からなる。
The
蓋体34は、半導体素子2を保護する機能を有する。また、図3および図4に示すように、蓋体34は、半導体素子2を覆うようにセラミック枠体32の上面32aおよびメタライズ層32b、ならびにリード端子33上に配置されている。すなわち、第2接合部材B2は、蓋体34およびセラミック枠体32の上面32a、ならびに蓋体34およびリード端子33の間に配置されている。
The
本実施形態の第2接合部材B2は、メタライズ層32bを含むセラミック枠体32の上面32aの略全面に配置されている。また、図4では、第2接合部材B2の形成領域を斜線(破線)で示している。
The second joining member B2 of this embodiment is disposed on substantially the entire
また、図3および図4に示すように、第2接合部材B2は、リード端子33の切欠き部33
1内に位置している。具体的には、第2接合部材B2は切欠き部331の第1部位331a内に
位置している。また、第2接合部材B2の一部は、切欠き部331の第2部位331b内に位置していてもよい。
Further, as shown in FIGS. 3 and 4, the second joining member B <b> 2 is formed by the
Located in 1. Specifically, the second joining member B2 is located in the
第2接合部材B2によって、蓋体34およびセラミック枠体32ならびに蓋体34およびリード端子33が接合されることで、半導体素子収納用パッケージ3の気密性を向上させることができる。すなわち、第2接合部材B2は、蓋体34およびセラミック枠体32ならびに蓋体34およびリード端子33の間を封止する封止部材を兼ねている。第2接合部材B2は、例えばエポキシ樹脂またはポリアミド樹脂等の樹脂材料で形成される。
The
図1および図2に示すように、蓋体34は、平面視して矩形状であるが、これには限られない。また、蓋体34は、例えば、セラミックスまたは樹脂等の絶縁材料または銅、鉄、タングステン、モリブデン、ニッケルあるいはコバルト等の金属材料またはこれらの金属材料を含有する合金から成る。
As shown in FIGS. 1 and 2, the
半導体素子収納用パッケージ3では、板状のリード端子33には、第1辺33aに沿って配列し、第2辺33bに沿って延在した複数の切欠き部331が配置されている。例えば、半導
体素子に高い電圧が印加され、半導体素子で発生した大きな熱がリード端子に伝達し、この熱による温度変化によってリード端子およびセラミック枠体が熱膨張および熱収縮した場合でも、リード端子33に複数の切欠き部331が形成されているので、リード端子33の熱
膨張および熱収縮によってセラミック枠体32に加わる応力を低減することができる。また、複数の切欠き部331が形成されることで、リード端子33は変形しやすくなることから、
リード端子33の熱膨張および熱収縮によって生じる応力をリード端子33の変形によって緩和することができるので、リード端子33の熱膨張および熱収縮によってセラミック枠体32に加わる応力を低減できる。したがって、セラミック枠体32にクラックが発生することを低減し、半導体素子収納用パッケージ3の気密性が低下することを抑制できる。
In the semiconductor
Since the stress caused by the thermal expansion and contraction of the
また、半導体素子収納用パッケージ3では、切欠き部331が蓋体34に重なる第1部位331aを有しており、第2接合部材B2が第1部位331a内に配置されている。これによって
、第2接合部材B2によるリード端子33および蓋体34の接合面積を増加させることができるので、リード端子33および蓋体34をより強固に接合させることができる。加えて、第2接合部材B2が切欠き部331における蓋体34に重なる第1部位331aに配置されていることで、蓋体34を切欠き部331に重ねることによる半導体素子収納用パッケージ3の気密性の
低下を抑制できる。
Further, in the semiconductor
また、半導体素子収納用パッケージ3では、切欠き部331は第1部位331aから蓋体34の外側に延在している第2部位331bを有している。これによって、リード端子33が熱膨張
および熱収縮しても、第2部位331bを形成することでリード端子33は変形しやすくなる
ので、リード端子33の熱膨張および熱収縮によって生じる応力をリード端子33の変形によって緩和させることができる。リード端子33の熱膨張および熱収縮を切欠き部331の第2
部位331bの変形によって緩和することで、リード端子33の熱膨張および熱収縮によって
セラミック枠体32に加わる応力を低減できる。したがって、セラミック枠体32にクラックが発生することを低減し、半導体素子収納用パッケージ3の気密性が低下を抑制できる。
In the semiconductor
By relieving the deformation of the
また、切欠き部331に蓋体32の外側に位置する第2部位331bを形成しても、蓋体32に重なる第1部位331aには封止部材としての第2接合部材B2が配置されているので、第2
部位331bを形成することによる半導体素子収納用パッケージ3の気密性の低下を抑制す
ることができる。
Even if the
It is possible to suppress a decrease in hermeticity of the semiconductor
また、第2接合部材B2は、切欠き部331の第2部位331bに配置されていてもよい。こ
れによって、第2接合部材B2による蓋体32およびリード端子33の接合面積が増加するので、リード端子33および蓋体34をより強固に接合させることができる。加えて、第2接合部材B2が切欠き部331の第2部位331bに配置されていることで、切欠き部331に第2部
位331bを形成することによる半導体素子収納用パッケージ3の気密性の低下を抑制でき
る。
Further, the second joining member B2 may be disposed in the
さらに、第2接合部材B2を切欠き部331の第2部位331bに配置することで、切欠き部331に配置される第2接合部材B2の強度が向上し、リード端子33の熱膨張および熱収縮
による応力によって第2接合部材B2にクラックもしくは割れなどが発生することが抑制でき、半導体素子収納用パッケージ3の気密性の低下を抑制できる。
Furthermore, by arranging the second bonding member B2 in the
また、半導体素子収納用パッケージ3では、半導体素子2およびリード端子33を接続するボンディングワイヤが、リード端子33の切欠き部331が形成されていない部位に接続さ
れている。リード端子33の切欠き部331は抵抗が大きくなりやすい部位であるため、ボン
ディングワイヤを抵抗が小さい切欠き部331が形成されていない部位に接続することで、
半導体素子収納用パッケージ3の電気的特性が向上する。
Further, in the semiconductor
The electrical characteristics of the semiconductor
また、実装構造体1は、素子収納用パッケージ3の基板31の素子実装領域31bに半導体素子2を実装している。すなわち、素子収納用パッケージ3の内部に半導体素子2を収納している。実装構造体1は、半導体素子収納用パッケージ3は気密性の低下を抑制できるので、上記半導体素子収納用パッケージを備えていることで、高い信頼性を有している。
In the mounting
本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良などが可能である。 The present invention is not limited to the above-described embodiment, and various changes and improvements can be made without departing from the scope of the present invention.
また、上記実施形態の切欠き部331はリード端子33を貫通していない凹部であるが、こ
れに限定されない。図5〜図7に示すように、切欠き部331は貫通されていてもよい。す
なわち、切欠き部331の第1部位331aおよび第2部位331bがリード端子33を貫通してい
る。
Further, the
これによって、リード端子33が熱膨張および熱収縮しても、切欠き部331はリード端子33を貫通しているので、リード端子33の熱膨張および熱収縮によってセラミック枠体32に
加わる応力を低減することができる。また、リード端子33は変形しやすくなることから、リード端子33の熱膨張および熱収縮によって生じる応力をリード端子33の変形によって緩和することができるので、リード端子33の熱膨張および熱収縮によってセラミック枠体32に加わる応力を低減できる。したがって、セラミック枠体32にクラックが発生することを低減し、半導体素子収納用パッケージ3の気密性が低下することを抑制できる。
Thereby, even if the
また、図6および図7に示すように、切欠き部331の貫通している第1部位331a内に第2接合部材B2が配置されている。これによって、第2接合部材B2は、第1接合部材B1、リード端子33および蓋体34に接触するので、第2接合部材B2によるリード端子33および蓋体34の接合面積を増加させることができ、リード端子33および蓋体34をより強固に接合させることができる。加えて、第2接合部材B2が切欠き部331における蓋体34に重
なる第1部位331aに配置されているので、蓋体34を切欠き部331に重ねることによる半導体素子収納用パッケージ3の気密性の低下を抑制できる。
As shown in FIGS. 6 and 7, the second joining member B <b> 2 is disposed in the
また、切欠き部331は、貫通している第2部位331bを有しているので、リード端子33が熱膨張および熱収縮しても、膨張および熱収縮によって生じる応力をリード端子33の変形によって緩和させることができる。リード端子33の熱膨張および熱収縮を切欠き部331の
第2部位331bの変形によって緩和することで、リード端子33の熱膨張および熱収縮によ
ってセラミック枠体32に加わる応力を低減できる。したがって、セラミック枠体32にクラックが発生することを低減し、半導体素子収納用パッケージ3の気密性が低下を抑制できる。
In addition, since the
また、切欠き部331に蓋体32の外側に位置する第2部位331bを形成しても、蓋体32に重なる第1部位331aには封止部材としての第2接合部材B2が配置されているので、第2
部位331bを形成することによる半導体素子収納用パッケージ3の気密性の低下を抑制す
ることができる。
Even if the
It is possible to suppress a decrease in hermeticity of the semiconductor
また、第2接合部材B2は、切欠き部331の第2部位331b内に配置されていてもよい。これによって、第2接合部材B2による蓋体32およびリード端子33の接合面積が増加するので、リード端子33および蓋体34をより強固に接合させることができる。加えて、第2接合部材B2が切欠き部331の第2部位331bに配置されていることで、切欠き部331に第2
部位331bを形成することによる半導体素子収納用パッケージ3の気密性の低下を抑制で
きる。さらに、切欠き部331に配置される第2接合部材B2の強度が向上し、リード端子33の熱膨張および熱収縮に起因して生じる応力によって第2接合部材B2に生じるクラッ
クや割れが抑制されることから、半導体素子収納用パッケージ3の気密性の低下を抑制できる。
Further, the second joining member B2 may be disposed in the
It is possible to suppress a decrease in the airtightness of the semiconductor
また、第1接合部材B1は、切欠き部331の第1部位331aまたは第2部位331b内に配
置されていてもよい。これによって、第1接合部材B1によるメタライズ層32bおよびリ
ード端子33の接合面積が増加するので、リード端子33および枠体32をより強固に接合させることができる。
Further, the first joining member B1 may be disposed in the
[半導体素子収納用パッケージおよび実装構造体の製造方法]
以下、図1に示す半導体素子収納用パッケージ3および実装構造体1の製造方法を説明する。なお、本発明は以下の実施形態に限定されるものではない。
[Method for Manufacturing Package for Semiconductor Element Storage and Mounting Structure]
Hereinafter, a method for manufacturing the semiconductor
まず、基板31、リード端子33および蓋体34を準備する。基板31、リード端子33および蓋体34は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、金属加工法を用いることで、所定形状に製作される。そして、型枠から取り出すことで、基板31、リード端子33および蓋体34を作製することができる。これによって、リード端子33には所定の形状および大きさの切欠き部331が形成されている。
First, the
次に、セラミック枠体32を準備する。まず、例えば、酸化アルミニウム、窒化ホウ素、窒化アルミニウム、窒化ケイ素、炭化ケイ素または酸化ベリリウムなどのセラミック粉末に、有機バインダー、可塑剤または溶剤等を添加混合した混合物を所定形状に加工する。次いで、タングステンまたはモリブデンなどの高融点金属粉末を準備し、この粉末に有機バインダー、可塑剤または溶剤等を添加混合して金属ペーストを準備する。そして、所定形状に加工した混合物の表面に金属ペーストを所定のパターンに印刷する。そして、これを焼成することによって、金属ペーストをメタライズ層32bとするセラミック枠体32を作製できる。
Next, the
次に、セラミック枠体32を接合部材を介して基板31の主面に接合させる。そして、セラミック枠体32のメタライズ層32b上に、リード端子33を例えば銀ろうからなる第1接合部材B1を介して接合する。
Next, the
次に、半導体素子2を基板31の素子実装領域31bに配置する。そして、半導体素子2およびリード端子33をボンディングワイヤを介して電気的に接続する。
Next, the
次に、セラミック枠体32およびリード端子33上に、例えばエポキシ樹脂からなる第2接合部材B2を塗布して、半導体素子2を覆うように、蓋体34をセラミック枠体32上およびリード端子33上に配置することで、実装構造体1を作製することができる。
Next, the
1 実装構造体
2 半導体素子
3 半導体素子収納用パッケージ
31 基板
31a 主面
31b 素子実装領域
32 セラミック枠体
32a 上面
32b メタライズ層
33 リード端子
33a 第1辺
33b 第2辺
331 切欠き部
331a 第1部位
331b 第2部位
34 蓋体
B1 第1接合部材
B2 第2接合部材
DESCRIPTION OF
31 Board
31a Main surface
31b Device mounting area
32 Ceramic frame
32a top view
32b Metallized layer
33 Lead terminal
33a 1st side
33b 2nd side
331 Notch
331a First part
331b Second part
34 Lid B1 1st joining member B2 2nd joining member
Claims (5)
前記リード端子には、前記第1辺に沿って配列し、前記第2辺に沿って延在した複数の切欠き部が設けられていることを特徴とする半導体素子収納用パッケージ。 A substrate having an element mounting area for mounting a semiconductor element on the main surface, a ceramic frame disposed on the main surface of the substrate so as to surround the element mounting area, and an outer peripheral edge of the ceramic frame A first side located on the inside of the outer peripheral end of the ceramic frame and a second crossing the first side, the first side being disposed on the ceramic frame via a first joining member so as to extend to the outside of the ceramic frame. A plate-like lead terminal having a side,
A package for housing a semiconductor element, wherein the lead terminal is provided with a plurality of notches arranged along the first side and extending along the second side.
前記切欠き部は前記蓋体に重なる第1部位を有し、
前記第2接合部材は、前記切欠き部の前記第1部位内に位置している請求項1に記載の半導体素子収納用パッケージ。 A lid disposed on the ceramic frame and the lead terminal so as to cover the element mounting region, and a second joint disposed between the frame and the lid, and the lead terminal and the lid. And further comprising a member,
The notch has a first portion overlapping the lid,
2. The package for housing a semiconductor element according to claim 1, wherein the second bonding member is located in the first portion of the notch.
前記基板の前記素子実装領域上に実装され、前記リード端子に接続された半導体素子とを備える実装構造体。 A package for housing a semiconductor element according to any one of claims 1 to 4,
A mounting structure comprising: a semiconductor element mounted on the element mounting region of the substrate and connected to the lead terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013155628A JP6162520B2 (en) | 2013-07-26 | 2013-07-26 | Package for housing semiconductor element and mounting structure including the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013155628A JP6162520B2 (en) | 2013-07-26 | 2013-07-26 | Package for housing semiconductor element and mounting structure including the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015026725A true JP2015026725A (en) | 2015-02-05 |
JP6162520B2 JP6162520B2 (en) | 2017-07-12 |
Family
ID=52491153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013155628A Active JP6162520B2 (en) | 2013-07-26 | 2013-07-26 | Package for housing semiconductor element and mounting structure including the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6162520B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019169712A (en) * | 2017-08-02 | 2019-10-03 | 住友電工デバイス・イノベーション株式会社 | Semiconductor device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03273671A (en) * | 1990-03-22 | 1991-12-04 | Nec Corp | Semiconductor vessel |
JPH0661410A (en) * | 1993-01-25 | 1994-03-04 | Mitsubishi Electric Corp | Semiconductor device |
JP2000223635A (en) * | 1998-12-15 | 2000-08-11 | Internatl Rectifier Corp | Semiconductor element package |
JP2003115565A (en) * | 2001-10-05 | 2003-04-18 | Nec Yamagata Ltd | Semiconductor package manufacturing method thereof |
JP2004200264A (en) * | 2002-12-17 | 2004-07-15 | Renesas Technology Corp | Semiconductor device and manufacturing method therefor |
JP2008270844A (en) * | 2008-08-11 | 2008-11-06 | Renesas Technology Corp | Semiconductor device |
JP2012049224A (en) * | 2010-08-25 | 2012-03-08 | Kyocera Corp | Packaging structure and method of manufacturing the same |
-
2013
- 2013-07-26 JP JP2013155628A patent/JP6162520B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03273671A (en) * | 1990-03-22 | 1991-12-04 | Nec Corp | Semiconductor vessel |
JPH0661410A (en) * | 1993-01-25 | 1994-03-04 | Mitsubishi Electric Corp | Semiconductor device |
JP2000223635A (en) * | 1998-12-15 | 2000-08-11 | Internatl Rectifier Corp | Semiconductor element package |
JP2003115565A (en) * | 2001-10-05 | 2003-04-18 | Nec Yamagata Ltd | Semiconductor package manufacturing method thereof |
JP2004200264A (en) * | 2002-12-17 | 2004-07-15 | Renesas Technology Corp | Semiconductor device and manufacturing method therefor |
JP2008270844A (en) * | 2008-08-11 | 2008-11-06 | Renesas Technology Corp | Semiconductor device |
JP2012049224A (en) * | 2010-08-25 | 2012-03-08 | Kyocera Corp | Packaging structure and method of manufacturing the same |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019169712A (en) * | 2017-08-02 | 2019-10-03 | 住友電工デバイス・イノベーション株式会社 | Semiconductor device |
JP7081880B2 (en) | 2017-08-02 | 2022-06-07 | 住友電工デバイス・イノベーション株式会社 | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP6162520B2 (en) | 2017-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6477975B2 (en) | Semiconductor device, manufacturing method thereof, and semiconductor module | |
JP5873174B2 (en) | Semiconductor element storage package and semiconductor device | |
JP5837187B2 (en) | Semiconductor element storage package, semiconductor device, and mounting structure | |
JP6162520B2 (en) | Package for housing semiconductor element and mounting structure including the same | |
JP2012156428A (en) | Package for housing electronic component, and electronic device having the same | |
JP6034236B2 (en) | Optical semiconductor element storage package and mounting structure including the same | |
JP6367701B2 (en) | Circuit board and manufacturing method thereof | |
JP5873167B2 (en) | Semiconductor element storage package and semiconductor device | |
JP6030371B2 (en) | Device storage package and mounting structure | |
JP6046822B2 (en) | Device storage package and mounting structure including the same | |
JP6166101B2 (en) | Optical semiconductor element storage package and mounting structure including the same | |
JP5905728B2 (en) | Device storage package and mounting structure | |
JP6075597B2 (en) | Device storage package and mounting structure | |
JP6760788B2 (en) | Semiconductor packages and semiconductor devices | |
JP5992785B2 (en) | Semiconductor element storage package and semiconductor device | |
JP2014049563A (en) | Package for housing electronic component and mounting structure | |
JP6006013B2 (en) | Device storage package and mounting structure | |
JP2014216443A (en) | Heat radiation substrate, package for storing electronic component, and electronic device | |
JP2015164167A (en) | Circuit board, manufacturing method of the same and electronic device | |
JP6051095B2 (en) | Optical semiconductor element storage package and mounting structure including the same | |
JP6219693B2 (en) | Device storage package and mounting structure including the same | |
JP2017174872A (en) | Package for housing semiconductor element, and semiconductor device | |
JP6608728B2 (en) | Circuit board and electronic device | |
JP2011151338A (en) | Circuit board, and electronic device using the same | |
JP2017069245A (en) | Semiconductor element housing package and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170615 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6162520 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |