JP6006013B2 - Device storage package and mounting structure - Google Patents

Device storage package and mounting structure Download PDF

Info

Publication number
JP6006013B2
JP6006013B2 JP2012138686A JP2012138686A JP6006013B2 JP 6006013 B2 JP6006013 B2 JP 6006013B2 JP 2012138686 A JP2012138686 A JP 2012138686A JP 2012138686 A JP2012138686 A JP 2012138686A JP 6006013 B2 JP6006013 B2 JP 6006013B2
Authority
JP
Japan
Prior art keywords
substrate
mounting
package
power mosfet
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012138686A
Other languages
Japanese (ja)
Other versions
JP2014003213A (en
Inventor
真二 中本
真二 中本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012138686A priority Critical patent/JP6006013B2/en
Publication of JP2014003213A publication Critical patent/JP2014003213A/en
Application granted granted Critical
Publication of JP6006013B2 publication Critical patent/JP6006013B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、パワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を実装することが可能な素子収納用パッケージ、およびパワーＭＯＳＦＥＴを実装し
た実装構造体に関する。 The present invention relates to an element storage package capable of mounting a power MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) and a mounting structure mounted with the power MOSFET.

大電力を取り扱うように設計されたＭＯＳＦＥＴとして、パワーＭＯＳＦＥＴを実装することが可能なパッケージが提案されている（例えば、下記特許文献１参照）。なお、特許文献１に開示されているパッケージは、２つのパワーＭＯＳＦＥＴを積層し、それを樹脂でモールドしたものである。   As a MOSFET designed to handle high power, a package capable of mounting a power MOSFET has been proposed (see, for example, Patent Document 1 below). The package disclosed in Patent Document 1 is obtained by stacking two power MOSFETs and molding them with resin.

特開２００５−３０２９５１号公報JP 2005-30951 A

特許文献１で開示されているパッケージは、２つのパワーＭＯＳＦＥＴが積層されて樹脂でモールドされているため、パワーＭＯＳＦＥＴで発生する熱がパッケージ内にこもり易く、樹脂が熱によって破壊される虞がある。   In the package disclosed in Patent Document 1, since two power MOSFETs are laminated and molded with a resin, the heat generated in the power MOSFET tends to be trapped in the package, and the resin may be destroyed by the heat. .

本発明は、パッケージ内に局所的に熱が集中するのを抑制し、破壊される虞を低減することが可能な素子収納用パッケージおよび実装構造体を提供することを目的とする。   It is an object of the present invention to provide an element housing package and a mounting structure that can suppress the local concentration of heat in the package and reduce the possibility of destruction.

本発明の一実施形態に係る素子収納用パッケージは、放熱基板と、前記放熱基板上に設けられたセラミックパッケージと、前記セラミックパッケージ内に設けられ、第１パワーＭＯＳＦＥＴが実装される第１実装基板と、前記セラミックパッケージ内であって、上面視において前記セラミックパッケージで囲まれる領域の中心と重なるように設けられ、第２パワーＭＯＳＦＥＴが実装され、且つ前記第１パワーＭＯＳＦＥＴのソース電極が電気的に接続される第２実装基板と、前記セラミックパッケージ内に設けられ、前記第１パワーＭＯＳＦＥＴのゲート電極が電気的に接続される第１基板と、前記セラミックパッケージ内に設けられ、前記第２パワーＭＯＳＦＥＴのゲート電極が電気的に接続される第２基板と、前記セラミックパッケージ内に設けられ、前記第２パワーＭＯＳＦＥＴのソース電極が電気的に接続される第３基板と、前記セラミックパッケージを貫通するように配置され、前記第１実装基板、前記第２実装基板、前記第１基板、前記第２基板および前記第３基板上から前記セラミックパッケージ外にまでそれぞれ延出された複数のリード端子と、を備えたことを特徴とする。 An element storage package according to an embodiment of the present invention includes a heat dissipation substrate, a ceramic package provided on the heat dissipation substrate, and a first mounting substrate provided in the ceramic package and mounted with a first power MOSFET. And the second power MOSFET is mounted in the ceramic package so as to overlap with the center of the region surrounded by the ceramic package in a top view , and the source electrode of the first power MOSFET is electrically A second mounting substrate to be connected, a first substrate provided in the ceramic package and electrically connected to a gate electrode of the first power MOSFET, and provided in the ceramic package, the second power MOSFET A second substrate to which the gate electrode is electrically connected, and the ceramic package A third substrate, which is provided in the substrate and electrically connected to a source electrode of the second power MOSFET, and is disposed so as to penetrate the ceramic package. The first mounting substrate, the second mounting substrate, the first And a plurality of lead terminals each extending from the top of the substrate, the second substrate, and the third substrate to the outside of the ceramic package.

また、本発明の一実施形態に係る実装構造体は、前記素子収納用パッケージと、前記素子収納用パッケージ内の前記第１実装基板に実装された第１パワーＭＯＳＦＥＴおよび前記第２実装基板に実装された第２パワーＭＯＳＦＥＴと、を備えている。   A mounting structure according to an embodiment of the present invention is mounted on the element storage package, the first power MOSFET mounted on the first mounting substrate in the element storage package, and the second mounting substrate. Second power MOSFET.

本発明は、パッケージ内に局所的に熱が集中するのを抑制し、破壊される虞を低減することが可能な素子収納用パッケージおよび実装構造体を提供することができる。   The present invention can provide an element storage package and a mounting structure that can suppress the local concentration of heat in the package and reduce the possibility of destruction.

本発明の一実施形態に係る実装構造体であって、斜め前方からセラミックパッケージ内を示した概観斜視図である。1 is a perspective view of a mounting structure according to an embodiment of the present invention, showing an inside of a ceramic package from diagonally forward. 本発明の一実施形態に係る実装構造体であって、斜め公報からセラミックパッケージ内を示した概観斜視図である。1 is a perspective view of a mounting structure according to an embodiment of the present invention, showing an inside of a ceramic package from an oblique publication. 本発明の一実施形態に係る実装構造体であって、セラミックパッケージ内を示した平面図である。1 is a plan view showing the inside of a ceramic package, which is a mounting structure according to an embodiment of the present invention. 本発明の一実施形態に係る実装構造体であって、下方から放熱基板を示した底面図である。It is the mounting structure which concerns on one Embodiment of this invention, Comprising: It is the bottom view which showed the heat sink from the downward direction. 本発明の一実施形態に係る実装構造体であって、図３のＡ−Ａ線に沿った断面図である。FIG. 4 is a cross-sectional view taken along line AA in FIG. 3, which is a mounting structure according to an embodiment of the present invention.

以下、本発明の一実施形態に係る素子収納用パッケージおよび実装構造体について、図面を参照しながら説明する。   Hereinafter, an element storage package and a mounting structure according to an embodiment of the present invention will be described with reference to the drawings.

＜実装構造体の構成＞
実装構造体１は、複数のパワーＭＯＳＦＥＴを実装した構造体である。パワーＭＯＳＦＥＴは、大電力を取り扱うように設計されたＭＯＳＦＥＴのことであって、例えば、スイッチング電源や、DC-DCコンバータ等に用いられる。パワーＭＯＳＦＥＴは、下面にドレ
イン電極を有し、上面にゲート電極、ソース電極を有している。ドレイン電極は、実装基板上に実装されて電気的に接続される。ソース電極およびゲート電極は、それぞれワイヤを介して隣接する基板と電気的に接続される。実装構造体１は、素子収納用パッケージ２と、素子収納用パッケージ２内に実装した第１パワーＭＯＳＦＥＴ３および第２パワーＭＯＳＦＥＴ４と、を備えている。 <Configuration of mounting structure>
The mounting structure 1 is a structure in which a plurality of power MOSFETs are mounted. The power MOSFET is a MOSFET designed to handle a large amount of power, and is used for, for example, a switching power supply, a DC-DC converter, and the like. The power MOSFET has a drain electrode on the lower surface and a gate electrode and a source electrode on the upper surface. The drain electrode is mounted on the mounting substrate and electrically connected. The source electrode and the gate electrode are each electrically connected to an adjacent substrate through a wire. The mounting structure 1 includes an element storage package 2, and a first power MOSFET 3 and a second power MOSFET 4 mounted in the element storage package 2.

素子収納用パッケージ２は、放熱基板５と、放熱基板上に設けられたセラミックパッケージ６と、第１パワーＭＯＳＦＥＴが実装される第１実装基板７と、第２パワーＭＯＳＦＥＴが実装される第２実装基板８を備えている。さらに、セラミックパッケージ６内には、第１パワーＭＯＳＦＥＴのゲート電極が電気的に接続される第１基板９と、第２パワーＭＯＳＦＥＴ４のゲート電極が電気的に接続される第２基板１０と、第２パワーＭＯＳＦＥＴ４のソース電極が電気的に接続される第３基板１１が設けられている。そして、素子収納用パッケージ２は、セラミックパッケージを貫通するように配置され、第１実装基板７、第２実装基板８、第１基板９、第２基板１０および第３基板１１上からセラミックパッケージ６外にまでそれぞれ延出された複数のリード端子１２と、を備えている。また、第１パワーＭＯＳＦＥＴ３のソース電極は、第２実装基板８にワイヤを介して電気的に接続される。   The element storage package 2 includes a heat dissipation substrate 5, a ceramic package 6 provided on the heat dissipation substrate, a first mounting substrate 7 on which the first power MOSFET is mounted, and a second mounting on which the second power MOSFET is mounted. A substrate 8 is provided. Further, in the ceramic package 6, a first substrate 9 to which the gate electrode of the first power MOSFET is electrically connected, a second substrate 10 to which the gate electrode of the second power MOSFET 4 is electrically connected, and a first substrate A third substrate 11 to which the source electrode of the 2-power MOSFET 4 is electrically connected is provided. The element storage package 2 is disposed so as to penetrate the ceramic package, and the ceramic package 6 is disposed on the first mounting substrate 7, the second mounting substrate 8, the first substrate 9, the second substrate 10, and the third substrate 11. And a plurality of lead terminals 12 each extending to the outside. The source electrode of the first power MOSFET 3 is electrically connected to the second mounting substrate 8 through a wire.

放熱基板５は、長方形状の金属板であって、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。なお、放熱基板５の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。放熱基板５の熱膨張係数は、例えば３×１０−６／Ｋ以上２８×１０−６／Ｋ以下に設定されている。 The heat dissipation substrate 5 is a rectangular metal plate, and is made of, for example, a metal material such as copper, iron, tungsten, molybdenum, nickel, or cobalt, or an alloy containing these metal materials. The heat conductivity of the heat dissipation substrate 5 is set to, for example, 15 W / (m · K) or more and 450 W / (m · K) or less. The thermal expansion coefficient of the heat dissipation board 5 is set to, for example, 3 × 10 −6 / K or more and 28 × 10 −6 / K or less.

また、放熱基板５は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打ち抜き加工等の金属加工法を用いることで、所定形状に製作される。なお、放熱基板５は、平面視したときの一辺の長さは、例えば２５ｍｍ以上１００ｍｍ以下に設定されている。また、放熱基板５の上下方向の厚みは、例えば０．５ｍｍ以上５ｍｍ以下に設定されている。なお、放熱基板５は、放熱基板５の長手方向に位置する両端に上下方向に貫通する貫通孔５ａが設けられている。貫通孔５ａは、螺子やボルトを用いて、外部の基板に固定するのに用いる。   Further, the heat radiating substrate 5 is manufactured in a predetermined shape by using a conventionally known metal working method such as rolling or punching for an ingot obtained by casting a molten metal material into a mold and solidifying it. . Note that the length of one side of the heat dissipation substrate 5 when viewed in plan is set to, for example, 25 mm or more and 100 mm or less. Moreover, the thickness of the up-down direction of the thermal radiation board | substrate 5 is set to 0.5 mm or more and 5 mm or less, for example. Note that the heat dissipation substrate 5 is provided with through holes 5 a penetrating in the vertical direction at both ends located in the longitudinal direction of the heat dissipation substrate 5. The through hole 5a is used for fixing to an external substrate using screws or bolts.

また、放熱基板５の表面は、酸化腐食を防止するために、電気めっき法または無電解めっき法を用いて、ニッケルまたは金等の金属層が形成されている。なお、金属層の厚みは、例えば０．１μｍ以上１０μｍ以下に設定されている。   The surface of the heat dissipation substrate 5 is formed with a metal layer such as nickel or gold by using an electroplating method or an electroless plating method in order to prevent oxidative corrosion. The thickness of the metal layer is set to, for example, 0.1 μm or more and 10 μm or less.

セラミックパッケージ６は、セラミック基板６ａと、セラミック基板６ａ上に設けられたセラミック枠体６ｂとから構成されている。セラミック基板６ａは、下面に設けられた金属層とろう材等を介して放熱基板５上に設けられる。セラミック基板６ａは、放熱基板５の一対の貫通孔５ａと重ならず、放熱基板５の短手方向に位置する両辺をまたぐように設けられる。セラミック基板６ａは、絶縁性の基板であって、例えば、アルミナまたはムライト等のセラミック材料、或いはガラスセラミック材料等から成る。または、これらの材料のうち複数の材料を混合した複合系材料から成る。また、セラミック基板６ａは、セラミック基板６ａの熱膨張を調整することが可能な金属酸化物微粒子を分散させた高分子樹脂を用いることができる。なお、セラミック基板６ａは、平面視したときの一辺の長さは、例えば２０ｍｍ以上８０ｍｍ以下に設定されている。また、セラミック基板６ａの上下方向の厚みは、例えば０．３ｍｍ以上３ｍｍ以下に設定されている。   The ceramic package 6 includes a ceramic substrate 6a and a ceramic frame 6b provided on the ceramic substrate 6a. The ceramic substrate 6a is provided on the heat dissipation substrate 5 via a metal layer and a brazing material provided on the lower surface. The ceramic substrate 6 a is provided so as not to overlap the pair of through holes 5 a of the heat dissipation substrate 5 and to straddle both sides located in the short direction of the heat dissipation substrate 5. The ceramic substrate 6a is an insulating substrate and is made of, for example, a ceramic material such as alumina or mullite, or a glass ceramic material. Or it consists of a composite material which mixed several materials among these materials. The ceramic substrate 6a can be made of a polymer resin in which metal oxide fine particles capable of adjusting the thermal expansion of the ceramic substrate 6a are dispersed. In addition, the length of one side of the ceramic substrate 6a when viewed in plan is set to, for example, 20 mm or more and 80 mm or less. Moreover, the thickness of the up-down direction of the ceramic substrate 6a is set to 0.3 mm or more and 3 mm or less, for example.

セラミック枠体６ｂは、セラミック基板６ａ上にセラミック基板６ａの外周に沿って積層され、第１パワーＭＯＳＦＥＴ３、第２パワーＭＯＳＦＥＴ４を外部から保護するための部材である。セラミック枠体６ｂは、平面視したときに四角形状に形成された枠状体であって、四つの側面から構成されている。また、セラミック枠体６ｂは、側面の一つに、複数の貫通孔が設けられるとともに、外周面の貫通孔の周囲に金属層（ハッチング部）が設けられている。この貫通孔には、リード端子１２が設けられる。なお、リード端子１２は、ろう材を介してセラミック枠体６ｂの側面の貫通孔の周囲に設けられた金属層（ハッチング部）にろう付けされる。   The ceramic frame 6b is a member that is laminated on the ceramic substrate 6a along the outer periphery of the ceramic substrate 6a, and protects the first power MOSFET 3 and the second power MOSFET 4 from the outside. The ceramic frame body 6b is a frame-shaped body formed in a quadrangular shape when viewed in plan, and is composed of four side surfaces. The ceramic frame 6b has a plurality of through holes on one side surface and a metal layer (hatched portion) around the through holes on the outer peripheral surface. Lead terminals 12 are provided in the through holes. The lead terminal 12 is brazed to a metal layer (hatched portion) provided around the through hole on the side surface of the ceramic frame 6b via a brazing material.

セラミック枠体６ｂは、絶縁性の材料からなり、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック等のセラミックス、或いは、これらの材料のうち複数の材料を混合した複合系材料から成る。なお、セラミック枠体６ｂの熱膨張率は、例えば４×１０−６／℃以上１０×１０−６／℃以下に設定されている。 The ceramic frame 6b is made of an insulating material, for example, an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, an aluminum nitride sintered body, a silicon nitride sintered body, or glass. It consists of ceramics, such as ceramics, or a composite material obtained by mixing a plurality of these materials. The thermal expansion coefficient of the ceramic frame 6b is set to, for example, 4 × 10 −6 / ° C. or more and 10 × 10 −6 / ° C. or less.

また、セラミック枠体６ｂは、平面視したときにセラミック基板６ａに対応する大きさであって、一辺の長さが、例えば２０ｍｍ以上８０ｍｍ以下に設定されている。また、セラミック枠体６ｂの上下方向の厚みは、例えば２．５ｍｍ以上１０ｍｍ以下に設定されている。また、セラミック枠体６ｂを平面視したときの枠の厚みは、例えば１ｍｍ以上４ｍｍ以下に設定されている。   The ceramic frame 6b has a size corresponding to the ceramic substrate 6a when seen in a plan view, and the length of one side is set to, for example, 20 mm or more and 80 mm or less. Moreover, the thickness of the up-down direction of the ceramic frame 6b is set to 2.5 mm or more and 10 mm or less, for example. The thickness of the frame when the ceramic frame 6b is viewed in plan is set to, for example, 1 mm or more and 4 mm or less.

また、セラミック枠体６ｂ上には、セラミック枠体６ｂの上面に沿ってシールリングが設けられてもよい。シールリングは、セラミック枠体６ｂ内を覆うように蓋体１３を設けるときに、シーム溶接等によって蓋体１３と接続するものである。なお、シールリングは、蓋体１３とのシーム溶接性に優れた、例えば銅、タングステン、鉄、ニッケルまたはコバルト等の金属、あるいはこれらの金属を複数種含む合金からなる。また、セラミック枠体６ｂの内側には、第１パワーＭＯＳＦＥＴ３、第２パワーＭＯＳＦＥＴ４を外部から保護するために耐熱性樹脂が充填されるとともに硬化されてもよい。耐熱性樹脂としては、エポキシ樹脂やシリコーン樹脂が用いられる。   A seal ring may be provided on the ceramic frame 6b along the upper surface of the ceramic frame 6b. The seal ring is connected to the lid body 13 by seam welding or the like when the lid body 13 is provided so as to cover the inside of the ceramic frame body 6b. The seal ring is made of a metal such as copper, tungsten, iron, nickel, or cobalt having excellent seam weldability with the lid 13 or an alloy containing a plurality of these metals. Moreover, in order to protect the 1st power MOSFET 3 and the 2nd power MOSFET 4 from the outside, the inside of the ceramic frame 6b may be filled and cured. As the heat resistant resin, an epoxy resin or a silicone resin is used.

セラミック枠体６ｂは、一つの側面に設けられた複数の貫通孔は、リード端子１２を通すことができる大きさに設定されている。リード端子１２のそれぞれは、独立して、第１実装基板７、第２実装基板８、第１基板９、第２基板１０および第３基板１１の上面にろ
う材を介して接続される。 In the ceramic frame 6b, a plurality of through holes provided on one side surface are set to a size that allows the lead terminals 12 to pass therethrough. Each of the lead terminals 12 is independently connected to the upper surfaces of the first mounting substrate 7, the second mounting substrate 8, the first substrate 9, the second substrate 10, and the third substrate 11 via a brazing material.

ここで、複数のリード端子１２について、第１実装基板７と接続される端子をリード端子１２ａとし、第２実装基板８と接続される端子をリード端子１２ｂとし、第１基板と接続される端子をリード端子１２ｃとし、第２基板と接続される端子をリード端子１２ｄとし、第３基板と接続される端子をリード端子１２ｅとする。各リード端子１２は、間を空けてそれぞれが電気的に絶縁されている。各リード端子１２は、外部の電子機器と電気的に接続される。   Here, of the plurality of lead terminals 12, a terminal connected to the first mounting board 7 is a lead terminal 12a, a terminal connected to the second mounting board 8 is a lead terminal 12b, and a terminal connected to the first board. Is a lead terminal 12c, a terminal connected to the second substrate is a lead terminal 12d, and a terminal connected to the third substrate is a lead terminal 12e. Each lead terminal 12 is electrically insulated with a gap therebetween. Each lead terminal 12 is electrically connected to an external electronic device.

第１実装基板７は、セラミック基板６ａ上であってセラミック枠体６ｂで囲まれる領域に設けられた金属層（ハッチング部）にろう材を介して接合される。第１実装基板７は、リード端子１２ａとろう材等の導電性部材を介して電気的に接続される。また、第１実装基板７は、金錫はんだ等のはんだ材によって第１パワーＭＯＳＦＥＴ３がドレイン電極を介して実装される。第１実装基板７は、長方形状の導電性基板であって、放熱基板５より熱膨張係数が大きいアルミニウムや銅等の材料から成る。第１実装基板７は、長辺が例えば２．５ｍｍ以上２５ｍｍ以下であって、短辺が例えば３ｍｍ以上１２ｍｍ以下に設定されている。第１実装基板７の上下方向の厚みは、例えば０．２ｍｍ以上２ｍｍ以下に設定されている。   The first mounting substrate 7 is joined to a metal layer (hatched portion) provided in a region surrounded by the ceramic frame 6b on the ceramic substrate 6a via a brazing material. The first mounting substrate 7 is electrically connected to the lead terminals 12a via a conductive member such as a brazing material. Moreover, the first power MOSFET 3 is mounted on the first mounting substrate 7 via a drain electrode by a solder material such as gold-tin solder. The first mounting substrate 7 is a rectangular conductive substrate and is made of a material such as aluminum or copper having a thermal expansion coefficient larger than that of the heat dissipation substrate 5. The first mounting substrate 7 has a long side set to, for example, 2.5 mm to 25 mm, and a short side set to, for example, 3 mm to 12 mm. The thickness of the first mounting substrate 7 in the vertical direction is set to, for example, 0.2 mm or more and 2 mm or less.

第２実装基板８は、セラミック基板６ａ上であってセラミック枠体６ｂで囲まれる領域に設けられた金属層（ハッチング部）にろう材を介して接合される。第２実装基板８は、リード端子１２ｂとろう材等の導電性部材を介して電気的に接続される。また、第１実装基板８は、第１パワーＭＯＳＦＥＴ３のソース電極とボンディングワイヤによって電気的に接続される。さらに、第１実装基板８は、金錫はんだ等のはんだ材によって第２パワーＭＯＳＦＥＴ４がドレイン電極を介して実装される。第２実装基板８は、長方形状の導電性基板であって、放熱基板５と同様の材料から成る。第２実装基板８は、長辺が例えば２．５ｍｍ以上２５ｍｍ以下であって、短辺が例えば４ｍｍ以上１５ｍｍ以下に設定されている。第２実装基板８の上下方向の厚みは、例えば０．２ｍｍ以上２ｍｍ以下に設定されている。   The second mounting substrate 8 is joined to a metal layer (hatched portion) provided in a region on the ceramic substrate 6a and surrounded by the ceramic frame 6b via a brazing material. The second mounting substrate 8 is electrically connected to the lead terminals 12b via a conductive member such as a brazing material. The first mounting substrate 8 is electrically connected to the source electrode of the first power MOSFET 3 by a bonding wire. Further, the second power MOSFET 4 is mounted on the first mounting substrate 8 via a drain electrode by a solder material such as gold-tin solder. The second mounting substrate 8 is a rectangular conductive substrate and is made of the same material as the heat dissipation substrate 5. The second mounting substrate 8 has a long side set to, for example, 2.5 mm to 25 mm, and a short side set to, for example, 4 mm to 15 mm. The thickness of the second mounting substrate 8 in the vertical direction is set to, for example, 0.2 mm or more and 2 mm or less.

第１基板９は、セラミック基板６ａ上であってセラミック枠体６ｂで囲まれる領域に設けられた金属層（ハッチング部）にろう材を介して接合される。第１基板９は、リード端子１２ｃとろう材等の導電性部材を介して電気的に接続される。また、第１基板９は、第１パワーＭＯＳＦＥＴ３のゲート電極とボンディングワイヤによって電気的に接続される。第１基板９は、長方形状の導電性基板であって、放熱基板５より熱膨張係数が大きいアルミニウムや銅等の材料から成る。第１基板９は、長辺が例えば２．５ｍｍ以上２５ｍｍ以下であって、短辺が例えば１ｍｍ以上２ｍｍ以下に設定されている。第１基板９の上下方向の厚みは、例えば０．２ｍｍ以上２ｍｍ以下に設定されている。   The first substrate 9 is joined to a metal layer (hatched portion) provided on a region surrounded by the ceramic frame 6b on the ceramic substrate 6a via a brazing material. The first substrate 9 is electrically connected to the lead terminal 12c via a conductive member such as a brazing material. The first substrate 9 is electrically connected to the gate electrode of the first power MOSFET 3 by a bonding wire. The first substrate 9 is a rectangular conductive substrate and is made of a material such as aluminum or copper having a thermal expansion coefficient larger than that of the heat dissipation substrate 5. The first substrate 9 has a long side set to, for example, 2.5 mm to 25 mm, and a short side set to, for example, 1 mm to 2 mm. The thickness of the first substrate 9 in the vertical direction is set to, for example, not less than 0.2 mm and not more than 2 mm.

第２基板１０は、セラミック基板６ａ上であってセラミック枠体６ｂで囲まれる領域に設けられた金属層（ハッチング部）にろう材を介して接合される。第２基板１０は、リード端子１２ｄとろう材等の導電性部材を介して電気的に接続される。また、第２基板１０は、第２パワーＭＯＳＦＥＴ４のゲート電極とボンディングワイヤによって電気的に接続される。第２基板１０は、長方形状の導電性基板であって、放熱基板５より熱膨張係数が大きいアルミニウムや銅等の材料から成る。第２基板１０は、長辺が例えば２．５ｍｍ以上２５ｍｍ以下であって、短辺が例えば１ｍｍ以上２ｍｍ以下に設定されている。第２基板１０の上下方向の厚みは、例えば０．２ｍｍ以上２ｍｍ以下に設定されている。   The second substrate 10 is joined to a metal layer (hatched portion) provided on a region surrounded by the ceramic frame 6b on the ceramic substrate 6a via a brazing material. The second substrate 10 is electrically connected to the lead terminal 12d via a conductive member such as a brazing material. The second substrate 10 is electrically connected to the gate electrode of the second power MOSFET 4 by a bonding wire. The second substrate 10 is a rectangular conductive substrate and is made of a material such as aluminum or copper having a thermal expansion coefficient larger than that of the heat dissipation substrate 5. The second substrate 10 has a long side set to, for example, 2.5 mm to 25 mm and a short side set to, for example, 1 mm to 2 mm. The thickness of the second substrate 10 in the vertical direction is set to, for example, not less than 0.2 mm and not more than 2 mm.

第３基板１１は、セラミック基板６ａ上であってセラミック枠体６ｂで囲まれる領域に設けられた金属層（ハッチング部）にろう材を介して接合される。第３基板１１は、リー
ド端子１２ｅとろう材等の導電性部材を介して電気的に接続される。また、第３基板１１は、第２パワーＭＯＳＦＥＴ４のソース電極とボンディングワイヤによって電気的に接続される。第３基板１１は、長方形状の導電性基板であって、放熱基板５より熱膨張係数が大きいアルミニウムや銅等の材料から成る。第３基板１１は、長辺が例えば２．５ｍｍ以上２５ｍｍ以下であって、短辺が例えば１．５ｍｍ以上６ｍｍ以下に設定されている。第３基板１１の上下方向の厚みは、例えば０．２ｍｍ以上２ｍｍ以下に設定されている。 The third substrate 11 is joined to a metal layer (hatched portion) provided on a region surrounded by the ceramic frame 6b on the ceramic substrate 6a via a brazing material. The third substrate 11 is electrically connected to the lead terminal 12e via a conductive member such as a brazing material. The third substrate 11 is electrically connected to the source electrode of the second power MOSFET 4 by a bonding wire. The third substrate 11 is a rectangular conductive substrate and is made of a material such as aluminum or copper having a thermal expansion coefficient larger than that of the heat dissipation substrate 5. The third substrate 11 has a long side set to, for example, 2.5 mm to 25 mm, and a short side set to, for example, 1.5 mm to 6 mm. The thickness of the third substrate 11 in the vertical direction is set to, for example, not less than 0.2 mm and not more than 2 mm.

第１パワーＭＯＳＦＥＴ３および第２パワーＭＯＳＦＥＴ４が実装される第１実装基板７および第２実装基板８の短辺の長さは、第１基板９、第２基板１０および第３基板１１の短辺の長さよりも長く設定されている。また、第１実装基板７、第２実装基板８、第１基板９、第２基板１０および第３基板１１の長辺の長さは、同じ長さになるように設定されている。ここで、同じ長さとは、各基板の長辺の長さの誤差が、０．５ｍｍ以下のものをいう。   The short side lengths of the first mounting substrate 7 and the second mounting substrate 8 on which the first power MOSFET 3 and the second power MOSFET 4 are mounted are the short sides of the first substrate 9, the second substrate 10, and the third substrate 11. It is set longer than the length. The long sides of the first mounting board 7, the second mounting board 8, the first board 9, the second board 10, and the third board 11 are set to have the same length. Here, the same length means that the error of the length of the long side of each substrate is 0.5 mm or less.

第１実装基板７および第２実装基板８の短辺の長さが、第１基板９、第２基板１０および第３基板１１の短辺の長さよりも長く設定されていることで、第１実装基板７および第２実装基板８の合わせた面積の大きさを、第１基板９、第２基板１０および第３基板１１の面積の合わせた大きさよりも大きくすることができる。そして、第１パワーＭＯＳＦＥＴ３および第２パワーＭＯＳＦＥＴ４を実装しやすくすることができる。さらに、第１基板９、第２基板１０のそれぞれの面積を第２実装基板８の面積より小さくすることにより、素子収納用パッケージ２の製造工程で第１基板９、第２基板１０に生じる熱応力が、セラミックパッケージ６と第２実装基板８との接合部に影響することが抑制され、第２実装基板８が配置されるセラミックパッケージ６への応力集中とセラミックパッケージ６に生じるクラックが抑制される。   The first mounting substrate 7 and the second mounting substrate 8 are set so that the short sides are longer than the short sides of the first substrate 9, the second substrate 10, and the third substrate 11. The combined area size of the mounting substrate 7 and the second mounting substrate 8 can be made larger than the combined area size of the first substrate 9, the second substrate 10 and the third substrate 11. The first power MOSFET 3 and the second power MOSFET 4 can be easily mounted. Further, by making the area of each of the first substrate 9 and the second substrate 10 smaller than the area of the second mounting substrate 8, heat generated in the first substrate 9 and the second substrate 10 in the manufacturing process of the element housing package 2. The stress is suppressed from affecting the joint portion between the ceramic package 6 and the second mounting substrate 8, and the stress concentration on the ceramic package 6 on which the second mounting substrate 8 is disposed and the cracks generated in the ceramic package 6 are suppressed. The

また、第２実装基板８の面積の大きさは、第１実装基板７の面積の大きさよりも大きくなるように設定されている。第１実装基板７、第２実装基板８、第１基板９、第２基板１０および第３基板１１は、一方向に沿って間を空けて並んで配置されている。具体的には、第１実装基板７がセラミック枠体６ｂで囲まれる領域の一端側に配置されており、第１実装基板７と隣接して第１基板９が配置され、第１基板９と隣接して第２実装基板８が配置され、第２実装基板８と隣接して第２基板１０が配置され、第２基板１０と隣接して第３基板１１が配置されている。そして、第２実装基板８が、並んで配置された順番の真ん中に位置する。また、第２実装基板８が、セラミック枠体６ｂで囲まれる領域の中心と重なるように配置されており、第２実装基板８が占める面積が、セラミック枠体６ｂで囲まれる面積の中で一番大きくなるように設定されている。その結果、第２パワーＭＯＳＦＥＴ４の発する熱を効果的にセラミックパッケージ６の中央部から、第２実装基板８を介してセラミックパッケージ６の外周部にかけて伝達させ、素子収納用パッケージ２の外部に放熱することができるとともに、第１実装基板７、第２実装基板８、第３基板１１とセラミックパッケージ６との間に生じる応力がそれぞれ干渉することを抑制できる。   In addition, the size of the area of the second mounting substrate 8 is set to be larger than the size of the area of the first mounting substrate 7. The first mounting board 7, the second mounting board 8, the first board 9, the second board 10 and the third board 11 are arranged side by side along one direction. Specifically, the first mounting substrate 7 is disposed on one end side of a region surrounded by the ceramic frame 6b, the first substrate 9 is disposed adjacent to the first mounting substrate 7, and the first substrate 9 A second mounting substrate 8 is disposed adjacent to the second mounting substrate 8, a second substrate 10 is disposed adjacent to the second mounting substrate 8, and a third substrate 11 is disposed adjacent to the second substrate 10. And the 2nd mounting substrate 8 is located in the middle of the order arrange | positioned along with. Further, the second mounting substrate 8 is arranged so as to overlap the center of the region surrounded by the ceramic frame 6b, and the area occupied by the second mounting substrate 8 is one of the areas surrounded by the ceramic frame 6b. It is set to be the largest. As a result, the heat generated by the second power MOSFET 4 is effectively transmitted from the central portion of the ceramic package 6 to the outer peripheral portion of the ceramic package 6 via the second mounting substrate 8 and radiated to the outside of the element housing package 2. In addition, the stress generated between the first mounting substrate 7, the second mounting substrate 8, the third substrate 11 and the ceramic package 6 can be suppressed from interfering with each other.

また、第２実装基板１０は、各基板の中で一番大きく設定することで、第２パワーＭＯＳＦＥＴ４を実装することができる面積を確保するとともに、第１パワーＭＯＳＦＥＴ３のソース電極と電気的に接続することができる箇所を、第２パワーＭＯＳＦＥＴ４と間を空けて確保することができる。   In addition, the second mounting substrate 10 is set to be the largest among the substrates, thereby securing an area where the second power MOSFET 4 can be mounted and electrically connecting to the source electrode of the first power MOSFET 3. It is possible to secure a place where the second power MOSFET 4 can be spaced from the second power MOSFET 4.

また、第３基板１１の面積は、第１基板９および第２基板１０のそれぞれの面積よりも大きくなるように設定されている。第３基板１１は、第２パワーＭＯＳＦＥＴ４のソース電極と電気的に接続される。パワーＭＯＳＦＥＴに流れる電流は、ソース電極とドレイン電極との間に流れ、熱がゲート電極と接続されている基板より発生しやすい。そこで、パワーＭＯＳＦＥＴのゲート電極と電気的に接続される基板の面積より、パワーＭＯＳＦＥ
Ｔのソース電極と電気的に接続される基板の面積を大きくし、ソース電極とドレイン電極との間に流れる電流に起因して発生する熱を効率よく放熱することができる。 The area of the third substrate 11 is set to be larger than the areas of the first substrate 9 and the second substrate 10. The third substrate 11 is electrically connected to the source electrode of the second power MOSFET 4. The current flowing through the power MOSFET flows between the source electrode and the drain electrode, and heat is more likely to be generated from the substrate connected to the gate electrode. Therefore, from the area of the substrate electrically connected to the gate electrode of the power MOSFET, the power MOSFE is obtained.
The area of the substrate electrically connected to the T source electrode can be increased, and the heat generated due to the current flowing between the source electrode and the drain electrode can be efficiently dissipated.

リード端子１２ａは、セラミック枠体６ｂ内の領域に位置する各基板が配列されている配列方向に沿った幅と、セラミック枠体６ｂ外の領域に位置する配列方向に沿った幅とが一致するように設定されている。また、リード端子１２ｂは、セラミック枠体６ｂ内の領域に位置する配列方向に沿った幅が、セラミック枠体６ｂ外の配列方向に沿った幅よりも小さくなるように設けられている。また、リード端子１２ｃは、セラミック枠体６ｂ内の領域に位置する配列方向に沿った幅が、セラミック枠体６ｂ外の領域に位置する配列方向に沿った幅よりも小さくなるように設定されている。また、リード端子１２ｄは、リード端子１２ｃと同様に、セラミック枠体６ｂ内の領域に位置する配列方向に沿った幅が、セラミック枠体６ｂ外の領域に位置する配列方向に沿った幅よりも小さくなるように設定されている。また、リード端子１２ｅは、セラミック枠体６ｂ内の領域に位置する配列方向に沿った幅が、セラミック枠体６ｂ外の配列方向に沿った幅よりも小さくなるように設けられている。   In the lead terminal 12a, the width along the arrangement direction in which the respective substrates located in the region inside the ceramic frame 6b are arranged coincides with the width along the arrangement direction located in the region outside the ceramic frame 6b. Is set to The lead terminals 12b are provided such that the width along the arrangement direction located in the region inside the ceramic frame 6b is smaller than the width along the arrangement direction outside the ceramic frame 6b. The lead terminals 12c are set so that the width along the arrangement direction located in the region inside the ceramic frame 6b is smaller than the width along the arrangement direction located in the region outside the ceramic frame 6b. Yes. Similarly to the lead terminal 12c, the lead terminal 12d has a width along the arrangement direction located in the region inside the ceramic frame 6b larger than a width along the arrangement direction located in the region outside the ceramic frame 6b. It is set to be smaller. The lead terminals 12e are provided such that the width along the arrangement direction located in the region inside the ceramic frame 6b is smaller than the width along the arrangement direction outside the ceramic frame 6b.

パワーＭＯＳＦＥＴは、大電力を取り扱うため、発熱量が通常の電子部品よりも多く、高温になりやすい。さらに、複数のパワーＭＯＳＦＥＴをパッケージ内に設けることは、パッケージの破壊を起こしやすくする原因となる。本実施形態に係る素子収納用パッケージ２は、セラミックパッケージ６内に、５つの基板を独立配置するとともに、第１パワーＭＯＳＦＥＴ３のソース電極と第２パワーＭＯＳＦＥＴ４のドレイン電極を他の基板よりも大きな第２実装基板８に接続し、発生する熱、伝わる熱を考慮し、パッケージ内に局所的に熱が集中するのを抑制することができる。その結果、実装構造体１または素子収納用パッケージ２が、破壊される虞を低減することができる。   Since power MOSFETs handle large amounts of power, they generate more heat than ordinary electronic components and tend to be hot. Furthermore, providing a plurality of power MOSFETs in the package causes the package to easily break. In the element storage package 2 according to the present embodiment, five substrates are independently arranged in the ceramic package 6 and the source electrode of the first power MOSFET 3 and the drain electrode of the second power MOSFET 4 are larger than the other substrates. 2 It can be connected to the mounting substrate 8 and the heat generated and transmitted can be taken into consideration, and the local concentration of heat in the package can be suppressed. As a result, the possibility that the mounting structure 1 or the element storage package 2 is broken can be reduced.

また、第１パワーＭＯＳＦＥＴ３および第２パワーＭＯＳＦＥＴ４が実装される第１実装基板７および第２実装基板８の合わせた面積の大きさを、第１基板９、第２基板１０および第３基板１１の合わせた面積の大きさより大きくする。熱が発生する第１パワーＭＯＳＦＥＴ３および第２パワーＭＯＳＦＥＴ４が実装される第１実装基板７および第２実装基板８のそれぞれの面積を大きくすることで、両実装基板の放熱性を向上させて、両実装基板が熱によってパッケージから剥離したりするのを抑制することができる。   Further, the size of the combined area of the first mounting substrate 7 and the second mounting substrate 8 on which the first power MOSFET 3 and the second power MOSFET 4 are mounted is the same as that of the first substrate 9, the second substrate 10, and the third substrate 11. Make it larger than the size of the combined area. By increasing the areas of the first mounting substrate 7 and the second mounting substrate 8 on which the first power MOSFET 3 and the second power MOSFET 4 that generate heat are mounted, the heat dissipation of both the mounting substrates is improved, The mounting substrate can be prevented from being peeled off from the package by heat.

また、第２実装基板８を、並んで配置された５つの基板の中で真ん中に位置するように配置する。第１実装基板７と第２実装基板８の間に、第１基板９を配置する。第２実装基板８と第３基板１１の間に第２基板１０を配置する。そして、第１実装基板７よりも熱が集中しやすい第２実装基板８をパッケージの中心にそろえるように配置することができるとともに、第１実装基板７、第２実装基板８、第３基板１１とセラミックパッケージ６との間に生じる応力がそれぞれ干渉することを抑制できる。即ち、各基板とセラミックパッケージ６との間に生じる応力は、セラミックパッケージ６の一部に偏ることなく分散させることができる。その結果、セラミックパッケージ６が熱によって偏って変形するのを抑制することができ、セラミックパッケージ６が破壊されるのを抑制することができる。   In addition, the second mounting substrate 8 is arranged so as to be positioned in the middle among the five substrates arranged side by side. A first substrate 9 is disposed between the first mounting substrate 7 and the second mounting substrate 8. The second substrate 10 is disposed between the second mounting substrate 8 and the third substrate 11. Then, the second mounting board 8 where heat is more likely to concentrate than the first mounting board 7 can be arranged so as to be aligned with the center of the package, and the first mounting board 7, the second mounting board 8, and the third board 11 are arranged. And the interference generated between the ceramic package 6 and the ceramic package 6 can be suppressed. That is, the stress generated between each substrate and the ceramic package 6 can be dispersed without being biased to a part of the ceramic package 6. As a result, the ceramic package 6 can be prevented from being biased and deformed by heat, and the ceramic package 6 can be prevented from being destroyed.

本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。   The present invention is not limited to the above-described embodiments, and various changes and improvements can be made without departing from the scope of the present invention.

＜実装構造体の製造方法＞
ここで、図１または図２に示す実装構造体１の製造方法を説明する。まず、放熱基板５、第１実装基板７、第２実装基板８、第１基板９、第２基板１０、第３基板１１、各リード端子１２および蓋体１３を準備する。これらの部材のそれぞれは、溶融した金属材料を型枠に鋳込んだ固化させたインゴットに対して、金属加工法を用いることで、所定形状に
製作される。 <Method for manufacturing mounting structure>
Here, a manufacturing method of the mounting structure 1 shown in FIG. 1 or FIG. 2 will be described. First, the heat dissipation substrate 5, the first mounting substrate 7, the second mounting substrate 8, the first substrate 9, the second substrate 10, the third substrate 11, the lead terminals 12, and the lid 13 are prepared. Each of these members is manufactured in a predetermined shape by using a metal processing method on a solidified ingot obtained by casting a molten metal material into a mold.

また、セラミックパッケージ６を準備する。セラミックパッケージ６を構成するセラミック基板６ａおよびセラミック枠体６ｂは、例えば、酸化アルミニウム質焼結体からなる場合、グリーンシートは、酸化アルミニウムからなる原料粉末に、有機バインダー、可塑剤、溶剤または分散剤等を混合添加してペースト状とし、ドクターブレード法やカレンダーロール法等によって形成される。平板形状のグリーンシートにモリブデン−マンガンの金属粒子と樹脂バインダーとを混合してペースト状にしたものを所定位置に塗布するとともに、金型を用いた打ち抜きを施すことによってそれぞれの形状に合わせて製作される。そして、両者を積層するとともに焼成し、両者を焼結させることで、金属層が所定位置に設けられたセラミックパッケージ６が製作される。   In addition, a ceramic package 6 is prepared. When the ceramic substrate 6a and the ceramic frame 6b constituting the ceramic package 6 are made of, for example, an aluminum oxide sintered body, the green sheet is added to a raw material powder made of aluminum oxide, an organic binder, a plasticizer, a solvent, or a dispersant. Etc. are mixed and added to form a paste, which is formed by a doctor blade method, a calender roll method or the like. A plate-shaped green sheet mixed with molybdenum-manganese metal particles and a resin binder to form a paste and apply it to a predetermined position, and punching with a mold to produce each shape. Is done. Then, the ceramic package 6 in which the metal layer is provided at a predetermined position is manufactured by laminating and firing both, and sintering both.

次に、準備したセラミックパッケージ６の下面に放熱基板５を所定位置に設けられた金属層に配置し、セラミックパッケージ６内に、第１実装基板７、第２実装基板８、第１基板９、第２基板１０、第３基板１１を所定位置に設けられた金属層に配置し、各リード端子１２をセラミックパッケージ６の外からセラミックパッケージ６の側面に差し込むとともに、各リード端子１２の差し込んだ先端部分を各基板上に配置した後、セラミックパッケージ６と放熱基板５、各基板とセラミックパッケージ６、各リード端子１２とセラミックパッケージ６、各リード端子１２と各基板を銀ロウを介して接合固定する。このようにして、素子収納用パッケージ２を作製することができる。   Next, the heat dissipation substrate 5 is disposed on a metal layer provided at a predetermined position on the lower surface of the prepared ceramic package 6, and the first mounting substrate 7, the second mounting substrate 8, the first substrate 9, The second substrate 10 and the third substrate 11 are arranged on a metal layer provided at a predetermined position, and each lead terminal 12 is inserted from the outside of the ceramic package 6 into the side surface of the ceramic package 6 and the leading end into which each lead terminal 12 is inserted. After the portion is arranged on each substrate, the ceramic package 6 and the heat dissipation substrate 5, each substrate and the ceramic package 6, each lead terminal 12 and the ceramic package 6, and each lead terminal 12 and each substrate are bonded and fixed via silver solder. . In this way, the element storage package 2 can be manufactured.

そして、第１実装基板７上に第１パワーＭＯＳＦＥＴ３を金錫はんだによって実装し、第１パワーＭＯＳＦＥＴ３のドレイン電極を第１実装基板７と電気的に接続する。また、第２実装基板８上に第２パワーＭＯＳＦＥＴ４を金錫はんだによって実装し、第２パワーＭＯＳＦＥＴ４のドレイン電極を第２実装基板８に電気的に接続する。第１パワーＭＯＳＦＥＴ３のゲート電極を第１基板９とアルミニウムからなるボンディングワイヤを介して電気的に接続する。第１パワーＭＯＳＦＥＴ３のソース電極を第２実装基板８とアルミニウムからなるボンディングワイヤを介して電気的に接続する。第２パワーＭＯＳＦＥＴ４のゲート電極を第２基板１０とアルミニウムからなるボンディングワイヤを介して電気的に接続する。第２パワーＭＯＳＦＥＴ４のソース電極を第３基板１１とアルミニウムからなるボンディングワイヤを介して電気的に接続する。   Then, the first power MOSFET 3 is mounted on the first mounting substrate 7 by gold tin solder, and the drain electrode of the first power MOSFET 3 is electrically connected to the first mounting substrate 7. Further, the second power MOSFET 4 is mounted on the second mounting substrate 8 by gold tin solder, and the drain electrode of the second power MOSFET 4 is electrically connected to the second mounting substrate 8. The gate electrode of the first power MOSFET 3 is electrically connected to the first substrate 9 via a bonding wire made of aluminum. The source electrode of the first power MOSFET 3 is electrically connected to the second mounting substrate 8 via a bonding wire made of aluminum. The gate electrode of the second power MOSFET 4 is electrically connected to the second substrate 10 via a bonding wire made of aluminum. The source electrode of the second power MOSFET 4 is electrically connected to the third substrate 11 via a bonding wire made of aluminum.

最後に、セラミックパッケージ６のセラミック枠体６ｂで囲まれる領域を覆うようにセラミック枠体６ｂの上端縁に沿って蓋体１３を設ける。蓋体１３は、ろう材を介してセラミック枠体６ｂの上端縁と接続することができる。このようにして、実装構造体１を作製することができる。   Finally, the lid 13 is provided along the upper edge of the ceramic frame 6b so as to cover the region surrounded by the ceramic frame 6b of the ceramic package 6. The lid 13 can be connected to the upper end edge of the ceramic frame 6b via a brazing material. In this way, the mounting structure 1 can be manufactured.

１ 実装構造体
２ 素子収納用パッケージ
３ 第１パワーＭＯＳＦＥＴ
４ 第２パワーＭＯＳＦＥＴ
５ 放熱基板
６ セラミックパッケージ
６ａ セラミック基板
６ｂ セラミック枠体
７ 第１実装基板
８ 第２実装基板
９ 第１基板
１０ 第２基板
１１ 第３基板
１２ リード端子
１３ 蓋体 DESCRIPTION OF SYMBOLS 1 Mounting structure 2 Element storage package 3 1st power MOSFET
4 Second power MOSFET
5 heat dissipation substrate 6 ceramic package 6a ceramic substrate 6b ceramic frame 7 first mounting substrate 8 second mounting substrate 9 first substrate 10 second substrate 11 third substrate 12 lead terminal 13 lid

Claims (5)

放熱基板と、
前記放熱基板上に設けられたセラミックパッケージと、
前記セラミックパッケージ内に設けられ、第１パワーＭＯＳＦＥＴが実装される第１実装基板と、
前記セラミックパッケージ内であって、上面視において前記セラミックパッケージで囲まれる領域の中心と重なるように設けられ、第２パワーＭＯＳＦＥＴが実装され、且つ前記第１パワーＭＯＳＦＥＴのソース電極が電気的に接続される第２実装基板と、
前記セラミックパッケージ内に設けられ、前記第１パワーＭＯＳＦＥＴのゲート電極が電気的に接続される第１基板と、
前記セラミックパッケージ内に設けられ、前記第２パワーＭＯＳＦＥＴのゲート電極が電気的に接続される第２基板と、
前記セラミックパッケージ内に設けられ、前記第２パワーＭＯＳＦＥＴのソース電極が電気的に接続される第３基板と、
前記セラミックパッケージを貫通するように配置され、前記第１実装基板、前記第２実装基板、前記第１基板、前記第２基板および前記第３基板上から前記セラミックパッケージ外にまでそれぞれ延出された複数のリード端子と、を備えたことを特徴とする素子収納用パッケージ。 A heat dissipation substrate;
A ceramic package provided on the heat dissipation substrate;
A first mounting substrate provided in the ceramic package and mounted with a first power MOSFET;
It is provided in the ceramic package so as to overlap with the center of the region surrounded by the ceramic package in a top view , the second power MOSFET is mounted, and the source electrode of the first power MOSFET is electrically connected. A second mounting board,
A first substrate provided in the ceramic package and electrically connected to a gate electrode of the first power MOSFET;
A second substrate provided in the ceramic package and electrically connected to a gate electrode of the second power MOSFET;
A third substrate provided in the ceramic package and electrically connected to a source electrode of the second power MOSFET;
The ceramic package is disposed so as to penetrate the ceramic package, and extends from the first mounting substrate, the second mounting substrate, the first substrate, the second substrate, and the third substrate to the outside of the ceramic package. An element storage package comprising a plurality of lead terminals. 請求項１に記載の素子収納用パッケージであって、
前記第１実装基板、前記第２実装基板、前記第１基板、前記第２基板および前記第３基板は、矩形状の板体であって、
前記第１実装基板および前記第２実装基板の面積を合わせた面積は、前記第１基板、前記第２基板および前記第３基板の面積を合わせた面積よりも大きいことを特徴とする素子収納用パッケージ。 The device storage package according to claim 1,
The first mounting board, the second mounting board, the first board, the second board, and the third board are rectangular plate bodies,
The element mounting area is characterized in that the total area of the first mounting board and the second mounting board is larger than the total area of the first board, the second board, and the third board. package. 請求項２に記載の素子収納用パッケージであって、
前記第１実装基板、前記第２実装基板、前記第１基板、前記第２基板および前記第３基板は、一方向に並んでおり、
前記第２実装基板は、並んでいる順番の真ん中に位置するとともに、面積が前記第１実装基板の面積よりも大きいことを特徴とする素子収納用パッケージ。 The element storage package according to claim 2,
The first mounting substrate, the second mounting substrate, the first substrate, the second substrate, and the third substrate are aligned in one direction,
The element mounting package, wherein the second mounting board is located in the middle of the order of arrangement and has an area larger than an area of the first mounting board. 請求項３に記載の素子収納用パッケージであって、
前記第１実装基板と前記第１基板とが隣接しており、前記第２実装基板と前記第２基板と
が隣接していることを特徴とする素子収納用パッケージ。 The element storage package according to claim 3,
An element storage package, wherein the first mounting substrate and the first substrate are adjacent to each other, and the second mounting substrate and the second substrate are adjacent to each other. 請求項１ないし請求項４のいずれかに記載の素子収納用パッケージと、
前記素子収納用パッケージ内の前記第１実装基板に実装された第１パワーＭＯＳＦＥＴおよび前記第２実装基板に実装された第２パワーＭＯＳＦＥＴと、を備えた実装構造体。 The element storage package according to any one of claims 1 to 4,
A mounting structure comprising: a first power MOSFET mounted on the first mounting substrate in the element housing package; and a second power MOSFET mounted on the second mounting substrate.
JP2012138686A 2012-06-20 2012-06-20 Device storage package and mounting structure Expired - Fee Related JP6006013B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012138686A JP6006013B2 (en) 2012-06-20 2012-06-20 Device storage package and mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012138686A JP6006013B2 (en) 2012-06-20 2012-06-20 Device storage package and mounting structure

Publications (2)

Publication Number Publication Date
JP2014003213A JP2014003213A (en) 2014-01-09
JP6006013B2 true JP6006013B2 (en) 2016-10-12

Family

ID=50036098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012138686A Expired - Fee Related JP6006013B2 (en) 2012-06-20 2012-06-20 Device storage package and mounting structure

Country Status (1)

Country Link
JP (1) JP6006013B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6468984B2 (en) 2015-10-22 2019-02-13 三菱電機株式会社 Semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3022178B2 (en) * 1994-06-21 2000-03-15 日産自動車株式会社 Power device chip mounting structure
WO2012018073A1 (en) * 2010-08-04 2012-02-09 ローム株式会社 Power module and output circuit

Also Published As

Publication number Publication date
JP2014003213A (en) 2014-01-09

Similar Documents

Publication Publication Date Title
JP2007251076A (en) Power semiconductor module
WO2012026418A1 (en) Semiconductor device
WO2011149017A1 (en) Semiconductor module substrate and semiconductor module
WO2014021077A1 (en) Multilayer substrate and power module using multilayer substrate
JP2017011216A (en) Circuit board and electronic device
JP6702800B2 (en) Circuit board assembly, electronic device assembly, circuit board assembly manufacturing method, and electronic device manufacturing method
JP2012074591A (en) Circuit board and electronic divice
JP6006013B2 (en) Device storage package and mounting structure
JP2007096252A (en) Liquid-cooling circuit substrate and liquid cooling electronic device
CN111834307B (en) Semiconductor module
JP6317178B2 (en) Circuit board and electronic device
JP6367701B2 (en) Circuit board and manufacturing method thereof
WO2019163941A1 (en) Substrate for power modules, and power module
JP2014072314A (en) Semiconductor device and semiconductor device manufacturing method
JP5665479B2 (en) Circuit board and electronic device
JP6162520B2 (en) Package for housing semiconductor element and mounting structure including the same
JP6760788B2 (en) Semiconductor packages and semiconductor devices
JP2013229377A (en) Circuit board and electronic apparatus using the same
JP2013012687A (en) Ceramic circuit board and electronic device using the same
JP6680634B2 (en) Substrate for mounting semiconductor element and semiconductor device
JP7017098B2 (en) Semiconductor device
JP2019110280A (en) Method of manufacturing semiconductor device
JP5707278B2 (en) Insulated circuit board manufacturing method
JP2017174872A (en) Package for housing semiconductor element, and semiconductor device
JP6885706B2 (en) Substrate for mounting semiconductor elements and semiconductor devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160908

R150 Certificate of patent or registration of utility model

Ref document number: 6006013

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees