JP2015023157A5 - - Google Patents

Download PDF

Info

Publication number
JP2015023157A5
JP2015023157A5 JP2013150188A JP2013150188A JP2015023157A5 JP 2015023157 A5 JP2015023157 A5 JP 2015023157A5 JP 2013150188 A JP2013150188 A JP 2013150188A JP 2013150188 A JP2013150188 A JP 2013150188A JP 2015023157 A5 JP2015023157 A5 JP 2015023157A5
Authority
JP
Japan
Prior art keywords
etching
silicon substrate
rare gas
protective film
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013150188A
Other languages
English (en)
Other versions
JP6173086B2 (ja
JP2015023157A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2013150188A priority Critical patent/JP6173086B2/ja
Priority claimed from JP2013150188A external-priority patent/JP6173086B2/ja
Priority to US14/322,235 priority patent/US9548207B2/en
Publication of JP2015023157A publication Critical patent/JP2015023157A/ja
Publication of JP2015023157A5 publication Critical patent/JP2015023157A5/ja
Application granted granted Critical
Publication of JP6173086B2 publication Critical patent/JP6173086B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、プラズマで発生するイオンによりシリコン基板を第一の面からエッチングして凹部を形成する、シリコン基板のエッチング方法であって、前記シリコン基板に形成された未貫通孔の開口内に保護膜を形成する工程(1)と、前記開口の底部に形成された保護膜部分をイオンによりエッチングする工程(2)と、前記開口の底部に露出したシリコン基板部分をイオンによりエッチングする工程(3)と、をこの順で繰り返すことにより、前記凹部を形成する工程を含み、
前記工程(2)において、前記保護膜部分のエッチングとは別に時間を設けて、反応系内に希ガスを導入して前記希ガスをイオン化する、
あるいは、
前記工程(3)において、前記シリコン基板部分のエッチングとは別に時間を設けて、反応系内に希ガスを導入して前記希ガスをイオン化する、
ことを特徴とするシリコン基板のエッチング方法である。
以下において、実施例1及び実施例3は、参考例1及び参考例2と読み替えるものとする。
(実施例1)
以下、本発明の実施例1について説明する

Claims (9)

  1. プラズマで発生するイオンによりシリコン基板を第一の面からエッチングして凹部を形成する、シリコン基板のエッチング方法であって、
    前記シリコン基板に形成された未貫通孔の開口内に保護膜を形成する工程(1)と、前記開口の底部に形成された保護膜部分をイオンによりエッチングする工程(2)と、前記開口の底部に露出したシリコン基板部分をイオンによりエッチングする工程(3)と、をこの順で繰り返すことにより、前記凹部を形成する工程を含み、
    前記工程(2)において、前記保護膜部分のエッチングとは別に時間を設けて、反応系内に希ガスを導入して前記希ガスをイオン化することを特徴とするシリコン基板のエッチング方法。
  2. 前記工程(2)において、前記希ガスの導入およびイオン化の次に、前記保護膜部分のエッチングを行う請求項1に記載のシリコン基板のエッチング方法。
  3. 前記工程(2)において、前記希ガスの導入およびイオン化と、前記保護膜部分のエッチングとを交互に行う請求項1又は2に記載のシリコン基板のエッチング方法。
  4. 高周波電源によって前記希ガスに放電することによって、前記希ガスをプラズマ化させてイオン化する請求項1乃至のいずれかに記載のシリコン基板のエッチング方法。
  5. 前記保護膜部分をエッチングする際、基板電極のバイアスがパルス化されている請求項1乃至のいずれかに記載のシリコン基板のエッチング方法。
  6. 前記第一の面と反対側の面である第二の面の上にエッチングストップ層が形成されており、前記エッチングストップ層に達すまでエッチングを行う請求項1乃至のいずれかに記載のシリコン基板のエッチング方法。
  7. プラズマで発生するイオンによりシリコン基板を第一の面からエッチングして凹部を形成する、シリコン基板のエッチング方法であって、
    前記シリコン基板に形成された未貫通孔の開口内に保護膜を形成する工程(1)と、前記開口の底部に形成された保護膜部分をイオンによりエッチングする工程(2)と、前記開口の底部に露出したシリコン基板部分をイオンによりエッチングする工程(3)と、をこの順で繰り返すことにより、前記凹部を形成する工程を含み、
    前記工程(3)において、前記シリコン基板部分のエッチングとは別に時間を設けて、反応系内に希ガスを導入して前記希ガスをイオン化することを特徴とするシリコン基板のエッチング方法。
  8. 前記工程(3)において、前記希ガスの導入およびイオン化の次に、前記シリコン基板部分のエッチングを行う請求項7に記載のシリコン基板のエッチング方法。
  9. 前記工程(3)において、前記希ガスの導入およびイオン化と、前記シリコン基板部分のエッチングとを交互に行う請求項7又は8に記載のシリコン基板のエッチング方法。
JP2013150188A 2013-07-19 2013-07-19 シリコン基板のエッチング方法 Active JP6173086B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013150188A JP6173086B2 (ja) 2013-07-19 2013-07-19 シリコン基板のエッチング方法
US14/322,235 US9548207B2 (en) 2013-07-19 2014-07-02 Method of etching a silicon substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013150188A JP6173086B2 (ja) 2013-07-19 2013-07-19 シリコン基板のエッチング方法

Publications (3)

Publication Number Publication Date
JP2015023157A JP2015023157A (ja) 2015-02-02
JP2015023157A5 true JP2015023157A5 (ja) 2016-09-01
JP6173086B2 JP6173086B2 (ja) 2017-08-02

Family

ID=52343923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013150188A Active JP6173086B2 (ja) 2013-07-19 2013-07-19 シリコン基板のエッチング方法

Country Status (2)

Country Link
US (1) US9548207B2 (ja)
JP (1) JP6173086B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6557588B2 (ja) * 2015-12-04 2019-08-07 株式会社日立ハイテクノロジーズ ドライエッチング方法
US9741584B1 (en) * 2016-05-05 2017-08-22 Lam Research Corporation Densification of dielectric film using inductively coupled high density plasma
JP2019098558A (ja) * 2017-11-29 2019-06-24 キヤノン株式会社 インクジェットヘッド用基板の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US627756A (en) * 1899-04-22 1899-06-27 Henry J Mark Corrugated wood veneer.
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US6187685B1 (en) * 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
ATE458273T1 (de) * 1998-11-04 2010-03-15 Surface Technology Systems Plc Verfahren zur ätzung eines substrats
JP4221859B2 (ja) * 1999-02-12 2009-02-12 株式会社デンソー 半導体装置の製造方法
JP3520831B2 (ja) * 2000-04-03 2004-04-19 株式会社日本自動車部品総合研究所 半導体力学量センサの製造方法
US20040097077A1 (en) * 2002-11-15 2004-05-20 Applied Materials, Inc. Method and apparatus for etching a deep trench
US20040256353A1 (en) * 2003-04-24 2004-12-23 Tokyo Electron Limited Method and system for deep trench silicon etch
US20050112891A1 (en) * 2003-10-21 2005-05-26 David Johnson Notch-free etching of high aspect SOI structures using a time division multiplex process and RF bias modulation
KR101083558B1 (ko) * 2003-12-01 2011-11-14 파나소닉 주식회사 플라즈마 에칭 방법
JP2007115839A (ja) * 2005-10-19 2007-05-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びプラズマ処理装置
JP2007123412A (ja) * 2005-10-26 2007-05-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
EP2267764A4 (en) * 2008-03-07 2011-05-04 Ulvac Inc PLASMA PROCESSING PROCESS
US20090242512A1 (en) * 2008-03-27 2009-10-01 Dalsa Semiconductor Inc. Deep reactive ion etching
US8802571B2 (en) * 2011-07-28 2014-08-12 Lam Research Corporation Method of hard mask CD control by Ar sputtering

Similar Documents

Publication Publication Date Title
USD694790S1 (en) Baffle plate for manufacturing semiconductor
JP2016208027A5 (ja) チェンバ内で基板を処理する方法およびその装置
JP2015181143A5 (ja) プラズマエッチング方法
GB201110117D0 (en) method and device for manufacturing a barrie layer on a flexible substrate
TW200943476A (en) Manufacturing method of SOI substrate
JP2016029642A5 (ja)
JP2017076768A5 (ja) 酸化物の作製方法
JP2015154047A5 (ja)
WO2010033924A3 (en) Etch reactor suitable for etching high aspect ratio features
JP2014017406A5 (ja)
JP2015505421A5 (ja)
WO2012125654A3 (en) Methods for etch of metal and metal-oxide films
TW200723394A (en) Manufacturing method for semiconductor chips, and semiconductor chip
WO2008020267A3 (en) Etch method in the manufacture of an integrated circuit
TW200727352A (en) Manufacturing method for semiconductor chips
WO2011033850A1 (ja) プラズマエッチング装置
TW201612965A (en) Wafer dicing using hybrid laser and plasma etch approach with mask application by vacuum lamination
CL2008002158A1 (es) Proceso para conformar una cuchilla de afeitar que comprende los pasos de proporcionar un sustrato, conformar un borde afilado, colocar el sustrato en una camara de vacio,junto con un primer objetivo solido, y suministrar un gas a la cama de vacio que al ionizarse forma un recubrimiento de pelicula delgada sobre dicho borde afilado
JP2013157601A5 (ja)
JP2016192483A5 (ja)
WO2009114244A3 (en) Line width roughness improvement with noble gas plasma
JP2015018885A5 (ja)
WO2012073142A3 (de) Verfahren und vorrichtung zur ionenimplantation
TW201129497A (en) silicon substrate having nanostructures and method for producing the same and application thereof
TW200643611A (en) Etch with photoresist mask