JP2015019134A - 出力回路および送受信回路 - Google Patents
出力回路および送受信回路 Download PDFInfo
- Publication number
- JP2015019134A JP2015019134A JP2013143254A JP2013143254A JP2015019134A JP 2015019134 A JP2015019134 A JP 2015019134A JP 2013143254 A JP2013143254 A JP 2013143254A JP 2013143254 A JP2013143254 A JP 2013143254A JP 2015019134 A JP2015019134 A JP 2015019134A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- input
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】トランジスタQ1の負荷抵抗RLに対して、可変インダクタ回路11を直列接続し、入力された制御信号Vcに応じて負荷インダクタンスLLを変化させることにより、出力信号Voの出力インピーダンスZo’を調整する。
【選択図】 図1
Description
送受信回路50は、信号源Vsからの信号を、信号源インピーダンスRsとインピーダンス整合をとった入力回路51で受信し、内部回路52で等化増幅や信号処理を行い、終端抵抗Roとインピーダンス整合をとった出力回路53から信号を出力する(例えば、特許文献1、非特許文献1など参照)。
しかしながら、伝送する信号が高速になると高周波まで反射係数を低く保つ必要があるが、高周波では寄生容量の影響が大きくなる。このため、前述の式(2)からわかるように、出力インピーダンスZoは、高周波でRL(=Ro)より低くなってしまう。
これに対し、従来は、出力抵抗となる負荷抵抗RLの値を、終端抵抗Roになるべく一致させる手法が一般に用いられている。また、特に高速信号を扱う場合、負荷抵抗RLを、高めに設定することで高周波での反射を改善する手法もとられるが、低周波での反射が劣化するという問題がある。
本発明はこのような課題を解決するためのものであり、低周波から高周波までの広帯域にわたって良好なインピーダンス整合を得ることができる出力回路技術を提供することを目的としている。
したがって、可変インダクタ回路において、制御信号により負荷インダクタンスを調整することにより、トランジスタの出力寄生容量、さらには外部負荷容量によるインピーダンス変化に対して、より適切なインピーダンス整合が可能となる。
[第1の実施の形態]
まず、図1を参照して、本発明の第1の実施の形態にかかる出力回路10について説明する。図1は、第1の実施の形態にかかる出力回路の構成を示す回路図である。
本発明にかかる出力回路の特徴は、トランジスタQ1の負荷抵抗RLに対して、可変インダクタ回路11を直列接続した点にある。
また、Q1として、PNP型のバイポーラトランジスタや、P型MOSFETなど、他の能動素子を用いてもよい。
また、この構成例でも、スイッチング素子SW1,…,SWnとしては、図2と同様にして、例えばN型MOSFETからなるFETM1,…,FETnが用いられている。
次に、図4を参照して、本実施の形態にかかる出力回路の動作について説明する。図4は、図1の出力回路を示す等価回路図である。
このように、本実施の形態は、トランジスタQ1の負荷抵抗RLに対して、可変インダクタ回路11を直列接続し、入力された制御信号Vcに応じて負荷インダクタンスLLを変化させることにより、出力信号Voの出力インピーダンスZo’を調整するようにしたものである。
したがって、可変インダクタ回路11において、制御信号Vcにより負荷インダクタンスLLを調整することにより、Q1の出力寄生容量Co、さらには外部負荷容量CLによるインピーダンス変化に対して、より適切なインピーダンス整合が可能となる。
次に、図7を参照して、本発明の第2の実施の形態にかかる送受信回路1について説明する。図7は、第2の実施の形態にかかる送受信回路を示すブロック図である。
図7に示すように、送受信回路1には、入力回路2、内部回路3、制御回路4、および出力回路10が設けられている。
制御回路4は、入力されたシリアルディジタル制御信号Scに応じて、出力回路10の可変インダクタ回路11を制御するための制御信号Vcを生成して出力する回路である。
A/D変換回路4Bは、パラレルディジタル制御信号Dcをアナログ制御信号Acに変換して出力する機能を有している。
電圧制御回路4Cは、アナログ制御信号Acに応じた電圧を示す制御信号Vcを生成して出力する機能を有している。
これにより、負荷インダクタンスLLが可変制御されて出力信号Voの出力インピーダンスZo’が調整されて、終端抵抗RoさらにはRoと並列して存在しうる外部負荷容量CLとの、より最適なインピーダンス整合を得ることができる。
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施形態については、矛盾しない範囲で任意に組み合わせて実施することができる。
Claims (8)
- ベース端子に入力された入力信号を増幅し、得られた出力信号をコレクタ端子から出力するエミッタ接地のトランジスタと、
電源電位と前記コレクタ端子との間に接続された負荷抵抗と、
前記負荷抵抗に対して直列接続されて、入力された制御信号に応じて負荷インダクタンスを変化させることにより、前記出力信号の出力インピーダンスを調整する可変インダクタ回路と
を備えることを特徴とする出力回路。 - 請求項1に記載の出力回路において、
前記可変インダクタ回路は、直列接続された複数のインダクタと、これらインダクタのうちの少なくともいずれか1つと並列接続されて、前記制御信号に応じて当該インダクタの両端を短絡または開放するスイッチング素子とを有することを特徴とする出力回路。 - 請求項2に記載の出力回路において、
前記スイッチング素子は、ドレイン端子が前記インダクタの一端に接続され、ソース端子が当該インダクタの他端に接続され、ゲート端子に入力された前記制御信号の電圧に応じて当該インダクタの両端を短絡または開放するFETからなることを特徴とする出力回路。 - 請求項2〜請求項3のいずれか1つに記載の出力回路において、
入力された外部インターフェース信号に応じて、前記スイッチング素子をオン/オフ制御する前記制御信号を生成する制御回路をさらに備えることを特徴とする出力回路。 - 請求項4に記載の出力回路において、
前記外部インターフェース信号は、前記スイッチング素子のオン/オフを指示するシリアルディジタル信号からなり、
前記制御回路は、前記シリアルディジタル信号をシリアル/パラレル変換した後、ディジタル/アナログ変換することにより、前記スイッチング素子をオン/オフ制御するための前記制御信号を生成する
ことを特徴とする出力回路。 - 請求項1〜請求項5のいずれか1つに記載の出力回路において、
前記トランジスタは、ゲート端子に入力された前記入力信号を増幅し、得られた出力信号をドレイン端子から出力するソース接地のFETからなることを特徴とする出力回路。 - 入力された信号を増幅して出力する入力回路と、
前記入力回路から出力された信号を信号処理して出力する内部回路と、
請求項1〜請求項6のいずれかに記載の出力回路からなり、前記内部回路から出力された信号を、入力された制御信号に応じた出力インピーダンスで出力する出力回路と
を備えることを特徴とする送受信回路。 - 入力された信号を増幅して出力する入力回路と、
前記入力回路から出力された信号を信号処理して出力する内部回路と、
請求項2または請求項3に記載の出力回路からなり、前記内部回路から出力された信号を、入力された制御信号に応じた出力インピーダンスで出力する出力回路と、
入力された外部インターフェース信号に応じて、前記スイッチング素子をオン/オフ制御する前記制御信号を生成する制御回路と
を備えることを特徴とする送受信回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013143254A JP2015019134A (ja) | 2013-07-09 | 2013-07-09 | 出力回路および送受信回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013143254A JP2015019134A (ja) | 2013-07-09 | 2013-07-09 | 出力回路および送受信回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015019134A true JP2015019134A (ja) | 2015-01-29 |
Family
ID=52439790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013143254A Pending JP2015019134A (ja) | 2013-07-09 | 2013-07-09 | 出力回路および送受信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015019134A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0983263A (ja) * | 1995-09-11 | 1997-03-28 | Nippon Telegr & Teleph Corp <Ntt> | Mos入出力回路 |
JPH11220338A (ja) * | 1998-01-30 | 1999-08-10 | Matsushita Electric Ind Co Ltd | 高周波電力増幅器 |
JP2001251206A (ja) * | 2000-03-07 | 2001-09-14 | Sharp Corp | 送受信回路モジュール |
US6340899B1 (en) * | 2000-02-24 | 2002-01-22 | Broadcom Corporation | Current-controlled CMOS circuits with inductive broadbanding |
JP2005136453A (ja) * | 2003-10-28 | 2005-05-26 | Mitsubishi Electric Corp | ドライバ回路 |
US20060028275A1 (en) * | 2004-08-03 | 2006-02-09 | Scintera Networks, Inc. | Differential amplifier having independently tunable base gain, peak gain and boost frequency, and uses of same |
JP2010268049A (ja) * | 2009-05-12 | 2010-11-25 | Yamaha Corp | インタフェース回路 |
-
2013
- 2013-07-09 JP JP2013143254A patent/JP2015019134A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0983263A (ja) * | 1995-09-11 | 1997-03-28 | Nippon Telegr & Teleph Corp <Ntt> | Mos入出力回路 |
JPH11220338A (ja) * | 1998-01-30 | 1999-08-10 | Matsushita Electric Ind Co Ltd | 高周波電力増幅器 |
US6340899B1 (en) * | 2000-02-24 | 2002-01-22 | Broadcom Corporation | Current-controlled CMOS circuits with inductive broadbanding |
JP2001251206A (ja) * | 2000-03-07 | 2001-09-14 | Sharp Corp | 送受信回路モジュール |
JP2005136453A (ja) * | 2003-10-28 | 2005-05-26 | Mitsubishi Electric Corp | ドライバ回路 |
US20060028275A1 (en) * | 2004-08-03 | 2006-02-09 | Scintera Networks, Inc. | Differential amplifier having independently tunable base gain, peak gain and boost frequency, and uses of same |
JP2010268049A (ja) * | 2009-05-12 | 2010-11-25 | Yamaha Corp | インタフェース回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9991856B2 (en) | Variable load power amplifier supporting dual-mode envelope tracking and average power tracking performance | |
US9191004B2 (en) | Signal converting device and digital transmitting apparatus applying the signal converting device | |
US10224876B2 (en) | Low dropout voltage regulator for highly linear radio frequency power amplifiers | |
US20150295547A1 (en) | Amplification stage and wideband power amplifier | |
JP5962462B2 (ja) | 増幅器および無線通信装置 | |
US10998720B2 (en) | T-coil enhanced ESD protection with passive equalization | |
JP2014207651A (ja) | 無線周波数増幅回路及び電力増幅モジュール | |
US20160056779A1 (en) | Wideband bias circuits and methods | |
US20170163226A1 (en) | Fast switching power amplifier, low noise amplifier, and radio frequency switch circuits | |
TW202007076A (zh) | 放大器線性升壓電路及用於後失真回饋取消之方法 | |
US20140266443A1 (en) | High-frequency, broadband amplifier circuit | |
US8067984B2 (en) | Variable gain circuit | |
JP5983968B2 (ja) | 電力増幅回路及び電力増幅モジュール | |
JP6658751B2 (ja) | 信号処理装置 | |
JP5743983B2 (ja) | 送受切替回路、無線装置および送受切替方法 | |
US11323080B2 (en) | Amplification circuit, radio-frequency front end circuit, and communication device | |
JP2015019134A (ja) | 出力回路および送受信回路 | |
US7928815B2 (en) | Amplifier | |
CN213585714U (zh) | 功率放大电路 | |
Ibrahim et al. | Simulation of single stage LNA based on ladder matching networks for WiMAX application | |
EP3972127B1 (en) | Impedance control in merged stacked fet amplifiers | |
US10587151B2 (en) | Wireless transmission device and wireless communication device | |
WO2022130566A1 (ja) | 分布型アンプ | |
US20220311390A1 (en) | Differential cascode amplifier arrangement with reduced common mode gate rf voltage | |
CN107852138B (zh) | 无削减信号包络地提升放大器增益 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150825 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160913 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170411 |