JP2015005866A - トランジスタ駆動回路 - Google Patents

Abstract

【課題】設定用の端子を削減することが可能なトランジスタ駆動回路を提供する。
【解決手段】クランプ端子４０ｃと、ＩＧＢＴ１０をオン駆動する信号を出力する出力端子４０ａと、出力端子４０ａからオン駆動する信号を出力している時に所定処理を行い、且つ出力端子４０ａからオン駆動する信号を出力していない時に所定処理を行わないクランプ回路２５と、ＩＧＢＴ１０の駆動に関する設定を行う設定回路３１，３２と、を備えるドライブＩＣ２０であって、クランプ回路２５は、出力端子４０ａからオン駆動する信号を出力している時にクランプ端子４０ｃを介した入出力により所定処理を行い、設定回路３１，３２は、出力端子４０ａからオン駆動する信号を出力していない時にクランプ端子４０ｃに入力される入力電圧により設定を行う。
【選択図】 図１

Description

本発明は、トランジスタを駆動する回路に関する。

特許文献１では、液晶を駆動するＩＣを含む半導体装置と、半導体装置を試験するための半導体テスタを用いた半導体テストシステムが提案されている。この半導体装置は、ＩＣの内部回路と、内部回路の出力端子と電気的に接続された複数のパッドと、出力端子と複数のパッドとの間に設けられたマルチプレクサとを備える。

複数のパッドには、半導体テスタのテスタ端子が接続されるが、パッドの数に対してテスタ端子の数が少ないことがある。そこで、半導体テスタから制御信号を内部回路へ入力し、内部回路によりマルチプレクサを制御して、パッドに接続される出力端子を切り替えさせている。このようにして、内部回路の全ての出力端子についてオープン不良の検出を行っている。

特開２０１２−６３１９８号公報

特許文献１では、ＩＣの内部回路は、複数の出力信号を出力する端子以外に、パッドに接続される出力端子を切り替えるための制御信号を入力する端子を備える必要がある。しかしながら、内部回路の端子数には限りがあるため、制御信号用の端子を削減したいという要望がある。

なお、液晶を駆動するＩＣに限らず、一般にトランジスタを駆動するトランジスタ駆動回路（ＩＣ）でも、概ね共通した要望がある。

本発明は、上記実情を鑑み、設定用の端子を削減することが可能なトランジスタ駆動回路を提供することを主たる目的とする。

上記課題を解決するため、請求項１に記載の発明は、所定端子と、トランジスタをオン駆動する信号を出力する出力端子と、前記出力端子から前記信号を出力している時に所定処理を行い、且つ前記出力端子から前記信号を出力していない時に前記所定処理を行わない処理回路と、前記トランジスタの駆動に関する設定を行う設定回路と、を備える駆動回路であって、前記処理回路は、前記出力端子から前記信号を出力している時に前記所定端子を介した入出力により前記所定処理を行い、前記設定回路は、前記出力端子から前記信号を出力していない時に前記所定端子に入力される入力電圧により前記設定を行う。

請求項１に記載の発明によれば、トランジスタをオン駆動する信号を出力する駆動回路は、オン駆動する信号を出力している時に所定処理を行い、信号を出力していない時に所定処理を行わない処理回路と、トランジスタの駆動に関する設定を行う設定回路を備える。

本発明者は、トランジスタをオン駆動する信号が出力されていない時に、処理回路に対して入出力に使用する所定端子が使用されないことに着目し、信号が出力されていない時に、所定端子を設定回路の入力端子として使用することにした。

そこで、トランジスタをオン駆動する信号が出力されていない時に、所定端子から設定回路に入力される電圧によりトランジスタの駆動に関する設定が行われる。よって、トランジスタをオン駆動する信号を出力していない時に使用しない所定端子と、設定用の入力端子とを共通化できるため、駆動回路の端子数を削減できる。

また、請求項６に記載の発明は、トランジスタのオフ状態を保持するオフ保持回路と、前記オフ保持回路が作動している時に作動しないオフ駆動回路と、前記オフ駆動回路及び前記トランジスタの制御端子に接続されているオフ駆動端子と、前記トランジスタの駆動に関する設定を行う設定回路と、を備える駆動回路であって、前記オフ保持回路が作動していない時に、前記オフ駆動端子を前記設定回路から切断し、前記オフ保持回路が作動している時に、前記オフ駆動端子を前記設定回路に接続するとともに、前記設定回路は、前記オフ駆動端子に入力される入力電圧により前記設定を行う。

請求項６に記載の発明によれば、オフ駆動回路によりトランジスタがオフされ、トランジスタの制御端子に印可される電圧がオンオフ閾値よりも十分に低くなると、オフ状態を保持するためのオフ保持回路が作動し、オフ駆動回路は作動しなくなる。よって、オフ駆動回路の作動時には、オフ駆動回路及びトランジスタの制御端子に接続されたオフ駆動端子は使用されるが、オフ保持回路の作動時には、オフ駆動端子は使用されない。

したがって、オフ保持回路を作動していない時には、オフ駆動端子を設定回路から切断する必要があるが、オフ保持回路を作動している時には、オフ駆動端子を設定回路に接続するとともに、オフ駆動端子に設定用の入力電圧を入力してもよい。

そこで、オフ保持回路が作動していない時には、オフ駆動端子は設定回路から切断され、オフ保持回路が作動している時には、オフ駆動端子は設定回路に接続され、オフ駆動端子から設定回路に入力電圧が入力されて、トランジスタの駆動に関する設定が行われる。これにより、オフ駆動端子と設定用の入力端子とを共通化でき、駆動回路の端子数を削減できる。

第１実施形態に係るドライブＩＣの回路を示す模式図。 第２実施形態に係るドライブＩＣの回路を示す模式図。 第３実施形態に係るドライブＩＣの回路を示す模式図。 第４実施形態に係るドライブＩＣの回路を示す模式図。 第５実施形態に係るドライブＩＣの回路を示す模式図。

以下、ＩＧＢＴ（Insulated Gate Bipolar Transistor）の駆動に適用したトランジスタ駆動回路を具体化した各実施形態について、図面を参照しつつ説明する。以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付しており、同一符号の部分についてはその説明を援用する。

（第１実施形態）
第１実施形態に係るドライブＩＣ（トランジスタ駆動回路）の構成について、図１を参照しつつ説明する。ドライブＩＣ２０は、ＩＧＢＴ１０（トランジスタ）を駆動する駆動回路であり、駆動用電源２９、オン駆動用定電流回路２１、オフ駆動回路２２、オフ保持回路２３、電流制御回路２８、クランプ回路２５（処理回路）、ＡＤ変換回路３０、短絡閾値設定回路３１、過電流閾値設定回路３２、複数の端子４０を備える。なお、ＩＧＢＴ１０は図示されていない他のＩＧＢＴと直列に接続されており、ＩＧＢＴ１０と他のＩＧＢＴとの直列体は他の直列体と並列に接続されている。

オン駆動用定電流回路２１は、電流制御用のＦＥＴ２１ａ及び電流検出用のシャント抵抗２１ｂを備え、ＩＧＢＴ１０をオン駆動する信号を出力端子４０ａから出力する。具体的には、ＦＥＴ２１ａがオンされることにより、ＩＧＢＴ１０の制御端子であるゲート端子に所定の定電流を流し込んで電荷を充電して、ゲート電圧をオンオフ閾値よりも高くし、ＩＧＢＴ１０をオンする回路である。

ＦＥＴ（Field Effect Transistor）２１ａは、ＦＥＴ２１ａのゲート電圧が制御されることにより駆動され、ＩＧＢＴ１０のゲート端子に所定の定電流を流し込んで電荷を充電する素子である。具体的には、ＦＥＴ２１ａはＰチャネルＭＯＳＦＥＴである。シャント抵抗２１ｂは、ＩＧＢＴ１０に流し込む電流を検出する素子である。ＦＥＴ２１ａのソース端子は、シャント抵抗２１ｂを介して駆動用電源２９の正極端子に接続されている。また、ドレイン端子は、ＩＧＢＴ１０のゲート端子に接続されている。さらに、ＦＥＴ２１ａのゲート端子は、電流制御回路２８に接続されている。

オフ駆動回路２２は、オフ駆動用のスイッチング素子であるＦＥＴ２２ａ及びオフ駆動用のオフ抵抗２２ｂを備え、ＩＧＢＴ１０をオフ駆動する信号をオフ駆動端子４０ｂから出力する。具体的には、ＦＥＴ２２ａがオンされることにより、ＩＧＢＴ１０のゲート端子からオフ駆動端子４０ｂを介して電荷を放電して、ゲート電圧をオンオフ閾値よりも低くし、ＩＧＢＴ１０をオフする回路である。

ＦＥＴ２２ａは、ＦＥＴ２２ａのゲート電圧が制御されることにより駆動され、ＩＧＢＴ１０のゲート端子から電荷を放電するスイッチング素子である。具体的には、ＦＥＴ２２ａはＮチャネルＭＯＳＦＥＴである。ＦＥＴ２２ａのソース端子は、グランドに接続されている。また、ＦＥＴ２２ａのドレイン端子は、オフ抵抗２２ｂを介してＩＧＢＴ１０のゲート端子に接続されている。さらに、ＦＥＴ２２ａのゲート端子は、ドライブＩＣ２０が備える制御回路（図示なし）に接続されている。

オフ保持回路２３は、オフ保持用のスイッチング素子であるＦＥＴ２３ａを備え、ＩＧＢＴ１０のオフ状態を保持する回路である。具体的には、ＩＧＢＴ１０のゲート電圧がオンオフ閾値よりも低いオフ保持閾値よりも小さくなるとＦＥＴ２３ａがオンされ、オフ駆動回路２２よりも速やかにＩＧＢＴ１０のゲート端子から電荷を放電して、ＩＧＢＴ１０のオフ状態を保持する回路である。

ＦＥＴ２３ａは、オフ保持端子４０ｆからの出力によってＦＥＴ２３ａのゲート電圧が制御されることにより駆動され、ＩＧＢＴ１０のゲート端子から電荷を放電でするスイッチング素子である。具体的には、ＦＥＴ２３ａはＮチャネルＭＯＳＦＥＴである。ＦＥＴ２３ａのソース端子は、グランドに接続されている。また、ＦＥＴ２３ａのドレイン端子は、ＩＧＢＴ１０のゲート端子に接続されている。さらに、ＦＥＴ２３ａのゲート端子は、ドライブＩＣ２０が備える制御回路に接続されている。

電流制御回路２８は、ドライブＩＣ２０が備える制御回路に含まれ、オン駆動用定電流回路２１を制御する回路である。電流制御回路２８は、抵抗２８ａ、定電流源２８ｂ、及びオペアンプ２８ｃを備え、外部からドライブＩＣ２０に入力された駆動信号がＩＧＢＴ１０のオンを指示している時に、シャント抵抗２１ｂの電圧に基づいてＦＥＴ２１ａを制御する回路である。

抵抗２８ａと定電流源２８ｂとは直列接続されている。抵抗２８ａの両端のうち定電流源２８ｂ側と反対側の一端は、シャント抵抗２１ｂに接続されている。また、定電流源２８ｂの両端のうち抵抗２８ａ側と反対側の一端は、グランに接続されている。オペアンプ２８ｃの非反転入力端子は、抵抗２８ａと定電流源２８ｂとの接続点に接続されている。また、オペアンプ２８ｃの反転入力端子は、シャント抵抗２１ｂとＦＥＴ２１ａのソース端子との接続点に接続されている。さらに、オペアンプ２８ｃの出力端子は、ＦＥＴ２１ａのゲート端子に接続されている。

制御回路は、外部からドライブＩＣ２０に入力される駆動信号がＩＧＢＴ１０のオンを指示しているときに、オン駆動用定電流回路２１をオンさせ、出力端子４０ａからＩＧＢＴ１０へオン駆動信号を出力させる。そして、制御回路は、外部からドライブＩＣ２０に入力される駆動信号がＩＧＢＴ１０のオンの指示を終了したときに、オン駆動用定電流回路２１をオフするとともに、オフ駆動回路２２をオンさせ、オフ駆動端子４０ｂからＩＧＢＴ１０へオフ駆動信号を出力させる。また、オフ保持回路２３は、ＩＧＢＴ１０のゲート電圧に基づいて制御回路により制御される。

クランプ回路２５は、スイッチング素子のＦＥＴ２５ａ及びダイオード２５ｂを備え、ＩＧＢＴ１０に印可されるゲート電圧を制限してＩＧＢＴ１０を保護する回路である。

ＦＥＴ２５ａは、ＦＥＴ２５ａのゲート電圧が制御されることにより駆動されるＮチャネルＭＯＳＦＥＴである。ＦＥＴ２５ａのソース端子は、グランドに接続されている。また、ＦＥＴ２５ａのドレイン端子は、ドライブＩＣ２０が備える端子４０の一つであるクランプ端子４０ｃ（所定端子）と接続及び切断可能になっている。さらに、ＦＥＴ２５ａのゲート端子は、図示しない制御回路に接続されている。ダイオード２５ｂは、ＩＧＢＴ１０のゲート端子と、クランプ端子４０ｃとの間に、ＩＧＢＴ１０のゲート端子からクランプ端子４０ｃへの向きが順方向となるように接続されている。

ＩＧＢＴ１０のゲート電圧が高いほど、ダイオード２５ｂにかかる順方向のバイアス電圧が大きくなり、ダイオード２５ｂの順方向に電流が流れやすくなる。よって、ＩＧＢＴ１０をオン駆動している時に、クランプ端子４０ｃをＦＥＴ２５ａのドレイン端子に接続してＦＥＴ２５ａを駆動すると、ＦＥＴ２１ａのゲート端子に充電される電荷が増加するのに伴い、電荷がクランプ回路２５へ放電されるようになる。それゆえ、ＩＧＢＴ１０のゲート端子に印可される電圧が制限され、ＩＧＢＴ１０が保護される。

短絡閾値設定回路３１及び過電流閾値設定回路３２は、ＩＧＢＴ１０の駆動に関する設定を行う設定回路である。短絡閾値設定回路３１は、図示しない短絡検出回路に含まれ、ＩＧＢＴ１０に対して直列に接続されたＩＧＢＴと、ＩＧＢＴ１０とがともにオンした短絡状態か否か判定するための短絡閾値を設定する回路である。短絡検出回路は、ＩＧＢＴ１０に流れる電流が、短絡閾値設定回路３１により設定された短絡閾値よりも大きければ短絡と判定する。

過電流閾値設定回路３２は、図示しない過電流検出回路に含まれ、ＩＧＢＴ１０に流れ電流が過電流の状態か否か判定するための過電流閾値を設定する回路である。過電流閾値は短絡閾値よりも小さい。過電流検出回路は、ＩＧＢＴ１０に流れる電流が、過電流閾値設定回路３２により設定された過電流閾値よりも大きければ過電流と判定する。

短絡検出回路及び過電流検出回路は制御回路に接続されており、短絡や過電流が検出されると、制御回路は図示しない遮断回路を制御して、オフ駆動回路２２よりも緩やかにＩＧＢＴ１０のゲート端子から電荷を放電し、ＩＧＢＴ１０をオフする。なお、ドライブＩＣ２０が、ＩＧＢＴ１０とＩＧＢＴ１０に並列接続されたＩＧＢＴとを並列に駆動する場合は、並列接続された複数のＩＧＢＴに対して、ＩＧＢＴの駆動に関する同じ設定を用いる。

ＡＤ変換回路３０は、後述する設定値入力用回路５０から入力された電圧をＡＤ変換して一つのデジタル値にするとともに、一つのデジタル値を変換して二つの設定値にする。ＡＤ変換回路３０は、短絡閾値設定回路３１及び過電流閾値設定回路３２に接続されているとともに、クランプ端子４０ｃに接続及び切断可能になっている。二つの設定値はそれぞれ、短絡閾値設定回路３１及び過電流閾値設定回路３２に入力され、短絡閾値及び過電流閾値として設定される。

なお、オン駆動用定電流回路２１、オフ駆動回路２２、電流制御回路２８を含む制御回路、ＡＤ変換回路３０、短絡閾値設定回路３１を含む短絡検出回路、過電流閾値設定回路３２を含む過電流検出回路は、一体的に構成されている。

次に、ドライブＩＣ２０に外付けする設定値入力用回路５０について説明する。設定値入力用回路５０は、ドライブＩＣ２０へ、ＩＧＢＴ１０の駆動に関する設定値となる電圧を入力する回路である。設定値入力用回路５０は、抵抗５１、抵抗５２、設定値入力用のスイッチング素子であるＦＥＴ５３、及び電源５４を備える。具体的には、ＦＥＴ５３は、ＮチャネルＭＯＳＦＥＴである。

電源５４と、抵抗５１と、抵抗５２と、ＦＥＴ５３とは、直列に接続されている。抵抗５１の一端は電源５４の正極端子に接続されており、抵抗５１の他端は抵抗５２と接続されている。抵抗５２の両端のうち抵抗５１側と反対側の一端はＦＥＴ５３のソース端子と接続されている。また、ＦＥＴ５３のドレイン端子はグランドに接続されており、ＦＥＴ５３のゲート端子は、オフ保持回路２３のＦＥＴ２３ａのゲート端子に接続されている。よって、ＦＥＴ２３ａがオンされるのに伴い、ＦＥＴ５３もオンされる。さらに、抵抗５１と抵抗５２との接続点は、ドライブＩＣ２０のクランプ端子４０ｃに接続されている。したがって、オフ保持回路２３の作動に伴い、電源５４を抵抗５１及び抵抗５２で分圧した電圧が、ドライブＩＣ２０のクランプ端子４０ｃに入力される。

次に、ドライブＩＣ２０及び設定値入力用回路５０の閾値設定動作について説明する。ドライブＩＣ２０がＩＧＢＴ１０をオン駆動する信号を出力していない時は、クランプ回路２５に電流は流れない。そのため、オン駆動信号を出力していない時は、クランプ端子４０ｃをＦＥＴ２５ａのドレイン端子に接続していても、クランプ端子４０ｃは入出力に使用されない。したがって、クランプ端子４０ｃは、ＩＧＢＴ１０をオン駆動する信号が出力されている時にクランプ回路２５に接続される必要があるが、オン駆動する信号が出力されていない時にクランプ回路２５に接続される必要はない。よって、ＩＧＢＴ１０をオン駆動する信号が出力されていない時には、クランプ端子４０ｃを設定用の入力端子として使用できる。

そこで、ＩＧＢＴ１０をオン駆動する信号を出力している時には、クランプ端子４０ｃをクランプ回路２５に接続し、ＩＧＢＴ１０をオン駆動する信号を出力していない時、特にオフ保持回路２３の作動時には、クランプ端子４０ｃをＡＤ変換回路３０を介して短絡閾値設定回路３１及び過電流閾値設定回路３２に接続する。詳しくは、クランプ端子４０ｃは、オン駆動用定電流回路２１の作動に伴いクランプ回路２５のＦＥＴ２５ａに接続され、オフ保持回路２３の作動に伴いＡＤ変換回路３０に接続される。

これにより、ＩＧＢＴ１０をオン駆動する信号を出力している時には、クランプ端子４０ｃを介してＩＧＢＴ１０のゲート端子からクランプ回路２５へ電流が流れ、ＩＧＢＴ１０が保護される。一方、オフ保持回路２３の作動時には、設定値入力用回路５０のＦＥＴ５３がオンされ、電源５４を抵抗５１及び抵抗５２で分圧した電圧が、クランプ端子４０ｃを介してＡＤ変換回路３０へ入力され、入力電圧により短絡閾値及び過電流閾値が設定される。

以上説明した第１実施形態によれば、以下の効果を奏する。

・オン駆動する信号が出力されている時には、クランプ端子４０ｃはクランプ回路２５に接続され、オン駆動する信号が出力されていない時には、クランプ端子４０ｃはＡＤ変換回路３０を介して短絡閾値設定回路３１及び過電流閾値設定回路３２に接続される。これにより、クランプ端子４０ｃと設定用の入力端子とを共通化でき、ドライブＩＣ２０の端子数を削減できる。

・ＩＧＢＴ１０の制御端子に印可される電圧がオンオフ閾値よりも十分に低くなると、オフ状態を保持するためのオフ保持回路２３がオンされ、オフ保持回路２３が作動を始める。したがって、オフ保持回路２３の作動時には確実に、クランプ端子４０ｃはクランプ回路２５に対する入出力に使われていない。よって、オフ保持回路２３の作動に伴い入力電圧がクランプ端子４０ｃに入力されれば、クランプ回路２５による処理を妨げることなく、ＩＧＢＴ１０の駆動に関する設定を行うことができる。

・１つの値の入力電圧により複数の設定が行われるため、１つの設定用の入力端子があればよい。それゆえ、複数の入力端子にそれぞれ異なる入力電圧を入力して複数の設定を行う場合と比較して、ドライブＩＣ２０の端子数の削減効果が大きい。

・クランプ端子４０ｃに入力された電圧により、短絡閾値設定回路３１や過電流閾値設定回路３２のような、ＩＧＢＴ１０の異常判定を行う回路で用いる閾値を設定できる。

・並列に接続されたＩＧＢＴを並列駆動する場合には、各ＩＧＢＴの駆動条件が同じになるため、ＩＧＢＴの駆動に関して同じ設定を用いることができる。

・クランプ端子４０ｃをクランプ回路２５に接続した時、設定値入力用回路５０の電源５４の電圧がクランプ端子４０ｃに印加されるが、クランプ回路２５に電流が流れるため、問題は生じない。また、クランプ端子４０ｃに印可される電圧によりＩＧＢＴ１０のゲート端子に電流が流入することは、ダイオード２５ｂにより防ぐことができる。

（第２実施形態）
次に、第２実施形態に係るドライブＩＣ２０の構成について、図２を参照しつつ、第１実施形態と異なる点について説明する。第２実施形態では、ドライブＩＣ２０は、クランプ回路２５の代わりにセンス回路２６（処理回路）を備える。また、設定値入力用回路５０が異なる。

ＩＧＢＴ１０のエミッタ端子には、ＩＧＢＴ１０に流れる電流を検出するためのセンス抵抗１１が接続されている。センス抵抗１１の両端のうちＩＧＢＴ１０のエミッタ端子に接続されていない側の一端は、グランドに接続されている。センス抵抗１１とＩＧＢＴ１０のエミッタ端子との接続点は、ドライブＩＣ２０が備える端子４０の一つであるセンス端子４０ｄ（所定端子）に接続されている。

センス回路２６は、センス抵抗１１に流れる電流を検出する回路であり、センス端子４０ｄと接続及び切断可能になっている。また、ＡＤ変換回路３０も、センス端子４０ｄと接続及び切断可能になっている。

ドライブＩＣ２０に外付けする設定値入力用回路５０は、抵抗５１、抵抗５２、設定値入力用のスイッチング素子であるＦＥＴ５３、及び電源５４を備える。電源５４と、抵抗５１と、抵抗５２とは、直列に接続されている。抵抗５１の一端は電源５４の正極端子に接続されており、抵抗５１の他端は抵抗５２と接続されている。そして、抵抗５１と抵抗５２との接続点は、ＦＥＴ５３のソース端子に接続されている。また、ＦＥＴ５３のドレイン端子はセンス端子４０ｄに接続されており、ＦＥＴ５３のゲート端子は、オフ保持回路２３のＦＥＴ２３ａのゲート端子に接続されている。よって、ＦＥＴ２３ａがオンされるのに伴い、ＦＥＴ５３もオンされる。

次に、ドライブＩＣ２０及び設定値入力用回路５０の閾値設定動作について説明する。ドライブＩＣ２０がＩＧＢＴ１０をオン駆動する信号を出力していない時は、センス回路２６に電流はほぼ流れない。そのため、オン駆動信号を出力していない時は、センス端子４０ｄをセンス回路２６に接続していても、センス端子４０ｄは入出力に使用されない。したがって、センス端子４０ｄは、ＩＧＢＴ１０をオン駆動する信号が出力されている時にセンス回路２６に接続される必要があるが、オン駆動する信号が出力されていない時にセンス回路２６に接続される必要はない。よって、ＩＧＢＴ１０をオン駆動する信号が出力されていない時には、センス端子４０ｄを設定用の入力端子として使用できる。

そこで、ＩＧＢＴ１０をオン駆動する信号を出力している時には、センス端子４０ｄをセンス回路２６に接続し、ＩＧＢＴ１０をオン駆動する信号を出力していない時、特にオフ保持回路２３の作動時には、センス端子４０ｄをＡＤ変換回路３０を介して短絡閾値設定回路３１及び過電流閾値設定回路３２に接続する。詳しくは、センス端子４０ｄは、オン駆動用定電流回路２１の作動に伴いセンス回路２６に接続され、オフ保持回路２３の作動に伴いＡＤ変換回路３０に接続される。

これにより、ＩＧＢＴ１０をオン駆動する信号を出力している時には、センス端子４０ｄを介してＩＧＢＴ１０からセンス回路２６へ電流が流れ、ＩＧＢＴ１０に流れる電流が検出される。一方、オフ保持回路２３の作動時には、設定値入力用回路５０のＦＥＴ５３がオンされ、電源５４を抵抗５１及び抵抗５２で分圧した電圧が、ＦＥＴ５３及びセンス端子４０ｄを介してＡＤ変換回路３０へ入力され、入力電圧により短絡閾値及び過電流閾値が設定される。

以上説明した第２実施形態によれば、オン駆動する信号が出力されている時には、センス端子４０ｄはセンス回路２６に接続され、オン駆動する信号が出力されていない時には、センス端子４０ｄはＡＤ変換回路３０を介して短絡閾値設定回路３１及び過電流閾値設定回路３２に接続される。これにより、センス端子４０ｄと設定用の入力端子とを共通化でき、ドライブＩＣ２０の端子数を削減できる。

（第３実施形態）
次に、第３実施形態に係るドライブＩＣ２０の構成について、図３を参照しつつ、第１実施形態と異なる点について説明する。第３実施形態では、ドライブＩＣ２０は、過電流閾値設定回路３２及びＡＤ変換回路３０を備えず、短絡閾値設定回路３１のみを備える。また、オフ駆動回路２２が異なる。設定値入力用回路５０は第２実施形態と同じ回路になっている。

短絡閾値設定回路３１は、オフ駆動回路２２に接続されたオフ駆動端子４０ｂと接続及び切断可能になっている。また、設定値入力用回路５０のＦＥＴ５３のドレイン端子は、オフ駆動端子４０ｂに接続されている。

オフ駆動回路２２は、ＦＥＴ２２ａ、オフ抵抗２２ｂ及びダイオード２２ｃを備える。ダイオード２２ｃは、ＦＥＴ２２ａのドレイン端子とオフ抵抗２２ｂとの間に、オフ抵抗２２ｂからＦＥＴ２２ａのドレイン端子への向きが順方向となるように接続されている。なお、設定値入力用回路５０のＦＥＴ５３のドレイン端子は、オフ駆動端子４０ｂとオフ抵抗２２ｃとの接続点に接続されている。

オン駆動用定電流回路２１がオフされ、オフ駆動回路２２がオンされたとき、ＩＧＢＴ１０のゲート電圧はまだ高いので、ダイオード２２ｃには順方向のバイアス電圧がかかり、ＩＧＢＴ１０のゲート端子からオフ駆動端子４０ｂを介してＦＥＴ２２ａへ電荷が放電される。そして、ＩＧＢＴ１０のゲート電圧が十分に低くなって、オフ保持回路２３のＦＥＴ２３ａがオンされたときに、設定値入力用回路５０からオフ駆動端子４０ｂにオフ保持閾値よりも十分に高い電圧を入力すると、ダイオード２２ｃに逆方向のバイアス電圧がかかる。そのため、オフ保持回路２３のＦＥＴ２３ａがオンされると、オフ駆動回路２２のＦＥＴ２２ａがオンのままでもオフ駆動回路２２は作動せず、ＩＧＢＴ１０のゲート端子からオフ駆動端子４０ｂを介してＦＥＴ２２ａへ電荷が放電されない。

次に、ドライブＩＣ２０及び設定値入力用回路５０の閾値設定動作について説明する。
オン駆動用定電流回路２１がオンされている時に、オフ駆動端子４０ｂを短絡閾値設定回路３１に接続すると、オン駆動用定電流回路２１からＩＧＢＴ１０のゲート端子に流し込まれた電荷が、オフ駆動端子４０ｂを介して短絡閾値設定回路３１に放電され、ＩＧＢＴ１０がオンされないおそれがある。また、オフ駆動回路２２が作動し、ＩＧＢＴ１０のゲート端子からオフ駆動端子４０ｂを介して電荷が放電されている時に、オフ駆動端子４０ｂを介して短絡閾値設定回路３１に設定値を入力すると、短絡閾値が不安定になるおそれがある。

一方、オフ保持回路２３が作動している時には、オフ駆動回路２２のＦＥＴ２２ａがオンしていても、オフ駆動端子２２ｂを介して電荷の放電は行われないため、オフ駆動端子４０ｂを介して短絡閾値設定回路３１に設定値を入力しても、短絡閾値が不安定になるおそれはない。

したがって、オフ駆動端子４０ｂは、オフ保持回路２３が作動していない時には、短絡閾値設定回路３１から切断される必要があるが、オフ保持回路２３が作動している時には、短絡閾値設定回路３１に接続されていてもよい。よって、オフ保持回路２３の作動時には、オフ駆動端子４０ｂを設定用の入力端子として使用できる。

そこで、オフ保持回路２３が作動していない時には、オフ駆動端子４０ｂと短絡閾値設定回路３１を切断し、オフ保持回路２３が作動している時には、オフ駆動端子４０ｂを短絡閾値設定回路３１に接続する。詳しくは、オフ駆動端子４０ｂは、オフ保持回路２３の作動終了に伴い短絡閾値設定回路３１から切断され、オフ保持回路２３の作動に伴い短絡閾値設定回路３１に接続される。

これにより、オフ保持回路２３の作動時には、設定値入力用回路５０のＦＥＴ５３がオンされ、電源５４を抵抗５１及び抵抗５２で分圧した電圧が、オフ駆動端子４０ｂを介して短絡閾値設定回路３１へ入力され、入力電圧により短絡閾値が設定される。本実施形態では、短絡閾値のみを設定しているため、ＡＤ変換回路３０は必要ない。１つの値の入力電圧により複数の設定を行う場合には、ＡＤ変換回路３０が必要になる。

以上説明した第３実施形態によれば、オフ保持回路２３が作動していない時には、オフ駆動端子４０ｂは短絡閾値設定回路３１から切断される。そして、オフ保持回路２３が作動している時には、オフ駆動端子４０ｂは短絡閾値設定回路３１に接続され、オフ駆動端子４０ｂから短絡閾値設定回路３１に入力電圧が入力されて、ＩＧＢＴ１０の駆動に関する設定が行われる。これにより、オフ駆動端子４０ｂと設定用の入力端子とを共通化でき、ドライブＩＣ２０の端子数を削減できる。

（第４実施形態）
次に、第４実施形態に係るドライブＩＣ２０の構成について、図４を参照しつつ、第１実施形態と異なる点について説明する。第４実施形態では、ドライブＩＣ２０は、クランプ回路２５の代わりにＤＥＳＡＴ回路２７（処理回路、検出回路）を備える。

ＤＥＳＡＴ回路２７は、ＩＧＢＴ１０を保護するために、ＩＧＢＴ１０に過電流が流れる不飽和状態を検出するための回路である。ＤＥＳＡＴ回路２７は、ドライブＩＣ２０が備える端子４０の一つである検出端子４０ｅ（所定端子）と接続及び切断可能になっている。また、ＡＤ変換回路３０も、検出端子４０ｅと接続及び切断可能になっている。さらに、設定値入力用回路５０の抵抗５１と抵抗５２の接続点が、検出端子４０ｅに接続されている。また、検出端子４０ｅとＩＧＢＴ１０のコレクタ端子との間には、検出端子４０ｅからＩＧＢＴ１０のコレクタ端子への向きが順方向となるように、ダイオード２７ａが接続されている。

検出端子４０ｅがＤＥＳＡＴ回路２７に接続されていると、ＤＥＳＡＴ回路２７は検出端子４０ｅに所定電圧を印可する。通常、検出端子４０ｅの電圧は、ＩＧＢＴ１０のコレクタ電圧よりも高い。そのため、ダイオード２７ａに順方向のバイアス電圧が印可され、ダイオード２７ａに電流が流れる。これに対して、ＩＧＢＴ１０が不飽和状態となりコレクタ電圧が高くなると、検出端子４０ｅの電圧よりもＩＧＢＴ１０のコレクタ電圧の方が高くなる。そのため、ダイオード２７ａに逆方向のバイアス電圧が印可され、ダイオード２７ａに電流が流れなくなる。よって、ダイオード２７ａに電流が流れない場合に、ＩＧＢＴ１０の不飽和状態を検出する。

次に、ドライブＩＣ２０及び設定値入力用回路５０の閾値設定動作について説明する。ドライブＩＣ２０がＩＧＢＴ１０をオン駆動する信号を出力していない時は、ＩＧＢＴ１０に過電流が流れるおそれはない。そのため、オン駆動信号を出力していない時は、検出端子４０ｅをＤＥＳＡＴ回路２７に接続していても、過電流の検出に使用されない。したがって、検出端子４０ｅは、ＩＧＢＴ１０をオン駆動する信号が出力されている時にＤＥＳＡＴ回路２７に接続される必要があるが、オン駆動する信号が出力されていない時にＤＥＳＡＴ回路２７に接続される必要はない。よって、ＩＧＢＴ１０をオン駆動する信号が出力されていない時には、検出端子４０ｅを設定用の入力端子として使用できる。

そこで、ＩＧＢＴ１０をオン駆動する信号を出力している時には、検出端子４０ｅをＤＥＳＡＴ回路２７に接続し、ＩＧＢＴ１０をオン駆動する信号を出力していない時、特にオフ保持回路２３の作動時には、検出端子４０ｅをＡＤ変換回路３０を介して短絡閾値設定回路３１及び過電流閾値設定回路３２に接続する。詳しくは、検出端子４０ｅは、オン駆動用定電流回路２１の作動に伴いＤＥＳＡＴ回路２７に接続され、オフ保持回路２３の作動に伴いＡＤ変換回路３０に接続される。

これにより、ＩＧＢＴ１０をオン駆動する信号を出力している時には、ＤＥＳＡＴ回路２７から検出端子４０ｅを介してダイオード２７ａへ電流が流れ、ＩＧＢＴ１０の不飽和状態が検出される。一方、オフ保持回路２３の作動時には、設定値入力用回路５０のＦＥＴ５３がオンされ、電源５４を抵抗５１及び抵抗５２で分圧した電圧が、検出端子４０ｅを介してＡＤ変換回路３０へ入力され、入力電圧により短絡閾値及び過電流閾値が設定される。

以上説明した第４実施形態によれば、オン駆動する信号が出力されている時には、検出端子４０ｅはＤＥＳＡＴ回路２７に接続され、オン駆動する信号が出力されていない時には、検出端子４０ｅはＡＤ変換回路３０を介して短絡閾値設定回路３１及び過電流閾値設定回路３２に接続される。これにより、検出端子４０ｅと設定用の入力端子とを共通化でき、ドライブＩＣ２０の端子数を削減できる。

（第５実施形態）
次に、第５実施形態に係るドライブＩＣ２０の構成について、図５を参照しつつ、第４実施形態と異なる点について説明する。第５実施形態では、ＡＤ変換回路３０、短絡閾値設定回路３１及び過電流閾値設定回路３２を備えず、代わりに並列駆動設定回路３３を備える。また、設定値入力用回路５０が異なる。また、ＩＧＢＴ１０は、他のＩＧＢＴと並列接続されている場合と、並列接続されていない場合とがある。

並列駆動設定回路３３は、並列駆動設定回路３３は、検出端子４０ｅ（所定端子）と接続及び切断可能になっており、ＩＧＢＴ１０を並列で駆動するか単一で駆動するか設定する回路である。ＩＧＢＴ１０を他のＩＧＢＴと並列に接続して駆動する場合は、並列駆動を設定し、ＩＧＢＴ１０を単一で駆動する場合は、単一駆動を設定する。具体的には、並列駆動設定回路３３は、検出端子４０ｅが並列駆動設定回路３３に接続されている場合に、検出端子４０ｅに入力された電圧がＬｏｗの場合には並列駆動を設定し、入力電圧がＨｉの場合には単一駆動を設定する。あるいは、並列駆動設定回路３３は、検出端子４０ｅに入力された電圧がＬｏｗの場合には単一駆動を設定し、入力電圧がＨｉの場合には並列駆動を設定してもよい。

設定値入力用回路５０は、プルダウン回路又はプルアップ回路である。図５に示す設定値入力用回路５０は、プルダウン回路であり、抵抗５５及びスイッチング素子であるＦＥＴ５３を備える。抵抗５５の一端は、ＦＥＴ５３のソース端子と接続されており、抵抗５５の他端は、検出端子４０ｅに接続されている。また、ＦＥＴ５３のドレイン端子はグランドに接続されており、ＦＥＴ５３のゲート端子は、オフ保持回路２３のＦＥＴ２３ａのゲート端子に接続されている。よって、オフ保持回路２３の作動に伴い、ＦＥＴ５３もオンされ、電圧０(Ｌｏｗ)が検出端子４０ｅに入力される。一方、設定値入力用回路５０がプルアップ回路の場合は、オフ保持回路２３の作動に伴い、電圧１（Ｈｉ）が検出端子４０ｅに入力される。

第４実施形態において述べたように、ＩＧＢＴ１０をオン駆動する信号が出力されていない時には、検出端子４０ｅを設定用の入力端子として使用できる。そこで、ＩＧＢＴ１０をオン駆動する信号を出力している時には、検出端子４０ｅをＤＥＳＡＴ回路２７に接続し、ＩＧＢＴ１０をオン駆動する信号を出力していない時、特にオフ保持回路２３の作動時には、検出端子４０ｅを並列駆動設定回路３３に接続する。詳しくは、検出端子４０ｅは、オン駆動用定電流回路２１の作動に伴いＤＥＳＡＴ回路２７に接続され、オフ保持回路２３の作動に伴い並列駆動設定回路３３に接続される。

これにより、ＩＧＢＴ１０をオン駆動する信号を出力している時には、ＤＥＳＡＴ回路２７から検出端子４０ｅを介してダイオード２７ａへ電流が流れ、ＩＧＢＴ１０の不飽和状態が検出される。一方、オフ保持回路２３の作動時には、設定値入力用回路５０のＦＥＴ５３がオンされ、検出端子４０ｅにＬｏｗ又はＨｉの電圧が入力され、ＩＧＢＴ１０を並列駆動するか単一駆動するかが設定される。

以上説明した第５実施形態によれば、オン駆動する信号が出力されている時には、検出端子４０ｅはＤＥＳＡＴ回路２７に接続され、オン駆動する信号が出力されていない時には、検出端子４０ｅは並列駆動設定回路３３に接続される。これにより、検出端子４０ｅに入力された電圧により、並列駆動するか単一駆動するかを設定できる。

（他の実施形態）
・ドライブＩＣ２０は、短絡閾値設定回路３１、過電流閾値設定回路３２、並列駆動設定回路３３以外にも、例えば、ＩＧＢＴ１０のオンオフ閾値やオン時間閾値等のＩＧＢＴ１０の駆動に関する設定を行う回路を備えていてもよい。ドライブＩＣ２０は、必要に応じた設定回路を備えていればよい。

・設定値入力用回路５０から入力された１つの値の入力電圧から、ＩＧＢＴ１０の駆動に関する３つ以上の設定を行ってもよい。この場合、ＡＤ変換回路３０により、デジタル値に変換された入力電圧を、さらに３つ以上の値に変換する。

・ドライブＩＣは、クランプ回路２５、センス回路２６及びＤＥＳＡＴ回路２７のうち２つ以上の回路を備えていてもよい。その場合、ＩＧＢＴ１０をオン駆動する信号が出力されていない時に、２つ以上の所定端子のそれぞれに対して異なる入力電圧を入力してもよい。このようにすれば、ＡＤ変換回路３０を備えていなくても、ＩＧＢＴ１０の駆動に関する２つ以上の設定を行うことができる。

・実施形態１、２、４、５では、設定値入力用回路５０のＦＥＴ５３のゲート端子は、オフ駆動回路２２のＦＥＴ２２ａのゲート端子と接続されていてもよい。すなわち、オフ駆動回路２２のオンに伴い、設定値が設定回路に入力されるようにしてもよい。

・ドライブＩＣ２０を高耐圧回路にすると、端子削減効果がより高い。高耐圧の駆動回路では、低耐圧の駆動回路よりも必要な端子数が多いため、端子削減要求が強い。それゆえ、高耐圧の駆動回路において、使用しない端子と、設定用の入力端子とを共通化すれば、端子削減効果がより高くなる。

・ドライブＩＣ２０は、ＭＯＳＦＥＴ等のＩＧＢＴ１０以外のトランジスタを駆動する回路であってもよい。

１０…ＩＧＢＴ、２０…ドライブＩＣ、２５…クランプ回路、２６…センス回路、２７…ＤＥＳＡＴ回路、３１…短絡閾値設定回路、３２…過電流閾値設定回路、３３…並列駆動設定回路、４０ａ…出力端子、４０ｃ…クランプ端子、４０ｄ…センス端子、４０ｅ…検出端子。

Claims (11)

1. 所定端子（４０ｃ，４０ｄ，４０ｅ）と、トランジスタ（１０）をオン駆動する信号を出力する出力端子（４０ａ）と、前記出力端子から前記信号を出力している時に所定処理を行い、且つ前記出力端子から前記信号を出力していない時に前記所定処理を行わない処理回路（２５，２６，２７）と、前記トランジスタの駆動に関する設定を行う設定回路（３１，３２，３３）と、を備える駆動回路（２０）であって、
   前記処理回路は、前記出力端子から前記信号を出力している時に前記所定端子を介した入出力により前記所定処理を行い、
   前記設定回路は、前記出力端子から前記信号を出力していない時に前記所定端子に入力される入力電圧により前記設定を行うことを特徴とするトランジスタ駆動回路。
2. 前記処理回路は、前記トランジスタに印可される電圧を制限するクランプ回路（２５）であり、
   前記所定端子は、前記信号を出力している時に前記クランプ回路に接続するクランプ端子（４０ｃ）であり、
   前記信号を出力していない時に、前記クランプ端子を前記設定回路に接続する請求項１に記載のトランジスタ駆動回路。
3. 前記処理回路は、前記トランジスタに流れる電流を検出するセンス回路（２６）であり、
   前記所定端子は、前記信号を出力している時に前記センス回路に接続するセンス端子（４０ｄ）であり、
   前記信号を出力していない時に、前記センス端子を前記設定回路に接続する請求項１又は２に記載のトランジスタ駆動回路。
4. 前記処理回路は、前記トランジスタの不飽和状態を検出する検出回路（２７）であり、
   前記所定端子は、前記信号を出力している時に前記検出回路に接続する検出端子（４０ｅ）であり、
   前記信号を出力していない時に、前記検出端子を前記設定回路に接続する請求項１〜３のいずれかに記載のトランジスタ駆動回路。
5. 前記トランジスタのオフ状態を保持するオフ保持回路（２３）を備え、
   前記オフ保持回路の作動に伴い、前記入力電圧が前記所定端子に入力される請求項１〜４のいずれかに記載のトランジスタ駆動回路。
6. トランジスタのオフ状態を保持するオフ保持回路（２３）と、前記オフ保持回路が作動している時に作動しないオフ駆動回路（２２）と、前記オフ駆動回路及び前記トランジスタの制御端子に接続されているオフ駆動端子（４０ｂ）と、前記トランジスタの駆動に関する設定を行う設定回路（３１）と、を備える駆動回路（２０）であって、
   前記オフ保持回路が作動していない時に、前記オフ駆動端子を前記設定回路から切断し、
   前記オフ保持回路が作動している時に、前記オフ駆動端子を前記設定回路に接続するとともに、前記設定回路は、前記オフ駆動端子に入力される入力電圧により前記設定を行うことを特徴とするトランジスタ駆動回路。
7. １つの値の前記入力電圧により、前記トランジスタの駆動に関する複数の設定を行う請求項１〜６のいずれかに記載のトランジスタ駆動回路。
8. 前記トランジスタの駆動に関する設定は、前記トランジスタの異常を判定するための閾値の設定である請求項１〜７のいずれかに記載のトランジスタ駆動回路。
9. 並列に接続された複数の前記トランジスタを並列に駆動するとともに、
   前記複数のトランジスタに対して、前記トランジスタの駆動に関する同じ設定を用いる請求項１〜８のいずれかに記載のトランジスタ駆動回路。
10. 前記トランジスタの駆動に関する設定は、前記トランジスタを並列駆動するか単一駆動するかの設定である請求項１〜９のいずれかに記載のトランジスタ駆動回路。
11. 前記トランジスタ駆動回路は高耐圧回路である請求項１〜１０のいずれかに記載のトランジスタ駆動回路。

Images