JP2014523222A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2014523222A5 JP2014523222A5 JP2014525057A JP2014525057A JP2014523222A5 JP 2014523222 A5 JP2014523222 A5 JP 2014523222A5 JP 2014525057 A JP2014525057 A JP 2014525057A JP 2014525057 A JP2014525057 A JP 2014525057A JP 2014523222 A5 JP2014523222 A5 JP 2014523222A5
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- slave
- master
- master oscillator
- slave oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002347 injection Methods 0.000 claims description 32
- 239000007924 injection Substances 0.000 claims description 32
- 230000001808 coupling Effects 0.000 claims description 12
- 238000010168 coupling process Methods 0.000 claims description 12
- 238000005859 coupling reaction Methods 0.000 claims description 12
- 238000000926 separation method Methods 0.000 claims description 3
- 230000000630 rising Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims 1
- 230000001721 combination Effects 0.000 description 1
- 230000004301 light adaptation Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006011 modification reaction Methods 0.000 description 1
Description
いくつかの特定の実施形態について教授の目的で上記で説明したが、本特許文書の教示は、一般的な適用可能性を有し、上記で説明した特定の実施形態に限定されない。アンロック状態検出器回路が供給センサーである特定の例を上記に記載したが、アンロック状態検出器回路は、供給電圧の低電圧状態に加えておよび/またはそれ以外の他のタイプのアンロック状態を検出する別のタイプのアンロック状態検出器回路であり得る。単一のデジタル信号についてロック信号として上記で説明したが、インジェクションロック制御回路に供給されるようにアンロックおよびロックする命令は他の形態をとることができる。インジェクションロック制御回路は、マスタ出力信号およびスレーブ出力信号自体を受信することによって、スレーブ発振器出力信号とマスタ発振器出力信号と間の逆位相状態を検出する必要はなく、インジェクションロック制御回路は、他の信号を通して(たとえば、マスタ発振器出力信号およびスレーブ発振器出力信号のバッファされたバージョンから)間接的にマスタ出力信号とスレーブ出力信号との間の逆位相状態を検出し得る。したがって、説明した特定の実施形態の様々な特徴の様々な変更、適応、および組合せは、以下に記載する特許請求の範囲から逸脱することなく実施され得る。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1]
(a)スレーブ発振器がマスタ発振器にインジェクションロックされるように、前記マスタ発振器と前記スレーブ発振器とを動作させることと、
(b)前記スレーブ発振器がもはや前記マスタ発振器にインジェクションロックされていないように、前記マスタ発振器から前記スレーブ発振器を分離することと、
(c)前記マスタ発振器によって出力されたマスタ発振器出力信号と、前記スレーブ発振器によって出力されたスレーブ発振器出力信号との間の逆位相状態を検出することと、
(d)(c)の前記検出することに応答して、前記スレーブ発振器が前記マスタ発振器にインジェクションロックされるように、前記スレーブ発振器を前記マスタ発振器に結合することと
を備える方法。
[C2]
(c)の前記検出することは、前記スレーブ発振器出力信号のエッジが前記マスタ発振器出力信号のエッジの所定の時間内に入るかどうかを示す信号を生成することを伴う、C1に記載の方法。
[C3]
(c)の前記検出することは、前記スレーブ発振器出力信号の立下りエッジが前記マスタ発振器出力信号の立上りエッジの所定の時間内に入るかどうかを示す信号を生成することを伴う、C1に記載の方法。
[C4]
前記所定の時間が、デジタル回路を通したデジタル信号の伝搬遅延である、C3に記載の方法。
[C5]
(b)の前記分離することの後、および(d)の前記結合することの前に、前記スレーブ発振器の発振周波数を調整すること
をさらに備える、C1に記載の方法。
[C6]
前記調整することが、前記スレーブ発振器に供給される供給電流を調整することを伴う、C5に記載の方法。
[C7]
供給電圧の状態を検出することと、前記検出することに応答して、(b)の前記分離することが行われることと
をさらに備える、C1に記載の方法。
[C8]
前記スレーブ発振器出力信号をプロセッサに供給することと、
前記供給電圧を前記プロセッサに供給することと
をさらに備える、C7に記載の方法。
[C9]
(d)の前記結合することが、インジェクタ回路とスイッチとを介して前記マスタ発振器の出力ノードを前記スレーブ発振器の入力ノードに結合することを伴い、(d)において前記スレーブ発振器が前記マスタ発振器に結合されたときは、前記スイッチが閉じており、(b)において前記スレーブ発振器が前記マスタ発振器から分離されたときは、前記スイッチが開いている、C1に記載の方法。
[C10]
前記スレーブ発振器出力信号は、前記スレーブ発振器が発振しているとき、前記スレーブ発振器の入力ノード上にある信号であり、前記マスタ発振器の出力ノードは、(d)において前記スレーブ発振器が前記マスタ発振器に結合されたとき、前記スレーブ発振器の前記入力ノードに結合される、C1に記載の方法。
[C11]
マスタ発振器出力信号を出力するマスタ発振器と、
スレーブ発振器出力信号を出力するスレーブ発振器と、
前記マスタ発振器出力信号と前記スレーブ発振器出力信号との間の逆位相状態を検出し、前記逆位相状態を前記検出することに応答して、前記スレーブ発振器が前記マスタ発振器にインジェクションロックされるように、前記スレーブ発振器を前記マスタ発振器に結合するインジェクションロック制御回路と
を備える装置。
[C12]
前記逆位相状態は、スレーブ発振器出力信号のエッジが前記マスタ発振器出力信号のエッジの所定の時間内に生じる状態であり、前記スレーブ発振器出力信号の前記エッジが、前記マスタ発振器出力信号の前記エッジに対して逆位相である、C11に記載の装置。
[C13]
前記インジェクションロック制御回路は、
前記スレーブ発振器が、それを介して前記マスタ発振器に結合され得るスイッチと、
前記スイッチに制御信号を供給する逆位相状態検出器回路であって、前記逆位相状態検出器回路が、前記逆位相状態を検出し、それに応答して前記制御信号をアサートする、逆位相状態検出器回路と
を備える、C11に記載の装置。
[C14]
前記インジェクションロック制御回路が、
前記マスタ発振器から前記マスタ発振器出力信号を受信するために結合されたインジェクタと、
前記インジェクタの出力ノードを前記スレーブ発振器の入力ノードに結合するために制御可能であるスイッチと、
前記スイッチに制御信号を供給する逆位相状態検出器回路と
を備える、C11に記載の装置。
[C15]
アンロック状態を検出し、前記アンロック状態を検出することに応答して、ロック信号をデアサートするアンロック状態検出器回路であって、前記ロック信号が前記インジェクションロック制御回路に供給される、アンロック状態検出器回路
をさらに備える、C11に記載の方法。
[C16]
前記アンロック状態検出器回路が供給電圧の低電圧状態を検出し、前記供給電圧が、プロセッサに供給される供給電圧である、C15に記載の装置。
[C17]
ある時間期間中に、前記スレーブ発振器が前記マスタ発振器にインジェクションロックされず、前記アンロック状態検出器回路が、前記時間期間中に前記スレーブ発振器の発振周波数を調整する、C15に記載の装置。
[C18]
前記スレーブ発振器出力信号によってクロック制御されるプロセッサ
をさらに備える、C11に記載の装置。
[C19]
前記インジェクションロック制御回路は、ロック信号を受信し、前記ロック信号をデアサートすることに応答して、前記スレーブ発振器が前記マスタ発振器にインジェクションロックされないように、前記スレーブ発振器を前記マスタ発振器から分離させ、前記インジェクションロック制御回路は、次いで、前記ロック信号がアサートされるまで、前記マスタ発振器から分離された前記スレーブ発振器を維持する、C11に記載の装置。
[C20]
マルチビットデジタル制御信号を出力する供給センサーであって、前記マルチビットデジタル制御信号により、前記スレーブ発振器が前記マスタ発振器にインジェクションロックされない時間期間中に、前記スレーブ発振器の発振周波数が調整される、供給センサー
をさらに備える、C11に記載の装置。
[C21]
マスタ発振器出力信号を出力するように構成されたマスタ発振器と、
スレーブ発振器出力信号を出力するように構成されたスレーブ発振器と、
前記マスタ発振器出力信号と前記スレーブ発振器出力信号との間の逆位相状態を検出することと、前記逆位相状態を前記検出することに応答して、前記スレーブ発振器が前記マスタ発振器にインジェクションロックされるように、前記スレーブ発振器を前記マスタ発振器に結合することとを行うように構成されたインジェクションロック制御回路と
を備える装置。
[C22]
マスタ発振器と、
スレーブ発振器と、
前記マスタ発振器によって出力されたマスタ発振器出力信号と、前記スレーブ発振器によって出力されたスレーブ発振器出力信号との間の逆位相状態を検出することと、前記検出することに応答して、前記スレーブ発振器が前記マスタ発振器にインジェクションロックされるように、前記スレーブ発振器を前記マスタ発振器に結合することとを行うための手段と
を備える装置。
[C23]
前記手段が、ロック信号をデアサートすることに応答して、前記マスタ発振器から前記スレーブ発振器を分離するための手段でもあり、前記手段は、前記ロック信号がデアサートされる間、前記マスタ発振器から分離された前記スレーブ発振器を維持するための手段でもあり、前記手段は、前記ロック信号がアサートされる時間中に前記スレーブ発振器を前記マスタ発振器のみに結合する、C22に記載の装置。
[C24]
前記手段は、前記スレーブ発振器が前記マスタ発振器にインジェクションロックされないある時間期間中に前記スレーブ発振器の発振周波数を調整するための手段でもある、C22に記載の装置。
[C25]
前記スレーブ発振器出力信号によってクロック制御されるプロセッサ
をさらに備える、C22に記載の装置。
[C26]
検出するための前記手段が、インジェクタと、スイッチと、逆位相状態検出器回路と、アンロック状態検出器回路とを備え、前記スイッチが、前記インジェクタの出力ノードを前記スレーブ発振器の入力ノードに結合するために前記逆位相状態検出器回路によって制御可能であり、前記アンロック状態検出器回路が、前記逆位相状態検出器回路にロック信号を供給する、C22に記載の装置。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1]
(a)スレーブ発振器がマスタ発振器にインジェクションロックされるように、前記マスタ発振器と前記スレーブ発振器とを動作させることと、
(b)前記スレーブ発振器がもはや前記マスタ発振器にインジェクションロックされていないように、前記マスタ発振器から前記スレーブ発振器を分離することと、
(c)前記マスタ発振器によって出力されたマスタ発振器出力信号と、前記スレーブ発振器によって出力されたスレーブ発振器出力信号との間の逆位相状態を検出することと、
(d)(c)の前記検出することに応答して、前記スレーブ発振器が前記マスタ発振器にインジェクションロックされるように、前記スレーブ発振器を前記マスタ発振器に結合することと
を備える方法。
[C2]
(c)の前記検出することは、前記スレーブ発振器出力信号のエッジが前記マスタ発振器出力信号のエッジの所定の時間内に入るかどうかを示す信号を生成することを伴う、C1に記載の方法。
[C3]
(c)の前記検出することは、前記スレーブ発振器出力信号の立下りエッジが前記マスタ発振器出力信号の立上りエッジの所定の時間内に入るかどうかを示す信号を生成することを伴う、C1に記載の方法。
[C4]
前記所定の時間が、デジタル回路を通したデジタル信号の伝搬遅延である、C3に記載の方法。
[C5]
(b)の前記分離することの後、および(d)の前記結合することの前に、前記スレーブ発振器の発振周波数を調整すること
をさらに備える、C1に記載の方法。
[C6]
前記調整することが、前記スレーブ発振器に供給される供給電流を調整することを伴う、C5に記載の方法。
[C7]
供給電圧の状態を検出することと、前記検出することに応答して、(b)の前記分離することが行われることと
をさらに備える、C1に記載の方法。
[C8]
前記スレーブ発振器出力信号をプロセッサに供給することと、
前記供給電圧を前記プロセッサに供給することと
をさらに備える、C7に記載の方法。
[C9]
(d)の前記結合することが、インジェクタ回路とスイッチとを介して前記マスタ発振器の出力ノードを前記スレーブ発振器の入力ノードに結合することを伴い、(d)において前記スレーブ発振器が前記マスタ発振器に結合されたときは、前記スイッチが閉じており、(b)において前記スレーブ発振器が前記マスタ発振器から分離されたときは、前記スイッチが開いている、C1に記載の方法。
[C10]
前記スレーブ発振器出力信号は、前記スレーブ発振器が発振しているとき、前記スレーブ発振器の入力ノード上にある信号であり、前記マスタ発振器の出力ノードは、(d)において前記スレーブ発振器が前記マスタ発振器に結合されたとき、前記スレーブ発振器の前記入力ノードに結合される、C1に記載の方法。
[C11]
マスタ発振器出力信号を出力するマスタ発振器と、
スレーブ発振器出力信号を出力するスレーブ発振器と、
前記マスタ発振器出力信号と前記スレーブ発振器出力信号との間の逆位相状態を検出し、前記逆位相状態を前記検出することに応答して、前記スレーブ発振器が前記マスタ発振器にインジェクションロックされるように、前記スレーブ発振器を前記マスタ発振器に結合するインジェクションロック制御回路と
を備える装置。
[C12]
前記逆位相状態は、スレーブ発振器出力信号のエッジが前記マスタ発振器出力信号のエッジの所定の時間内に生じる状態であり、前記スレーブ発振器出力信号の前記エッジが、前記マスタ発振器出力信号の前記エッジに対して逆位相である、C11に記載の装置。
[C13]
前記インジェクションロック制御回路は、
前記スレーブ発振器が、それを介して前記マスタ発振器に結合され得るスイッチと、
前記スイッチに制御信号を供給する逆位相状態検出器回路であって、前記逆位相状態検出器回路が、前記逆位相状態を検出し、それに応答して前記制御信号をアサートする、逆位相状態検出器回路と
を備える、C11に記載の装置。
[C14]
前記インジェクションロック制御回路が、
前記マスタ発振器から前記マスタ発振器出力信号を受信するために結合されたインジェクタと、
前記インジェクタの出力ノードを前記スレーブ発振器の入力ノードに結合するために制御可能であるスイッチと、
前記スイッチに制御信号を供給する逆位相状態検出器回路と
を備える、C11に記載の装置。
[C15]
アンロック状態を検出し、前記アンロック状態を検出することに応答して、ロック信号をデアサートするアンロック状態検出器回路であって、前記ロック信号が前記インジェクションロック制御回路に供給される、アンロック状態検出器回路
をさらに備える、C11に記載の方法。
[C16]
前記アンロック状態検出器回路が供給電圧の低電圧状態を検出し、前記供給電圧が、プロセッサに供給される供給電圧である、C15に記載の装置。
[C17]
ある時間期間中に、前記スレーブ発振器が前記マスタ発振器にインジェクションロックされず、前記アンロック状態検出器回路が、前記時間期間中に前記スレーブ発振器の発振周波数を調整する、C15に記載の装置。
[C18]
前記スレーブ発振器出力信号によってクロック制御されるプロセッサ
をさらに備える、C11に記載の装置。
[C19]
前記インジェクションロック制御回路は、ロック信号を受信し、前記ロック信号をデアサートすることに応答して、前記スレーブ発振器が前記マスタ発振器にインジェクションロックされないように、前記スレーブ発振器を前記マスタ発振器から分離させ、前記インジェクションロック制御回路は、次いで、前記ロック信号がアサートされるまで、前記マスタ発振器から分離された前記スレーブ発振器を維持する、C11に記載の装置。
[C20]
マルチビットデジタル制御信号を出力する供給センサーであって、前記マルチビットデジタル制御信号により、前記スレーブ発振器が前記マスタ発振器にインジェクションロックされない時間期間中に、前記スレーブ発振器の発振周波数が調整される、供給センサー
をさらに備える、C11に記載の装置。
[C21]
マスタ発振器出力信号を出力するように構成されたマスタ発振器と、
スレーブ発振器出力信号を出力するように構成されたスレーブ発振器と、
前記マスタ発振器出力信号と前記スレーブ発振器出力信号との間の逆位相状態を検出することと、前記逆位相状態を前記検出することに応答して、前記スレーブ発振器が前記マスタ発振器にインジェクションロックされるように、前記スレーブ発振器を前記マスタ発振器に結合することとを行うように構成されたインジェクションロック制御回路と
を備える装置。
[C22]
マスタ発振器と、
スレーブ発振器と、
前記マスタ発振器によって出力されたマスタ発振器出力信号と、前記スレーブ発振器によって出力されたスレーブ発振器出力信号との間の逆位相状態を検出することと、前記検出することに応答して、前記スレーブ発振器が前記マスタ発振器にインジェクションロックされるように、前記スレーブ発振器を前記マスタ発振器に結合することとを行うための手段と
を備える装置。
[C23]
前記手段が、ロック信号をデアサートすることに応答して、前記マスタ発振器から前記スレーブ発振器を分離するための手段でもあり、前記手段は、前記ロック信号がデアサートされる間、前記マスタ発振器から分離された前記スレーブ発振器を維持するための手段でもあり、前記手段は、前記ロック信号がアサートされる時間中に前記スレーブ発振器を前記マスタ発振器のみに結合する、C22に記載の装置。
[C24]
前記手段は、前記スレーブ発振器が前記マスタ発振器にインジェクションロックされないある時間期間中に前記スレーブ発振器の発振周波数を調整するための手段でもある、C22に記載の装置。
[C25]
前記スレーブ発振器出力信号によってクロック制御されるプロセッサ
をさらに備える、C22に記載の装置。
[C26]
検出するための前記手段が、インジェクタと、スイッチと、逆位相状態検出器回路と、アンロック状態検出器回路とを備え、前記スイッチが、前記インジェクタの出力ノードを前記スレーブ発振器の入力ノードに結合するために前記逆位相状態検出器回路によって制御可能であり、前記アンロック状態検出器回路が、前記逆位相状態検出器回路にロック信号を供給する、C22に記載の装置。
Claims (15)
- (a)スレーブ発振器がマスタ発振器にインジェクションロックされるように、前記マスタ発振器(2)と前記スレーブ発振器(3)とを動作させること(401)と、
(b)前記スレーブ発振器がもはや前記マスタ発振器にインジェクションロックされていないように、前記マスタ発振器(2)から前記スレーブ発振器(3)を分離すること(404)と、
を備える方法であって、前記方法は、
(c)前記マスタ発振器(2)によって出力されたマスタ発振器出力信号と、前記スレーブ発振器(3)によって出力されたスレーブ発振器出力信号との間の逆位相状態を検出すること(407)と、
(d)(c)の前記検出することに応答して、前記スレーブ発振器(3)が前記マスタ発振器(2)にインジェクションロックされるように、前記スレーブ発振器(3)を前記マスタ発振器(2)に結合すること(408)と
を備えることを特徴とする方法。 - (c)の前記検出することは、前記スレーブ発振器出力信号のエッジが前記マスタ発振器出力信号のエッジの所定の時間内に入るかどうかを示す信号を生成することを伴う、請求項1に記載の方法。
- (c)の前記検出することは、前記スレーブ発振器出力信号の立下りエッジが前記マスタ発振器出力信号の立上りエッジの所定の時間内に入るかどうかを示す信号を生成することを伴う、ここにおいて、前記所定の時間が、望ましくはデジタル回路を通したデジタル信号の伝搬遅延である、請求項1に記載の方法。
- 供給電圧の状態を検出することと、前記検出することに応答して、(b)の前記分離することが生じることを引き起こすことと、
(b)の前記分離することの後、および(d)の前記結合することの前に、前記スレーブ発振器(3)の発振周波数を調整することと、
ここにおいて、前記調整することが、前記スレーブ発振器に供給される供給電流を調整することを望ましくは伴う、 - (d)の前記結合することが、インジェクタ回路とスイッチ(8)とを介して前記マスタ発振器(2)の出力ノードを前記スレーブ発振器(3)の入力ノードに結合することを伴い、(d)において前記スレーブ発振器が前記マスタ発振器に結合されたときは、前記スイッチが閉じており、(b)において前記スレーブ発振器が前記マスタ発振器から分離されたときは、前記スイッチが開いている、請求項1に記載の方法。
- 前記スレーブ発振器出力信号は、前記スレーブ発振器が発振しているとき、前記スレーブ発振器(3)の入力ノード上にある信号であり、前記マスタ発振器(2)の出力ノードは、(d)において前記スレーブ発振器が前記マスタ発振器に結合されたとき、前記スレーブ発振器の前記入力ノードに結合される、請求項1に記載の方法。
- マスタ発振器(2)と、
スレーブ発振器(3)と、
を備える装置であって、前記装置は、
前記マスタ発振器(2)によって出力されたマスタ発振器出力信号と、前記スレーブ発振器(3)によって出力されたスレーブ発振器出力信号との間の逆位相状態を検出することと、逆位相状態を検出することに応答して、前記スレーブ発振器(3)が前記マスタ発振器(2)にインジェクションロックされるように、前記スレーブ発振器を前記マスタ発振器(2)に結合することとを行うための手段と
を備えることを特徴とする装置。 - 前記マスタ発振器(2)は、マスタ発振器出力信号を出力するように構成され、
前記スレーブ発振器(3)は、スレーブ発振器出力信号を出力するように構成され、
前記検出する手段は、インジェクションロック制御回路(4)である、請求項7に記載の装置。 - 前記逆位相状態は、スレーブ発振器出力信号のエッジが前記マスタ発振器出力信号のエッジの所定の時間内に生じる状態であり、ここにおいて、前記スレーブ発振器出力信号の前記エッジは、前記マスタ発振器出力信号の前記エッジに対して逆位相のものである、請求項8に記載の装置。
- 前記インジェクションロック制御回路は、
前記スレーブ発振器(3)が前記マスタ発振器(2)に結合されることができるスイッチ(8)と、
前記スイッチ(8)に制御信号を供給する逆位相状態検出器回路(9)と、
を備え、
ここにおいて、前記逆位相状態検出器回路(9)は、前記逆位相状態を検出し、応答して前記制御信号をアサートする、請求項8に記載の装置。 - 前記インジェクションロック制御回路は、
前記マスタ発振器(2)から前記マスタ発振器出力信号を受信するために結合されたインジェクタと、
前記スレーブ発振器の入力ノードに前記インジェクタの出力ノードを結合するために制御可能なスイッチ(8)と、
前記スイッチに制御信号を供給する逆位相状態検出器回路(9)と
を備える、請求項8に記載の装置。 - アンロック状態を検出し、前記アンロック状態を検出することに応答してロック信号をデアサートするアンロック状態検出器回路(5)を備え、
ここにおいて、前記ロック信号は、前記インジェクションロック制御回路に供給される、請求項8に記載の装置。 - ある時間期間中に、前記スレーブ発振器が前記マスタ発振器(2)にインジェクションロックされず、前記アンロック状態検出器回路が、前記時間期間中に前記スレーブ発振器(3)の発振周波数を調整する、請求項12に記載の装置。
- 前記インジェクションロック制御回路(4)は、ロック信号を受信し、前記ロック信号をデアサートすることに応答して、前記スレーブ発振器が前記マスタ発振器にインジェクションロックされないように前記スレーブ発振器(3)が前記マスタ発振器(2)から分離されることを引き起こし、ここにおいて、前記インジェクションロック制御回路(4)は、次いで、前記ロック信号がアサートされるまで、前記マスタ発振器から分離された前記スレーブ発振器を維持する、請求項8に記載の装置。
- マルチビットデジタル制御信号を出力する供給センサー(124)をさらに備え、
ここにおいて、前記マルチビットデジタル制御信号は、前記スレーブ発振器が前記マスタ発振器にインジェクションロックされない時間期間中に、前記スレーブ発振器(3)の発振周波数が調整されることを引き起こす、請求項8に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/204,401 | 2011-08-05 | ||
US13/204,401 US8570108B2 (en) | 2011-08-05 | 2011-08-05 | Injection-locking a slave oscillator to a master oscillator with no frequency overshoot |
PCT/US2012/049224 WO2013022678A2 (en) | 2011-08-05 | 2012-08-01 | Injection-locking a slave oscillator to a master oscillator with no frequency overshoot |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014523222A JP2014523222A (ja) | 2014-09-08 |
JP2014523222A5 true JP2014523222A5 (ja) | 2015-08-06 |
JP5783584B2 JP5783584B2 (ja) | 2015-09-24 |
Family
ID=46851574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014525057A Expired - Fee Related JP5783584B2 (ja) | 2011-08-05 | 2012-08-01 | 周波数オーバーシュートなしにスレーブ発振器をマスタ発振器にインジェクションロックすること |
Country Status (6)
Country | Link |
---|---|
US (1) | US8570108B2 (ja) |
EP (1) | EP2740220B1 (ja) |
JP (1) | JP5783584B2 (ja) |
KR (1) | KR101624623B1 (ja) |
CN (1) | CN103797716B (ja) |
WO (1) | WO2013022678A2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9000849B2 (en) * | 2013-04-18 | 2015-04-07 | Oracle International Corporation | Continuous phase adjustment based on injection locking |
US9407270B2 (en) * | 2013-06-12 | 2016-08-02 | Broadcom Corporation | Method and apparatus for control of a digital phase locked loop (DPLL) with exponentially shaped digitally controlled oscillator (DCO) |
US9362893B2 (en) | 2014-06-23 | 2016-06-07 | Analog Devices, Inc. | Apparatus and methods for switch-coupled oscillators |
US10008854B2 (en) | 2015-02-19 | 2018-06-26 | Enphase Energy, Inc. | Method and apparatus for time-domain droop control with integrated phasor current control |
US10425089B2 (en) * | 2017-12-21 | 2019-09-24 | Advanced Micro Devices, Inc. | Master/slave frequency locked loop |
FR3079374B1 (fr) * | 2018-03-21 | 2020-04-17 | Stmicroelectronics (Rousset) Sas | Procede de gestion du fonctionnement d'une boucle a verrouillage de phase, et circuit integre correspondant |
US11025259B2 (en) * | 2018-10-12 | 2021-06-01 | Skyworks Solutions, Inc. | Systems and methods for integration of injection-locked oscillators into transceiver arrays |
US11424751B1 (en) | 2021-06-17 | 2022-08-23 | Taiwan Semiconductor Manufacturing Company Ltd. | Programmable regulator voltage controlled ring oscillator |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3304518A (en) * | 1963-07-01 | 1967-02-14 | Trw Inc | Injection locked oscillator having phase modulation means |
JPS509663B1 (ja) * | 1970-12-14 | 1975-04-15 | ||
US3832713A (en) * | 1973-03-01 | 1974-08-27 | Us Navy | Microwave phase shifting apparatus |
US4282493A (en) * | 1979-07-02 | 1981-08-04 | Motorola, Inc. | Redundant clock signal generating circuitry |
US5631933A (en) | 1996-02-21 | 1997-05-20 | Hewlett-Packard Company | Phase-locked digital synthesizers |
US6850122B2 (en) * | 2003-03-28 | 2005-02-01 | Intel Corporation | Quadrature oscillator and methods thereof |
US6937107B2 (en) * | 2003-06-30 | 2005-08-30 | Intel Corporation | Device and method of quadrature oscillation |
DE10354521A1 (de) | 2003-11-14 | 2005-06-23 | Atmel Germany Gmbh | Verfahren zur Synchronisation mehrerer Oszillatoren |
US6977557B1 (en) * | 2004-03-25 | 2005-12-20 | Marvin Elmer Frerking | Injection mode steering oscillator |
TWI388128B (zh) * | 2005-03-21 | 2013-03-01 | Integrated Device Tech | 用於單片式時脈產生器及時序/頻率參考器之頻率控制器 |
KR100726991B1 (ko) * | 2006-02-20 | 2007-06-14 | 엘지전자 주식회사 | 지연 동기 루프 및 그 방법 |
US7808327B2 (en) * | 2006-08-07 | 2010-10-05 | Texas Instruments Incorporated | Method and apparatus to provide digitally controlled crystal oscillators |
KR100937994B1 (ko) * | 2007-12-26 | 2010-01-21 | 주식회사 하이닉스반도체 | 인젝션 락킹 클럭 생성 회로와 이를 이용한 클럭 동기화회로 |
KR100905440B1 (ko) * | 2008-01-08 | 2009-07-02 | 주식회사 하이닉스반도체 | 클럭 동기화 회로와 그의 구동 방법 |
US8487670B2 (en) * | 2009-09-03 | 2013-07-16 | Qualcomm, Incorporated | Divide-by-two injection-locked ring oscillator circuit |
-
2011
- 2011-08-05 US US13/204,401 patent/US8570108B2/en active Active
-
2012
- 2012-08-01 KR KR1020147005848A patent/KR101624623B1/ko active IP Right Grant
- 2012-08-01 CN CN201280043545.XA patent/CN103797716B/zh active Active
- 2012-08-01 JP JP2014525057A patent/JP5783584B2/ja not_active Expired - Fee Related
- 2012-08-01 WO PCT/US2012/049224 patent/WO2013022678A2/en active Application Filing
- 2012-08-01 EP EP20120759285 patent/EP2740220B1/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014523222A5 (ja) | ||
TW200718026A (en) | An improved lock detect circuit for a phase locked loop | |
JP2002524897A (ja) | ロックイン補助周波数検波器 | |
US8558600B2 (en) | Clock signal generation circuit | |
JP5783584B2 (ja) | 周波数オーバーシュートなしにスレーブ発振器をマスタ発振器にインジェクションロックすること | |
US9190804B2 (en) | Pulse light source, and method for stably controlling phase difference between pulse laser lights | |
US7952347B2 (en) | Systems and methods of reducing a component of a signal caused by vibration | |
WO2013070836A3 (en) | Methods and apparatus for determining power distribution system topology using disturbance detection | |
MY136842A (en) | Error detection and recovery within processing stages of an integrated circuit | |
JP2015533273A5 (ja) | ||
TW201115925A (en) | Receiver having clock recovery unit based on delay locked loop | |
JP2009503471A5 (ja) | ||
JP2017518685A5 (ja) | ||
JP2017502302A5 (ja) | ||
EP2259486A3 (en) | Clock regeneration apparatus and electronic equipment | |
TW200718025A (en) | Circuit to reset a phase locked loop after a loss of lock | |
US9032239B2 (en) | HS-CAN bus clock recovery using a tracking oscillator circuit | |
TW201021402A (en) | Frequency locked detecting apparatus and the method therefor | |
JP2015501430A5 (ja) | ||
TWI500256B (zh) | 振盪頻率偏移偵測方法以及振盪頻率偏移偵測電路 | |
TW200834076A (en) | A system for measuring the response frequency and lag time of quartz crystal microbalance (QCM) | |
US8907731B2 (en) | Self-resonant circuit | |
JP2010124102A5 (ja) | ||
JP6249328B2 (ja) | 移動体検知装置 | |
KR20150037898A (ko) | 클록 도메인 간의 데이터 전송 |