JP2010124102A5 - - Google Patents

Download PDF

Info

Publication number
JP2010124102A5
JP2010124102A5 JP2008294349A JP2008294349A JP2010124102A5 JP 2010124102 A5 JP2010124102 A5 JP 2010124102A5 JP 2008294349 A JP2008294349 A JP 2008294349A JP 2008294349 A JP2008294349 A JP 2008294349A JP 2010124102 A5 JP2010124102 A5 JP 2010124102A5
Authority
JP
Japan
Prior art keywords
frequency
divided clock
outputs
controlled oscillator
voltage controlled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008294349A
Other languages
English (en)
Other versions
JP5139958B2 (ja
JP2010124102A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2008294349A priority Critical patent/JP5139958B2/ja
Priority claimed from JP2008294349A external-priority patent/JP5139958B2/ja
Publication of JP2010124102A publication Critical patent/JP2010124102A/ja
Publication of JP2010124102A5 publication Critical patent/JP2010124102A5/ja
Application granted granted Critical
Publication of JP5139958B2 publication Critical patent/JP5139958B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

上記目的を達成するために、本発明は、ＰＬＬ回路のデッドロック状態を検出するデッドロック検出回路であって、
前記ＰＬＬ回路の電圧制御発振器の出力信号を分周して、第１の分周クロックを出力する、前記電圧制御発振器の最高動作周波数まで正常に動作するＰＬＬ内蔵分周器と、
前記電圧制御発振器の出力信号を分周して、前記ＰＬＬ回路の位相比較器へのフィードバッククロックとなる第２の分周クロックを出力するフィードバック分周器と、
前記第１の分周クロックの周期によって決定される所定の期間に含まれる、前記第２の分周クロックのクロック数に基づいて、前記フィードバック分周器が正常動作できなくなったデッドロック状態であるか否かを表す判定信号を出力する誤ロック検出回路とを備えたことを特徴とするデッドロック検出回路を提供するものである。

Claims (1)

  1. ＰＬＬ回路のデッドロック状態を検出するデッドロック検出回路であって、
    前記ＰＬＬ回路の電圧制御発振器の出力信号を分周して、第１の分周クロックを出力する、前記電圧制御発振器の最高動作周波数まで正常に動作するＰＬＬ内蔵分周器と、
    前記電圧制御発振器の出力信号を分周して、前記ＰＬＬ回路の位相比較器へのフィードバッククロックとなる第２の分周クロックを出力するフィードバック分周器と、
    前記第１の分周クロックの周期によって決定される所定の期間に含まれる、前記第２の分周クロックのクロック数に基づいて、前記フィードバック分周器が正常動作できなくなったデッドロック状態であるか否かを表す判定信号を出力する誤ロック検出回路とを備えたことを特徴とするデッドロック検出回路。
JP2008294349A 2008-11-18 2008-11-18 デッドロック検出回路およびデッドロック復帰回路 Expired - Fee Related JP5139958B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008294349A JP5139958B2 (ja) 2008-11-18 2008-11-18 デッドロック検出回路およびデッドロック復帰回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008294349A JP5139958B2 (ja) 2008-11-18 2008-11-18 デッドロック検出回路およびデッドロック復帰回路

Publications (3)

Publication Number Publication Date
JP2010124102A JP2010124102A (ja) 2010-06-03
JP2010124102A5 true JP2010124102A5 (ja) 2011-12-22
JP5139958B2 JP5139958B2 (ja) 2013-02-06

Family

ID=42325060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008294349A Expired - Fee Related JP5139958B2 (ja) 2008-11-18 2008-11-18 デッドロック検出回路およびデッドロック復帰回路

Country Status (1)

Country Link
JP (1) JP5139958B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9209960B1 (en) * 2014-11-21 2015-12-08 Xilinx, Inc. Fast locking CDR for burst mode
CN112305413B (zh) * 2019-12-17 2023-05-30 成都华微电子科技股份有限公司 一种参考时钟丢失检测电路与检测方法
TWI739556B (zh) * 2020-08-19 2021-09-11 瑞昱半導體股份有限公司 時脈死結檢測系統、方法以及非暫態電腦可讀取媒體
CN114578153B (zh) * 2022-01-26 2023-05-16 奉加科技(上海)股份有限公司 一种晶振振荡检测电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306557A (ja) * 2007-06-08 2008-12-18 Panasonic Corp 位相ロック回路

Similar Documents

Publication Publication Date Title
JP2011023804A5 (ja) 位相同期ループ回路
JP6660165B2 (ja) 動的に調整可能なオフセット遅延を有するｔｄｃ回路を備えるａｄｐｌｌ
US10541696B2 (en) Method of controlling electronic device and electronic device
JP2012147426A5 (ja) デジタル位相周波数検出器
US8081013B1 (en) Digital phase and frequency detector
US8169242B2 (en) Programmable fine lock/unlock detection circuit
WO2013014541A3 (en) Methods and devices for multiple-mode radio frequency synthesizers
KR102224031B1 (ko) 회로 지연 감시장치 및 방법
Höppner et al. A fast-locking ADPLL with instantaneous restart capability in 28-nm CMOS technology
TW200710413A (en) Test circuit, delay circuit, clock generating circuit, and image sensor
JP2010273118A (ja) 時間デジタル変換器
WO2014130913A8 (en) Phase lock loop lock indicator
ATE542300T1 (de) Zeit-digital-wandler und vollständig digitaler phasenregelkreis
TW200705820A (en) Phase locked loop having cycle slip detector capable of compensating for errors caused by cycle slips
KR102105139B1 (ko) 클럭 지연 검출회로 및 이를 이용하는 반도체 장치
WO2010033436A3 (en) Techniques for generating fractional clock signals
JP2010124102A5 (ja)
TW200744321A (en) Phase lock loop and the digital control oscillator thereof
KR20130094446A (ko) 저전력 고해상도 타임투디지털 컨버터
KR20140000224A (ko) Pll 듀얼 에지 로크 검출기
TW200709572A (en) Clock loop circuit with community counters and method thereof
MX2009007648A (es) Metodos y aparato para escalacion de frecuencia dinamica de bucles de fase bloqueada para microprocesadores.
GB201218504D0 (en) Dual mode phase detection
WO2009063589A1 (ja) 発振周波数制御回路
TW200718025A (en) Circuit to reset a phase locked loop after a loss of lock