JP2017502302A5 - - Google Patents

Claims (20)

1. 共振器発振振幅と周波数とにより特徴付けられ、共振において、感知された状態に応答して変化する共振インピーダンス（損失係数）により特徴付けられる共振器を備える共振誘導性感知に適したインダクタンス・デジタル変換（ＩＤＣ）回路であって、前記ＩＤＣ回路が、
   負インピーダンス回路要素であって、
   共振器発振電圧を受信し、前記共振器発振周波数に同期化される周波数を有するＤ級スイッチング出力Ｄ＿ｃｌｋを提供するＤ級コンパレータと、
   制御された負のインピーダンスに対応するディスクリートループ制御信号に基づいてディスクリート電流レベルを有するディスクリート駆動電流を出力するディスクリート電流源と、
   前記ディスクリート電流源を前記共振器にインターフェースするＨブリッジ回路要素であって、前記ディスクリート駆動電流の時間平均が共振器発振振幅に対応するように、前記ディスクリート駆動電流を前記共振器発振電圧と同期化するようにＤ＿ｃｌｋにより制御される、前記Ｈブリッジ回路要素と、
   を含む、前記負インピーダンス回路要素と、
   前記共振器をループフィルタとして組み込むループ制御回路要素であって、
   Ｄ＿クロックによりクロックされる振幅サンプリング回路要素であって、前記共振器発振振幅を振幅サンプルに変換する、前記振幅サンプリング回路要素と、
   Ｄ＿クロックによりクロックされる出力コンパレータであって、前記制御された負のインピーダンスが共振インピーダンスを実質的に相殺し、それにより、定常状態発振に対応する実質的に一定の共振器発振振幅を保つように、前記振幅サンプルと振幅基準との比較に基づいて前記ディスクリートループ制御信号を出力する、前記出力コンパレータと、
   を含む、前記ループ制御回路要素と、
   を含む、ＩＤＣ回路。
2. 請求項１に記載のＩＤＣ回路であって、
   前記出力コンパレータが、２レベルｇｍ＿低／高ループ制御信号を出力するシングルビットコンパレータであり、
   前記ディスクリート電流源が、前記ｇｍ＿低／高ループ制御信号に基づいてｇｍ＿低及びｇｍ＿高駆動電流レベルを出力する、回路。
3. 請求項１に記載のＩＤＣ回路であって、
   前記ディスクリート電流源が電流ＤＡＣである、回路。
4. 請求項１に記載のＩＤＣ回路であって、
   前記振幅サンプリング回路要素が、
   前記共振器発振振幅に対応する検出された振幅信号を生成する振幅検出回路要素と、
   前記検出された振幅信号をサンプリングし、前記振幅サンプルを提供するサンプル／ホールド回路要素と、
   を含む、回路。
5. 請求項４に記載のＩＤＣ回路であって、
   前記ループ制御回路要素が、前記振幅検出回路要素への入力のために前記共振器発振振幅をバッファするように構成されるバッファ回路を更に含む、回路。
6. 請求項１に記載のＩＤＣ回路であって、
   前記ディスクリートループ制御信号に対応するセンサ応答データを前記制御された負のインピーダンスを表すものとして出力するセンサ出力回路要素を更に含む、回路。
7. 請求項６に記載のＩＤＣ回路であって、
   Ｄ＿ｃｌｋを共振器発振周波数に対応する周波数信号に変換する周波数推定回路要素を更に含み、
   前記センサ出力回路要素が、前記ディスクリートループ制御信号と前記周波数信号とに対応するセンサ応答データを出力する、回路。
8. 共振器発振振幅と周波数とにより特徴付けられ、共振において、感知された状態に応答して変化する共振インピーダンス（損失係数）により特徴付けられる共振器を備える共振誘導性感知に適したインダクタンス・デジタル変換（ＩＤＣ）回路であって、前記ＩＤＣ回路が、
   制御された負のインピーダンスに対応するディスクリートループ制御信号に基づくディスクリート電流レベルを備えるディスクリート駆動電流で前記共振器を駆動する負インピーダンス回路要素と、
   前記共振器をループフィルタとして組み込むループ制御回路要素であって、前記制御された負のインピーダンスが共振インピーダンスを実質的に相殺し、それにより、定常状態発振に対応する実質的に一定の共振器発振振幅を維持するように、共振器発振振幅に基づいて前記ディスクリートループ制御信号を生成する、前記ループ制御回路要素と、
   を含み、
   前記負インピーダンス回路要素が、
   共振器発振電圧を受信し、前記共振器発振周波数に同期化される周波数を有するＤ級スイッチング出力Ｄ＿ｃｌｋを提供するＤ級コンパレータと、
   前記ディスクリートループ制御信号を前記ディスクリート駆動電流に変換するディスクリート電流源と、
   前記ディスクリート電流源を前記共振器にインターフェースするＨブリッジ回路要素であって、前記ディスクリート駆動電流の時間平均が前記共振器発振振幅に対応するように、前記ディスクリート駆動電流を前記共振器発振電圧と同期化するようにＤ＿ｃｌｋにより制御される、前記Ｈブリッジ回路要素と、
   を含み、
   前記ループ制御回路要素が、
   Ｄ＿クロックによりクロックされ、前記共振器発振振幅を振幅サンプルに変換する振幅サンプリング回路要素と、
   Ｄ＿クロックによりクロックされ、前記振幅サンプルと振幅基準との比較に基づいて前記ディスクリートループ制御信号を出力する出力コンパレータと、
   を含む、回路。
9. 請求項８に記載のＩＤＣ回路であって、
   前記出力コンパレータが、２レベルｇｍ＿低／高ループ制御信号を出力するシングルビットコンパレータであり、
   前記ディスクリート電流源が、前記ｇｍ＿低／高ループ制御信号に基づいてｇｍ＿低及びｇｍ＿高駆動電流レベルを出力する、回路。
10. 請求項８に記載のＩＤＣ回路であって、
    前記ディスクリート電流源が電流ＤＡＣである、回路。
11. 請求項８に記載のＩＤＣ回路であって、
    前記振幅サンプリング回路要素が、
    前記共振器発振振幅から検出された振幅信号を生成する振幅検出回路要素と、
    前記検出された振幅信号をサンプリングし、前記共振器発振振幅サンプルを提供するサンプル／ホールド回路要素と、
    を含む、回路。
12. 請求項１１に記載のＩＤＣ回路であって、
    前記ループ制御回路要素が、前記振幅検出回路要素への入力のために前記共振器発振振幅をバッファするバッファ回路を更に含む、回路。
13. 請求項８に記載のＩＤＣ回路であって、
    前記ディスクリートループ制御信号に対応するセンサ応答データを前記制御された負のインピーダンスを表すものとして出力するセンサ出力回路要素を更に含む、回路。
14. 請求項１３に記載のＩＤＣ回路であって、
    Ｄ＿ｃｌｋを共振器発振周波数に対応する周波数信号に変換する周波数推定回路要素を更に含み、
    前記センサ出力回路要素が、前記ディスクリートループ制御信号と前記周波数信号とに対応するセンサ応答データを出力する、回路。
15. 共振誘導性感知に適した誘導性感知システムであって、
    共振器発振振幅と周波数とにより特徴付けられ、共振において、感知された状態に応答して変化する共振インピーダンス（損失係数）により特徴付けられる共振器と、
    前記共振器に結合されるインダクタンス・デジタル変換ユニットと、
    を含み、
    前記インダクタンス・デジタル変換ユニットが、
    負のインピーダンス回路要素であって、
    共振器発振電圧を受信し、前記共振器発振周波数に同期化される周波数を有するＤ級スイッチング出力Ｄ＿ｃｌｋを提供するＤ級コンパレータと、
    制御された負のインピーダンスに対応するディスクリートループ制御信号に基づいてディスクリート電流レベルを備えるディスクリート駆動電流を出力するディスクリート電流源と、
    前記ディスクリート電流源を前記共振器にインターフェースするＨブリッジ回路要素であって、前記ディスクリート駆動電流の時間平均が共振器発振振幅に対応するように、前記ディスクリート駆動電流を前記共振器発振電圧と同期化するようにＤ＿ｃｌｋにより制御される、前記Ｈブリッジ回路要素と、
    を含む、前記負のインピーダンス回路要素と、
    前記共振器をループフィルタとして組み込むループ制御回路要素であって、
    Ｄ＿クロックによりクロックされ、前記共振器発振振幅を振幅サンプルに変換する振幅サンプリング回路要素と、
    Ｄ＿クロックによりクロックされる出力コンパレータであって、前記制御された負のインピーダンスが共振インピーダンスを実質的に相殺し、それにより、定常状態発振に対応する実質的に一定の共振器発振振幅を維持するように、前記振幅サンプルと振幅基準との比較に基づいて前記ディスクリートループ制御信号を出力する、前記出力コンパレータと、
    を含む、前記ループ制御回路要素と、
    を含む、システム。
16. 請求項１５に記載のシステムであって、
    前記出力コンパレータが、２レベルｇｍ＿低／高ループ制御信号を出力する単一ビットコンパレータであり、
    前記ディスクリート電流源が、前記ｇｍ_低／高ループ制御信号に基づいてｇｍ＿低及びｇｍ＿高駆動電流レベルを出力する電流ＤＡＣを含む、システム。
17. 請求項１５に記載のシステムであって、
    前記振幅サンプリング回路要素が、
    前記共振器発振振幅から検出された振幅信号を生成する振幅検出回路要素と、
    前記検出された振幅信号をサンプリングし、前記共振器発振振幅サンプルを提供するサンプル／ホールド回路要素と、
    を含む、システム。
18. 請求項１７に記載のシステムであって、
    前記ループ制御回路要素が、前記振幅検出回路要素への入力のために前記共振器発振振幅をバッファするバッファ回路を更に含む、システム。
19. 請求項１５に記載のシステムであって、
    前記制御された負のインピーダンスを表すものとして前記ディスクリートループ制御信号に対応するセンサ応答データを出力するセンサ出力回路要素を更に含む、システム。
20. 請求項１９に記載のシステムであって、
    Ｄ＿ｃｌｋを共振器発振周波数に対応する周波数信号に変換する周波数推定回路要素を更に含み、
    前記センサ出力回路要素が、前記ディスクリートループ制御信号と前記周波数信号とに対応するセンサ応答データを出力する、システム。