JP2011517160A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011517160A5 JP2011517160A5 JP2010549822A JP2010549822A JP2011517160A5 JP 2011517160 A5 JP2011517160 A5 JP 2011517160A5 JP 2010549822 A JP2010549822 A JP 2010549822A JP 2010549822 A JP2010549822 A JP 2010549822A JP 2011517160 A5 JP2011517160 A5 JP 2011517160A5
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delayed
- delay
- tdc
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed Effects 0.000 claims 23
- 238000005070 sampling Methods 0.000 claims 19
- 230000000875 corresponding Effects 0.000 claims 6
- 230000000295 complement Effects 0.000 claims 5
- 238000004590 computer program Methods 0.000 claims 5
Claims (28)
- 信号Aの少なくとも1つの遅延された形態A(m)を生成するための遅延ラインであって、A(m)はAに対してm遅延単位(unit)だけ遅延されている、遅延ラインと、
A(m)と信号B[A(m)]との間のある時刻における差分をサンプリングするためのサンプリング機構であって、B[A(m)]はAに対して少なくとも1遅延単位だけ遅延されている、サンプリング機構と、
を具備する時間ディジタル・コンバータ(TDC)。 - 信号B[A(m)]が信号A(m+1)であり、A(m+1)がAに対してm+1遅延単位だけ遅延されている、
請求項1のTDC。 - 各遅延単位が1つの単位バッファの遅延に対応する、
請求項2のTDC。 - 前記単位バッファが1つのインバータである、
請求項3のTDC。 - 前記サンプリング機構が差動型D−Qフリップフロップであり、前記信号A(n)が前記D−QフリップフロップのD入力に接続されており、前記信号Bが前記D−QフリップフロップのD´入力に接続されている、
請求項1のTDC。 - 前記フリップフロップが、前記差動入力D/D´の電圧極性をサンプリングする、
請求項5のTDC。 - 前記遅延ラインが信号Aの複数の遅延された形態A(n)をさらに生成し、前記サンプリング機構が各信号A(n)と対応する信号B[A(n)]との間の差分をさらにサンプリングし、各B[A(n)]が前記対応するA(n)に対して少なくとも1遅延単位だけ遅延されている、
請求項5のTDC。 - 信号Aに相補な信号A´複数の遅延された形態A´(n)を生成するための相補的遅延ラインをさらに具備し、前記TDCが各信号A(n)と対応する信号A´(n)との間の差分をサンプリングのための複数の差動型のD−Qフリップフロップをさらに具備する、
請求項7のTDC。 - 前記相補的遅延ラインが、前記遅延ラインの負荷を前記相補的遅延ラインの負荷と平衡させるための少なくとも1つの負荷に接続されている、
請求項8のTDC。 - 信号Aの少なくとも1つの遅延された形態A(m)を生成することであって、A(m)はAに対してm遅延単位(unit)だけ遅延されている、生成することと、
A(m)と信号B[A(m)]との間のある時刻における差分をサンプリングすることであって、B[A(m)]はAに対して少なくとも1遅延単位だけ遅延されている、サンプリングすることと、
を具備する、時間間隔をディジタル表現に変換するための方法。 - 信号B[A(m)]が信号A(m+1)であり、A(m+1)がAに対してm+1遅延単位だけ遅延されている、
請求項10の方法。 - 各遅延単位が1つの単位バッファの遅延に対応する、
請求項11の方法。 - 前記単位バッファが1つのインバータである、
請求項12の方法。 - 前記サンプリングすることが差動型D−Qフリップフロップによって実行され、前記信号A(n)が前記D−QフリップフロップのD入力に接続されており、前記信号Bが前記D−QフリップフロップのD´入力に接続されている、
請求項10の方法。 - 前記フリップフロップが、前記差動入力D/D´の電圧極性をサンプリングする、
請求項14の方法。 - 信号Aの複数の遅延された形態A(n)を生成することをさらに具備し、前記サンプリング機構が各信号A(n)と対応する信号B[A(n)]との間の差分をさらにサンプリングし、各B[A(n)]が前記対応するA(n)に対して少なくとも1遅延単位だけ遅延されている、
請求項14の方法。 - 信号Aに相補な信号A´複数の遅延された形態A´(n)を生成することをさらに具備し、各信号A(n)と対応する信号A´(n)との間の差分をサンプリングすることをさらに具備する、
請求項16の方法。 - 少なくとも1つの負荷を前記信号A´(n)を生成するための遅延ラインに接続して前記遅延ラインを複数の信号A(n)を生成するための遅延ラインの負荷と平衡させることをさらに具備する、
請求項17の方法。 - 信号Aの少なくとも1つの遅延された形態A(m)を生成するための手段であって、A(m)はAに対してm遅延単位(unit)だけ遅延されている、生成するための手段と、
A(m)と信号B[A(m)]との間のある時刻における差分をサンプリングするための手段であって、B[A(m)]はAに対して少なくとも1遅延単位だけ遅延されている、サンプリングするための手段と、
を具備する、時間ディジタル・コンバータ(TDC)。 - 信号B[A(m)]が信号A(m+1)であり、A(m+1)がAに対してm+1遅延単位だけ遅延されている、
請求項19のTDC。 - 各遅延単位が1つの単位バッファの遅延に対応する、
請求項20のTDC。 - 前記単位バッファが1つのインバータである、
請求項21のTDC。 - 前記差分をサンプリングするための手段がD−Qフリップフロップを具備し、前記信号A(n)が前記D−QフリップフロップのD入力に接続されており、前記信号Bが前記D−QフリップフロップのD´入力に接続されている、
請求項19のTDC。 - コンピュータに、信号Aの少なくとも1つの遅延された形態A(m)を生成させるためのコードであって、A(m)はAに対してm遅延単位(unit)だけ遅延されている、生成させるためのコードと、
コンピュータに、A(m)と信号B[A(m)]との間のある時刻における差分をサンプリングさせるためのコードであって、B[A(m)]はAに対して少なくとも1遅延単位だけ遅延されている、サンプリングさせるためのコードと、
を具備するコンピュータ可読媒体を具備する、時間間隔をディジタル表現に変換するためのコンピュータ・プログラム製品。 - 信号B[A(m)]が信号A(m+1)であり、
前記コンピュータ可読媒体が、A(m+1)をAに対してm+1遅延単位だけ遅延させるためのコードをさらに具備する、
請求項24のコンピュータ・プログラム製品。 - 各遅延単位が1つの単位バッファの遅延に対応する、
請求項25のコンピュータ・プログラム製品。 - 前記コンピュータに差分をサンプリングさせるためのコードが、
前記サンプリングを差動型D−Qフリップフロップによって実行させ、
前記信号A(n)を前記D−QフリップフロップのD入力に接続し、
前記信号Bを前記D−QフリップフロップのD´入力に接続する、
ためのコードを具備する、
請求項24のコンピュータ・プログラム製品。 - 前記コンピュータ可読媒体が、
コンピュータに、信号Aの複数の遅延された形態A(n)を生成させるためのコードであって、各B[A(n)]が前記対応するA(n)に対して少なくとも1遅延単位だけ遅延されている、生成させるためのコードをさらに具備する、
請求項27のコンピュータ・プログラム製品。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/041,403 | 2008-03-03 | ||
US12/041,403 US7808418B2 (en) | 2008-03-03 | 2008-03-03 | High-speed time-to-digital converter |
PCT/US2009/035908 WO2009111491A1 (en) | 2008-03-03 | 2009-03-03 | High-speed time-to-digital converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011517160A JP2011517160A (ja) | 2011-05-26 |
JP2011517160A5 true JP2011517160A5 (ja) | 2011-07-07 |
Family
ID=40666856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010549822A Pending JP2011517160A (ja) | 2008-03-03 | 2009-03-03 | 高速時間ディジタル・コンバータ |
Country Status (7)
Country | Link |
---|---|
US (1) | US7808418B2 (ja) |
EP (1) | EP2250732A1 (ja) |
JP (1) | JP2011517160A (ja) |
KR (1) | KR20100130205A (ja) |
CN (1) | CN102089983A (ja) |
TW (1) | TW200943734A (ja) |
WO (1) | WO2009111491A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8242823B2 (en) | 2009-04-27 | 2012-08-14 | Oracle America, Inc. | Delay chain initialization |
US8283960B2 (en) * | 2009-04-27 | 2012-10-09 | Oracle America, Inc. | Minimal bubble voltage regulator |
US8198931B2 (en) * | 2009-04-27 | 2012-06-12 | Oracle America, Inc. | Fine grain timing |
US8179165B2 (en) * | 2009-04-27 | 2012-05-15 | Oracle America, Inc. | Precision sampling circuit |
US9287853B2 (en) | 2011-05-27 | 2016-03-15 | Aika Design Inc. | Signal conversion circuit, PLL circuit, delay adjustment circuit, and phase control circuit |
US20120319741A1 (en) * | 2011-06-17 | 2012-12-20 | Texas Instruments Incorporated | Reduced crosstalk wiring delay effects through the use of a checkerboard pattern of inverting and noninverting repeaters |
KR101214976B1 (ko) * | 2011-11-01 | 2012-12-24 | 포항공과대학교 산학협력단 | 델타-시그마 변조방식을 이용한 노이즈 세이핑 시간-디지털 변환기 |
KR101797625B1 (ko) | 2012-02-16 | 2017-11-15 | 한국전자통신연구원 | 저전력 고해상도 타임투디지털 컨버터 |
US9337997B2 (en) * | 2013-03-07 | 2016-05-10 | Qualcomm Incorporated | Transcoding method for multi-wire signaling that embeds clock information in transition of signal state |
JP5747070B2 (ja) * | 2013-12-07 | 2015-07-08 | 株式会社アイカデザイン | 位相同期ループ回路及び発振方法 |
US9606228B1 (en) | 2014-02-20 | 2017-03-28 | Banner Engineering Corporation | High-precision digital time-of-flight measurement with coarse delay elements |
KR102154189B1 (ko) | 2014-12-01 | 2020-09-09 | 삼성전자 주식회사 | 추계적 위상 보간 방법을 이용한 시간-디지털 변환기 |
KR101621853B1 (ko) | 2014-12-26 | 2016-05-17 | 연세대학교 산학협력단 | 데이터 송신 장치, 데이터 수신 장치 및 그를 이용하는 스마트 디바이스 |
CN106354001B (zh) * | 2016-08-31 | 2019-03-12 | 中国科学院上海高等研究院 | 时间数字转换电路 |
US10848138B2 (en) | 2018-09-21 | 2020-11-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for precision phase skew generation |
US10928447B2 (en) | 2018-10-31 | 2021-02-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Built-in self test circuit for measuring phase noise of a phase locked loop |
US20240045382A1 (en) * | 2022-08-02 | 2024-02-08 | Apple Inc. | Multi-Chain Measurement Circuit |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61227422A (ja) * | 1985-03-30 | 1986-10-09 | Toshiba Corp | 位相比較回路 |
JP2659594B2 (ja) * | 1989-10-11 | 1997-09-30 | 株式会社日本自動車部品総合研究所 | 物理量検出装置 |
US5796682A (en) * | 1995-10-30 | 1998-08-18 | Motorola, Inc. | Method for measuring time and structure therefor |
DE69719296T2 (de) * | 1996-11-21 | 2003-09-04 | Matsushita Electric Ind Co Ltd | A/D-Wandler und A/D-Wandlungsverfahren |
JP3380206B2 (ja) * | 1999-03-31 | 2003-02-24 | 沖電気工業株式会社 | 内部クロック発生回路 |
US6731667B1 (en) | 1999-11-18 | 2004-05-04 | Anapass Inc. | Zero-delay buffer circuit for a spread spectrum clock system and method therefor |
JP4397488B2 (ja) * | 1999-12-17 | 2010-01-13 | Nsc株式会社 | オーバーサンプリング処理回路およびデジタル−アナログ変換器 |
US6429693B1 (en) * | 2000-06-30 | 2002-08-06 | Texas Instruments Incorporated | Digital fractional phase detector |
US7045098B2 (en) * | 2001-02-02 | 2006-05-16 | James Matthew Stephens | Apparatus and method for removing interfering substances from a urine sample using a chemical oxidant |
DE10143770B4 (de) * | 2001-09-06 | 2006-03-16 | Infineon Technologies Ag | Verstärkerschaltung |
CA2474111A1 (en) * | 2004-07-08 | 2006-01-08 | Gordon John Allan | Method and apparatus for mixed-signal dll/pll as usefull in timing manipulation |
US7205924B2 (en) | 2004-11-18 | 2007-04-17 | Texas Instruments Incorporated | Circuit for high-resolution phase detection in a digital RF processor |
US7629915B2 (en) | 2006-05-26 | 2009-12-08 | Realtek Semiconductor Corp. | High resolution time-to-digital converter and method thereof |
US7427940B2 (en) * | 2006-12-29 | 2008-09-23 | Texas Instruments Incorporated | Time-to-digital converter with non-inverting buffers, transmission gates and non-linearity corrector, SOC including such converter and method of phase detection for use in synthesizing a clock signal |
-
2008
- 2008-03-03 US US12/041,403 patent/US7808418B2/en active Active
-
2009
- 2009-03-03 JP JP2010549822A patent/JP2011517160A/ja active Pending
- 2009-03-03 KR KR1020107021650A patent/KR20100130205A/ko not_active Application Discontinuation
- 2009-03-03 CN CN2009801073613A patent/CN102089983A/zh active Pending
- 2009-03-03 EP EP09716634A patent/EP2250732A1/en not_active Withdrawn
- 2009-03-03 TW TW098106873A patent/TW200943734A/zh unknown
- 2009-03-03 WO PCT/US2009/035908 patent/WO2009111491A1/en active Application Filing
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011517160A5 (ja) | ||
TW200943734A (en) | High-speed time-to-digital converter | |
WO2010117739A3 (en) | Time-to-digital converter (tdc) with improved resolution | |
EP2618490A3 (en) | Pipelined analog-to-digital converter having reduced power consumption | |
JP2014116946A5 (ja) | ||
JP2011071995A5 (ja) | カウンタ回路 | |
WO2012068494A3 (en) | Context switch method and apparatus | |
IN2014CN03050A (ja) | ||
JP2008219895A5 (ja) | エンファシス/デエンファシス方法、および出力ドライバ回路 | |
EP2088700A3 (en) | System to process a plurality of audio sources | |
WO2013013205A3 (en) | Selective-sampling receiver | |
WO2013098643A3 (en) | Advanced processor architecture | |
JP2010141901A5 (ja) | ||
WO2012083279A3 (en) | Low power serial to parallel converter | |
JP2011097559A5 (ja) | ||
WO2012138509A3 (en) | Techniques for reducing duty cycle distortion in periodic signals | |
WO2013015853A3 (en) | Shift register with two-phase non-overlapping clocks | |
WO2012120569A1 (ja) | 時間差デジタル変換回路およびそれを備えた時間差デジタル変換器 | |
RU2443009C1 (ru) | Логический преобразователь | |
JP2010093818A5 (ja) | ||
CN102195638A (zh) | 一种低延时数字时钟分频方法 | |
JP2006112931A5 (ja) | ||
JP2013148887A5 (ja) | 信号変換回路 | |
CN202043094U (zh) | 一种低延时数字时钟分频电路 | |
RU2446427C1 (ru) | Нониусный преобразователь время-код |