JP2014512108A - トランジスタ - Google Patents

トランジスタ Download PDF

Info

Publication number
JP2014512108A
JP2014512108A JP2014505722A JP2014505722A JP2014512108A JP 2014512108 A JP2014512108 A JP 2014512108A JP 2014505722 A JP2014505722 A JP 2014505722A JP 2014505722 A JP2014505722 A JP 2014505722A JP 2014512108 A JP2014512108 A JP 2014512108A
Authority
JP
Japan
Prior art keywords
semiconductor
field effect
effect transistor
channel
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014505722A
Other languages
English (en)
Inventor
オジェ サイモン
パルンボ マルコ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cpi Innovation Services Ltd
Original Assignee
Cpi Innovation Services Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cpi Innovation Services Ltd filed Critical Cpi Innovation Services Ltd
Publication of JP2014512108A publication Critical patent/JP2014512108A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/488Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising a layer of composite material having interpenetrating or embedded materials, e.g. a mixture of donor and acceptor moieties, that form a bulk heterojunction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856Source regions
    • H01L29/0869Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873Drain regions
    • H01L29/0886Shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Composite Materials (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本発明は、半導体微結晶からなる半導体を含むチャネルによって架橋されるソース及びドレイン電極(01)を備える電界効果トランジスタを提供するのであって、半導体の導電率は、半導体並びにソース電極及びドレイン電極から絶縁されたゲート電極(02)によって制御され、ゲート電極には半導体の導電率を制御するために電位が印加され、ソース電極及びドレイン電極の各対向面の少なくとも一部は、前記チャネルを経て、電極間に異なる方向の電流の流れを提供するように、幾何学的に形成される。これにより、電流がより多くの結晶配向を経て流れるようになり、結晶方位のばらつきがあるときに、異なるトランジスタ間の性能についてより高い均一性が得られる。

Description

本発明は、トランジスタに関する。
ソース電極及びドレイン電極が半導体により架橋され、該半導体の導電率が、当該半導体並びにソース電極及びドレイン電極から絶縁されたゲート電極によって制御され、該ゲート電極には、半導体の導電率を制御する目的で電位が印加される電界効果トランジスタは既知である。
性能仕様を満たすために、そのようなデバイスにとっては、それらの性能を容認できる一貫性のあるものとする必要がある。このことは、多くのトランジスタを含み、一貫性のない性能が表示欠陥として見えるようになるディスプレイデバイスでは特に重要である。
特許文献1(米国特許出願公開第2010/0155710号明細書)には、等方性成長によって良好に配向される結晶を形成するプロセスが開示されており、この文献の写真では、ソース電極とドレイン電極との間のチャネルにおける半導体の大きな結晶がチャネルを架橋しているように見える。これは、ドレイン電極の上に水滴を堆積し、その水滴の上に半導体の非混和性溶液を堆積して、この溶液が水滴の上からドレイン電極とソース電極との間の周りのチャネル内へと流れ込むようにして達成される。チャネルは必然的にドレイン電極を囲むように思われるが、これは特許文献1の一部の図面、並びにソース電極及びドレイン電極が正方形状であるといわれる図9の写真からでは、そのように見なすのは困難である。
この処理手順は、ピペット等を用いて、小規模に行われたものと見受けられ、電流が流れる方向のチャネル長は200μmであった。工業生産へのスケールアップ、及び今日採用されている4μm程度の短いチャネル長に対処するには難点がある。
特許文献1の明細書において、注意を要すると述べている問題として、液量、液体粘度、液体蒸発速度、及び滴下の高さ、滴下角度、滴下環境、滴下飛散等を挙げている。液滴を極めて小さな対象物の上に配し、次にこの第1の液滴の上に第2の液滴を配する課題は、既存設備の実用性の及ぶものではないと思われる。対象物に影響を与える液滴の大きさのばらつき防止という課題及び他の難点は、トランジスタに不均一性を招く可能性がある。特許文献1に記載されているプロセスは、非常に困難であるように見受けられ、再現性の高い性能をもつトランジスタを大規模に製造するための、より単純なプロセスが必要である。
特許文献1のプロセスによる製品の更なる課題は、ドレイン電極の大部分が半導体で覆われなくなることにある。もっとも、これがそうなる程度については、半導体溶液が水滴の表面上に飛散する、又は広がる範囲に依存すると推測される。水がチャネル内に広がる場合には、結果として、半導体溶液がチャネルを満たさなくなると推測され、溶液の蒸発がチャネルの接続を損なう恐れがある。
本発明は、より単純な手順によって、特性の均一性がとれたトランジスタを大規模に製造することを可能にし、ここで用いる半導体微結晶は良好に配向されている必要はない。
特許文献2(国際公開第2003/058729号)には、非線形構造と称されるものを採用して、ソース電極とドレイン電極とを分離するチャネルを延在させる半導体デバイスが記載されている。この特許文献2の図面のほとんどにおいて、非線形チャネルは、連結した線形部で構成されており、湾曲部がない。このような配置は、密なパッキングを達成でき、チャネル幅を最大化できる。この技術分野における慣習に従い、チャネル長はソース電極とドレイン電極との間の距離として定義され、チャネル幅は前記チャネルの幾何学的範囲として定義される。
この参考文献には、半導体の結晶性又はトランジスタ性能の均一性に関する教示はないが、発明の普遍性を強調するために、図6に蛇行構造が示されている。これは利用可能なスペースの使用としては最適でないように見受けられる。
米国特許出願公開第2010/0155710号明細書 国際公開第2003/058729号
半導体が非結晶質である場合、それはソース及びドレイン電極のいずれもの配向に一致する傾向があるが、一般的に電気的特性が等方的でない結晶質の半導体を用いることで、より高い電荷移動度が求められている。
従って、半導体結晶が電極間の電流経路に対して最適な配向で配列されている場合には、配列が最適でない場合よりもその結晶性能は優れている。通常の製造手順では、配列方向を制御することはできず、同様の技術によって製造されるトランジスタは予測不能な性能のものとなり得る。デバイスのチャネル長よりもはるかに小さな結晶の場合、電流経路に対する結晶の配向が完全にランダムだとデバイスの性能は最適とはならないが、デバイスの各サンプルは同等の性能を有する。トランジスタのサイズ縮小への絶えることのない要求に鑑みて、チャネル長に対する結晶の数が減少すると、平均的な配列度が異なる局所領域が生じることが分かる。
結晶性半導体材料が単一の結晶である限り、その結晶は完全に配列されるが、最良の配向であるとは限らない。結晶性半導体材料が多様の結晶からなる場合には、それらの結晶の配向が実質上ランダムである可能性が高い。そうでない場合には、平均配向がデバイス毎に異なり、通常どおり結晶の伝導性が非等方的である場合には、デバイスの性能は不均一なものとなる。チャネル長が短いほど、それを架橋する結晶が少なくなり(各結晶のサイズは同程度のものと仮定する)、チャネル長が長くなればなるほど、電荷移動度のばらつきが大きくなりがちである。
半導体は有機物又は無機物であってもよい。半導体は、結晶領域及び随意の非結晶質の領域を有する低分子成分とするか、又は高分子成分とすることができる単結晶成分を含むことができる。また、半導体は、結晶性の低分子半導体と、半導体とすることもできる結合剤との両方を含むことができる。後者の場合、低分子成分の微結晶は、結合剤のマトリックス内に存在し、又は程度の差こそあるが伝導チャネル内に膜として分離するため、電極を接続することができる。
半導体を溶液から堆積し、その後溶媒を蒸発させる場合には、低分子から形成される結晶は、異なるチャネルにおける結晶の成長現象により、異なって配列される場合がある。半導体を形成する結晶の低分子蒸着によって堆積する場合にも、結晶の成長現象によって、異なるチャネルにおいて異なる配列がもたらされる場合がある。結晶物質がマトリックス中に分散された粒子として存在し、伝導チャネル長に対する平均結晶サイズの割合が小さく、多数の結晶が存在する場合には、結晶の配向がランダムなものとなる場合がある。しかし、伝導チャネル長に対する平均結晶サイズが大きく、例えば、4分の1以上の大きさ、すなわち1以上対4の割合(これはソース電極からドレイン電極までの最短距離として表される)の場合には、配列の均一性は位置によって異なる可能性がより高くなる。
電界効果トランジスタの寸法を小型化する傾向があり、これにより必然的にソース電極とドレイン電極との距離が短くなる。これら電極間の間隙を架橋する微結晶が少ないほど、異なるトランジスタ間の性能のばらつきが生じ得る。これは、微結晶の一部の領域が他領域よりも電流の流れに対してより最適な配向に一致するようになるからである。
本発明は、様々な配列の半導体微結晶からなる半導体により架橋されるソース電極及びドレイン電極を備える電界効果トランジスタであって、半導体の導電率は、半導体並びにソース電極及びドレイン電極から絶縁されたゲート電極によって制御され、ゲート電極には、半導体の導電率を制御するために電位が印加され、ソース電極及びドレイン電極の対向面の少なくとも一部は、チャネルを経て、電極間に異なる方向の電流の流れを提供するように、幾何学的に形成される電界効果トランジスタを提供する。これにより、電流がより多くの結晶配向に流れるようになり、異なるトランジスタ間の性能がより均一になる。
本発明は、微結晶の結晶学的配列のばらつき度合が大きい傾向がある電界効果トランジスタの性能の均一性向上に最大の効果があり、程度は落ちるものの、結晶学的配列のばらつき度合が小さいときにも効果があることが明らかであろう。
また本発明は、ソース電極とドレイン電極とを架橋する半導体微結晶からなる半導体を含む電界効果トランジスタの性能の均一性を、各対向面が様々な接面(tangents)を有するように輪郭付けされたソース電極及びドレイン電極を用いることで、改善する方法を提供する。
電極間のチャネルが全幅にわたって同様となるように、電極の対向面は相補的とすることが好ましい。チャネルは、全幅にわたって湾曲させるのが好ましい。チャネルを円形にすると、内側電極は外側電極よりも外周が短くなり、電流が扇状のパターンで流れるため、電流は種々の方向へと流れる。しかし、円形のチャネルは、内側電極へのアクセスにビアを介する必要があることで製造的な困難を引き起こす可能性がある。このことが製造工程を複雑化し得るため、開放チャネルを推奨する。開放チャネルには、例えば、交互に反転する半円をもつ、又は正弦波状若しくは同様の形状(例えば、互いに連結され、交互に反転した円錐曲線の切断面、例えば放物線又は楕円の断面のような形状)をもつ割円形状が含まれる。
チャネルは、平坦で、かつ実質的に不連続部がないことが好ましい。各対向面は、互いに整合する構造であることが好ましい。各対向面間のチャネル長は、実質的に一定であることが好ましい。半導体の幾何学的環境は、チャネルの全幅に沿って変化することが好ましい。
本発明は、ソース電極とドレイン電極との間隔が狭くなるほど効果が上がるものであり、その間隔が20ミクロン以下である場合に非常に有効である。間隔が最大で10ミクロン、例えば最大で4ミクロンである場合に特に有効である。
本発明は、個々の微結晶が電極間の間隙を架橋し得るのに十分な大きさ又はそれに近い大きさを有している場合に、特に好適である。
半導体は結合剤を含むのが好ましく、結合剤は非結晶質であることが好ましく、また結合剤そのものが半導体であることが好ましい。微結晶半導体及び非結晶半導体の両方が技術的に確立されており、例えばトリアルキルシリルエチニル基で置換することが好ましいペンタセン等のポリアセン等の結晶半導体と、ポリトリアリールアミン等の非結晶半導体との組合せが適切である。しかしながら、本発明は、前述のように半導体結晶の配向に関連する基本的な物理的特性に関連するのであって、特定の結晶又はその結晶の特定の配置(チャネルを架橋するフィルムとして、又は好適にはマトリックスとして存在する等の配置)に関連するものではない。
本発明によるトランジスタを示す図である。
以下、図面を参照しながら、発明の一形態を説明するが、ここでソース電極及びドレイン電極は01として、ゲート電極は02として示してある。成形した、トランジスタのソース電極、ドレイン電極及びゲート電極は、チャネル形状を詳細に示すためにボトムゲート構造で示している。トランジスタの調製及びその性能については、下記の実験結果に記載する。
[実験結果]
ソース及びドレイン(SD)電極の形状が、有機薄膜トランジスタ(OTFT)において、駆動電流の広がりに及ぼす影響について調査するためにトップゲート・ボトムコンタクト型のトランジスタを作成した。実験に際して、様々な異なる4インチ角の基板を用いた。具体的には、ガラス、平坦化したポリエチレンナフタレート(PEN)(例えば、デュポン帝人フィルム)、及び架橋SU8ネガ型フォトレジスト(マイクロケム)の層で被覆したガラスを用いた。金(Au)製のソース電極及びドレイン電極を、標準のフォトリソグラフィ法及び化学的なウェットエッチングを用いて基板上に画定した。PEN及びガラス基板に対しては、Auの下に薄い(5nmの)チタン(Ti)接着層を用いた。ガラス基板上のSU8に対しては、パターニングプロセスを通してAuがSU8の表面に十分良好に接着するため、Ti接着層は不要であった。ソース電極及びドレイン電極を画定するのに用いたパターンを図1に示す。各4インチ角のパネルを8列4行にわたってパネル上に分配される32個の単位セルに分割した。各セル内のOTFT(有機薄膜トランジスタ)は500個までとし、解像度が100ppi(ピクセル/インチ)のディスプレイバックプレーンに見られる密度と同様の密度でパックされるようにした。OSC溶液のスピンコーティングの前に、1分間にわたりペンタフルオロベンゼンチオールの10mM溶液を電極表面に付着し、その後2-プロパノールで洗浄した。有機半導体(OSC)の配合物は、6,13-ビス(トリイソプロピレンエチルニル)ペンタセン(TIPS)[1]、及び1,2,3,4-テトラヒドロナフタレン溶媒(テトラリン)中のポリトリアリルアミン(PTAA)[2]を含むものとした。電極形状が電流を流した状態のトランジスタの均一性に及ぼす影響を判断するために、複数の配合物を調製した。使用した配合物の詳細を表1に示す。OTFTのスタックを完成するために、フルオロポリマー誘電体(FC43溶媒中のCytop(登録商標)、旭硝子株式会社製)も500ナノメートルの厚さにスピンコートした。最終的に、スパッタリング及びフォトリソグラフィ法によりAuのトップゲートをスタックの上に堆積し、パターン化して、ソース‐ドレイン電極及びOTFTのチャネルの上にゲートを正確に位置決めできるようにした。
ケースレーインスツルメンツ社の半導体パラメータ・アナライザ4200をウェントワース社の半自動プローブステーションに接続して電気特性の評価を行った。試験対象の各配合物及び各電極形状に対して、基板全体にわたる異なる箇所にて最少で50個のトランジスタを測定した。全てのOTFTについて、+20Vから−40Vの範囲のゲート電圧Vを用い、−5Vの一定のドレイン-ソース間電圧VDS(ソース接地)を印加しながら、対応するドレイン-ソース間の電流IDSの伝達特性を測定して試験を行った。各トランジスタの線形移動度μlinは下記の式によって算出した。


上式で、Lはトランジスタ長を、Wはトランジスタ幅を、Cは単位面積当りの誘電体容量を示す。オン電流は、ゲート-ソース間電圧Vgsを−40V、ドレイン-ソース間電圧Vdsを−5Vとして各トランジスタにて測定された電流として定義した。ゲートリークを有する少数のデバイスを排除するために、ゲート-ソース間電圧Vgsを−40V、ドレイン-ソース間電圧Vdsを−5Vとして、ゲート電流のソース-ドレイン間電流に対する比をとった。この比が10以下の場合(すなわちゲート電流がソース-ドレイン間電流の10%以上であった場合)には、そのデバイスは結果から除外した。表1は、PTAAとTIPSとの様々な混合比の配合物及び線状電極又は波状電極の形状を用いて、3種類の基板について得た主な実験結果の概要を示す。成形した電極はOSC層が結晶質である場合にのみ効果的であることを実証するために、テトラリン中に4wt%のPTAAの配合物を用いた(PTAAは非結晶質であり、チャネル配向の影響を受けない)。TIPSを用いた全ての場合において、オン電流の標準偏差は、波状のトランジスタ形状を用いた場合の方が遥かに小さくなる。多くの場合に、波状トランジスタの標準偏差は線状トランジスタの半分以下である。非結晶質のPTAA材料の場合、オン電流のばらつきは波状トランジスタ及び線状トランジスタの両方において同じ(実験誤差程度の範囲内)である。TIPS/PTAA配合物の実験結果のうち、IONのばらつきが最少のもの(8.9%)はPTAAの場合の値(5.2%)に近いものとなっている。
注:線形移動度はチャネル形状によって影響を受けなかった。参考に、表1にて計測したデバイスの線形移動度の計算値を以下に示す。
TIPSとPTAAとの割合を1対1とした配合物の場合の、PEN上の平均線形移動度は0.7cm/Vであった。
TIPSとPTAAとの割合を1対1とした配合物の場合の、SU8上(及びガラス上の)の平均線形移動度は0.4cm/Vであった。
TIPSとPTAAとの割合を2対1とした配合物の場合の、ポリエチレンナフタレート上の平均線形移動度は0.3cm/Vであった。
PTAAの場合の、ガラス上の平均線形移動度は0.003cm/Vであった。
*基板全体にわたって300個以上のOTFTについて、100個ずつ試験を行った。

Claims (10)

  1. 電界効果トランジスタであって、
    ソース電極及びドレイン電極に対する様々な配列の半導体微結晶からなる半導体を含むチャネルにより分離されたソース電極及びドレイン電極を備え、
    前記半導体の導電率は、前記半導体並びに前記ソース電極及び前記ドレイン電極から絶縁されたゲート電極によって制御され、
    前記ゲート電極には、前記半導体の導電率を制御するために電位が印加され、
    前記ソース電極及び前記ドレイン電極の各対向面の少なくとも一部は、前記チャネルを経て前記電極間に異なる方向の電流の流れを提供するように幾何学的に形成される、
    電界効果トランジスタ。
  2. 前記ソース電極と前記ドレイン電極とを分離する前記チャネルの長さは、ほぼ均一であり、その全幅にわたって湾曲している、請求項1に記載の電界効果トランジスタ。
  3. 前記チャネルは、交互に連結された反転円が存在する割円形状である、請求項1又は2のいずれか一項に記載の電界効果トランジスタ。
  4. 前記ソース電極及び前記ドレイン電極の各対向面は、様々な接面を有するように輪郭付けされている、請求項1又は2のいずれか一項に記載の電界効果トランジスタ。
  5. 前記チャネル長は、最長で20μm、好適には最長で10μmである、請求項1〜4のいずれか一項に記載の電界効果トランジスタ。
  6. 半導体微結晶の結合剤を含む、請求項1〜5のいずれか一項に記載の電界効果トランジスタ。
  7. 前記結合剤は、半導体特性を有し、非結晶質である、請求項6に記載の電界効果トランジスタ。
  8. 前記半導体は、溶液として堆積され乾燥される、請求項1〜7のいずれか一項に記載の電界効果トランジスタ。
  9. 前記半導体は、好適にはトリアルキルシリルエチニル基で置換されるペンタセン等の、好適には置換ポリアセンの微結晶を含む、請求項1〜8のいずれか一項に記載の電界効果トランジスタ。
  10. ポリトリアリールアミンの結合剤を含む、請求項1〜9のいずれか一項に記載の電界効果トランジスタ。
JP2014505722A 2011-04-21 2012-04-20 トランジスタ Pending JP2014512108A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1106772.5 2011-04-21
GB1106772.5A GB2490165A (en) 2011-04-21 2011-04-21 Organic thin film transistor with crystal grain variation compensated by shape of source and drain electrodes
PCT/GB2012/050869 WO2012143727A1 (en) 2011-04-21 2012-04-20 Transistors

Publications (1)

Publication Number Publication Date
JP2014512108A true JP2014512108A (ja) 2014-05-19

Family

ID=44147363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014505722A Pending JP2014512108A (ja) 2011-04-21 2012-04-20 トランジスタ

Country Status (7)

Country Link
US (1) US10090482B2 (ja)
EP (1) EP2700113B1 (ja)
JP (1) JP2014512108A (ja)
KR (1) KR20140047039A (ja)
CN (1) CN103582959A (ja)
GB (1) GB2490165A (ja)
WO (1) WO2012143727A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019102788A1 (ja) * 2017-11-27 2019-05-31 東レ株式会社 半導体素子およびその製造方法、ならびに無線通信装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260216A (ja) * 2004-02-13 2005-09-22 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法、液晶テレビジョン装置、並びにelテレビジョン装置
JP2006313913A (ja) * 2005-05-03 2006-11-16 Samsung Electronics Co Ltd 有機薄膜トランジスタ表示板及びその製造方法
JP2007123773A (ja) * 2005-10-31 2007-05-17 Fuji Electric Holdings Co Ltd 薄膜トランジスタ、及びその製造方法
US20070252229A1 (en) * 2006-04-26 2007-11-01 Masaaki Fujimori Field Effect Transistor and Manufacturing Method Thereof
JP2008108874A (ja) * 2006-10-25 2008-05-08 Konica Minolta Holdings Inc 有機薄膜トランジスタ
JP2009105308A (ja) * 2007-10-25 2009-05-14 Konica Minolta Holdings Inc 有機半導体層の成膜方法、有機薄膜トランジスタの製造方法
JP2009524226A (ja) * 2006-01-21 2009-06-25 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 有機半導体配合物を備える電子短チャネル装置
US20100155710A1 (en) * 2008-12-24 2010-06-24 Seonghoon Lee Forming active channel regions using enhanced drop-cast printing
US20120199821A1 (en) * 2009-10-05 2012-08-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Organic dual-gate memory and method for producing same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2531702B2 (ja) * 1987-09-29 1996-09-04 昇 小山 電界効果型トランジスタ
US20030122120A1 (en) 2001-12-28 2003-07-03 Motorola, Inc. Organic semiconductor device and method
JP4996846B2 (ja) * 2005-11-22 2012-08-08 株式会社日立製作所 電界効果トランジスタ及びその製造方法
JP5138481B2 (ja) * 2008-06-30 2013-02-06 三菱電機株式会社 液晶表示装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260216A (ja) * 2004-02-13 2005-09-22 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法、液晶テレビジョン装置、並びにelテレビジョン装置
JP2006313913A (ja) * 2005-05-03 2006-11-16 Samsung Electronics Co Ltd 有機薄膜トランジスタ表示板及びその製造方法
JP2007123773A (ja) * 2005-10-31 2007-05-17 Fuji Electric Holdings Co Ltd 薄膜トランジスタ、及びその製造方法
US20070131927A1 (en) * 2005-10-31 2007-06-14 Fuji Electric Holdings Co., Ltd. Thin film transistor and manufacturing method thereof
JP2009524226A (ja) * 2006-01-21 2009-06-25 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 有機半導体配合物を備える電子短チャネル装置
US20100308304A1 (en) * 2006-01-21 2010-12-09 Simon Dominic Ogier Electronic short channel device comprising an organic semiconductor formulation
US20070252229A1 (en) * 2006-04-26 2007-11-01 Masaaki Fujimori Field Effect Transistor and Manufacturing Method Thereof
JP2007294704A (ja) * 2006-04-26 2007-11-08 Hitachi Ltd 電界効果トランジスタ及びその製造方法
JP2008108874A (ja) * 2006-10-25 2008-05-08 Konica Minolta Holdings Inc 有機薄膜トランジスタ
JP2009105308A (ja) * 2007-10-25 2009-05-14 Konica Minolta Holdings Inc 有機半導体層の成膜方法、有機薄膜トランジスタの製造方法
US20100155710A1 (en) * 2008-12-24 2010-06-24 Seonghoon Lee Forming active channel regions using enhanced drop-cast printing
JP2010153794A (ja) * 2008-12-24 2010-07-08 Snu R & Db Foundation 改善されたドロップ・キャストプリントを利用したアクティブチャネル領域製造方法及びそのアクティブチャネル領域を備えた装置
US20120199821A1 (en) * 2009-10-05 2012-08-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Organic dual-gate memory and method for producing same
JP2013507012A (ja) * 2009-10-05 2013-02-28 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブ 有機デュアルゲートメモリおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019102788A1 (ja) * 2017-11-27 2019-05-31 東レ株式会社 半導体素子およびその製造方法、ならびに無線通信装置

Also Published As

Publication number Publication date
KR20140047039A (ko) 2014-04-21
GB2490165A (en) 2012-10-24
US20140097426A1 (en) 2014-04-10
EP2700113B1 (en) 2018-03-07
EP2700113A1 (en) 2014-02-26
CN103582959A (zh) 2014-02-12
GB201106772D0 (en) 2011-06-01
WO2012143727A1 (en) 2012-10-26
US10090482B2 (en) 2018-10-02

Similar Documents

Publication Publication Date Title
Dasgupta et al. Inkjet printed, high mobility inorganic-oxide field effect transistors processed at room temperature
Kim et al. Direct writing and aligning of small-molecule organic semiconductor crystals via “dragging mode” electrohydrodynamic jet printing for flexible organic field-effect transistor arrays
CN101401210B (zh) 在以纳米线为基础的电子装置中用于栅极构造和改进触点的方法、系统和设备
JP2010153794A (ja) 改善されたドロップ・キャストプリントを利用したアクティブチャネル領域製造方法及びそのアクティブチャネル領域を備えた装置
JP5605705B2 (ja) 縦型電界効果トランジスタ
US20110114914A1 (en) Field effect transistor and circuit device
JP5200443B2 (ja) 有機トランジスタ及びアクティブマトリックス基板
TW201718738A (zh) 氣霧沈積奈米微粒於基材上之裝置及方法
Dai et al. Fabrication of two-dimensional crystalline organic films by tilted spin coating for high-performance organic field-effect transistors
JPWO2013065582A1 (ja) 有機半導体素子の製造方法、有機半導体素子、有機単結晶薄膜の成長方法、有機単結晶薄膜、電子機器および有機単結晶薄膜群
Pitsalidis et al. Electrospray-processed soluble acenes toward the realization of high-performance field-effect transistors
EP4244909A1 (en) Organic thin film transistor
Qu et al. Understanding Film-To-Stripe Transition of Conjugated Polymers Driven by Meniscus Instability
Bulgarevich et al. Spatially uniform thin-film formation of polymeric organic semiconductors on lyophobic gate insulator surfaces by self-assisted flow-coating
Keum et al. Control of the molecular order and cracks of the 6, 13-bis (triisopropylsilylethynyl)-pentacene on a polymeric insulator by anisotropic solvent drying
US10256164B2 (en) Semiconductor film and field effect transistor having semiconductor and polymer portions stacked adjacent each other
JP2014512108A (ja) トランジスタ
US20050194640A1 (en) Organic thin-film transistor
JP6191235B2 (ja) 有機トランジスタ及びその製造方法
Kabir et al. Modeling of fringe current for semiconductor-extended organic TFTs
Rockson et al. Macroscopic interfacial property as a determining parameter for reliable prediction of charge mobility in organic transistors
JP4699090B2 (ja) 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
Yin et al. Nonvolatile Memory Action Due to Hot-Carrier Charge Injection in Graphene-on-Parylene Transistors
Liu et al. Guided formation of large crystals of organic and perovskite semiconductors by an ultrasonicated dispenser and their application as the active matrix of photodetectors
JP6459385B2 (ja) 半導体素子、及び半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170627