JP2014508407A5 - - Google Patents

Description

図１は、従来型ＴＭＢＳショットキーダイオードまたは整流器の簡略化された部分図である。ダイオードは、その上に低濃度でドープされたＮ型エピタキシャル層２が形成される高濃度でドープされたＮ型シリコンウェハ１から形成される。このエピタキシャル層には開口が形成され、それは例えば、トレンチ形状であり得る。導電性領域３がその開口に形成され、それは例えば、ドープされたポリシリコンで作られる。絶縁層４は、各導電性領域とその対応する開口（例えばトレンチ）の壁との間に挿入される。絶縁層４は、例えば熱酸化によって形成され得、開口は、共形堆積（ｃｏｎｆｏｒｍａｌ ｄｅｐｏｓｉｔｉｏｎ）によってポリシリコンで充填され得、その後平坦化ステップが続き得る。この後、ポリシリコン充填領域の上部の単結晶シリコン６の上部にシリサイド５を形成することができる、例えばニッケルなどの金属が堆積される。一旦シリサイドが形成されると、シリコンと反応しなかった金属は選択的エッチングによって除去される。この後、アノード金属堆積７が上部面側に形成され、カソード金属堆積８が下部面側に形成される。

次に、図１５では、フローティングゲートの形成後、スパッタリングまたは他の適切なプロセスが実施され、メサ１１５上にショットキー接触領域１１５Ａを形成するように導電層１６０を堆積する。導電層１６０は、下部の第１の層１００Ａとともにショットキーダイオードを形成することができる任意の材料から形成され得る。例えば、導電層１６０は、金属シリサイド層であり得る。

Claims (14)

1. 第１の導電型を有する半導体基板と、
   前記第１の導電型を有する基板上に形成され、前記基板より更に低濃度にドープされているエピタキシャル層と、
   前記エピタキシャル層に形成される複数のフローティングゲートと、
   前記エピタキシャル層上に配置される金属層と、
   前記金属層と前記エピタキシャル層との間の界面で形成されるショットキー接触と、
   前記金属層上に形成される第１電極、及び前記基板の裏側に形成される第２電極と、
   を含む、半導体整流器。
2. 前記複数のフローティングゲートが、前記エピタキシャル層に形成される少なくとも１つのトレンチに配置される、請求項１に記載の半導体整流器。
3. 前記トレンチの底部及び側壁をライニングする絶縁層をさらに含む、請求項２に記載の半導体整流器。
4. トレンチに配置される複数の誘電体層をさらに含み、前記複数のフローティングゲートが、隣接する誘電体層の間にそれぞれ挿入される複数の導電層を含む、請求項１に記載の半導体整流器。
5. 前記複数の導電層は、複数のＡｌ層である、請求項４に記載の半導体整流器。
6. 前記複数の導電層は、複数のドープされたポリシリコン層である、請求項４に記載の半導体整流器。
7. 前記金属層がニッケルであり、前記エピタキシャル層はシリコンを含み、シリサイド層が前記ニッケルとエピタキシャル層との間の界面に形成される、請求項１に記載の半導体整流器。
8. 第１の導電型の半導体ボディーを提供する段階と、
   前記半導体ボディーの表面に複数のトレンチをエッチングし、メサが隣接するトレンチの間に残存するようにし、前記トレンチのそれぞれが側壁及び底部を有する、段階と、
   前記トレンチのそれぞれに複数のフローティングゲートを形成する段階と、
   前記メサの表面に金属層を形成し、それとともにショットキー接触が形成される、段階と、
   を含む、整流器を製作する方法。
9. 前記半導体ボディーは、第１の導電型を有する半導体基板と、前記第１の導電型を有する基板上に形成され、前記基板より更に低濃度にドープされているエピタキシャル層と、を含む、請求項８に記載の方法。
10. 前記トレンチのそれぞれに複数のフローティングゲートを形成する段階が、前記トレンチのそれぞれにおいて誘電材料及び導電材料の複数の交互層を形成する段階を含む、請求項８に記載の方法。
11. 前記複数の交互層のそれぞれを形成する段階が、前記誘電材料または導電材料を堆積及びエッチバックする段階を含む、請求項１０に記載の方法。
12. 前記導電材料はＡｌである、請求項１０に記載の方法。
13. 前記導電材料はドープされたポリシリコンである、請求項１０に記載の方法。
14. 前記金属層はニッケルであり、エピタキシャル層はシリコンを含み、前記ニッケルとエピタキシャル層との間の界面にシリサイド層が形成される、請求項８に記載の方法。