JP2014229665A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014229665A
JP2014229665A JP2013106332A JP2013106332A JP2014229665A JP 2014229665 A JP2014229665 A JP 2014229665A JP 2013106332 A JP2013106332 A JP 2013106332A JP 2013106332 A JP2013106332 A JP 2013106332A JP 2014229665 A JP2014229665 A JP 2014229665A
Authority
JP
Japan
Prior art keywords
active region
protective film
film
silicon oxide
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013106332A
Other languages
English (en)
Inventor
輝 小倉
Teru Ogura
輝 小倉
由香 加勢
Yuka Kase
由香 加勢
昌則 堤
Masanori Tsutsumi
昌則 堤
鳥井 智史
Tomohito Torii
智史 鳥井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2013106332A priority Critical patent/JP2014229665A/ja
Publication of JP2014229665A publication Critical patent/JP2014229665A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】活性領域の平坦性を維持しつつも、素子の耐圧低下を抑制することができる半導体装置の製造方法を提供する。【解決手段】シリコン基板20にトレンチ20Xを形成し、活性領域AR1と活性領域AR2を画定する工程と、活性領域AR1を露出するとともに活性領域AR2を被覆し、シリコン酸化膜(SiO2)よりも耐酸化性が高く、且つシリコン窒化(Si3N4)膜よりもフッ酸を含むエッチング液に対するエッチングレートが高い保護膜65を形成する工程と、を有する。また、保護膜65から露出されたシリコン基板20の表面を酸化させる工程と、フッ酸を含むエッチング液を用いたウェットエッチングにより、保護膜65を除去する工程と、保護膜65を除去した後に、シリコン基板20の表面を酸化させる工程と、を有する。【選択図】図6

Description

本発明は、半導体装置の製造方法に関するものである。
従来、トランジスタ特性を調整する方法の一つとして、活性領域の上端の角部(エッジ部分)を丸める処理を行う方法が提案されている(例えば、特許文献1〜3参照)。以下に、活性領域の上端の角部の丸め量を異なるように形成することで、特性の異なる複数のトランジスタを同一半導体チップ上に形成する方法について説明する。
図18(a)では、シリコン窒化膜91をマスクとして、シリコン酸化膜90及びシリコン基板80をエッチングし、シリコン基板80に、素子分離領域となるトレンチ80Xを形成する。これにより、トレンチ80Xによって画定される活性領域AR11,AR12が形成される。これら活性領域AR11,AR12上には、シリコン酸化膜90及びシリコン窒化膜91がそれぞれ形成されている。
次に、図18(b)に示す工程では、希フッ酸を用いたウェットエッチングにより、シリコン酸化膜90の周縁部を一部溶解除去する。これにより、活性領域AR11,AR12の上面の一部がシリコン酸化膜90から露出される。
続いて、図19(a)に示す工程では、シリコン基板80の表面を酸化し、シリコン基板80上にシリコン酸化膜92を形成する。本工程では、シリコン酸化膜90から露出されたシリコン基板80の表面が均一に酸化されるため、上面及び側面が露出された活性領域AR11,AR12上部の角部が丸められる。
次いで、図19(b)に示す工程では、図19(a)に示した構造体の上面全面にシリコン窒化(Si)膜93を形成する。続いて、図20(a)に示す工程では、活性領域AR11を含む素子領域R11を露出し、活性領域AR12を含む素子領域R12を被覆するレジスト層94を形成する。次いで、レジスト層94をマスクとして、ドライエッチングにより、素子領域R11に形成されたシリコン窒化膜93を除去する。このとき、上記ドライエッチングにより、シリコン酸化膜90上に形成されたシリコン窒化膜91も一部除去される。このため、素子領域R11に形成されたシリコン窒化膜91の上面が、素子領域R12に形成されたシリコン窒化膜91の上面よりも低くなる。その後、必要に応じて適切な後処理を行い、図20(a)に示したレジスト層94を除去するとともに、シリコン基板80の表面に付着したエッチングによる副生成物を除去する。
次に、図21(a)に示す工程では、シリコン窒化膜93をマスクとして、フッ酸を用いたウェットエッチングにより、素子領域R11に形成されたシリコン酸化膜92を除去し、素子領域R11に形成されたシリコン基板80を露出する。このとき、上記ウェットエッチングにより、シリコン酸化膜90の周縁部が一部溶解除去されるため、活性領域AR11の上面の周縁部がシリコン酸化膜90から露出される。
続いて、図21(b)に示す工程では、シリコン基板80の表面を酸化し、シリコン酸化膜90及びシリコン窒化膜93から露出されたシリコン基板80上にシリコン酸化膜95を形成する。本工程では、シリコン酸化膜90及びシリコン窒化膜93から露出されたシリコン基板80の表面が均一に酸化されるため、丸みを有する活性領域AR11上部の角部がさらに丸められる。すなわち、本工程により、活性領域AR11上部の角部が2度丸められたことになる。換言すると、本工程により、活性領域AR11上部の角部の丸め量を、活性領域AR12上部の角部の丸め量よりも大きくすることができる。
特開2006−32892号公報 特開平11−340313号公報 特表2005−514791号公報
ところが、上記製造方法によって活性領域AR11,AR12上部の角部の丸め量を調整した場合には、図21(b)に示した工程の後工程において以下のような問題が発生する。詳述すると、図21(b)に示した工程の後に、図22(a)に示す工程では、図21(b)に示した構造体の上面全面に、シリコン酸化膜90,95及びシリコン窒化膜91,93の表面全面を被覆するようにシリコン酸化膜96を形成する。続いて、図22(b)に示す工程では、CMP(chemical Mechanical Polishing)法により、シリコン窒化膜91の上面が露出するまでシリコン酸化膜96の表面を研磨する。このとき、上述したように、素子領域R11に形成されたシリコン窒化膜91の上面と素子領域R12に形成されたシリコン窒化膜91の上面とが異なる平面上に形成されているため、シリコン酸化膜96の上面に段差が形成されてしまう。
続いて、図23(a)に示す工程では、リン酸を用いたウェットエッチングにより、図22(b)に示したシリコン窒化膜91を除去する。次いで、図23(b)に示す工程では、フッ酸等を用いたウェットエッチングにより、活性領域AR11,AR12の上面に形成されたシリコン酸化膜90を除去するとともに、シリコン酸化膜96の一部を上面から除去する。このとき、上記ウェットエッチングを行う際に、シリコン酸化膜96の上面に段差が形成されているため、その段差に起因して、シリコン基板80の上面等に形成される凹部97(窪み)の深さにばらつきが生じるという問題がある。また、素子領域R12では、シリコン酸化膜96とシリコン酸化膜92との間にシリコン窒化膜93が残ってしまうため、素子領域R12に形成されるトランジスタの耐圧が低下するという問題がある。なお、図21(a)に示した工程の後に、リン酸等を用いたウェットエッチングにより、シリコン窒化膜93を除去することも可能であるが、この場合には素子領域R11に形成されたシリコン基板80の表面もエッチングされてしまうという別の問題が生じる。
本発明の一観点によれば、半導体基板に素子分離領域を形成し、第1活性領域と第2活性領域を画定する工程と、前記第1活性領域を露出するとともに前記第2活性領域を被覆し、シリコン酸化膜よりも耐酸化性に優れ、且つシリコン窒化(Si)膜よりもフッ酸で除去しやすい保護膜を形成する工程と、前記保護膜から露出された前記半導体基板の表面を酸化させる工程と、フッ酸を含むエッチング液を用いたウェットエッチングにより、前記保護膜を除去する工程と、前記保護膜を除去した後に、前記半導体基板の表面を酸化させる工程と、を有する。
本発明の一観点によれば、活性領域の平坦性を維持しつつも、素子の耐圧低下を抑制することができるという効果を奏する。
第1実施形態の半導体装置を示す概略平面図。 第1実施形態の半導体装置を示す概略断面図(図1における2−2概略断面図)。 (a)、(b)は、第1実施形態の半導体装置の製造方法を示す概略断面図。 (a)、(b)は、第1実施形態の半導体装置の製造方法を示す概略断面図。 (a)、(b)は、第1実施形態の半導体装置の製造方法を示す概略断面図。 (a)、(b)は、第1実施形態の半導体装置の製造方法を示す概略断面図。 (a)、(b)は、第1実施形態の半導体装置の製造方法を示す概略断面図。 (a)、(b)は、第1実施形態の半導体装置の製造方法を示す概略断面図。 (a)、(b)は、第1実施形態の半導体装置の製造方法を示す概略断面図。 窒素及びケイ素の組成比とエッチングレート及び酸化量との関係を示す実験結果。 (a)、(b)は、第2実施形態の半導体装置の製造方法を示す概略断面図。 (a)、(b)は、第2実施形態の半導体装置の製造方法を示す概略断面図。 (a)、(b)は、第2実施形態の半導体装置の製造方法を示す概略断面図。 (a)、(b)は、第2実施形態の半導体装置の製造方法を示す概略断面図。 (a)、(b)は、第2実施形態の半導体装置の製造方法を示す概略断面図。 (a)、(b)は、第2実施形態の半導体装置の製造方法を示す概略断面図。 (a)、(b)は、第2実施形態の半導体装置の製造方法を示す概略断面図。 (a)、(b)は、従来の半導体装置の製造方法を示す概略断面図。 (a)、(b)は、従来の半導体装置の製造方法を示す概略断面図。 (a)、(b)は、従来の半導体装置の製造方法を示す概略断面図。 (a)、(b)は、従来の半導体装置の製造方法を示す概略断面図。 (a)、(b)は、従来の半導体装置の製造方法を示す概略断面図。 (a)、(b)は、従来の半導体装置の製造方法を示す概略断面図。
(第1実施形態)
以下、図1〜図10に従って第1実施形態を説明する。
図1に示すように、半導体装置10は、動作電圧の異なるトランジスタを混載した半導体装置である。半導体装置10は、高電圧で動作する高電圧トランジスタT1と、上記高電圧よりも低い低電圧で動作する低電圧トランジスタT2とを有している。
高電圧トランジスタT1は、シリコン基板20に設けられた素子領域R1上に形成されている。この高電圧トランジスタT1は、シリコン基板20上にゲート絶縁膜(図示略)を介して形成されたゲート電極31と、ゲート電極31の両側のシリコン基板20内に形成されたソース/ドレイン領域32とを有している。ゲート電極31には、そのゲート電極31にゲート電圧を供給するためのコンタクトC1が形成されている。ソース/ドレイン領域32には、そのソース/ドレイン領域32に電源を供給するためのコンタクトC2が形成されている。このソース/ドレイン領域32は、シリコン酸化膜51とシリコン酸化膜52とを含む素子分離膜50によって画定された活性領域AR1に形成されている。
低電圧トランジスタT2は、シリコン基板20に設けられた素子領域R2上に形成されている。この低電圧トランジスタT2は、シリコン基板20上にゲート絶縁膜(図示略)を介して形成されたゲート電極41と、ゲート電極41の両側のシリコン基板20内に形成されたソース/ドレイン領域42とを有している。ゲート電極41には、そのゲート電極41にゲート電圧を供給するためのコンタクトC3が形成されている。ソース/ドレイン領域42には、そのソース/ドレイン領域42に電源を供給するためのコンタクトC4が形成されている。このソース/ドレイン領域42は、素子分離膜50によって画定された活性領域AR2に形成されている。
図2に示すように、シリコン酸化膜51は、活性領域AR1と活性領域AR2との間のシリコン基板20に形成されたトレンチ(溝部)20X内に形成されている。詳述すると、トレンチ20Xの内面には、その内面を被覆するシリコン酸化膜52が形成されている。そして、シリコン酸化膜52によって被覆されたトレンチ20X内には、シリコン酸化膜51が充填されている。なお、上記トレンチ20Xは、例えば断面視略逆台形状に形成されている。トレンチ20Xの深さは、例えば250〜400nm程度とすることができる。
半導体装置10では、活性領域AR1上部の角部(エッジ部分)の丸み量が、活性領域AR2上部の角部の丸み量よりも大きくなっている。このように活性領域AR1,AR2の角部の丸み量をトランジスタT1,T2毎に異ならせることにより、異なるトランジスタ特性(例えば、耐圧)を有するトランジスタT1,T2を1つのシリコン基板20上に形成することができる。具体的には、活性領域AR1角部の丸み量の大きい高電圧トランジスタT1は、活性領域角部における電界集中が低電圧トランジスタT2よりも緩和される。したがって、高電圧トランジスタT1では、ゲート電極31に高電圧を印加した場合であっても、活性領域AR1角部における電界集中が緩和され、ゲート絶縁膜の絶縁耐圧劣化が抑制される。
また、半導体装置10では、素子領域R1に形成された活性領域AR1及びシリコン酸化膜52の上面と、素子領域R2に形成された活性領域AR2及びシリコン酸化膜52の上面と、素子領域R1,R2間に形成されたシリコン酸化膜51の上面とが平坦に形成されている。
なお、本実施形態では、高電圧トランジスタT1及び低電圧トランジスタT2をそれぞれ1つずつしか示していないが、実際には、それぞれに導電型の異なるN型及びP型のトランジスタが含まれる。また、閾値電圧の異なる複数のトランジスタを用いることもある。
本実施形態において、シリコン基板20は半導体基板の一例、活性領域AR1は第1活性領域の一例、活性領域AR2は第2活性領域の一例である。
次に、図3〜図9に従って上記半導体装置10の製造方法について説明する。なお、図3〜図9は、図1の2−2線位置における半導体装置の製造過程の状態を示した概略断面図である。
まず、図3(a)に示す工程では、例えば熱酸化法やラジカル酸化法により、シリコン基板20の表面を酸化し、例えば膜厚8〜16nm程度のシリコン酸化膜60を形成する。次に、シリコン酸化膜60上に、例えば700〜900℃程度の温度の熱CVD(Chemical Vapor Deposition)法により、例えば膜厚55〜130nmのシリコン窒化膜61を形成する。続いて、シリコン窒化膜61上に、例えば550〜680℃程度の温度の熱CVD法により、例えば膜厚60〜120nmのポリシリコン膜62を形成する。次いで、ポリシリコン膜62上に、例えばスピンコート法により、BARC(Bottom Anti-Reflective Coating)膜63とフォトレジスト膜64とを順に形成する。続いて、例えばフォトリソグラフィ法により、フォトレジスト膜64に、トレンチ20Xの形成予定領域を露出する開口部64Xを形成する。
次に、図3(b)に示す工程では、フォトレジスト膜64をマスクとして、ドライエッチングにより、BARC膜63、ポリシリコン膜62及びシリコン窒化膜61をパターニングし、フォトレジスト膜64のパターンをBARC膜63、ポリシリコン膜62及びシリコン窒化膜61に転写する。
なお、上記ポリシリコン膜62は、シリコン窒化膜61をパターニングする際にハードマスクとして用いる膜である。シリコン窒化膜61のパターニングをフォトレジスト膜64だけで十分に行える場合には、必ずしもポリシリコン膜62を形成する必要はない。
続いて、図4(a)に示す工程では、アッシング及びその後の後処理により、ポリシリコン膜62上に残存するBARC膜63及びフォトレジスト膜64を除去する。
次いで、図4(b)に示す工程では、パターニングしたポリシリコン膜62及びシリコン窒化膜61をマスクとして、シリコン酸化膜60及びシリコン基板20をエッチングし、シリコン基板20に、素子分離用のトレンチ20Xを形成する。このトレンチ20Xの形成により、シリコン基板20に素子分離領域SR1が形成されるとともに、その素子分離領域SR1によって複数の活性領域AR1,AR2が画定される。ここで、ウェットエッチング(等方性エッチング)によりトレンチ20Xを形成する場合には、エッチングがシリコン基板20の面内方向に進行するサイドエッチ現象により、図4(b)に示すように、トレンチ20Xの断面形状が逆台形状に形成される。なお、ポリシリコン膜62は、シリコン基板20のエッチングとともに除去される。また、本工程により、活性領域AR1,AR2の上面にシリコン酸化膜60及びシリコン窒化膜61が順に積層された構造が得られる。このとき、シリコン酸化膜60及びシリコン窒化膜61は、活性領域AR1,AR2上部の角部(縁部)から後退して形成される。なお、トレンチ20Xの深さは、例えば250〜400nm程度とすることができる。
その後、必要に応じて適切な後処理を行い、シリコン基板20の表面に付着したエッチングによる副生成物を除去する。例えば、上記後処理として、シリコン基板20に希フッ酸(5%)を用いた表面処理を施すことにより、エッチングによる副生成物を除去する。
次いで、トレンチ20Xの内面を含むシリコン基板20の表面全面、シリコン酸化膜60の表面全面及びシリコン窒化膜61の表面全面を被覆するように、例えば膜厚8〜16nm程度の保護膜65を成膜する。この保護膜65は、例えばCVD法により形成することができる。保護膜65の材料としては、例えばシリコン酸化膜(SiO)よりも耐酸化性が高い材料であることが好ましい。また、保護膜65の材料としては、例えばシリコン窒化膜(Si)よりもフッ酸(フッ化水素酸:HF)で除去(溶解)しやすい材料であることが好ましい。すなわち、保護膜65の材料としては、例えばシリコン窒化膜(Si)よりもフッ酸を含むエッチング液に対するエッチングレートが高い材料であることが好ましい。このような特性を実現するための保護膜65の具体的な材料としては、シリコン窒化膜(Si)よりもシリコンリッチ(Si−rich)なシリコン窒化膜を用いることができる。より具体的な保護膜65の材料としては、窒素(N)とケイ素(Si)の組成比N/Siが1.03以上1.22以下となる範囲(好適には、1.10以上1.22以下となる範囲)に設定されたシリコン窒化膜を好適に用いることができる。とくに、保護膜65の材料としては、窒素とケイ素の組成比N/Siが1.22に設定されたシリコン窒化膜をより好適に用いることができる。なお、本明細書では、シリコン窒化膜(Si)よりもシリコンリッチなシリコン窒化膜のことをシリコンリッチ窒化膜(SiRN)とも称する。
ここで、上述のように組成比N/Siが1.03以上1.22以下に設定されたシリコン窒化膜が耐酸化性に優れ、且つ、フッ酸で除去しやすい特性を有していることを裏付ける実験結果について説明する。
(実験条件)
まず、図10に示すように、窒素とケイ素の組成比N/Siを1.22、1.16、1.10、1.03、1.00にそれぞれ設定したシリコン窒化膜を準備した。また、比較例として、組成比N/Siが1.33であるシリコン窒化膜(Si)と、シリコン酸化膜(SiO)とを準備した。
上記各サンプルに対して同一の条件でフッ酸を含むエッチング液を用いたウェットエッチングを施し、このときの各サンプルのエッチングレートを測定した。そして、各サンプルのエッチングレートをシリコン酸化膜におけるエッチングレートで正規化したエッチングレートを図10に示した。
また、上記各サンプルに対して同一の条件で熱酸化法を施し、このときの各サンプルの酸化量を測定した。そして、各サンプルの酸化量を測定した。そして、各サンプルの酸化量をシリコン酸化膜における酸化量で正規化した酸化量を図10に示した。
(実験結果)
図10に示した結果から明らかなように、窒素とケイ素の組成比N/Siを1.03以上1.22以下の範囲に設定したシリコン窒化膜は、フッ酸を用いたウェットエッチングを施す際のエッチングレートがシリコン窒化膜(Si)のエッチングレートよりも高い。すなわち、組成比N/Siを1.03以上1.22以下に設定すると、組成比N/Siを1.33に設定した場合に比べて、フッ酸で除去しやすくなる。換言すると、組成比N/Siを1.03以上1.22以下に設定すると、組成比N/Siを1.33に設定した場合に比べて、フッ酸に対する溶解性を向上させることができる。さらに、組成比N/Siを1.03以上1.22以下の範囲に設定したシリコン窒化膜の酸化量は、シリコン窒化膜(Si)の酸化量と同程度であり、シリコン酸化膜の酸化量よりも小さい。すなわち、組成比N/Siを1.03以上1.22以下に設定した場合には、組成比N/Siを1.33に設定した場合と同様の耐酸化性を維持し、シリコン酸化膜よりも優れた耐酸化性を得ることができる。以上のことから、組成比N/Siを1.03以上1.22以下に設定したシリコン窒化膜では、シリコン酸化膜よりも耐酸化性に優れ、且つ、フッ酸で除去しやすい特性を有することが分かる。さらに、組成比N/Siを1.10以上1.22以下に設定した場合には、フッ酸を用いたウェットエッチングを施す際のエッチングレートがより高くなる。とくに、組成比N/Siを1.22に設定した場合には、フッ酸を用いたウェットエッチングを施す際のエッチングレートをシリコン酸化膜のエッチングレートに近づけることができる。
そこで、本実施形態では、図5(a)に示した保護膜65として、シリコン酸化膜よりも耐酸化性に優れ、且つ、フッ酸で除去しやすい特性を有する、組成比N/Si=1.22のシリコン窒化膜を用いる。
次に、図5(b)に示す工程では、低電圧トランジスタT2(図1,2参照)が形成される素子領域R2に形成された保護膜65を被覆するレジスト層66を形成する。換言すると、高電圧トランジスタT1が形成される素子領域R1を露出するレジスト層66を形成する。例えば、図5(a)に示した構造体の上面全面に、スピンコート法によりレジスト層66を形成した後、フォトリソグラフィによりレジスト層66をパターニングする。これにより、活性領域AR2を含む素子領域R2を被覆し、活性領域AR1を含む素子領域R1を露出するレジスト層66が形成される。
続いて、レジスト層66をマスクとして、フッ酸を含むエッチング液を用いたウェットエッチングにより、素子領域R1に形成された保護膜65を除去する。これにより、図6(a)に示すように、素子領域R1に形成されたシリコン基板20、シリコン酸化膜60及びシリコン窒化膜61が保護膜65から露出される。ここで、上述したように保護膜65はフッ酸で除去しやすい特性を有しているため、フッ酸を用いたウェットエッチングにより上記保護膜65を好適に除去することができる。このため、例えばリン酸を用いたウェットエッチングにより保護膜65を除去する場合に比べて、上記ウェットエッチングによりシリコン窒化膜61がエッチングされることを好適に抑制することができる。したがって、素子領域R1に形成されたシリコン窒化膜61の上面と、素子領域R2に形成されたシリコン窒化膜61の上面とが略同一平面上に形成された状態を維持することができる。また、例えばリン酸を用いたウェットエッチングにより保護膜65を除去する場合に比べて、ウェットエッチングによりシリコン基板20(具体的には、トレンチ20Xの側壁)がエッチングされることを好適に抑制することができ、トレンチ20Xの側壁が荒れることを抑制することができる。
また、本工程では、上記フッ酸を用いたウェットエッチングにより、活性領域AR1上に形成されたシリコン酸化膜60もエッチングされるため、そのシリコン酸化膜60の周縁部が内側に後退するように一部溶解除去される。これにより、活性領域AR1の上面の周縁部がシリコン酸化膜60から露出される。
その後、必要に応じて適切な後処理を行い、レジスト層66を除去するとともに、シリコン基板20の表面に付着したエッチングによる副生成物を除去する。
次いで、図6(b)に示す工程では、上記保護膜65をマスクとして、例えば熱酸化法により、シリコン基板20の表面を酸化し、例えば膜厚8〜16nm程度のシリコン酸化膜67を形成する。この熱酸化処理は、例えば900〜1100℃程度の温度で実施される。本工程では、シリコン酸化膜60及び保護膜65から露出するシリコン基板20の表面が酸化されて上記シリコン酸化膜67が形成される。ここで、周知のように、シリコン酸化膜67を成長させるために使用される材料の約半分はシリコン基板20に由来するものである。このため、上面及び側面が露出された活性領域AR1上部の角部では、シリコン基板20が上面側及び側面側の双方から4〜8nm程度だけシリコン酸化膜67に変質される。これにより、活性領域AR1上部の角部の急傾斜が緩和される、つまり活性領域AR1上部の角部に丸みが形成される。
上述したように保護膜65は耐酸化性に優れているため、上記熱酸化処理により上記保護膜65が酸化されることを好適に抑制することができる。ひいては、保護膜65によって被覆されているシリコン基板20が上記熱酸化処理により酸化されることを好適に抑制することができる。このため、保護膜65によって被覆されている活性領域AR2上部の角部は急傾斜に形成された状態が維持される。
なお、熱酸化法の代わりにラジカル酸化法により、上記シリコン酸化膜67を形成するようにしてもよい。この場合であっても、保護膜65は酸化され難いため、保護膜65及びその保護膜65によって被覆されたシリコン基板20はほとんど酸化されない。
次に、フッ酸を含むエッチング液を用いたウェットエッチングにより、素子領域R2に形成された保護膜65を除去する。このとき、上記ウェットエッチングにより、素子領域R1に形成されたシリコン酸化膜67も除去される。これにより、図7(a)に示すように、素子領域R1に形成されたシリコン基板20、シリコン酸化膜60及びシリコン窒化膜61が露出されるとともに、素子領域R2に形成されたシリコン基板20、シリコン酸化膜60及びシリコン窒化膜61が露出される。このように露出された活性領域AR2上部の角部は活性領域AR1上部の角部よりも急傾斜に形成されている。
本工程において、上述したように保護膜65はフッ酸で除去しやすい特性を有しているため、フッ酸を用いたウェットエッチングにより上記保護膜65を好適に除去することができる。このため、例えばリン酸を用いたウェットエッチングにより保護膜65を除去する場合に比べて、ウェットエッチングによりシリコン基板20(具体的には、トレンチ20Xの側壁)がエッチングされることを好適に抑制することができ、トレンチ20Xの側壁が荒れることを抑制することができる。
また、本工程では、上記フッ酸を用いたウェットエッチングにより、活性領域AR1,AR2上に形成されたシリコン酸化膜60もエッチングされるため、それらシリコン酸化膜60の周縁部が内側に後退するように一部溶解除去される。これにより、活性領域AR1,AR2の上面の周縁部がそれぞれシリコン酸化膜60から露出される。
続いて、図7(b)に示す工程では、例えば熱酸化法により、シリコン基板20の表面を酸化し、例えば膜厚8〜16nm程度のシリコン酸化膜52を形成する。この熱酸化処理は、例えば900〜1100℃程度の温度で実施される。本工程では、シリコン酸化膜60から露出するシリコン基板20の表面が酸化されて上記シリコン酸化膜52が形成される。ここで、上述したように、シリコン酸化膜52を成長させるために使用される材料の約半分はシリコン基板20に由来するものである。このため、上面及び側面が露出された活性領域AR1上部の角部では、シリコン基板20が上面側及び側面側の双方から4〜8nm程度だけシリコン酸化膜52に変質される。これにより、丸みを有する活性領域AR1上部の角部がさらに丸められる。すなわち、本工程により、活性領域AR1上部の角部が2度丸められたことになる。また、上面及び側面が露出された活性領域AR2上部の角部では、シリコン基板20が上面側及び側面側の双方から4〜8nm程度だけシリコン酸化膜52に変質される。これにより、活性領域AR2上部の角張った角部の急傾斜が緩和される、つまり活性領域AR1上部の角部に丸みが形成される。すなわち、本工程により、活性領域AR2上部の角部が1度丸められたことになる。
以上の工程により、丸みが異なる活性領域AR1,AR2をシリコン基板20上に形成することができる。具体的には、角部の丸め量の大きい活性領域AR1と、その活性領域AR1よりも角部の丸め量が小さい活性領域AR2とがシリコン基板20上に形成される。また、以上の工程により、幅が異なる活性領域AR1,AR2をシリコン基板20上に形成することができる。具体的には、幅の狭い活性領域AR1と、その活性領域AR1よりも幅が広い活性領域AR2とがシリコン基板20上に形成することができる。
次に、図8(a)に示す工程では、図7(b)に示した構造体の上面全面に、例えば250〜600℃程度の温度のHDP(High Density Plasma)CVD法により、シリコン酸化膜52,60及びシリコン窒化膜61の表面全面を被覆するようにシリコン酸化膜51を形成する。これにより、トレンチ20X内はシリコン酸化膜51によって完全に埋め込まれる。すなわち、トレンチ20Xにシリコン酸化膜51が充填される。なお、シリコン酸化膜51の厚さは、例えば250〜750nm程度とすることができる。
次いで、図8(b)に示す工程では、CMP(chemical Mechanical Polishing)法により、シリコン窒化膜61の上面が露出するまでシリコン酸化膜51の表面を研磨し、表面を平坦化する。このとき、CMP法を施す前において、素子領域R1に形成されたシリコン窒化膜61の上面と、素子領域R2に形成されたシリコン窒化膜61の上面とが略同一平面上に形成されているため、上記CMP法により、シリコン窒化膜61の上面とシリコン酸化膜51の上面とを略面一に形成することができる。すなわち、素子領域R1に形成されたシリコン窒化膜61と素子領域R2に形成されたシリコン窒化膜61とが略同一の平面上に形成されているため、シリコン窒化膜61及びシリコン酸化膜51の上面に段差が形成されることを抑制することができる。
続いて、希フッ酸を用いたウェットエッチングにより、シリコン窒化膜61上の自然酸化膜(図示略)を除去する。次いで、例えばリン酸を用いたウェットエッチングにより、シリコン窒化膜61を除去する。これにより、図9(a)に示した構造体を得ることができる。
続いて、例えばフッ酸等を用いたウェットエッチングにより、活性領域AR1,AR2の上面に形成されたシリコン酸化膜60を除去するとともに、シリコン酸化膜51の一部を上面から除去する。これにより、図9(b)に示すような構造体を得ることができる。また、本工程により、シリコン酸化膜51,52を含む素子分離膜50が形成されるとともに、その素子分離膜50によって複数の活性領域AR1,AR2が画定されることになる。
このとき、図9(a)に示す構造体において、シリコン酸化膜51の上面51Aが平坦に形成されているため、活性領域AR1,AR2及びシリコン酸化膜51,52の上面に凹部(窪み)が形成されることを抑制することができる。具体的には、上記ウェットエッチングにより活性領域AR1,AR2及びシリコン酸化膜51,52の上面に形成される可能性のある凹部の深さばらつきを抑制することができる。すなわち、活性領域AR1,AR2及びシリコン酸化膜51,52の上面の平坦性を維持することができる。
その後、公知の方法により、素子領域R1,R2のシリコン基板20及び素子分離膜50上にゲート絶縁膜(図示略)及びゲート電極31,41(図1及び図2参照)を順に形成する。以上の製造工程により、図1及び図2に示した高電圧トランジスタT1及び低電圧トランジスタT2を形成することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
(1)活性領域AR1を露出するとともに活性領域AR2を被覆し、シリコン酸化膜よりも耐酸化性に優れ、且つシリコン窒化(Si)膜よりもフッ酸で除去しやすい保護膜65を形成し、その保護膜65から露出されたシリコン基板20の表面を酸化させるようにした。これにより、シリコン基板20の表面を酸化させるときに、保護膜65が酸化されることを抑制することができ、その保護膜65によって被覆されているシリコン基板20が酸化されることを好適に抑制することができる。このため、保護膜65によって被覆されている活性領域AR2上部の角部の形状を、酸化処理前の状態に維持することができる。すなわち、上記酸化処理により、活性領域AR2上部の角部の形状が丸められることを抑制することができる。
(2)上記酸化処理の後に、フッ酸を含むエッチング液を用いたウェットエッチングにより保護膜65を除去するようにした。シリコン酸化膜51とシリコン酸化膜52との間に保護膜65が残存しないため、トランジスタの耐圧が低下するといった問題の発生を抑制することができる。さらに、このように保護膜65をフッ酸により容易に除去することが可能であるため、トランジスタ(特に、活性領域上部の角部)の形状を多種類の形状に容易に作り分けることができる。すなわち、トランジスタの作り分け数を容易に増加させることができる。
(3)また、フッ酸により保護膜65を除去することができるため、例えばリン酸を用いたウェットエッチングにより保護膜65を除去する場合に比べて、上記ウェットエッチングによりシリコン窒化膜61がエッチングされることを好適に抑制することができる。したがって、素子領域R1に形成されたシリコン窒化膜61の上面と、素子領域R2に形成されたシリコン窒化膜61の上面とが略同一平面上に形成された状態を維持することができる。これにより、シリコン窒化膜61やシリコン酸化膜60等を除去する際に活性領域AR1,AR2及びシリコン酸化膜51,52の上面に形成される可能性のある凹部の深さばらつきを抑制することができる。
(4)さらに、フッ酸により保護膜65を除去することができるため、例えばリン酸を用いたウェットエッチングにより保護膜65を除去する場合に比べて、上記ウェットエッチングによりシリコン基板20(具体的には、トレンチ20Xの側壁)がエッチングされることを好適に抑制することができる。
(第2実施形態)
以下、図11〜図17に従って第2実施形態における半導体装置10の製造方法について説明する。先の図1〜図9に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
まず、図11(a)に示す工程では、先の図3(a)〜図4(b)に示した工程と同様の製造工程により、図11(a)に示す構造体を得る。すなわち、図11(a)に示す工程では、シリコン基板20に素子分離用のトレンチ20Xが形成され、シリコン基板20に素子分離領域SR1が形成されるとともに、その素子分離領域SR1によって複数の活性領域AR1,AR2が画定される。そして、図11(a)に示す工程では、活性領域AR1,AR2の上面にシリコン酸化膜60とシリコン窒化膜61とが順に積層された構造体が得られる。
次に、図11(b)に示す工程では、希フッ酸を用いたウェットエッチングにより、上記トレンチ20Xを形成する際のエッチングによる副生成物を除去する。このとき、上記ウェットエッチングにより、活性領域AR1,AR2上に形成されたシリコン酸化膜60がエッチングされるため、そのシリコン酸化膜60の周縁部が内側に後退するように一部溶解除去される。これにより、活性領域AR1,AR2の上面の周縁部がシリコン酸化膜60から露出される。
続いて、図12(a)に示す工程では、例えば熱酸化法により、シリコン基板20の表面を酸化し、例えば膜厚8〜16nm程度のシリコン酸化膜70を形成する。この熱酸化処理は、例えば900〜1100℃程度の温度で実施される。この熱酸化処理により、シリコン基板20の表面が均一に酸化されるため、上面及び側面が露出された活性領域AR1,AR2上部の角部に丸みが形成される。
続いて、図12(b)に示す工程では、例えばCVD法により、図12(a)に示した構造体の上面に保護膜71を成膜する。この保護膜71の材料としては、上記保護膜65と同様の材料を用いることができる。本実施形態では、保護膜71として、窒素とケイ素の組成比N/Siが1.22となるシリコンリッチ窒化膜を用いる。この保護膜71の厚さとしては、例えば8〜16nm程度とすることができる。
図13(a)に示す工程では、低電圧トランジスタT2が形成される素子領域R2を被覆し、高電圧トランジスタT1が形成される素子領域R1を露出するレジスト層72を形成する。例えば、図12(b)に示した構造体の上面全面に、スピンコート法によりレジスト層72を形成した後、フォトリソグラフィによりレジスト層72をパターニングする。
続いて、レジスト層72をマスクとして、フッ酸を含むエッチング液を用いたウェットエッチングにより、素子領域R1に形成された保護膜71を除去するとともに、素子領域R1に形成されたシリコン酸化膜70を除去する。これにより、図13(b)に示すように、素子領域R1に形成されたシリコン基板20、シリコン酸化膜60及びシリコン窒化膜61が露出される。ここで、保護膜71はフッ酸で除去しやすい特性を有しているため、フッ酸を用いたウェットエッチングにより上記保護膜71を好適に除去することができる。
その後、必要に応じて適切な後処理を行い、レジスト層72を除去するとともに、シリコン基板20の表面に付着したエッチングによる副生成物を除去する。
次いで、図14(a)に示す工程では、例えば熱酸化法により、保護膜71及びシリコン酸化膜60から露出されたシリコン基板20の表面を酸化し、例えば膜厚8〜16nm程度のシリコン酸化膜73を形成する。この熱酸化処理により、保護膜71及びシリコン酸化膜60から露出されたシリコン基板20の表面が均一に酸化されるため、丸みを有する活性領域AR1上部の角部がさらに丸められる。すなわち、本工程により、活性領域AR1上部の角部が2度丸められたことになる。
次に、フッ酸を含むエッチング液を用いたウェットエッチングにより、素子領域R2に形成された保護膜71を除去する。このとき、上記ウェットエッチングにより、素子領域R1に形成されたシリコン酸化膜73も除去される。これにより、図14(b)に示すように、素子領域R1に形成されたシリコン基板20(活性領域AR1)、シリコン酸化膜60及びシリコン窒化膜61が露出されるとともに、素子領域R2に形成されたシリコン基板20(活性領域AR2)、シリコン酸化膜60及びシリコン窒化膜61が露出される。ここで、上記保護膜71はフッ酸で除去しやすい特性を有しているため、フッ酸を用いたウェットエッチングにより上記保護膜71を好適に除去することができる。
続いて、図15(a)に示す工程では、希フッ酸を用いたウェットエッチングにより、活性領域AR1,AR2上にそれぞれ形成されたシリコン酸化膜60をエッチングし、それらシリコン酸化膜60の周縁部が内側に後退するように一部溶解除去する。これにより、活性領域AR1,AR2の上面の周縁部がシリコン酸化膜60から露出される。
次いで、図15(b)に示す工程では、例えば熱酸化法により、シリコン基板20の表面を酸化し、シリコン酸化膜60から露出されたシリコン基板20の表面を被覆するシリコン酸化膜53を形成する。この熱酸化処理により、活性領域AR1上部の角部がさらに丸められるとともに、活性領域AR2上部の角部がさらに丸められる。これにより、活性領域AR1上部の角部が3度丸まられたことになり、活性領域AR2上部の角部が2度丸められたことになる。
以上の工程により、丸み及び幅が異なる活性領域AR1,AR2をシリコン基板20上に形成することができる。具体的には、角部の丸め量の大きい活性領域AR1と、その活性領域AR1よりも角部の丸め量が小さい活性領域AR2とがシリコン基板20上に形成される。また、幅の狭い活性領域AR1と、その活性領域AR1よりも幅が広い活性領域AR2とがシリコン基板20上に形成することができる。
次に、図16(a)に示す工程では、図15(b)に示した構造体の上面全面に、例えば250〜600℃程度の温度のHDPCVD法により、シリコン酸化膜53,60及びシリコン窒化膜61の表面全面を被覆するようにシリコン酸化膜51を形成する。これにより、トレンチ20X内はシリコン酸化膜51によって完全に埋め込まれる。すなわち、トレンチ20Xにシリコン酸化膜51が充填される。なお、シリコン酸化膜51の厚さは、例えば250〜750nm程度とすることができる。
続いて、図16(b)に示す工程では、CMP法により、シリコン窒化膜61の上面が露出するまでシリコン酸化膜51の表面を研磨し、表面を平坦化する。このとき、CMP法を施す前において、素子領域R1に形成されたシリコン窒化膜61の上面と、素子領域R2に形成されたシリコン窒化膜61の上面とが略同一の平面上に形成されているため、上記CMP法により、素子領域R1,R2に形成されたシリコン窒化膜61の上面とシリコン酸化膜51の上面とを略面一に形成することができる。
次いで、希フッ酸を用いたウェットエッチングにより、シリコン窒化膜61上の自然酸化膜(図示略)を除去する。次いで、例えばリン酸を用いたウェットエッチングにより、シリコン窒化膜61を除去する。これにより、図17(a)に示した構造体を得ることができる。
続いて、図17(b)に示す工程では、例えばフッ酸等を用いたウェットエッチングにより、活性領域AR1,AR2上に形成されたシリコン酸化膜60を除去する。その後、上記第1実施形態と同様に、シリコン酸化膜51の一部を上面から除去し、シリコン基板20及びシリコン酸化膜51,53上にゲート絶縁膜(図示略)及びゲート電極を順に形成する。以上の製造工程により、高電圧トランジスタT1及び低電圧トランジスタT2(図1及び図2参照)を形成することができる。
以上説明した実施形態によれば、第1実施形態の(1)〜(4)の効果に加えて以下の効果を奏する。
(5)活性領域AR1を露出するとともに活性領域AR2を被覆する保護膜71を形成する前に、シリコン基板20の表面を酸化させる酸化処理、つまり活性領域上部の角部を丸める処理を行うようにした。これにより、酸化処理の回数を容易に増やすことができるため、複数のトランジスタ間の形状(丸め量や活性領域の幅)の差を容易に拡大することができる。
(他の実施形態)
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態における酸化処理の回数、つまり活性領域AR1,AR2上部の角部を丸める処理の回数に特に制限されない。
・上記各実施形態では、熱酸化法によりシリコン基板20の表面を酸化させるようにした。これに限らず、例えばラジカル酸化法により、シリコン基板20の表面を酸化させるようにしてもよい。
10 半導体装置
20 シリコン基板(半導体基板)
20X トレンチ
31,41 ゲート電極
32,42 ソース/ドレイン領域
50 素子分離膜
51,52,53 シリコン酸化膜
60 シリコン酸化膜
61 シリコン窒化膜
65,71 保護膜
66,72 レジスト層
70 シリコン酸化膜
SR1 素子分離領域
AR1 活性領域(第1活性領域)
AR2 活性領域(第2活性領域)

Claims (6)

  1. 半導体基板に素子分離領域を形成し、第1活性領域と第2活性領域を画定する工程と、
    前記第1活性領域を露出するとともに前記第2活性領域を被覆し、シリコン酸化膜よりも耐酸化性が高く、且つシリコン窒化(Si)膜よりもフッ酸を含むエッチング液に対するエッチングレートが高い保護膜を形成する工程と、
    前記保護膜から露出された前記半導体基板の表面を酸化させる工程と、
    フッ酸を含むエッチング液を用いたウェットエッチングにより、前記保護膜を除去する工程と、
    前記保護膜を除去した後に、前記半導体基板の表面を酸化させる工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記保護膜は、窒素とケイ素の組成比N/Siが1.03以上1.22以下となる範囲に設定されたシリコン窒化膜であることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記保護膜は、窒素とケイ素の組成比N/Siが1.10以上1.22以下となる範囲に設定されたシリコン窒化膜であることを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 前記第1活性領域と前記第2活性領域を画定する工程の後であって、前記保護膜を形成する工程の前に、前記半導体基板の表面を酸化させて前記半導体基板の表面にシリコン酸化膜を形成する工程を有し、
    前記保護膜は、前記シリコン酸化膜上に形成されることを特徴とする請求項1〜3のいずれか1つに記載の半導体装置の製造方法。
  5. 前記保護膜を形成する工程は、
    前記半導体基板の表面全面を被覆する前記保護膜を形成する工程と、
    前記第1活性領域上に形成された前記保護膜を露出するとともに前記第2活性領域上に形成された前記保護膜を被覆するレジスト層を形成する工程と、
    前記レジスト層をマスクとして、フッ酸を含むエッチング液を用いたウェットエッチングにより、前記第1活性領域上に形成された前記保護膜を除去する工程と、を有することを特徴とする請求項1〜3のいずれか1つに記載の半導体装置の製造方法。
  6. 前記保護膜を形成する工程は、
    前記シリコン酸化膜の表面全面を被覆する前記保護膜を形成する工程と、
    前記第1活性領域上に形成された前記保護膜を露出するとともに前記第2活性領域上に形成された前記保護膜を被覆するレジスト層を形成する工程と、
    前記レジスト層をマスクとして、フッ酸を含むエッチング液を用いたウェットエッチングにより、前記第1活性領域上に形成された前記保護膜及び前記シリコン酸化膜を除去する工程と、を有することを特徴とする請求項4に記載の半導体装置の製造方法。
JP2013106332A 2013-05-20 2013-05-20 半導体装置の製造方法 Pending JP2014229665A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013106332A JP2014229665A (ja) 2013-05-20 2013-05-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013106332A JP2014229665A (ja) 2013-05-20 2013-05-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014229665A true JP2014229665A (ja) 2014-12-08

Family

ID=52129284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013106332A Pending JP2014229665A (ja) 2013-05-20 2013-05-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2014229665A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3103628A1 (fr) * 2019-11-22 2021-05-28 Stmicroelectronics (Crolles 2) Sas Procédé de fabrication d’un dispositif électronique

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57124443A (en) * 1981-01-27 1982-08-03 Nec Corp Forming method for electrode layer
JPS63233537A (ja) * 1987-03-23 1988-09-29 Fujitsu Ltd 絶縁層の形成方法
JPH0964205A (ja) * 1995-08-22 1997-03-07 Sony Corp 窒化シリコン膜の形成方法
JPH09260373A (ja) * 1996-03-26 1997-10-03 Nippon Steel Corp 半導体装置の製造方法
JP2001068652A (ja) * 1999-08-30 2001-03-16 Toshiba Corp 半導体装置及び不揮発性半導体記憶装置の製造方法
JP2004128401A (ja) * 2002-10-07 2004-04-22 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57124443A (en) * 1981-01-27 1982-08-03 Nec Corp Forming method for electrode layer
JPS63233537A (ja) * 1987-03-23 1988-09-29 Fujitsu Ltd 絶縁層の形成方法
JPH0964205A (ja) * 1995-08-22 1997-03-07 Sony Corp 窒化シリコン膜の形成方法
JPH09260373A (ja) * 1996-03-26 1997-10-03 Nippon Steel Corp 半導体装置の製造方法
JP2001068652A (ja) * 1999-08-30 2001-03-16 Toshiba Corp 半導体装置及び不揮発性半導体記憶装置の製造方法
JP2004128401A (ja) * 2002-10-07 2004-04-22 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3103628A1 (fr) * 2019-11-22 2021-05-28 Stmicroelectronics (Crolles 2) Sas Procédé de fabrication d’un dispositif électronique
US11522057B2 (en) 2019-11-22 2022-12-06 Stmicroelectronics (Crolles 2) Sas Method for manufacturing an electronic device
US11817484B2 (en) 2019-11-22 2023-11-14 Stmicroelectronics (Crolles 2) Sas Method for manufacturing an electronic device

Similar Documents

Publication Publication Date Title
US9698055B2 (en) Semiconductor fin structures and methods for forming the same
TWI436410B (zh) 形成積體電路結構之方法
US9564353B2 (en) FinFETs with reduced parasitic capacitance and methods of forming the same
US8470714B1 (en) Method of forming fin structures in integrated circuits
US9799676B2 (en) Semiconductor device, FinFET transistor and fabrication method thereof
JP2013183085A (ja) 半導体装置の製造方法
CN107785315B (zh) 半导体结构的形成方法
JP2008085341A (ja) 半導体素子のリセスゲートの製造方法
CN107039272B (zh) 鳍式晶体管的形成方法
TWI609457B (zh) 形成接觸洞的方法與具有接觸插塞的半導體結構
TWI786454B (zh) 半導體裝置的形成方法
CN105826364B (zh) 晶体管及其形成方法
US10522619B2 (en) Three-dimensional transistor
TW201727755A (zh) 半導體元件及其製作方法
JP2014229665A (ja) 半導体装置の製造方法
TW200903654A (en) Method of forming a gate oxide layer
JP4082280B2 (ja) 半導体装置およびその製造方法
TWI527094B (zh) 形成積體電路中鰭狀結構的方法
KR20100013985A (ko) 반도체 메모리 소자 및 그의 형성방법
WO2022062373A1 (zh) 半导体结构的制备方法及半导体结构
CN108807267B (zh) 半导体装置及其制造方法
TW201436109A (zh) 3d記憶體製造方法及結構
CN107492501B (zh) 鳍式场效应管的形成方法
JP2008135765A (ja) 半導体装置
KR100588642B1 (ko) 트렌치 코너 라운딩 향상 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170328