JP2014222723A - 電界効果型半導体装置及びその製造方法 - Google Patents
電界効果型半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2014222723A JP2014222723A JP2013102017A JP2013102017A JP2014222723A JP 2014222723 A JP2014222723 A JP 2014222723A JP 2013102017 A JP2013102017 A JP 2013102017A JP 2013102017 A JP2013102017 A JP 2013102017A JP 2014222723 A JP2014222723 A JP 2014222723A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sige
- semiconductor device
- field effect
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 230000005669 field effect Effects 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 150000002736 metal compounds Chemical group 0.000 claims description 11
- 239000000203 mixture Substances 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 abstract description 11
- 230000007547 defect Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 122
- 238000000034 method Methods 0.000 description 26
- 239000000758 substrate Substances 0.000 description 12
- 230000004913 activation Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910002616 GeOx Inorganic materials 0.000 description 3
- 229910006137 NiGe Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 150000004645 aluminates Chemical class 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- PVADDRMAFCOOPC-UHFFFAOYSA-N germanium monoxide Inorganic materials [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- DFIYWQBRYUCBMH-UHFFFAOYSA-N oxogermane Chemical compound [GeH2]=O DFIYWQBRYUCBMH-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052761 rare earth metal Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- -1 yttrium or lanthanum Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】Geチャネルに対してSiGe層で引張り歪みを付与した構成において、SiGe層の欠陥発生を招くことなく、配線とのコンタクト抵抗を低減することができ、素子特性の向上に寄与する。
【解決手段】GeチャネルとSiGeのソース・ドレイン領域を有する電界効果型半導体装置であって、Geを含む半導体層10と、半導体層10上にゲート絶縁膜20を介して設けられたゲート電極31と、ゲート電極31下のチャネル領域を挟んで半導体層10に設けられ、チャネル領域に引っ張り歪みを付与するためのSi1-x Gex(0<x<1)からなるソース・ドレイン領域60と、ソース・ドレイン領域60上に形成されたGe層63と、Ge層63にコンタクトされた配線層72と、を具備した。
【選択図】 図4
【解決手段】GeチャネルとSiGeのソース・ドレイン領域を有する電界効果型半導体装置であって、Geを含む半導体層10と、半導体層10上にゲート絶縁膜20を介して設けられたゲート電極31と、ゲート電極31下のチャネル領域を挟んで半導体層10に設けられ、チャネル領域に引っ張り歪みを付与するためのSi1-x Gex(0<x<1)からなるソース・ドレイン領域60と、ソース・ドレイン領域60上に形成されたGe層63と、Ge層63にコンタクトされた配線層72と、を具備した。
【選択図】 図4
Description
本発明の実施形態は、GeチャネルとSiGeのソース・ドレイン領域を有する電界効果型半導体装置及びその製造方法に関する。
近年、電界効果トランジスタ(MISFET)の性能向上のために、従来用いられているSiよりも電子及び正孔の移動度が何れも高いGeチャネルを用いる試みが検討されている。この方法では、高移動度によりMISFETの電流駆動力が向上し、高速動作或いは低消費電力化が期待される。
このようなGeチャネルを用いたMISFETにおいて、更なる特性向上のためにGeチャネルに歪みを印加する構造が提案されている。Siの場合と同様に、Geチャネルに引張り歪みを印加することによって電子移動度が増大することが知られている(非特許文献1参照)。特に、n型MISFETにおいて、Siに対して格子定数の小さなSiCをソース及びドレイン領域に形成する方法と同じく、Geに対して格子定数の小さなSiGeをソース及びドレイン領域に埋め込むことにより、チャネルに対して一軸引張り歪みを印加することで電子移動度を増大させて駆動力を向上させることができる。
ソース及びドレイン領域への埋め込みSiGeの形成方法としては、エピタキシャル法が用いられる。ところが、SiGe層に対してn型不純物ドーピングのためにイオン注入法を用いると、イオン注入による結晶への損傷が著しく、結晶性の回復に高温工程が必要となる。結晶性を回復させないまま素子を製造すると、結晶の欠陥起因でキャリアが発生しリーク電流の原因となる。また、結晶性の回復に高温工程を導入すると、蒸気圧の高い酸化ゲルマニウム(II)の脱離が表面から起きるため、素子特性に劣化が生じる。
イオン注入による結晶への損傷を避けるために、ソース及びドレイン領域への埋め込みSiGe層をGeに対してエピタキシャル成長する際に、PH3 ガス等を導入してn型ドーピングを行う方法が考えられる。この場合、SiGe層にはPが十分導入されるが、配線とのコンタクト抵抗を低減するために電気的に活性化するには、高温工程が必要となる。その場合に、SiGe/Geのエピタキシャル層の界面で欠陥が発生し、上記と同様、キャリアの発生によるリーク電流の原因となる。また、同様に蒸気圧の高い酸化ゲルマニウム(II)の脱離が表面から起きるため、素子特性に劣化が生じる。
Y.-J. Yang, et al., Appl. Phys. Lett. 91, 102103 (2007).
このように、Geチャネルに引っ張り歪みを印加するためにソース・ドレイン領域にSiGe層を埋め込んだ構成においては、SiGe層にn型ドーピングを行っても、配線とのコンタクト抵抗を十分に低減するのは困難であった。さらに、コンタクト抵抗を低減させるために高温熱処理を施すと、SiGe層の欠陥発生に伴って素子特性が大きく劣化する問題があった。即ち、n型GeチャネルのMISFETにおいてエピタキシャル成長中のドーピングを行ったSiGeソース・ドレインでは、キャリア濃度が向上せずに低抵抗化が困難であり、チャネルへの引張り歪みの印加と寄生抵抗の低減が両立できない問題があった。
本発明が解決しようとする課題は、Geチャネルに対してSiGe層で引張り歪みを付与した構成において、SiGe層の欠陥発生を招くことなく、配線とのコンタクト抵抗を低減することができ、素子特性の向上に寄与し得る電界効果型半導体装置及びその製造方法を提供することである。
上記課題を解決するための本発明の電界効果型半導体装置は、Geを含む半導体層と、前記半導体層上にゲート絶縁膜を介して設けられたゲート電極と、前記ゲート電極下のチャネル領域を挟んで前記半導体層に設けられ、前記チャネル領域に引っ張り歪みを付与するためのSi1-x Gex(0<x<1)からなるソース・ドレイン領域と、前記ソース・ドレイン領域上に形成されたGe層と、前記Ge層にコンタクトされた配線層と、を具備したことを特徴とする。
また、本発明の半導体装置の製造方法は、Geを含む半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の両側に位置する前記半導体層の表面部のソース・ドレイン領域をエッチングして溝部を形成する工程と、前記溝部を埋め込むようにSi1-x Gex(0<x<1)層を形成する工程と、前記Si1-x Gex 層上にGe層を形成する工程と、前記Ge層にコンタクトする配線層を形成する工程と、を含むことを特徴とする。
本発明によれば、SiGeからなるソース・ドレイン領域と配線層との間にGe層を挿入することにより、SiGeに対して高温熱処理を施すことなしに配線とのコンタクト抵抗を大幅に低減させることができる。このため、Geチャネルに対して引張り歪みを印加させつつ、配線とのコンタクト抵抗を低減させることができ、トランジスタの駆動力の増大等に寄与することができる。
発明の実施形態を説明する前に、本発明の基本原理について説明する。
ソース及びドレイン領域への埋め込みSiGe層をGeに対してエピタキシャル成長する際に、SiGe層の上に連続してGe層をエピタキシャル成長させる。これにより、トランジスタの配線層とソース及びドレイン領域であるSiGe層との間にGe層が挿入された構造となる。
ソース及びドレイン領域であるn型ドーピングSiGe層と配線層との間にGe層を挿入することにより、図1に示すように、配線層とのコンタクト抵抗を大幅に低減させることができる。図1は、SiGe層を配線層に直接コンタクトさせた場合と、SiGe層上にGe層を形成してコンタクトさせた場合の、SiGe層の配線層からの距離に対する抵抗変化を示す図であり、距離が長くなるに伴って抵抗が大きくなっている。距離ゼロの点がコンタクト抵抗であり、SiGeの900Ωに対してGe/SiGeでは9.2Ωと2桁も小さくなっている。
Ge層を挿入することにより配線層とのコンタクト抵抗を低減できる理由は、図2(a)(b)に示すように、電気的に活性化させるような高温工程を経なくても、同じn型不純物の導入量に対して、Geの場合、活性化率が十分高いのに対して、SiGeの場合、活性化率が2桁近く低いためである。図2(a)はSiGe中のGe濃度に対するP濃度及び電子濃度を示し、図2(b)はSiGe中のGe濃度に対する活性化率を示している。図2(a)(b)において、Ge濃度1はGeに相当している。
Geの場合、P濃度が1×1020cm-3に対し電子濃度が7×1019cm-3となり、活性化率は70%である。これに対して、Ge濃度0.8のSiGeの場合、P濃度が7×1019cm-3に対し電子濃度が5×1018cm-3となり、活性化率は約7%である。従って、電気的に活性化させるような高温工程を経なくても、同じn型不純物の導入量に対して、Geの場合、ほぼ100%電気的に活性化するのに対して、SiGeの場合、殆ど活性化しないことになる。即ち、Ge層を挿入することにより配線層とのコンタクト抵抗の低減をはかることが可能となる。
配線層とのコンタクト抵抗は(数1)に示すように、半導体層のキャリア濃度と金属/半導体界面のショットキーバリアハイトで規定されるため、活性化率の高いGe層を挿入することはコンタクト抵抗の大幅な低減につながったと考えられる。
ここで、A:比例定数、ΦB:金属/半導体界面のショットキーバリアハイト、Ns:半導体層のキャリア濃度、εs:半導体の誘電率、m*:電子の有効質量である。
また、チャネルに導入される引張り歪みの量も駆動力の向上に十分な量である。さらに、図3に示すように、Ge/SiGeのソース・ドレインの場合、Geのソース・ドレインよりも歪みが大きく、更にゲート長が細くなるにつれて歪み量も増大している。このため、トランジスタの駆動力向上が期待される。
以上の点から、従来の歪みを印加しないトランジスタ或いはソース・ドレイン領域へSiGe層を形成した歪み印加トランジスタと比較して大幅な電流駆動力の向上が期待され、高速動作或いは低消費電力化が期待される。
以下、実施形態の電界効果型半導体装置を、図面を参照して説明する。
(実施形態)
図4は、本発明の一実施形態に係わる電界効果トランジスタの素子構造を示す断面図である。
図4は、本発明の一実施形態に係わる電界効果トランジスタの素子構造を示す断面図である。
図中の10はp型Ge基板(Geを含む半導体層)であり、このGe基板10の一部に、素子形成領域を囲むように素子分離絶縁膜11が形成されている。素子形成領域上の一部に、GeOx層21(厚さ1nm)及び高誘電体絶縁膜22(厚さ2.5nm)からなるゲート絶縁膜20が形成されている。さらに、ゲート絶縁膜20上に、ゲート電極31(厚さ10nm)とSiO2 ハードマスク(厚さ5nm)32が形成されている。
ゲート絶縁膜20の高誘電体絶縁膜22としては、アルミニウム,チタン,ジルコニウム,ハフニウムの何れかの酸化物、酸窒化物、若しくは窒化物、又はそれらの混合物を用いることができる。また、イットリウム,ランタン等の希土類元素の酸化物、酸窒化物、若しくは窒化物、又はそれらの混合物を用いることも可能である。さらに、チタン,ジルコニウム,ハフニウムのシリケート若しくはアルミネート、或いはこれらに窒素を添加した絶縁膜を用いることも可能である。また、イットリウム,ランタン等の希土類元素のシリケート若しくはアルミネート、或いはこれらに窒素を添加した絶縁膜を用いることも可能である。
ゲート電極31としては、タンタル,チタン,ジルコニウム,ハフニウムなどの金属膜及びそれらの窒化物、炭化物を用いることができる。さらに、クロム,モリブデン,タングステン,レニウム,ルテニウム,ロジウム,イリジウム,パラジウム,白金等の貴金属膜を用いることもできる。また、半導体ゲート電極である多結晶シリコン膜、多結晶シリコンゲルマニウム膜、多結晶ゲルマニウム膜を用いても良い。また、金属ゲート電極と半導体ゲート電極から各々1種類以上を選択して積層膜として用いることもできる。ゲート電極31の厚さは任意の厚さを設定できるが、素子ばらつきや加工しやすさの観点から、概ね5nm〜150nmの範囲で設定するのが良い。
ゲート絶縁膜20、ゲート電極31、ハードマスク32からなるゲート積層構造部の両側面に、酸化シリコン(SiO2 )からなるゲート側壁絶縁膜33(底部の幅10nm)が形成されている。そして、その両脇にソース及びドレイン領域60が形成されている。ソース及びドレイン領域60は、ゲート側壁絶縁膜33の下部に形成された薄いエクステンション拡散層40(厚さ10nm)と、ゲート側壁絶縁膜33の外側に形成されたSiGeエピタキシャル層61(厚さ25nm)、n型ドープSiGeエピタキシャル層62(厚さ25nm)、n型ドープGeエピタキシャル層63(厚さ10nm)、Ge金属化合物層64(厚さ10nm)で構成されている。
ここで、ソース・ドレイン領域として機能するのはn型ドープSiGeエピタキシャル層62であり、SiGeエピタキシャル層61はチャネルに十分な歪みを与えるためのものである。効率的なチャネルへの歪み印加のため、SiGe層はGeチャネル上面より上側に形成されているいわゆるエレベーテッドソース・ドレイン構造となっている。
SiGeエピタキシャル層61の厚みは、例えば基板10のGe組成70%では10nm以上50nm以下が望ましい。また、SiGe中のGe組成に関しては任意に設定できるが、x<0.7の場合、Geとの格子定数の差が大きくなり、SiGe/Ge界面で格子不整合に起因する貫通転位が発生する可能性が高くなる。また、x>0.9の場合は、格子定数の差が十分ではなくチャネルに十分な歪みが印加できなくなる。従って、SiGe中のGe組成xに関しては0.7≦x≦0.9が望ましい。n型ドープSiGeエピタキシャル層62の厚さも任意に選択できるが、短チャネル効果を効率良く抑制するためには、ゲート長さの1/2から1/3程度にするのが望ましい。
n型ドープGeエピタキシャル層63の厚さに関しては、薄い場合はコンタクト抵抗低減効果が十分ではなく、また厚い場合は、SiGe層によるチャネルへの引張り歪みの緩和やSiGe/Ge界面で格子不整合に起因する貫通転位が発生することから、11nm以上で20nm以下が望ましい。
上記のSiGeエピタキシャル層61,62の形成により、Geチャネルに引っ張り歪みを与えることができる。また、Geエピタキシャル層63の形成により、金属配線とのコンタクト抵抗の低減をはかることができる。さらに、Ge金属化合物層64の形成により、金属と半導体との界面の面積を拡大することができ、コンタクト抵抗の更なる低減をはかることができる。
Ge金属化合物層64は、Ni,Fe,Co,Pd,Pt,Cuの中から選ばれた少なくとも一つの金属とn型ドープGeエピタキシャル層63との合金で構成されている。例えば、金属としてNiを選択し、メタルコンタクトの面積増大による寄生抵抗低減のために、Ge層63の一部をNiGe合金化しており、NiGe層を約10nmの厚さに形成されている。
次に、本実施形態の半導体装置の製造方法を、図5を参照して説明する。
まず、図5(a)に示すように、Ge基板10の一部に、素子形成領域を囲むように酸化膜等からなる素子分離絶縁膜11を形成する。続いて、基板10上に、厚さ1nmのGeOx膜21及び厚さ2.5nmの高誘電体膜22からなるゲート絶縁膜20を形成し、更にその上に厚さ10nmのゲート電極31を形成する。
ゲート絶縁膜20の成膜方法としては、MOCVD(Metal Organic Chemical Vapor Deposition)法、ALD(Atomic Layer Deposition)法、MBE(分子線エピタキシー)法、PVD(Physical Vapor Deposition)法などから適宜選択して用いることができる。さらに、これらの中から積層構造を適宜選択して用いることができる。ゲート絶縁膜20の膜厚は2nm〜10nmの範囲で適宜決定することができる。ゲート電極31の形成方法としては、スパッタ法を用いることができる。
続いて、ゲート電極31上に厚さ5nmのSiO2 ハードマスク32を形成した後、これを用いてゲート電極31及びゲート絶縁膜20をゲートパターンにパターニングすることにより、ゲート積層構造部を形成する。
ハードマスク32を形成する方法としては、SiH4 とO2 を用いた減圧CVD法の他、TEOSとO2 、SiH4 とO2 、SiH4 とN2Oを用いたプラズマCVD法を用いることができる。また、SiO2 の代わりにSiN膜を用いてもよい。この場合の形成方法としては、SiH2Cl2 とNH3 を用いた減圧CVD法のほか、SiH4 とNH3 、SiH2Cl2 とNH3 を用いたプラズマCVD法を用いることができる。
続いて、ゲート積層構造部をマスクにイオン注入等により、ソース・ドレインのエクステンション拡散層40を形成する。薄いエクステンション拡散層40の形成方法としては、不純物イオン(P,As,Sb等)を低加速エネルギーにて注入し、活性化アニールを行う方法のほか、PH3、AsH3、SbH3等のガス雰囲気中でアニールして形成してもよい。
続いて、ゲート積層構造部の両側面にゲート側壁絶縁膜33を形成する。ゲート側壁絶縁膜33の形成には、全面に酸化膜等の絶縁膜をCVDで堆積した後、RIEでエッチバックすればよい。
次いで、図5(b)に示すように、RIEでGe基板10の表面のソース及びドレイン予定領域のみ選択的にエッチングした後、異方性のウェットエッチングを行うことにより、リセス構造50を形成する。
次いで、図5(c)に示すように、CVD法を用いてノンドープのSiGe層61,n−SiGe層62,及びn−Ge層63を順にエピタキシャル成長させる。CVD法で形成する場合は、SiH4 ,GeH4 などのガスを使用する。SiGe層の厚さは任意に選択することができるが、厚さが薄いとチャネルに印加される歪み量が小さくなる。また、臨界膜厚以上に堆積するとSiGe/Ge界面で格子不整合に起因する貫通転位が発生する。そのため、例えばGe組成70%では10nm以上50nm以下が望ましい。n−SiGe層62の厚さも任意に選択できるが、短チャネル効果を効率良く抑制するためには、ゲート長さの1/2から1/3程度にするのが望ましい。
ここで、n−Ge層63のキャリア濃度は、n−SiGe層62と比較して同一の成長条件でも活性化したキャリア濃度が高いため、配線層とのコンタクトを形成しても、コンタクト抵抗を低く維持できる。さらに、Ge/SiGeの2層構造であっても、チャネルへの歪みは効率良く印加されており、引っ張り歪みによるトランジスタの駆動力増大が期待できる。
本実施形態では、上記の事情を鑑みてSiGe層の組成、厚さ、n型ドープ層の厚さを決定した。なお、SiGe層61、n−SiGe層62、n−Ge層63の形成をCVD法で行う場合においては、形成する際のガス流量等を適宜選択しながら、連続して形成させることができるため、プロセスの煩雑化によるコストの増大は発生しない。
次いで、図5(d)に示すように、n−Ge層63上にGe金属化合物層64を形成する。Ge金属化合物層64は、Ni,Fe,Co,Pd,Pt,Cuの中の一つ以上の金属から選択し、n−Ge層63上にスパッタ法若しくはCVD法を用いて堆積を行い、熱処理を行うことにより形成される。例えば、金属としてNiを選択し、堆積膜厚5nm、熱処理350℃、1分間の条件でアニーリングを行うことより、約10nmのNiGe層を形成することが可能である。その際、Ge層は約10nm反応して消費されるので、前述したようにn型ドープGeエピタキシャル層の厚さを11nm以上20nm以下に設定しておくと、反応せずに残存するGe層の厚さは1nm以上10nm以下となる。
未反応のNi金属については塩酸や希硫酸等の酸化力のない酸によって容易にGeに対して選択的に溶解することができる。Ge金属化合物層64を形成する際には、n−Ge層63が完全に反応してしまわないような条件で形成する必要がある。堆積する金属の膜厚が厚い、若しくはアニーリングの温度が高い条件で行うと、n−Ge層63が全てGe金属化合物層に反応してしまい、コンタクト界面がSiGe層となるためである。コンタクト界面がSiGe層になると、前述した通、SiGe層の活性化率は低いため、コンタクト抵抗の著しい増大を招く。
これ以降は、層間絶縁膜71の形成、コンタクトホールの形成、配線となるコンタクトビア72の形成を行うことにより、前記図4に示す構造が得られる。
このように本実施形態によれば、ソース・ドレイン領域にSiGe層61,62を埋め込むことにより、Geチャネルに引張り歪みを与えることができる。しかも、n−SiGe層62上にn−Ge層63を設けることにより、コンタクト抵抗を低減することができる。加えて、n−Ge層63上にGe金属化合物層64を形成することにより、コンタクト抵抗を更に低減することができる。
即ち、Geチャネルに対してSiGe層61,62で引張り歪みを付与した構成において、n−SiGe層62の欠陥発生を招くことなく、配線とのコンタクト抵抗を低減することができ、素子特性の向上に寄与することが可能となる。そしてこれは、高性能・低消費電力のCMOS−LSIの実現に有効である。
(変形例)
なお、本発明は上述した各実施形態に限定されるものではない。
なお、本発明は上述した各実施形態に限定されるものではない。
チャネルを構成する半導体は必ずしもGe基板に限るものではなく、Geを主成分として含む基板であればよい。例えば、チャネルがSiGe基板でソース・ドレイン領域がチャネルよりもGe濃度の低いSiGe層であっても良い。さらに、バルク基板である必要はなく、基板上にGeを含む半導体層を形成したものであっても良い。
ソース・ドレイン領域を構成するSi1-x Gex のGe組成xは、半導体層におけるGe組成よりも小さく半導体層に歪みを印加できるものであれば良く、半導体層がGe単体の場合は0.7≦x≦0.9の範囲が望ましい。Ge層の膜厚は、十分なコンタクト抵抗低減効果が得られ、更に引張り歪みの緩和や貫通転位の発生を抑制する観点から、1nm以上10nm以下の範囲が望ましい。
ソース・ドレイン領域を構成するSiGe層は必ずしも2層に形成する必要はなく、上層側のn型ドープのSiGe層のみでも十分な歪みを印加できる場合は、下層側のSiGe層を省略することも可能である。
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
10…p型Ge基板(半導体層)
11…素子分離絶縁膜
20…ゲート絶縁膜
21…GeOx層
22…高誘電体絶縁膜
31…ゲート電極
32…SiO2 ハードマスク
33…ゲート側壁絶縁膜
40…エクステンション拡散層
50…リセス構造
60…ソース・ドレイン領域
61…SiGeエピタキシャル層
62…n型ドープSiGeエピタキシャル層
63…n型ドープGeエピタキシャル層
64…Ge金属化合物層
71…層間絶縁膜
72…コンタクトビア(配線)
11…素子分離絶縁膜
20…ゲート絶縁膜
21…GeOx層
22…高誘電体絶縁膜
31…ゲート電極
32…SiO2 ハードマスク
33…ゲート側壁絶縁膜
40…エクステンション拡散層
50…リセス構造
60…ソース・ドレイン領域
61…SiGeエピタキシャル層
62…n型ドープSiGeエピタキシャル層
63…n型ドープGeエピタキシャル層
64…Ge金属化合物層
71…層間絶縁膜
72…コンタクトビア(配線)
Claims (10)
- Geを含む半導体層と、
前記半導体層上にゲート絶縁膜を介して設けられたゲート電極と、
前記ゲート電極下のチャネル領域を挟んで前記半導体層に設けられ、前記チャネル領域に引っ張り歪みを付与するためのSi1-x Gex(0<x<1)からなるソース・ドレイン領域と、
前記ソース・ドレイン領域上に形成されたGe層と、
前記Ge層にコンタクトされた配線層と、
を具備したことを特徴とする電界効果型半導体装置。 - 前記Ge層と前記Si1-x Gex 層との界面は前記チャネル領域の上面より上側にあることを特徴とする、請求項1に記載の電界効果型半導体装置。
- 前記Si1-x Gex のGe組成xは0.7≦x≦0.9であることを特徴とする、請求項1又は2に記載の電界効果型半導体装置。
- 前記Ge層の膜厚は1nm以上10nm以下であることを特徴とする、請求項1乃至3の何れかに記載の電界効果型半導体装置。
- 前記Ge層の表面上にGe金属化合物領域が形成されていることを特徴とする、請求項1乃至4の何れかに記載の電界効果型半導体装置。
- 前記Ge金属化合物領域の金属は、Ni,Fe,Co,Pd,Pt,Cuの中から選ばれた少なくとも一つであることを特徴とする、請求項5に記載の電界効果型半導体装置。
- 前記半導体層はp型であり、前記Si1-x Gex 層及び前記Ge層はn型であることを特徴とする、請求項1乃至6の何れかに記載の電界効果型半導体装置。
- 前記ソース・ドレイン領域は、ノンドープの第1のSi1-x Gex 層とn型ドープの第2のSi1-x Gex 層の積層構造であることを特徴とする、請求項7に記載の電界効果型半導体装置。
- Geを含む半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極の両側に位置する前記半導体層の表面部のソース・ドレイン領域をエッチングして溝部を形成する工程と、
前記溝部を埋め込むようにSi1-x Gex(0<x<1)層を形成する工程と、
前記Si1-x Gex 層上にGe層を形成する工程と、
前記Ge層にコンタクトする配線層を形成する工程と、
を含むことを特徴とする電界効果型半導体装置の製造方法。 - 前記Si1-x Gex 層及び前記Ge層を形成する工程はCVD法で連続して行うこと特徴とする、請求項9に記載の電界効果型半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013102017A JP2014222723A (ja) | 2013-05-14 | 2013-05-14 | 電界効果型半導体装置及びその製造方法 |
PCT/JP2014/051222 WO2014185086A1 (ja) | 2013-05-14 | 2014-01-22 | 電界効果型半導体装置及びその製造方法 |
TW103102685A TW201444024A (zh) | 2013-05-14 | 2014-01-24 | 場效型半導體裝置及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013102017A JP2014222723A (ja) | 2013-05-14 | 2013-05-14 | 電界効果型半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014222723A true JP2014222723A (ja) | 2014-11-27 |
Family
ID=51898074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013102017A Pending JP2014222723A (ja) | 2013-05-14 | 2013-05-14 | 電界効果型半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2014222723A (ja) |
TW (1) | TW201444024A (ja) |
WO (1) | WO2014185086A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017111914A1 (en) * | 2015-12-21 | 2017-06-29 | Intel Corporation | Low band gap semiconductor devices having reduced gate induced drain leakage (gidl) and their methods of fabrication |
CN109473468A (zh) * | 2018-10-26 | 2019-03-15 | 中国科学院微电子研究所 | 半导体器件与其制作方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007214481A (ja) * | 2006-02-13 | 2007-08-23 | Toshiba Corp | 半導体装置 |
US7985680B2 (en) * | 2008-08-25 | 2011-07-26 | Tokyo Electron Limited | Method of forming aluminum-doped metal carbonitride gate electrodes |
US8901537B2 (en) * | 2010-12-21 | 2014-12-02 | Intel Corporation | Transistors with high concentration of boron doped germanium |
-
2013
- 2013-05-14 JP JP2013102017A patent/JP2014222723A/ja active Pending
-
2014
- 2014-01-22 WO PCT/JP2014/051222 patent/WO2014185086A1/ja active Application Filing
- 2014-01-24 TW TW103102685A patent/TW201444024A/zh unknown
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017111914A1 (en) * | 2015-12-21 | 2017-06-29 | Intel Corporation | Low band gap semiconductor devices having reduced gate induced drain leakage (gidl) and their methods of fabrication |
US10580882B2 (en) | 2015-12-21 | 2020-03-03 | Intel Corporation | Low band gap semiconductor devices having reduced gate induced drain leakage (GIDL) |
CN109473468A (zh) * | 2018-10-26 | 2019-03-15 | 中国科学院微电子研究所 | 半导体器件与其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201444024A (zh) | 2014-11-16 |
WO2014185086A1 (ja) | 2014-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5173582B2 (ja) | 半導体装置 | |
US9401417B2 (en) | Method of manufacturing a semiconductor device | |
US7943469B2 (en) | Multi-component strain-inducing semiconductor regions | |
KR101295503B1 (ko) | 금속 소스/드레인에 의해 형성된 단축 변형을 갖는 양자 우물 mosfet 채널 및 등각 재성장 소스/드레인 | |
US10062759B2 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
JP5745076B2 (ja) | SiGeチャネルを有するpFET接合プロフィールのための方法および構造体 | |
US8035141B2 (en) | Bi-layer nFET embedded stressor element and integration to enhance drive current | |
JP2009032955A (ja) | 半導体装置、およびその製造方法 | |
TWI387010B (zh) | 用於製造電晶體之方法 | |
KR20130028941A (ko) | 매립된 소스/드레인 실리사이드를 위한 델타 단분자층 도펀트 에피택시 | |
US20110169105A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2014060286A (ja) | 半導体装置およびその製造方法 | |
CN106663634A (zh) | 半导体器件及半导体器件的制造方法 | |
US9312187B2 (en) | Semiconductor device and method of manufacturing the same | |
CN111987159A (zh) | 半导体结构和形成半导体结构的方法 | |
TW201351652A (zh) | 半導體元件之製造方法 | |
JP6560117B2 (ja) | 半導体装置の製造方法 | |
JP6208106B2 (ja) | 半導体装置及びその製造方法 | |
US9966466B2 (en) | Semiconductor-on-insulator wafer, semiconductor structure including a transistor, and methods for the formation and operation thereof | |
US8247279B2 (en) | Method of fabricating semiconductor device using epitaxial growth inhibiting layers | |
JP2009182264A (ja) | 半導体装置およびその製造方法 | |
JP5526493B2 (ja) | トレンチゲート型半導体装置およびその製造方法 | |
WO2014185086A1 (ja) | 電界効果型半導体装置及びその製造方法 | |
JP2018206872A (ja) | 半導体装置 | |
TW200901474A (en) | Semiconductor device and manufacturing method therefor |