JP2014217658A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2014217658A5 JP2014217658A5 JP2013100091A JP2013100091A JP2014217658A5 JP 2014217658 A5 JP2014217658 A5 JP 2014217658A5 JP 2013100091 A JP2013100091 A JP 2013100091A JP 2013100091 A JP2013100091 A JP 2013100091A JP 2014217658 A5 JP2014217658 A5 JP 2014217658A5
- Authority
- JP
- Japan
- Prior art keywords
- notice effect
- executed
- executing
- pattern
- determination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000694 effects Effects 0.000 claims description 36
- 230000000875 corresponding Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
Description
本発明は、可変表示を行い、遊技者にとって有利な有利状態に制御可能なパチンコ遊技機等の遊技機に関する。
本発明は、好適な遊技機を提供することを目的とする。
(手段A)本発明による遊技機は、可変表示を行い、遊技者にとって有利な有利状態に制御可能な遊技機であって、有利状態に制御するか否かを決定する決定手段と、決定手段による決定前に、有利状態に制御されるか否かを判定する判定手段と、判定手段の判定結果にもとづいて、当該判定の対象となった可変表示が開始される前の複数回の可変表示において予告演出を実行する予告演出実行手段とを備え、予告演出実行手段は、複数回の可変表示において、第1予告演出を実行するパターンと、当該第1予告演出よりも有利状態に制御される割合が高い第2予告演出を実行するパターンと、第1予告演出を実行した後に第2予告演出を実行するパターンとのいずれかのパターンにより予告演出を実行可能であり、演出態様に応じて、第1予告演出を実行した後に第2予告演出を実行するパターンにより予告演出が実行される割合が異なるように、予告演出を実行し、第1予告演出を実行した後に第2予告演出を実行するパターンとして、第1態様の第1予告演出を実行した後に第2態様の第1予告演出を実行し、該第2態様の第1予告演出を実行した後に第2予告演出を実行可能であることを特徴とする。
(手段1)本発明による他の遊技機は、所定の遊技を行うことが可能な遊技機であって、遊技の進行を制御する遊技制御用マイクロコンピュータ(例えば、遊技制御用マイクロコンピュータ560)と、所定事象が発生(例えば、IAT回路506aからのIAT信号の入力、ウオッチドッグタイマ(WDT)506bからのタイムアウト信号の入力)したことにもとづいて第1リセット(例えば、システムリセット)を発生させるか第2リセット(例えば、ユーザリセット)を発生させるかを設定可能な設定手段(例えば、遊技制御用マイクロコンピュータ560におけるプログラム管理エリアの図12に示すリセット設定(KRES)のビット7の設定値に従ってステップS1001,S1011を実行する部分)とを備え、第1リセットの発生後にはセキュリティチェックを実行する一方、第2リセットの発生後にはセキュリティチェックを実行せず(例えば、遊技制御用マイクロコンピュータ560は、図46(A)に示すように、ステップS1004の後にはステップS1006でセキュリティチェックを実行し、図46(B)に示すように、ステップS1014の後にはセキュリティチェックを実行しない)、遊技制御用マイクロコンピュータは、遊技機への電力供給が停止していても、遊技に関する制御を行う際に発生する情報を所定期間保持可能な記憶手段(例えば、RAM55(バックアップRAM))と、特定値(例えば、F0H)を格納する格納手段(例えば、Qレジスタ)と、制御命令に従って遊技の進行を制御する制御用CPU(例えば、CPU56)と、所定の処理(例えば、メイン処理におけるループ処理、タイマ割込処理)を実行可能な所定処理実行手段(例えば、遊技制御用マイクロコンピュータ560におけるステップS16〜S19,S20〜S34を実行する部分)と、所定の処理の実行中に所定事象が発生したときに記憶手段の記憶内容を初期化する初期化手段(例えば、遊技制御用マイクロコンピュータ560において、ステップS16〜S19,S20〜S34の実行中にIAT回路506aからのIAT信号やウオッチドッグタイマ(WDT)506bからのタイムアウト信号を入力したときには、図50および図51に示す電源断処理を実行することなく、リセット後にメイン処理が開始されたときにステップS10〜S13を実行する部分)とを含み、制御用CPUは、第1情報(例えば、データ格納領域の上位アドレス)と第2情報(例えば、データ格納領域の下位アドレス)とにもとづいて、読み出し対象のデータが格納された領域に対応するアドレスを特定し、特定したアドレスに対応する領域から読み出し対象のデータを読み出し、読み出し対象のデータを読み出すときに、格納手段に格納された特定値にもとづいて第1情報を特定するとともに、制御命令で指定された第2情報を特定する(例えば、CPU56は、図47に示すように、Qレジスタに設定されたF0Hと、LDQコマンドで指定された20Hとにもとづいて、データ格納領域のアドレスF020Hを特定し、アドレスF020Hに対応するデータ格納領域からデータaを抽出する)ことを特徴とする。そのような構成により、遊技制御用マイクロコンピュータに関するセキュリティ性を向上させることができる。
(手段1)本発明による他の遊技機は、所定の遊技を行うことが可能な遊技機であって、遊技の進行を制御する遊技制御用マイクロコンピュータ(例えば、遊技制御用マイクロコンピュータ560)と、所定事象が発生(例えば、IAT回路506aからのIAT信号の入力、ウオッチドッグタイマ(WDT)506bからのタイムアウト信号の入力)したことにもとづいて第1リセット(例えば、システムリセット)を発生させるか第2リセット(例えば、ユーザリセット)を発生させるかを設定可能な設定手段(例えば、遊技制御用マイクロコンピュータ560におけるプログラム管理エリアの図12に示すリセット設定(KRES)のビット7の設定値に従ってステップS1001,S1011を実行する部分)とを備え、第1リセットの発生後にはセキュリティチェックを実行する一方、第2リセットの発生後にはセキュリティチェックを実行せず(例えば、遊技制御用マイクロコンピュータ560は、図46(A)に示すように、ステップS1004の後にはステップS1006でセキュリティチェックを実行し、図46(B)に示すように、ステップS1014の後にはセキュリティチェックを実行しない)、遊技制御用マイクロコンピュータは、遊技機への電力供給が停止していても、遊技に関する制御を行う際に発生する情報を所定期間保持可能な記憶手段(例えば、RAM55(バックアップRAM))と、特定値(例えば、F0H)を格納する格納手段(例えば、Qレジスタ)と、制御命令に従って遊技の進行を制御する制御用CPU(例えば、CPU56)と、所定の処理(例えば、メイン処理におけるループ処理、タイマ割込処理)を実行可能な所定処理実行手段(例えば、遊技制御用マイクロコンピュータ560におけるステップS16〜S19,S20〜S34を実行する部分)と、所定の処理の実行中に所定事象が発生したときに記憶手段の記憶内容を初期化する初期化手段(例えば、遊技制御用マイクロコンピュータ560において、ステップS16〜S19,S20〜S34の実行中にIAT回路506aからのIAT信号やウオッチドッグタイマ(WDT)506bからのタイムアウト信号を入力したときには、図50および図51に示す電源断処理を実行することなく、リセット後にメイン処理が開始されたときにステップS10〜S13を実行する部分)とを含み、制御用CPUは、第1情報(例えば、データ格納領域の上位アドレス)と第2情報(例えば、データ格納領域の下位アドレス)とにもとづいて、読み出し対象のデータが格納された領域に対応するアドレスを特定し、特定したアドレスに対応する領域から読み出し対象のデータを読み出し、読み出し対象のデータを読み出すときに、格納手段に格納された特定値にもとづいて第1情報を特定するとともに、制御命令で指定された第2情報を特定する(例えば、CPU56は、図47に示すように、Qレジスタに設定されたF0Hと、LDQコマンドで指定された20Hとにもとづいて、データ格納領域のアドレスF020Hを特定し、アドレスF020Hに対応するデータ格納領域からデータaを抽出する)ことを特徴とする。そのような構成により、遊技制御用マイクロコンピュータに関するセキュリティ性を向上させることができる。
Claims (1)
- 可変表示を行い、遊技者にとって有利な有利状態に制御可能な遊技機であって、
前記有利状態に制御するか否かを決定する決定手段と、
前記決定手段による決定前に、前記有利状態に制御されるか否かを判定する判定手段と、
前記判定手段の判定結果にもとづいて、当該判定の対象となった可変表示が開始される前の複数回の可変表示において予告演出を実行する予告演出実行手段とを備え、
前記予告演出実行手段は、
複数回の可変表示において、第1予告演出を実行するパターンと、当該第1予告演出よりも前記有利状態に制御される割合が高い第2予告演出を実行するパターンと、前記第1予告演出を実行した後に前記第2予告演出を実行するパターンとのいずれかのパターンにより前記予告演出を実行可能であり、
演出態様に応じて、前記第1予告演出を実行した後に前記第2予告演出を実行するパターンにより前記予告演出が実行される割合が異なるように、前記予告演出を実行し、
前記第1予告演出を実行した後に前記第2予告演出を実行するパターンとして、第1態様の前記第1予告演出を実行した後に第2態様の前記第1予告演出を実行し、該第2態様の前記第1予告演出を実行した後に前記第2予告演出を実行可能である
ことを特徴とする遊技機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013100091A JP6139252B2 (ja) | 2013-05-10 | 2013-05-10 | 遊技機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013100091A JP6139252B2 (ja) | 2013-05-10 | 2013-05-10 | 遊技機 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014217658A JP2014217658A (ja) | 2014-11-20 |
JP2014217658A5 true JP2014217658A5 (ja) | 2016-12-28 |
JP6139252B2 JP6139252B2 (ja) | 2017-05-31 |
Family
ID=51936705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013100091A Active JP6139252B2 (ja) | 2013-05-10 | 2013-05-10 | 遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6139252B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004187702A (ja) * | 2002-12-06 | 2004-07-08 | Sankyo Kk | 遊技機 |
JP5208672B2 (ja) * | 2008-10-28 | 2013-06-12 | 株式会社三共 | 遊技機 |
JP5718713B2 (ja) * | 2011-04-19 | 2015-05-13 | 株式会社三共 | 遊技機 |
-
2013
- 2013-05-10 JP JP2013100091A patent/JP6139252B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6627180B2 (ja) | 改善されたハイブリッドスリープ電力管理のための技術 | |
JP2013233285A5 (ja) | ||
JP6399916B2 (ja) | 情報処理装置およびその制御方法 | |
US7770050B2 (en) | Method and apparatus for resolving clock management issues in emulation involving both interpreted and translated code | |
JP2014028036A5 (ja) | ||
JP2015058102A5 (ja) | ||
JP2013172870A5 (ja) | ||
JP2012239506A5 (ja) | ||
KR20200002603A (ko) | 지속적 메모리가 인에이블된 플랫폼들에 대한 전원 버튼 오버라이드 | |
JP2014147768A5 (ja) | ||
JP2018183306A5 (ja) | ||
JP2013172869A5 (ja) | ||
TWI512629B (zh) | 用於表格驅動之多重被動跳脫平台被動熱管理之設備及方法、計算系統及電腦可讀媒體 | |
JP2014217658A5 (ja) | ||
JP2014217659A5 (ja) | ||
JP2013122673A5 (ja) | ||
JP2014083330A5 (ja) | ||
JP2013173071A5 (ja) | ||
JP2014083320A5 (ja) | ||
JP2016187636A5 (ja) | ||
JP2014028063A5 (ja) | ||
JP2014083331A5 (ja) | ||
EP2426603B1 (en) | Method and apparatus for resolving clock management issues in emulation involving both interpreted and translated code | |
JP2016187622A5 (ja) | ||
JP2022037238A5 (ja) |