JP2015058102A5 - - Google Patents

Download PDF

Info

Publication number
JP2015058102A5
JP2015058102A5 JP2013192839A JP2013192839A JP2015058102A5 JP 2015058102 A5 JP2015058102 A5 JP 2015058102A5 JP 2013192839 A JP2013192839 A JP 2013192839A JP 2013192839 A JP2013192839 A JP 2013192839A JP 2015058102 A5 JP2015058102 A5 JP 2015058102A5
Authority
JP
Japan
Prior art keywords
notice effect
executing
determination
clock signal
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013192839A
Other languages
English (en)
Other versions
JP2015058102A (ja
JP6317084B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2013192839A priority Critical patent/JP6317084B2/ja
Priority claimed from JP2013192839A external-priority patent/JP6317084B2/ja
Publication of JP2015058102A publication Critical patent/JP2015058102A/ja
Publication of JP2015058102A5 publication Critical patent/JP2015058102A5/ja
Application granted granted Critical
Publication of JP6317084B2 publication Critical patent/JP6317084B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、可変表示を行い、遊技者にとって有利な有利状態に制御可能なパチンコ遊技機等の遊技機に関する。
しかし、特許文献1、特許文献2に記載された遊技機を組合せた場合に、セキュリティ性の向上は図れるものの、遊技に対する興趣を向上させられない虞がある。
そこで、本発明は、遊技に対する興趣を向上させることができる遊技機を提供することを目的とする。
(手段A)本発明による遊技機は、可変表示を行い、遊技者にとって有利な有利状態に制御可能な遊技機であって、少なくともCPU(例えば、CPU56)と、特定手段(例えば、外部バスインタフェース501、クロック回路502、照合用ブロック503、固有情報記憶回路504、演算回路505、リセット/割込みコントローラ506、ROM(Read Only Memory)54、RAM(Random Access Memory)55、フリーランカウンタ回路507、乱数回路508a,508b、タイマ回路509、割り込みコントローラ510、パラレル入力ポート511、シリアル通信回路512、パラレル出力ポート513、アドレスデコード回路514等の周辺回路)と、を内蔵した制御用マイクロコンピュータ(例えば、遊技制御用マイクロコンピュータ560)と、遊技機への電力供給が開始されたことにもとづいて前記制御用マイクロコンピュータを動作させるためのクロック信号を出力するクロック信号出力手段(例えば、図75に示す発振回路乙)と、前記CPUの動作を開始させるためのリセット信号を出力するリセット信号出力手段(例えば、図75に示す初期リセット回路)と、可変表示に関する情報を保留情報として記憶可能な保留記憶手段(例えば、第1保留記憶バッファ、第2保留記憶バッファ)と、前記有利状態に制御するか否かを決定する決定手段(例えば、遊技制御用マイクロコンピュータ560におけるステップS300の特別図柄通常処理において大当り判定用乱数(ランダムR)を用いた抽選処理により大当りとするか否かを決定する部分)と、前記決定手段の決定結果にもとづいて、可変表示を実行する可変表示実行手段(例えば、遊技制御用マイクロコンピュータ560におけるステップS303を実行する部分。演出制御用マイクロコンピュータ100におけるステップS172を実行する部分)と、前記有利状態となるか否かを前記決定手段による決定前に判定する判定手段(例えば、遊技制御用マイクロコンピュータ560における第1始動口スイッチ通過処理(ステップS312参照)や第2始動口スイッチ通過処理(ステップS314参照)にて入賞時乱数値判定処理を実行する部分)と、前記判定手段による判定にもとづいて、複数回の可変表示にわたって、予告演出を実行する予告演出実行手段(例えば、演出制御押マイクロコンピュータ100におけるステップS710の処理にもとづきステップS603の処理を実行する部分)と、を備え、前記特定手段は、前記クロック信号出力手段からの前記クロック信号の入力が開始されたことにもとづいて動作を開始し(例えば、クロック回路502により生成される内部システムクロックSCLKの入力により動作を開始する部分)、前記CPUは、前記リセット信号出力手段からの前記リセット信号が入力されたことにもとづいて動作を開始し(例えば、システムリセット信号が立ち上がることによりCPU56の動作が開始される部分)、前記予告演出実行手段は、前記複数回の可変表示において、第1予告演出を実行するパターン(例えば、先読み予告パターンSYP1−1やSYP1−2)と、当該第1予告演出よりも前記有利状態となる割合が高い第2予告演出を実行するパターン(例えば、先読み予告パターンSYP2−1)と、前記第1予告演出を実行した後に前記第2予告演出を実行するパターン(例えば、先読み予告パターンSYP3−1)と、のいずれかのパターンで前記予告演出を実行可能であり、前記第1予告演出の演出態様は複数あり(例えば、チャンス目Aが停止される場合とチャンス目Bが停止される場合とがある)、前記予告演出実行手段は、前記第1予告演出の演出態様に応じて、前記第1予告演出を実行した後に前記第2予告演出を実行するパターンで前記予告演出が実行される割合が異なるように、前記予告演出を実行する(例えば、チャンス目Aが停止する停止図柄予告が実行された場合には、背景変化予告が実行される場合があるが、チャンス目Bが停止する停止図柄予告が実行された場合には、背景変化予告が実行されない。図61参照。)、ことを特徴とする。そのような構成によれば、遊技に対する興趣を向上させることができる。
(手段1)他の遊技機は、所定の遊技を行うことが可能な遊技機(例えば、パチンコ遊技機や、スロットマシン)であって、少なくともCPU(例えば、CPU56)と、特定手段(例えば、外部バスインタフェース501、クロック回路502、照合用ブロック503、固有情報記憶回路504、演算回路505、リセット/割込みコントローラ506、ROM(Read Only Memory)54、RAM(Random Access Memory)55、フリーランカウンタ回路507、乱数回路508a,508b、タイマ回路509、割り込みコントローラ510、パラレル入力ポート511、シリアル通信回路512、パラレル出力ポート513、アドレスデコード回路514等の周辺回路)と、を内蔵した制御用マイクロコンピュータ(例えば、遊技制御用マイクロコンピュータ560)と、遊技機への電力供給が開始されたことにもとづいて前記制御用マイクロコンピュータを動作させるためのクロック信号を出力するクロック信号出力手段(例えば、図75に示す発振回路乙)と、前記CPUの動作を開始させるためのリセット信号を出力するリセット信号出力手段(例えば、図75に示す初期リセット回路)と、を備え、前記特定手段は、前記クロック信号出力手段からの前記クロック信号の入力が開始されたことにもとづいて動作を開始し(例えば、クロック回路502により生成される内部システムクロックSCLKの入力により動作を開始する部分)、前記CPUは、前記リセット信号出力手段からの前記リセット信号が入力されたことにもとづいて動作を開始する(例えば、システムリセット信号が立ち上がることによりCPU56の動作が開始される部分)とともに、動作を開始したときに前記特定手段の動作が正常か否かを判定し(例えば、各周辺回路の動作が正常か否かを判定する処理を実行する部分)、正常でないと判定したことにもとづいて動作を停止し(例えば、CPU56が各周辺回路の動作が異常であると判定した場合に動作を停止する部分)、前記クロック信号出力手段により前記クロック信号の出力が開始されるタイミングを、遊技機への電力供給が開始された後、所定期間遅延させる遅延手段(例えば、図75に示す停電検出回路からの電源断信号と、初期リセット回路からのシステムリセット信号をOR回路甲を介してOEの端子に電源電圧を入力させるようにしている部分)、をさらに備えた、ことを特徴とする。そのような構成によれば、セキュリティ性を向上させるとともに、動作が停止してしまうことを防止することができる。

Claims (1)

  1. 可変表示を行い、遊技者にとって有利な有利状態に制御可能な遊技機であって、
    少なくともCPUと、特定手段と、を内蔵した制御用マイクロコンピュータと、
    遊技機への電力供給が開始されたことにもとづいて前記制御用マイクロコンピュータを動作させるためのクロック信号を出力するクロック信号出力手段と、
    前記CPUの動作を開始させるためのリセット信号を出力するリセット信号出力手段と、
    可変表示に関する情報を保留情報として記憶可能な保留記憶手段と、
    前記有利状態に制御するか否かを決定する決定手段と、
    前記決定手段の決定結果にもとづいて、可変表示を実行する可変表示実行手段と、
    前記有利状態となるか否かを前記決定手段による決定前に判定する判定手段と、
    前記判定手段による判定にもとづいて、複数回の可変表示にわたって、予告演出を実行する予告演出実行手段と、
    を備え、
    前記特定手段は、前記クロック信号出力手段からの前記クロック信号の入力が開始されたことにもとづいて動作を開始し、
    前記CPUは、前記リセット信号出力手段からの前記リセット信号が入力されたことにもとづいて動作を開始し、
    前記予告演出実行手段は、前記複数回の可変表示において、第1予告演出を実行するパターンと、当該第1予告演出よりも前記有利状態となる割合が高い第2予告演出を実行するパターンと、前記第1予告演出を実行した後に前記第2予告演出を実行するパターンと、のいずれかのパターンで前記予告演出を実行可能であり、
    前記第1予告演出の演出態様は複数あり、
    前記予告演出実行手段は、前記第1予告演出の演出態様に応じて、前記第1予告演出を実行した後に前記第2予告演出を実行するパターンで前記予告演出が実行される割合が異なるように、前記予告演出を実行する、
    ことを特徴とする遊技機。
JP2013192839A 2013-09-18 2013-09-18 遊技機 Expired - Fee Related JP6317084B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013192839A JP6317084B2 (ja) 2013-09-18 2013-09-18 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013192839A JP6317084B2 (ja) 2013-09-18 2013-09-18 遊技機

Publications (3)

Publication Number Publication Date
JP2015058102A JP2015058102A (ja) 2015-03-30
JP2015058102A5 true JP2015058102A5 (ja) 2017-04-06
JP6317084B2 JP6317084B2 (ja) 2018-04-25

Family

ID=52816129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013192839A Expired - Fee Related JP6317084B2 (ja) 2013-09-18 2013-09-18 遊技機

Country Status (1)

Country Link
JP (1) JP6317084B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6436932B2 (ja) * 2016-07-04 2018-12-12 京楽産業.株式会社 遊技機
JP7188764B2 (ja) * 2019-08-01 2022-12-13 株式会社大一商会 遊技機
JP7080862B2 (ja) * 2019-08-01 2022-06-06 株式会社大一商会 遊技機
JP7188765B2 (ja) * 2019-08-01 2022-12-13 株式会社大一商会 遊技機
JP7307488B2 (ja) * 2020-02-28 2023-07-12 株式会社大一商会 遊技機
JP7307486B2 (ja) * 2020-02-28 2023-07-12 株式会社大一商会 遊技機
JP7307483B2 (ja) * 2020-02-28 2023-07-12 株式会社大一商会 遊技機
JP7307487B2 (ja) * 2020-02-28 2023-07-12 株式会社大一商会 遊技機
JP7307485B2 (ja) * 2020-02-28 2023-07-12 株式会社大一商会 遊技機
JP7307484B2 (ja) * 2020-02-28 2023-07-12 株式会社大一商会 遊技機
JP7307489B2 (ja) * 2020-02-28 2023-07-12 株式会社大一商会 遊技機

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3264139B2 (ja) * 1994-07-07 2002-03-11 株式会社デンソー マイクロコンピュータの駆動装置
JP4236728B2 (ja) * 1998-03-27 2009-03-11 株式会社三共 遊技機
JP2002166021A (ja) * 2000-12-05 2002-06-11 Faintekku:Kk 回胴式遊技機用動作チェッカ
JP2004187702A (ja) * 2002-12-06 2004-07-08 Sankyo Kk 遊技機
JP2007050086A (ja) * 2005-08-17 2007-03-01 Sankyo Kk 遊技機
JP5160476B2 (ja) * 2009-02-26 2013-03-13 株式会社三共 遊技機
JP5773388B2 (ja) * 2012-03-02 2015-09-02 株式会社三共 遊技機

Similar Documents

Publication Publication Date Title
JP2015058102A5 (ja)
JP2019111055A5 (ja)
JP2014050688A5 (ja)
JP2019136390A5 (ja)
JP2014147768A5 (ja)
JP2014184154A5 (ja)
JP2016073403A5 (ja)
JP2007190097A5 (ja)
JP2011245329A5 (ja)
JP2014200377A5 (ja)
JP2019216914A5 (ja)
JP2011240158A5 (ja)
JP2014028063A5 (ja)
JP2015211897A5 (ja)
JP2011188935A5 (ja)
JP2019180661A5 (ja)
JP2008132374A5 (ja)
JP2008132375A5 (ja)
JP3593701B2 (ja) 制御装置
JP2004337201A (ja) 遊技機
JP2012106129A5 (ja)
JP2010104845A5 (ja)
JP2008132373A5 (ja)
JP4507020B2 (ja) 弾球遊技機
JP2020151312A5 (ja)