JP2004337201A - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP2004337201A
JP2004337201A JP2003134062A JP2003134062A JP2004337201A JP 2004337201 A JP2004337201 A JP 2004337201A JP 2003134062 A JP2003134062 A JP 2003134062A JP 2003134062 A JP2003134062 A JP 2003134062A JP 2004337201 A JP2004337201 A JP 2004337201A
Authority
JP
Japan
Prior art keywords
data
timer interrupt
processing
circuit
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003134062A
Other languages
English (en)
Other versions
JP4478919B2 (ja
Inventor
Takaaki Ichihara
高明 市原
Shigeki Inaba
重貴 稲葉
Nobuyuki Awatani
信行 粟谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daiman Co Ltd
Original Assignee
Daiman Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daiman Co Ltd filed Critical Daiman Co Ltd
Priority to JP2003134062A priority Critical patent/JP4478919B2/ja
Publication of JP2004337201A publication Critical patent/JP2004337201A/ja
Application granted granted Critical
Publication of JP4478919B2 publication Critical patent/JP4478919B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】異常が発生していることを早期に検出することができる遊技機を提供する。
【解決手段】副制御回路21は、所定周期でタイマ割込信号を出力するタイマ割込信号出力回路23からタイマ割込信号が出力されることによって、定常処理を実行する。ここで、異常検出手段は、タイマ割込信号が出力された時、前回のタイマ割込信号の出力による定常処理の実行が終了している場合には、今回の定常処理の実行を許可する。一方、前回のタイマ割込信号の出力による定常処理の実行が終了していない場合には、異常処理を実行する。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、遊技機、特に、異常検出機能を備えた遊技機に関する。
【0002】
【従来の技術】
遊技機、例えば、パチンコ機には、制御装置、被制御機器等が設けられている。制御装置としては、主制御装置や、ランプ制御装置、音制御装置、表示制御装置、賞球制御装置等の被制御機器制御装置が設けられており、被制御機器としては、LED等のランプ、スピーカ、液晶表示装置等の表示装置、賞球装置、遊技者に有利な状態を発生させる大入賞口を開閉する開閉部材の駆動装置等が設けられている。
各制御装置には制御回路(CPU)が設けられており、制御回路は、記憶回路に記憶されているプログラムに基づいて定常処理(メインルーチンや割込ルーチン等で実行される)を実行する。例えば、主制御装置に設けられている制御回路(主制御回路)は、始動信号や入賞信号等の入力信号と記憶回路に記憶されている制御プログラム等に基づいて、各制御装置にコマンド信号を出力する。また、各被制御機器制御装置に設けられている制御回路(ランプ制御回路、音制御回路、表示制御回路、賞球制御回路等)は、主制御回路から出力されるコマンド信号と記憶装置に記憶されている制御プログラム等に基づいて被制御機器を制御する。
【0003】
ところで、制御回路がプログラムに基づいて定常処理を実行している時、ノイズ等の発生によって制御回路が正常に動作しなくなり、制御回路が、定常処理を正常に終了できなくなることがある(以下、「プログラムの暴走」という)。
従来、このようなプログラムの暴走を検出するために、ウォッチドッグタイマ回路が設けられている。このウオッチドッグタイマ回路は、制御回路が定常処理の実行を開始する前にリセットされるように構成されている。また、ウオッチドッグタイマ回路がタイムアップすると、制御回路がリセットされるように構成されている。
これにより、制御回路が定常処理の実行を開始してから、ウオッチドッグタイマ回路に設定されている設定時間経過しても定常処理の実行が終了しない場合には(ウォッチドッグタイマ回路がタイムアップする前にリセットされない場合には)、プログラムの暴走が発生していると判断し、制御回路をリセットする。
【0004】
【特許文献1】
特開2001−190802号公報
【0005】
【発明が解決しようとする課題】
プログラムの暴走等の異常が発生している状態では遊技機の動作が不安定になるため、このような異常状態はできるだけ早期に検出することが望ましい。
ウオッチドッグタイマ回路を用いてプログラムの暴走等の異常が発生していることを検出する方法を用いる場合、異常検出の誤動作を防止するために、ウオッチドッグタイマ回路の設定時間(タイムアウト時間)を余裕をもって設定する必要がある。このため、プログラムの暴走等の異常が発生していることを検出する時間を短縮するには限界がある。
本出願人は、プログラムの暴走等の異常状態を検出する期間を短縮する方法を種々検討した結果、定常処理が所定周期で出力されるタイマ割込信号によって実行される場合には、タイマ割込信号を用いることによって定常処理の実行が正常に終了したか否か、すなわち、プログラムの暴走を検出することができることを見出した。この場合、例えば、ウオッチドッグタイマ回路の設定時間が数十msに設定されるのに対し、タイマ割込信号の出力周期(出力時間間隔)が16msであるため、プログラムの暴走を早期に検出することができる。
なお、メインルーチン(メイン処理)の実行中に、タイマ割込信号が出力されることによってタイマ割込ルーチン(タイマ割込処理)を実行する場合、メインルーチンの実行に要する処理時間に対応する設定時間が設定されているウオッチドッグタイマ回路と、タイマ割込ルーチンが終了した時にセットされる確認フラグを設け、メインルーチンの実行を終了した時に確認フラグが設定されている場合にのみウオッチドッグタイマ回路をリセットするように構成した遊技機が提案されている。(特許文献1参照)
しかしながら、この遊技機は、ウオッチドッグタイマ回路を用いてタイマ割込ルーチンが正しく実行されているか否かを検出するものであるため、ウオッチドッグタイマ回路に設定されている設定時間経過しなければ、タイマ割込ルーチンが正しく実行されていないこと、すなわち異常が発生していることを検出することができない。
したがって、本願発明は、プログラムの暴走等の異常が発生したことを早期に検出することができる遊技機あるいは遊技機における異常検出方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
前記課題を解決するための本発明の第1発明は、請求項1に記載されたとおりの遊技機である。
請求項1に記載の遊技機では、所定周期で出力される割込信号を契機に制御手段が定常処理を実行する場合にリセットされ、制御手段が定常処理の実行を終了した場合にセットされる処理段階識別フラグを出力する処理段階識別フラグ出力手段と、割込信号出力手段から割込信号が出力された時、処理段階識別フラグがリセットされている場合に、異常が発生していることを検出する異常検出手段を備えている。これにより、プログラムの暴走等の異常状態が発生していることを割込信号の出力周期(出力時間間隔)で検出することができるため、異常状態が発生していることを早期に検出することができる。
【0007】
【発明の実施の形態】
以下に、本発明の実施の形態を図面を参照して説明する。
図1は、本発明の遊技機の第1の実施の形態の概略構成図である。本実施の形態は、本発明をパチンコ機として構成したものである。
本実施の形態は、主制御装置10、被制御機器制御装置(副制御装置20、表示制御装置30等)、被制御機器(スピーカ25、ランプ26、表示装置52等)により構成されている。副制御装置20と表示制御装置30は、副制御装置20が上流側(主制御装置10に近い側)に、表示制御装置が下流側(主制御装置10から遠い側)に配置されるように、主制御装置10に直列に接続されている。
【0008】
主制御装置10は、主制御回路(CPU)11、記憶回路12等を有している。
記憶回路(記憶手段)12には、抽選結果を判定する当たり判定用乱数を発生させる当たり判定用乱数発生プログラム、表示装置35に表示する変動パターンを決定する変動パターン用乱数を発生させる変動パターン用乱数発生プログラム、表示装置35に表示する停止図柄を決定する停止図柄用乱数を発生させる停止図柄用乱数発生プログラム、制御プログラム等が記憶されている。
主制御回路(主制御手段)11は、入力信号(遊技球が入賞口に入賞したことを示す入賞信号、遊技球が始動口に入賞したことを示す始動信号等)や記憶回路12に記憶されているプログラム等に基づいて、各被制御機器制御装置(被制御機器制御回路)へのコマンド信号等を出力する。例えば、ランプコマンド信号や音コマンド信号を副制御装置20(副制御回路21)に、変動パターンコマンド信号や停止図柄コマンド信号等を副制御装置20(副制御回路21)を介して表示制御装置30(表示制御回路31)に出力する。
なお、図示はしていないが、主制御回路11は、副制御回路21や表示制御回路31以外の種々の被制御回路にもコマンド信号を出力する。例えば、賞球を払い出す賞球装置(被制御機器)を制御する賞球制御回路への賞球コマンド信号、遊技者に有利な特別遊技状態を発生させる特別入賞口の開閉部材を開閉駆動する駆動装置(被制御機器)に、開閉部材の開制御信号または閉制御信号(コマンド信号)を出力する。
【0009】
副制御装置20は、副制御回路(CPU)21、記憶回路22等を有している。
記憶回路(記憶手段)22には、音コマンド信号に対応する音制御信号、ランプコマンド信号に対応するランプ制御信号や制御プログラム等が記憶されている。
副制御回路(副制御手段)21は、例えば、主制御回路11から出力された音コマンド信号やランプコマンド信号に基づいて記憶回路22から音制御信号やランプ制御信号を読み取り、スピーカ(音発生手段)25やランプ(発光手段)26を制御する。
また、副制御回路21は、主制御回路11から出力されたコマンド信号が下流側に配置されている表示制御装置30(表示制御回路31)へのコマンド信号である場合には、そのコマンド信号を下流側に出力する。
なお、副制御装置20は、スピーカ25を制御する音制御装置とランプ26を制御するランプ制御装置として構成することもできる。
【0010】
表示制御装置30は、表示制御回路(CPU)31、記憶回路32等を有している。
記憶回路(記憶手段)32には、変動パターンコマンド信号や停止図柄コマンド信号等に対応する表示制御信号が記憶されている。
表示制御回路(表示制御手段)31は、副制御回路21を介して入力された変動パターンコマンド信号や停止図柄コマンド信号等に基づいて記憶回路32から表示制御信号を読み出し、表示装置(表示手段)35を制御する。この時、例えば、表示装置35が左図柄表示部、中図柄表示部、右図柄表示部を有している場合には、各図柄表示部を制御する。
【0011】
本実施の形態では、主制御回路11、副制御回路21、表示制御回路31等が本発明の制御手段(制御回路)に対応する。
【0012】
制御回路、例えば、主制御回路11、副制御回路21、表示制御回路31等は、所定周期で出力されるタイマ割込信号により定常処理を実行するように構成されている。なお、タイマ割込信号により実行される定常処理によって一連の処理、例えば、図柄の変動パターンや停止表示等の表示処理や、スピーカやランプによる演出処理が実行される。また、定常処理は、メインルーチンにおいて実行される場合もあるし、タイマ割込ルーチンで実行される場合もある。
本実施の形態では、タイマ割込信号が出力される毎に制御回路が定常処理の実行を正常に終了しているか否か、例えば、プログラムの暴走等の異常が発生しているか否かを検出している。
以下では、副制御回路21について、プログラムの暴走等の異常が発生しているか否かを検出する場合について説明する。
副制御装置20には、所定周期(例えば、16ms)でタイマ割込信号を出力するタイマ割込信号出力回路(タイマ割込信号出力手段)23が設けられている。
また、副制御回路21は、タイマ割込信号の出力によって定常処理を実行するとともに、タイマ割込信号によって実行される定常処理が正常に実行されたか否かを検出する異常検出処理を実行する。すなわち、本実施の形態では、副制御回路(副制御手段)21は、異常検出処理を実行する異常検出手段としての機能も備えている。
なお、タイマ割込信号出力回路23から出力されるタイマ割込信号により実行される正常処理の正常時の実行時間は、タイマ割込信号出力回路23から出力されるタイマ割込信号の周期(時間間隔)より短い。
【0013】
次に、本実施の形態の異常検出処理について、図2及び図3に示すフローチャート図により説明する。なお、図2はメインルーチン(メイン処理)の動作を示し、図3はタイマ割込ルーチン(タイマ割込処理)の動作を示している。タイマ割込ルーチンは、タイマ割込信号出力回路23からタイマ割込信号が出力されることによって実行される。
本実施の形態では、定常処理は、メインルーチンで実行される。また、定常処理が正常に実行されているか否か、例えば、プログラムの暴走等の異常が発生しているか否かを検出する処理(異常検出処理)は、タイマ割込ルーチンで実行される。また、後述する動作フラグをセットする処理及びリセットする処理は、メインルーチンで実行される。
本実施の形態の「動作フラグ」が本発明の「処理段階識別フラグ」に対応し、動作フラグを記憶する記憶回路が本発明の「処理段階識別フラグ出力手段」に対応する。
【0014】
まず、メインルーチンの動作を、図2に示すフローチャート図に基づいて説明する。
例えば、電源スイッチがオンされて電源回路から出力される電力の電圧が副制御回路21の動作電圧に達すると、副制御回路21は、リセット処理を実行した後、図2に示すステップA1において動作フラグをセット(例えば、動作フラグを「1」に設定)する。
そして、ステップA2において、タイマ割込フラグがセットされているか否か(例えば、タイマ割込フラグが「1」であるか否か)を判断する。タイマ割込フラグがセットされていない場合にはステップA2の処理を繰り返し、タイマ割込フラグがセットされている場合にはステップA3に進む。すなわち、ステップA2では、タイマ割込フラグがセットされるまで(定常処理の実行が許可されるまで)待機する。
ステップA3では、タイマ割込フラグをリセット(例えば、タイマ割込フラグを「0」に設定)するとともに、動作フラグをリセット(例えば、動作フラグを「0」に設定)する。
そして、ステップA4において、スピーカ25からの効果音の発生、ランプ26の点灯、表示コマンド(変動パターンコマンドや停止図柄コマンド等)の送信等の定常処理を実行する。なお、ステップA4の定常処理を順次実行することによって、スピーカ25から所定のパターンの効果音が発生し、ランプ26が所定の装飾パターンで点灯する。
ステップA4での定常処理の実行が終了すると、ステップA1に戻って動作フラグをセットした後、ステップA2でタイマ割込フラグがセットされるまで待機する。
【0015】
次に、タイマ割込ルーチンの動作を、図3に示すフローチャート図により説明する。タイマ割込ルーチンは、メインルーチンの動作中にタイマ割込信号出力回路23からタイマ割込信号が出力されることにより実行される。
タイマ割込信号出力回路23からタイマ割込信号が出力されると、ステップB1において、動作フラグがセットされているか否か(例えば、動作フラグが「1」であるか否か)を判断する。すなわち、前回のタイマ割込信号による、メインルーチンのステップA4での定常処理が正常に終了しているか否かを判断する。動作フラグがセットされている場合にはステップB2に進み、動作フラグがセットされていない場合(リセットされている場合)にはステップB3に進む。
ステップB2では、前回のタイマ割込信号による定常処理が正常に終了していると判断し、タイマ割込フラグをセット(例えば、タイマ割込フラグを「1」に設定)して定常処理の実行を許可した後、メインルーチンに戻る。
ステップB3では、前回のタイマ割込信号による定常処理が正常に終了していない、すなわち、プログラムの暴走等の異常が発生していると判断し、異常処理を実行する。この場合、タイマ割込フラグがセットされないため、定常処理の実行が許可されない(禁止される)。
【0016】
ここで、ウオッチドッグタイマ回路を用いてプログラムの暴走等の異常が発生していることを検出する方法を用いる場合には、異常が発生していることを検出した時の異常処理方法として、制御回路をリセットする方法が用いられる。
しかしながら、制御回路をリセットする異常処理方法を用いた場合には、例えば、表示装置には図柄が変動表示されているが、音や光による演出が行われないという事態が生じる。例えば、遊技球が始動口に入賞し、表示制御回路31によって表示装置35に図柄が変動表示されていると共に、副制御回路21によってスピーカ25やランプ26による音や光の演出が行われている状態で、副制御回路21にプログラムの暴走等の異常が発生して副制御回路21がリセットされると、表示装置35での図柄の変動表示は継続されるが、スピーカ25やランプ26による音や光の演出が停止される。このような状態になると、遊技者が不安感を抱く。
これに対し、本実施の形態では、制御回路(例えば、副制御回路21)にプログラムの暴走等の異常が発生していることを検出する方法として、タイマ割込信号が出力された時点で、動作フラグがセットされているか否かを判断する方法を用いているため、ソフトウェアで処理することができる。例えば、定常処理の最後で、記憶手段の所定領域に記憶されているデータ等のチェックサム値を算出して保存するように構成している場合には、異常を検出した時点に記憶手段の所定領域に記憶されているデータ等のチェックサム値を算出し、保存しているチェックサム値と比較する。そして、両者が一致する場合には、その情報を復旧情報として遊技を継続させる。一方、両者が一致しない場合には、CPUを停止状態(HALT)にすることによって遊技機が不安定な状態に陥ることを排除し、ウォッチドッグタイマ回路によるリセットを待つように構成する。このように、プログラムの暴走等の異常が制御回路に発生していることを検出した時の異常処理方法として、プログラムにより、場合(異常が発生している状態等)に応じて、制御回路をリセットする方法あるいは所定の復旧処理を実行する方法を選択することができる。
【0017】
本実施の形態とウオッチドッグタイマ回路を用いた従来例の、プログラムの暴走等の異常が発生していることを検出する動作(異常検出動作)を、図4のタイムチャート図に示す。なお、図4(a)は本実施の形態の動作を示し、図4(b)はウオッチドッグタイマ回路を用いた従来例の動作を示している。
ウオッチドッグタイマ回路を用いて異常が発生していることを検出する場合には、図4(b)に示すように、ウオッチドッグタイマ回路の設定時間として、タイマ割込信号の周期(例えば、16ms)より長い、余裕を持った時間(例えば、32ms)が設定されるため、プログラムの暴走等の異常が発生したことを検出するのに、最大32ms要する。
一方、本実施の形態では、図4(a)に示すように、タイマ割込信号が出力される毎に異常が発生している否かを判断するため、プログラムの暴走等の異常が発生したことを16ms以内で検出することができる。
【0018】
以上のように、本実施の形態では、タイマ割込信号出力回路23からタイマ割込信号が出力された時に、動作フラグがセットされている場合、すなわち、前回のタイマ割込信号の出力による定常処理が正常に終了している場合(例えば、図2に示すタイマ割込処理(正常時)のタイミングでタイマ割込信号が出力された場合)には、タイマ割込フラグをセットして、定常処理の実行を許可する。
一方、タイマ割込信号が出力された時に、動作フラグがセットされていない(リセットされている)場合、すなわち、前回のタイマ割込信号の出力による定常処理が正常に終了していない場合(例えば、図2に示すタイマ割込処理(異常時)のタイミングでタイマ割込信号が出力された場合)には、制御回路にプログラムの暴走等の異常が発生していることを検出する。
したがって、タイマ割込信号の出力周期(出力時間間隔)で異常が発生していることを検出することができるため、ウオッチドッグタイマ回路を用いる場合に比して、早期に検出することができる。
なお、制御回路に異常が発生していることを検出した時の異常処理方法としては、種々の方法を用いることができる。
【0019】
第1の実施の形態では、定常処理及び動作フラグをセットする処理をメインルーチンで実行したが、定常処理や動作フラグをセットする処理はメインルーチンとタイマ割込ルーチンのいずれで実行してもよい。
定常処理をタイマ割込ルーチンで実行し、動作フラグをセットする処理をメインルーチンで実行する第2の実施の形態の動作を、図5及び図6に示すフローチャート図により説明する。なお、図5はメインルーチンの動作を示し、図6はタイマ割込ルーチンの動作を示している。
【0020】
まず、本実施の形態のメインルーチンの動作を、図5に示すフローチャート図に基づいて説明する。
例えば、電源スイッチがオンされて電源回路から出力される電力の電圧が副制御回路21の動作電圧に達すると、副制御回路21は、リセット処理を実行した後、図5に示すステップM1において動作フラグをセットする。
次に、ステップM2において、タイマ割込フラグがセットされているか否かを判断する。タイマ割込フラグセットされていない(リセットされている)場合にはステップM2の処理を繰り返し、タイマ割込フラグがセットされている場合にはステップM3に進む。
ステップM3では、タイマ割込フラグをリセットした後ステップM1に戻る。
ステップM1では、動作フラグをセットした後、ステップM2でタイマ割込フラグがセットされるまで待機する。
【0021】
次に、本実施の形態のタイマ割込ルーチン(タイマ割込処理)の動作を、図6に示すフローチャート図により説明する。
タイマ割込信号出力回路23からタイマ割込信号が出力されると、ステップN1において、動作フラグがセットされているか否かを判断する(異常検出)。動作フラグがセットされている場合にはステップN2に進み、動作フラグがセットされていない場合にはステップN4に進む。
ステップN2では、タイマ割込フラグをセットするとともに、動作フラグをリセットした後、ステップN3に進む。
ステップN3では、定常処理を実行する。定常処理が終了すると、メインルーチンに戻る。
ステップN4では、前回のタイマ割込信号による定常処理が正常に終了していない、すなわち、プログラムの暴走等の異常が発生していると判断し、異常処理を実行する。異常処理方法としては、例えば、第1の実施の形態と同様の方法を用いることができる。
【0022】
第2の実施の形態においても、第1の実施の形態と同様に、タイマ割込信号出力回路23からタイマ割込信号が出力された時に、動作フラグがセットされている場合(例えば、図5に示すタイマ割込処理(正常時)のタイミングでタイマ割込信号が出力された場合)には、定常処理を実行する。
一方、タイマ割込信号が出力された時に、動作フラグがセットされていない(リセットされている)場合(例えば、図6に示すタイマ割込処理(異常時)のタイミングでタイマ割込信号が出力された場合)には、制御回路にプログラムの暴走等の異常が発生していることを検出する。
したがって、タイマ割込信号の出力周期(出力時間間隔)で異常が発生していることを検出することができるため、ウオッチドッグタイマ回路を用いる場合に比して、早期に検出することができる。
【0023】
定常処理及び動作フラグをセットする処理をタイマ割込ルーチンで実行する第3の実施の形態の動作を、図7及び図8に示すフローチャート図により説明する。なお、図7はメインルーチンの動作を示し、図8はタイマ割込ルーチンの動作を示している。
【0024】
まず、本実施の形態のメインルーチンの動作を、図7に示すフローチャート図に基づいて説明する。
例えば、電源スイッチがオンされて電源回路から出力される電力の電圧が副制御回路21の動作電圧に達すると、副制御回路21は、リセット処理を実行した後、図7に示すステップS1において動作フラグをセットする。
次に、ステップS2において、タイマ割込フラグがセットされているか否かを判断する。タイマ割込フラグセットされていない(リセットされている)場合にはステップS2の処理を繰り返し、タイマ割込フラグがセットされている場合にはステップS3に進む。
ステップS3では、タイマ割込フラグをリセットした後ステップS2に戻る。
ステップS2では、タイマ割込フラグがセットされるまで待機する。
【0025】
次に、本実施の形態のタイマ割込ルーチン(タイマ割込処理)の動作を、図8に示すフローチャート図により説明する。
タイマ割込信号出力回路23からタイマ割込信号が出力されると、ステップT1において、動作フラグがセットされているか否かを判断する(異常検出)。動作フラグがセットされている場合にはステップT2に進み、動作フラグがセットされていない場合にはステップT5に進む。
ステップT2では、タイマ割込フラグをセットするとともに、動作フラグをリセットした後、ステップT3に進む。
ステップT3では、定常処理を実行する。
定常処理を終了すると、ステップT4で、動作フラグをセットする。
ステップT5では、前回のタイマ割込信号による定常処理が正常に終了していない、すなわち、プログラムの暴走等の異常が発生していると判断し、異常処理を実行する。異常処理方法としては、例えば、第1の実施の形態と同様の方法を用いることができる。
【0026】
第3の実施の形態においても、第1の実施の形態と同様に、タイマ割込信号出力回路23からタイマ割込信号が出力された時に、動作フラグがセットされている場合(例えば、図7に示すタイマ割込処理(正常時)のタイミングでタイマ割込信号が出力された場合)には、定常処理を実行する。
一方、タイマ割込信号が出力された時に、動作フラグがセットされていない(リセットされている)場合(例えば、図8に示すタイマ割込処理(異常時)のタイミングでタイマ割込信号が出力された場合)には、制御回路にプログラムの暴走等の異常が発生していることを検出する。
したがって、タイマ割込信号の出力周期(出力時間間隔)で異常が発生していることを検出することができるため、ウオッチドッグタイマ回路を用いる場合に比して、早期に検出することができる。
【0027】
なお、第1〜第3の実施の形態は、制御回路にプログラムの暴走等の異常が発生していることを検出する以外の目的にも用いることができる。
例えば、本実施の形態は、タイマ割込信号の出力周期(出力時間間隔)内に定常処理の実行が終了しているか否かを検出するものであるため、プログラムのデバック時に、プログラムされている処理が所定の処理時間(タイマ割込信号の出力周期)を越えているか否かを検出するために用いることができる。
【0028】
第1〜第3の実施の形態は、種々の変更、追加、削除が可能である。
例えば、副制御回路にプログラムの暴走等の異常が発生していることを検出する場合について説明したが、所定周期で出力されるタイマ割込信号に起因して所定の処理を実行する制御回路であれば、種々の制御回路、例えば、主制御回路、表示制御回路、賞球制御回路等にプログラムの暴走等の異常が発生していることを検出するために用いることができる。この場合、タイマ割込信号出力回路を各制御回路毎に設けてもよいし、複数の制御回路に共通に設けてもよい。
また、異常検出手段の処理については、適宜変更可能である。
また、動作フラグ(処理段階識別フラグ)によってタイマ割込信号により実行される定常処理(所定の処理)の実行が終了していることを示し、タイマ割込フラグによってタイマ割込信号により実行される定常処理(所定の処理)の実行の許可を示したが、定常処理(所定の処理)の実行が終了していること、タイマ割込信号により実行される定常処理(所定の処理)の実行を許可することを示す信号としては、フラグに限定されず種々の信号を用いることができる。
また、タイマ割込信号が出力された時、動作フラグ(処理段階識別フラグ)がセットされていない(リセットされている)場合には、タイマ割込フラグをリセットの状態として定常処理(所定の処理)の実行を禁止したが、定常処理の実行を禁止しないように構成することもできる。
【0029】
ところで、制御回路(例えば、主制御回路、副制御回路、表示制御回路、賞球制御回路等)が実行する処理(例えば、前述したタイマ割込信号の出力によって実行される定常処理)には、記憶回路にデータを書き込む書込処理や、記憶回路に記憶されているデータを読み取る読取処理が含まれる。
ここで、例えば、ノイズ等の発生によって記憶回路に記憶されているデータが変化することがある。このような正常でないデータを記憶回路から読み取って処理を実行すると、誤動作する可能性がある。
このため、従来、タイマ割込信号の出力によって定常処理の実行を終了した時点で、記憶回路に記憶されているデータのチェックサムを算出してサブエリアに書き込み、次回のタイマ割込信号の出力によって定常処理を実行する時に、記憶回路に書き込まれているデータのチェックサムを算出するとともに、当該データに対応して書き込まれているチェックサムと比較し、一致している場合には当該データを有効とし、一致していない場合には当該データが異常であることを検出する遊技機が知られている。(例えば、特許第2772293号公報)
【0030】
しかしながら、この従来の遊技機では、制御回路が、タイマ割込信号によって定常処理を実行している時に、記憶回路に異常なデータが書き込まれた場合には、当該データが異常であること、すなわち、異常が発生していることを検出することができない。この場合には、異常なデータを記憶回路から読み取って処理を実行することになり、誤動作する可能性がある。
例えば、図11に示すように、制御回路は、所定周期(例えば、16me)でタイマ割込信号を出力するタイマ割込信号出力回路からタイマ割込信号が出力されると、定常処理(所定の処理)を実行する。この定常処理には、所定のアクセスタイミングで記憶回路(例えば、RAM)にデータを書き込む書込処理や、所定のアクセスタイミングで記憶回路(例えば、RAM)に書き込まれているデータを読み取る読取処理が含まれている。
【0031】
この定常処理を実行している時に、例えば、プログラムが暴走して記憶回路に書き込まれているデータが異常となることがある。
ここで、例えば、ウオッチドッグタイマ回路が設けられている場合には、定常処理がウオッチドッグタイマ回路に設定されている設定時間内に終了しないことによって異常が発生していることを検出することができる。あるいは、前述した異常検出手段が設けられている場合には、定常処理がタイマ割込信号の出力周期内に終了しないことによって異常であることを検出することができる。
しかしながら、例えば、ウオッチドッグタイマ回路がタイムアウトする前に、偶然に制御回路がプログラムの暴走状態から定常状態に復帰すると、制御回路は、記憶回路に記憶されている異常なデータを読み出して処理することになり、誤動作する可能性がある。
また、制御回路は、定常処理の実行を終了すると、記憶回路に記憶されているデータをバックアップする。この場合には、異常なデータがそのままバックアップされてしまう。
このため、制御回路が所定処理を実行している時に、プログラムの暴走等によって記憶回路に異常なデータが記憶されたこと、すなわち、異常が発生していることを早期に検出することができる遊技機が要望されている。
【0032】
以下に、制御回路が定常処理(所定の処理)を実行している時に、記憶回路に異常なデータが記憶されていること等の異常を早期に検出することができる、本発明の第4の実施の形態を説明する。なお、本実施の形態は、前述した、第1〜第3の実施の形態と組み合わせることもできる。
本実施の形態は、図1に示した実施の形態と同様の構成を有している。
また、制御回路(主制御回路11、副制御回路21、表示制御回路31、賞球制御回路等)は、タイマ割込信号の出力によって定常処理(所定の処理)を実行する機能と、記憶回路に記憶されているデータが異常であるか否か、すなわち、異常が発生しているか否かを検出するデータ判定手段の機能を備えている。
【0033】
本実施の形態の動作を図9及び図10に示す動作図により説明する。図9は、正常時の動作を示し、図10は、定常処理を実行している際に異常が発生した時の動作を示している。
まず、正常時の動作を説明する。
制御回路(例えば、副制御回路21)は、タイマ割込信号出力回路23からタイマ割込信号が出力されると、定常処理(所定の処理)を実行する。
この定常処理では、所定のアクセスタイミングで記憶回路(RAM)にデータを書き込む書込処理や、所定のアクセスタイミングで記憶回路(RAM)に書き込まれているデータを読み取る読取処理等を実行する。本実施の形態では、記憶回路にデータを書き込む時(書込処理時)や、記憶回路に書き込まれているデータを読み取る時(読取処理時)には、アクセスプログラムを介して記憶回路にアクセスする。このアクセスプログラムによって、記憶回路に書き込まれているデータが異常であるか否か、すなわち、異常が発生しているか否かを検出するデータ判定手段の機能が実行される。
本実施の形態では、アクセスプログラムによって記憶回路にアクセスする制御回路が、本発明の「データ判定手段」に対応する。
【0034】
制御回路は、所定のアクセスタイミングにおいて、記憶回路にデータを書き込むために、アクセスプログラムを介して記憶回路にアクセスする。アクセスプログラムは、制御回路が記憶回路へのデータの書込処理を実行する場合には、例えば、記憶回路のメイン領域にデータを書き込むとともに、そのデータに対応する整合用データを記憶回路のサブ領域に書き込む。データに対応する整合用データとしては、例えば、そのデータと同じデータや、そのデータに基づいて算出したチェックサム値等を用いることができる。
【0035】
また、制御回路は、所定のアクセスタイミングにおいて、記憶回路に書き込まれているデータを読み取るために、アクセスプログラムを介して記憶回路にアクセスする。アクセスプログラムは、記憶回路からデータを読み取る場合には、そのデータとそのデータに対応する整合用データに基づいて、整合性、すなわち、記憶回路のメイン領域に記憶されているデータが異常であるか否かを判断する。例えば、整合用データとしてデータと同じデータを用いる場合には、記憶回路のメイン領域に書き込まれているデータと、記憶回路のサブ領域に書き込まれている、そのデータに対応する整合用データを比較する。また、整合用データとして、データに基づいて算出したチェックサム値を用いる場合には、記憶回路のメイン領域に書き込まれているデータに基づいて算出したチェックサム値と、記憶回路のサブ領域に書き込まれている、そのデータに対応する整合用データを比較する。そして、両者が一致する場合には、そのデータの読み取りを許可し、両者が一致していない場合には、そのデータが異常なデータであること、すなわち、異常が発生していることを検出する。
図9に示す例では、異常が発生していないため、整合性のチェック結果が「正常」であり、記憶回路のメイン領域に書き込まれているデータの読み取りを許可する。
なお、記憶回路にデータを書き込む時、記憶回路に書き込むデータを記憶回路に書き込まれているデータから算出する場合(例えば、記憶回路に書き込まれているデータに所定値を加算あるいは減算した加算値あるいは減算値を記憶回路に書き込む場合、記憶回路に書き込まれている複数のデータの加算値あるいは減算値を記憶回路に書き込む場合)には、新しいデータを算出するために用いるデータについて、整合性のチェックを実行するのが好ましい。
【0036】
そして、制御回路は、定常処理の実行を終了すると、記憶回路のメイン領域に書き込まれているデータのバックアップデータを、例えば、記憶回路のサブ領域に書き込む。バックアップデータとしては、データと同じデータあるいはデータに基づいて算出したチェックサム値を用いることができる。
このバックアップデータは、例えば、次のタイマ割込信号が出力されて定常処理を実行する時に、記憶回路のメイン領域に記憶されているデータが異常でないか否かを判定(検出)する際に用いられる。
【0037】
次に、異常が発生した時の動作を説明する。
制御回路は、定常処理を実行する時、記憶回路にデータを書き込む場合(書込処理を実行する場合)には、アクセスプログラムを介して記憶回路にアクセスする。この時、記憶回路のメイン領域にデータが書き込まれるとともに、記憶回路のサブ領域に整合用データ(例えば、データと同じデータ、データに基づいて算出したチェックサム値)が書き込まれる。また、記憶回路のメイン領域に書き込まれているデータを読み取る場合(読取処理を実行する場合)には、メイン領域に書き込まれているデータと、サブ領域に書き込まれている、そのデータに対応する整合用データとに基づいて、メイン領域に書き込まれているデータが異常であるか否かを判定する(データ判定)。データが異常であることを判定した場合には、異常処理を実行する(異常処理については後述する)。
【0038】
ここで、タイマ割込信号の出力によって定常処理を実行中に、制御回路にプログラムの暴走等の異常が発生し、記憶回路のメイン領域に書き込まれているデータの一部あるいは全部が異常となったものとする。また、何らかの理由で、制御回路が、タイマ割込信号の出力周期内あるいはウオッチドッグタイマ回路の設定時間内に定常処理状態に復帰した場合を考える。
制御回路は、定常処理状態に復帰することによって、例えば、所定のアクセスタイミングで、記憶回路に書き込まれているデータを読み取るために、アクセスプログラムを介して記憶回路にアクセスする。この時、アクセスプログラムは、記憶回路に記憶されているデータとそのデータに対応する整合用データに基づいて整合性をチェックする。そして、データの整合性のチェック結果が「正常」である場合には、そのデータの読み取りを許可し、整合性のチェック結果が「異常」である時には、そのデータが異常であることを検出し、異常処理を実行する。異常処理としては、例えば、制御回路の定常処理を中止させる方法が用いられる。
【0039】
ここで、記憶回路に書き込まれているデータが異常であると判定された場合でも、異常であると判定されたデータに関連するデータをデフォルト値に書き替えることにより、遊技を続行することができることがある。遊技者が遊技を行っている場合には、遊技の中断はできるだけ避けるのが好ましい。したがって、このような場合には、異常処理として、異常であると判定されたデータに関連するデータをデフォルト値に書き替える方法を用いる。
例えば、副制御回路21の場合、音やランプの現在の演出パターン番号や、その演出パターンの進行状況を示す参照位置等を示すデータが記憶回路に記憶される。また、表示制御回路31に送信する、主制御回路11から出力された左、中、右停止図柄コマンド信号や、演出パターン番号に対応して副制御回路21が選択した予告キャラクタ情報(リーチあるいは大当たりの予告として表示演出中に登場させるキャラクタを示す情報)、確率変動状態(抽選の結果が当たりとなる確率が高い状態)等を示すデータも記憶回路に書き込まれる。
この時、データが異常であると判定された場合であっても、次のような処理を行うことで遊技を継続することができる。
例えば、予告キャラクタ情報が、外れ時に登場する予告キャラクタを示す予告キャラクタ情報から大当たり時に登場する予告キャラクタを示す予告キャラクタ情報に変わった場合には、その予告キャラクタ情報の読み込みを禁止するとともに、予め設定したデフォルト値(例えば、予告キャラクタが登場しないデフォルト値「0」)に書き替える。これにより、大当たりではないにも関わらず大当たり時に登場する予告キャラクタが登場することによる遊技者とのトラブルを避けながら、遊技を継続することができる。
また、予告キャラクタ情報が、大当たりに登場する予告キャラクタを示す予告キャラクタ情報から外れ時に登場する予告キャラクタを示す予告キャラクタ情報に変わった場合にも、その予告キャラクタ情報の読み込みを禁止するとともに、予め設定したデフォルト値(例えば、予告キャラクタが登場しないデフォルト値「0」)に書き替える。これにより、大当たり時に登場する予告キャラクタが登場しないだけで、大当たり状態は発生するため、遊技者とのトラブルを避けながら、遊技を継続することができる。
これに対し、表示装置35の左、中、右図柄表示部に表示する左、中、右停止図柄や演出パターンを示す停止図柄情報や演出パターン番号が大当たり示す停止図柄情報や演出パターン番号に変わった場合には、遊技者が不安感を抱くため、制御回路の定常処理を中止する。例えば、音やランプの演出を中止し、また、表示装置35に異常報知画面を表示させる情報を表示制御回路31に送信する。
【0040】
制御回路は、定常処理の実行を終了すると、記憶回路のメイン領域に書き込まれているデータのバックアップデータを、例えば、記憶回路のサブ領域に書き込む。
【0041】
以上のように、本実施の形態では、記憶回路へのデータの書込処理を実行するタイミングでデータとともに整合用データを記憶回路に書き込み、記憶回路に書き込まれているデータの読取処理あるいは記憶回路へのデータの書込処理を実行するために記憶回路にアクセスするタイミングで、記憶回路に書き込まれているデータが異常であるか否か、すなわち異常が発生しているか否かを判定している。これにより、異常が発生しているか否かを読取処理や書込処理の実行中に判定することができるため、異常が発生していることを早期に検出することができ、誤動作を防止することができる。
また、従来の方法によって記憶手段に書き込まれる(例えば、タイマ割込信号による定常処理の実行後に記憶手段に書き込まれる)バックアップデータの信頼性を高めることができる。
【0042】
なお、第4の実施の形態は、種々の変更。追加、削除が可能である。
例えば、データとともにデータに対応する整合用データを記憶回路に書き込む書込処理やデータとデータに対応する整合用データに基づいてデータが異常であるか否かを判定するデータ判定処理を、所定のデータ(例えば、遊技に重要なデータ)に関してのみ実行させるようにしてもよい。この場合には、データ判定手段の負担が軽減されるとともに、データ判定処理に要する処理時間を短縮することができる。
また、整合用データとしては、記憶回路に書き込まれているデータが異常であるか否かを判定することができれば種々のデータを用いることができる。
また、定常処理の実行を終了した時にバックアップデータを記憶回路に書き込んだが、バックアップデータの書き込みは省略してもよい。
また、データが異常であることを判定した場合の異常処理方法としては、種々の方法を用いることができる。
【0043】
また、本発明は、各実施の形態で説明した構成に限定されず、種々の変更、追加、削除が可能である。
例えば、パチンコ機の異常を検出する場合について説明したが、本発明は、パチンコ機以外の種々の遊技機(アレンジボール、雀球やスロットマシン等)、の異常を検出する場合に用いることができる。
【0044】
本発明は、以下のように構成することもできる。
例えば、「(態様1)請求項1の遊技機であって、異常検出手段は、割込信号出力手段から割込信号が出力された時、処理段階識別フラグがセットされている場合に、制御手段が定常処理を実行することを許可する。」として構成することができる。
態様1の遊技機では、割込信号が出力された時に処理段階識別フラグがセットされている場合に定常処理の実行を許可するように構成している。これにより、異常な処理が実行されるのを確実に防止することができる。
また、「(態様2)請求項1または態様1の遊技機であって、異常検出手段は、異常が発生していることを検出した場合には、制御回路のリセット処理あるいは復旧処理を実行させる、遊技機。」として構成することができる。
本発明では、異常検出手段の機能をソフトウェアで達成することができるため、異常が発生していることを検出した場合に、制御回路のリセット処理あるいは復旧処理等の異常の状態に応じた適切な異常処理方法を選択することができる。これにより、遊技をできるだけ中断させることなく異常に対処することができる。
また、「(態様3)請求項1、態様1、2のいずれかの遊技機であって、さらに、データ判定手段を備え、データ判定手段は、制御手段が、記憶手段へのデータの書込処理を実行する時に、当該データに対応する照合用データを記憶手段に書き込み、制御手段が、記憶手段からのデータの読取処理を実行する時に、当該データと当該データに対応する照合用データに基づいて当該データが異常であるか否かを判定する、遊技機。」として構成することができる。
態様3の遊技機では、記憶手段へのデータの書込処理時に当該データに対応する照合用データを記憶手段に書き込み、記憶手段からのデータの読取処理時に当該データと当該データに対応する照合用データに基づいて当該データが異常であるか否かを判定している。これにより、記憶手段に書き込まれているデータを読み取るために記憶手段にアクセスする毎に記憶手段に書き込まれているデータが異常であるか否かを判定することができるため、異常であることを早期に検出することができる。
また、「(態様4)遊技機に設けられている被制御機器を制御する制御手段を備え、制御手段は、記憶手段へのデータの書込処理及び記憶手段に記憶されているデータの読取処理を実行する、遊技機であって、さらに、データ判定手段を備え、データ判定手段は、制御手段が、記憶手段へのデータの書込処理を実行する時に、当該データに対応する照合用データを記憶手段に書き込み、制御手段が、記憶手段からのデータの読取処理を実行する時に、当該データと当該データに対応する照合用データに基づいて当該データが異常であるか否かを判定する、遊技機。」として構成することができる。
態様4の遊技機では、記憶手段へのデータの書込処理時に当該データに対応する照合用データを記憶手段に書き込み、記憶手段からのデータの読取処理時に当該データと当該データに対応する照合用データに基づいて当該データが異常であるか否かを判定している。これにより、記憶手段に書き込まれているデータを読み取るために記憶手段にアクセスする毎に記憶手段に書き込まれているデータが異常であるか否かを判定することができるため、異常であることを早期に検出することができる。
また、「(態様5)態様3または4の遊技機であって、データ判定手段は、制御手段が、予め定められているデータの書込処理を実行する時に照合用データを書き込み、制御手段が、予め定められているデータの読取処理を実行する時に当該データが異常であるか否かを判定する、遊技機。」として構成することができる。
態様5の遊技機では、データ判定手段は、予め定められているデータについて異常であるか否かを判定する。これにより、データ判定手段のデータ判定処理に対する負担を軽減することができ、データ判定処理に要する処理時間を短縮することができる。
また、「(態様6)態様3〜5のいずれかの遊技機であって、データ判定手段は、制御手段が、記憶手段へのデータの書込処理を実行する時に、記憶手段に書き込まれているデータを用いる場合には、記憶手段に書き込まれているデータと当該データに対応する照合用データに基づいて当該データが異常であるか否かを判定する、遊技機。」として構成することができる。
態様6の遊技機では、データ判定手段は、記憶手段へのデータの書込処理時に、記憶手段に書き込まれているデータを用いる場合には、記憶手段に書き込まれているデータが異常であるか否かを判定する。これにより、異常な処理が実行されるのをより確実に防止することができる。
また、「(態様7)態様3〜6のいずれかの遊技機であって、データ判定手段は、記憶手段に書き込むデータと同じデータを照合用データとして用い、記憶手段に書き込まれているデータと当該データに対応する照合用データとの比較結果に基づいて当該データが異常であるか否かを判定する、遊技機。」として構成することができる。
態様7の遊技機では、記憶手段に書き込むデータと同じデータを照合用データとして用いるため、データが異常であるか否かを判定する処理が容易である。
また、「(態様8)請求項3〜7のいずれかの遊技機であって、データ判定手段は、データが異常であることを判定すると、異常であると判定したデータに関連するデータをデフォルト値に書き替える、遊技機。」として構成することができる。
態様8の遊技機では、データ判定手段は、異常であると判定したデータに関連するデータをデフォルト値に書き替える。これにより、異常が発生した場合でも、遊技を停止させることなく対処することができる。
【0045】
【発明の効果】
以上説明したように、請求項1に記載の遊技機を用いることにより、プログラムの暴走等の異常が発生したことを早期に検出することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態の概略構成図である。
【図2】本発明の第1の実施の形態の動作を説明するフローチャート図である。
【図3】本発明の第1の実施の形態の動作を説明するフローチャート図である。
【図4】本発明と従来例の異常検出動作を説明するタイムチャート図である。
【図5】本発明の第2の実施の形態の動作を説明する図である。
【図6】本発明の第2の実施の形態の動作を説明する図である。
【図7】本発明の第3の実施の形態の動作を説明する図である。
【図8】本発明の第3の実施の形態の動作を説明する図である。
【図9】本発明の第4の実施の形態の動作を説明する図である。
【図10】本発明の第4の実施の形態の動作を説明する図である。
【図11】従来例の動作を説明する図である。
【符号の説明】
10主制御装置
11 主制御回路
12、22、32 記憶回路
20 副制御装置
21 副制御回路
23 タイマ割込信号出力回路
25 スピーカ
26 ランプ
30 表示制御装置
31 表示制御回路
35 表示装置

Claims (1)

  1. 遊技機に設けられている被制御機器を制御する制御手段と、所定周期で割込信号を出力する割込信号出力手段とを備え、制御手段は、割込信号出力手段から出力される割込信号を契機に定常処理を実行する、遊技機であって、
    定常処理が実行される場合にリセットされ、定常処理の実行が終了した場合にセットされる処理段階識別フラグを出力する処理段階識別フラグ出力手段と、
    割込信号出力手段から割込信号が出力された時、処理段階識別フラグがリセットされている場合に、異常が発生していることを検出する異常検出手段と、
    を備える遊技機。
JP2003134062A 2003-05-13 2003-05-13 遊技機 Expired - Fee Related JP4478919B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003134062A JP4478919B2 (ja) 2003-05-13 2003-05-13 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003134062A JP4478919B2 (ja) 2003-05-13 2003-05-13 遊技機

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010006948A Division JP2010075769A (ja) 2010-01-15 2010-01-15 遊技機

Publications (2)

Publication Number Publication Date
JP2004337201A true JP2004337201A (ja) 2004-12-02
JP4478919B2 JP4478919B2 (ja) 2010-06-09

Family

ID=33524719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003134062A Expired - Fee Related JP4478919B2 (ja) 2003-05-13 2003-05-13 遊技機

Country Status (1)

Country Link
JP (1) JP4478919B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009195551A (ja) * 2008-02-22 2009-09-03 Newgin Co Ltd 遊技機
JP2014087493A (ja) * 2012-10-30 2014-05-15 Kita Denshi Corp 遊技機
JP2018047184A (ja) * 2016-09-23 2018-03-29 株式会社三共 遊技機

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009195551A (ja) * 2008-02-22 2009-09-03 Newgin Co Ltd 遊技機
JP2014087493A (ja) * 2012-10-30 2014-05-15 Kita Denshi Corp 遊技機
JP2018047184A (ja) * 2016-09-23 2018-03-29 株式会社三共 遊技機

Also Published As

Publication number Publication date
JP4478919B2 (ja) 2010-06-09

Similar Documents

Publication Publication Date Title
JP4264593B2 (ja) 遊技機
JP6626164B1 (ja) 遊技機
JP2009142566A (ja) 遊技機
JP6372842B2 (ja) 遊技機
JP6390010B2 (ja) 遊技機
JP2008307123A (ja) 遊技機
JP5629199B2 (ja) 遊技機
JP5327921B2 (ja) 遊技機
JP2009000241A (ja) 遊技機
JP4134270B2 (ja) 遊技機
JP2010004981A (ja) 弾球遊技機
JP4478919B2 (ja) 遊技機
JP2006271687A (ja) 遊技機
JP5238951B2 (ja) 遊技機
JP2010075769A (ja) 遊技機
JP2005087767A (ja) 遊技機
JP2011177562A (ja) 遊技機
JP5051832B2 (ja) 遊技機
JP2002000897A (ja) 遊技機の遊技再開方法
JP2008023224A (ja) 遊技機
JP2001170336A5 (ja)
JP5351866B2 (ja) 遊技機
JP2004188125A (ja) 遊技機
JP5051707B2 (ja) 遊技機
JP5351672B2 (ja) 遊技機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090216

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090916

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090918

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160326

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees