JP2014028063A5 - - Google Patents

Description

上記目的は、
マイクロプロセッサを備えた遊技台であって、
前記遊技台は、ぱちんこ機またはスロットマシンであり、
前記マイクロプロセッサは、ＣＰＵを少なくとも内蔵するマイクロプロセッサであり、
前記マイクロプロセッサは、ＲＯＭを少なくとも内蔵するマイクロプロセッサであり、
前記マイクロプロセッサは、ウォッチドッグタイマ（以下、「ＷＤＴ」という。）を少なくとも内蔵するマイクロプロセッサであり、
前記ＷＤＴは、起動指令が与えられた場合に起動する回路であり、
前記ＷＤＴは、タイムアウト時間が経過する前にリセット指令が与えられなかった場合に、リセットを発生させる回路であり、
前記ＲＯＭは、ユーザプログラムが記憶されているＲＯＭであり、
前記ユーザプログラムは、第一の処理のプログラムを少なくとも含むプログラムであり、
前記ユーザプログラムは、第二の処理のプログラムを少なくとも含むプログラムであり、
前記ＣＰＵは、前記リセットが発生した場合に、前記第一の処理の先頭から開始するＣＰＵであり、
前記第二の処理は、割り込みが発生した場合に開始される割り込み処理であり、
前記第一の処理は、前記ＷＤＴに前記起動指令を与えるための起動動作が含まれており、
前記第一の処理は、前回の電源がオフにされた時点の状態に復帰させるかどうかを判定する判定動作が含まれており、
前記起動動作は、前記判定動作の後で実行されるように構成されており、
前記起動動作は、最初の前記割り込みが発生する前に実行されるように構成されている、
ことを特徴とする遊技台
によって達成される。

しかしながら、特許文献１記載の遊技台では、電源投入時の不正行為を有効に阻止することができるものの、マイクロプロセッサに関しては他の機能についても更なる改良が求められている。

本発明は、このような従来の問題点を解決するためになされたものであって、改良したマイクロプロセッサが搭載された遊技台を提供することを目的とする。

本発明によれば、改良したマイクロプロセッサが搭載された遊技台を実現できる。

ステップＳ８２３３では、コマンド設定送信処理を行い、各種のコマンド（例えば、ステップＳ８２３２のデバイス監視処理で特定異常があった場合は、特定異常を示す信号）が第１副制御部４００に送信される。なお、第１副制御部４００に送信する出力予定情報は例えば１６ビットで構成しており、ビット１５はストローブ情報（オンの場合、データをセットしていることを示す）、ビット１１〜１４はコマンド種別（本実施形態では、基本コマンド、図柄変動開始コマンド、図柄変動停止コマンド、入賞演出開始コマンド、終了演出開始コマンド、大当りラウンド数指定コマンド、復電コマンド、ＲＡＭクリアコマンドなどコマンドの種類を特定可能な情報）、ビット０〜１０はコマンドデータ（コマンド種別に対応する所定の情報）で構成している。

ステップＳ１５２３３では、コマンド設定送信処理を行い、各種のコマンド（例えば、ステップＳ１５２３２のデバイス監視処理で特定異常があった場合は、特定異常を示す信号）が第１副制御部４００に送信される。なお、第１副制御部４００に送信する出力予定情報は例えば１６ビットで構成しており、ビット１５はストローブ情報（オンの場合、データをセットしていることを示す）、ビット１１〜１４はコマンド種別（本実施形態では、基本コマンド、図柄変動開始コマンド、図柄変動停止コマンド、入賞演出開始コマンド、終了演出開始コマンド、大当りラウンド数指定コマンド、復電コマンド、ＲＡＭクリアコマンドなどコマンドの種類を特定可能な情報）、ビット０〜１０はコマンドデータ（コマンド種別に対応する所定の情報）で構成している。

また、本発明の実施の形態に記載された作用および効果は、本発明から生じる最も好適な作用および効果を列挙したに過ぎず、本発明による作用および効果は、本発明の実施の形態に記載されたものに限定されるものではない。また、実施形態に記載した複数の構成のうち、１つの構成に記載している内容を、他の構成に適用することでより遊技の幅を広げられる場合がある。したがって、例えば、ＷＤＴに基づくリセットに関する記載において、ＷＤＴタイムアウト信号（ＷＤＴ起動信号）を指定エリア外走行禁止信号に読み替えて適用してもよい。
特許文献１記載の遊技台では、電源投入時の不正行為を有効に阻止することができるものの、他のタイミングや要因については更なる改良が求められている。
本発明は、このような従来の問題点を解決するためになされたものであって、安定した遊技制御をおこなうことができる遊技台を提供することを目的とする。
本発明に係る遊技台によれば、安定した遊技制御をおこなうことができる。

＜付記Ｉ＞
＜付記Ｉ１＞
複数の遊技制御処理を実行するＣＰＵと、
前記複数の遊技制御処理を正常に復帰させるためのリセット回路と、
遊技に関するデータを記憶するＲＷＭと、備え、
前記ＲＷＭは、
前記複数の遊技制御処理を正常に復帰させるための復帰データを記憶し、
電源ステータスの情報を記憶する所定の記憶領域を有するものであり、
前記リセット回路は、
開始指示を受けたことに基づいて経過時間の計測を開始し、
再開始指示を受けたことに基づいて計測している該経過時間を初期化するとともに、初期化された該経過時間の計測を再び開始し、
該経過時間が予め定められた所定の時間となったか否かを判定し、
該経過時間が該所定の時間となったと判定したことに基づいて前記ＣＰＵに対して復帰指示を行うものであり、
前記ＣＰＵは、
前記複数の遊技制御処理それぞれをメイン制御および所定の周期ごとに実行される割込み制御のうちの少なくともいずれか一方の制御において実行し、
電源が遮断される場合において該電源が遮断されることを示す所定のデータを前記所定の記憶領域に記憶させる処理を実行し、
前記復帰指示を受けた場合には該所定のデータを該所定の記憶領域に記憶させる処理を実行せず、
該電源が投入された場合または前記復帰指示を受けた場合において該複数の遊技制御処理を最初から実行し、
該複数の遊技制御処理を最初から実行する場合において該所定の記憶領域に該所定のデータが記憶されているか否かを判定する判定処理を実行し、
該判定処理によって該所定の記憶領域に該所定のデータが記憶されていると判定された場合には、前記復帰データを用いた復帰処理を実行することが可能であり
該判定処理によって該所定の記憶領域に該所定のデータが記憶されていないと判定された場合には、該復帰処理を実行することが不可能であり、
前記再開始指示を行う処理を前記割込み制御において実行し、
少なくとも該復帰処理を実行した後であり、かつ最初の該割込み制御が実行される前に、前記リセット回路に対して前記開始指示を行う処理を実行するものであることを特徴とする遊技台。
＜付記Ｉ２＞
付記Ｉ１に記載の遊技台であって、
前記ＣＰＵ、前記リセット回路および前記ＲＷＭを少なくとも有するマイクロプロセッサを備え、
前記マイクロプロセッサは、
少なくとも前記リセット回路によって前記経過時間が前記所定の時間となったと判定されたことに基づいて、セキュリティチェックが行われるセキュリティモードに所定の期間に亘り滞在した後、前記ＣＰＵによって前記複数の遊技制御処理が実行されるユーザモードへ移行するものであることを特徴とする遊技台。
＜付記Ｉ３＞
複数の遊技制御処理を実行するＣＰＵと、
前記複数の遊技制御処理を正常に復帰させるためのリセット回路と、
遊技に関するデータを記憶するＲＷＭと、備え、
前記ＲＷＭは、
前記複数の遊技制御処理を正常に復帰させるための復帰データを記憶し、
電源ステータスの情報を記憶する所定の記憶領域を有するものであり、
前記リセット回路は、開始指示を受けたことに基づいて経過時間の計測を開始し、
再開始指示を受けたことに基づいて計測している該経過時間を初期化するとともに、初期化された該経過時間の計測を再び開始し、
該経過時間が予め定められた所定の時間となったか否かを判定し、
該経過時間が該所定の時間となったと判定したことに基づいて前記ＣＰＵに対して復帰指示を行うものであり、
前記ＣＰＵは、
前記複数の遊技制御処理それぞれをメイン制御および所定の周期ごとに実行される割込み制御のうちの少なくともいずれか一方の制御において実行し、
電源が遮断される場合において該電源が遮断されることを示す所定のデータを前記所定の記憶領域に記憶させる処理を実行し、
前記復帰指示を受けた場合には該所定のデータを該所定の記憶領域に記憶させる処理を実行せず、
該電源が投入された場合または前記復帰指示を受けた場合において該複数の遊技制御処理を最初から実行し、
該複数の遊技制御処理を最初から実行する場合において該所定の記憶領域に該所定のデータが記憶されているか否かを判定する判定処理を実行し、
該判定処理によって該所定の記憶領域に該所定のデータが記憶されていると判定された場合には、前記復帰データを用いた復帰処理を実行することが可能であり、
該判定処理によって該所定の記憶領域に該所定のデータが記憶されていないと判定された場合には、前記復帰データを初期化する初期化処理を実行し、
前記再開始指示を行う処理を前記割込み制御において実行し、
少なくとも該初期化処理を実行した後であり、かつ最初の該割込み制御が実行される前に、前記リセット回路に対して前記開始指示を行う処理を実行するものであることを特徴とする遊技台。
＜付記Ｉ４＞
マイクロプロセッサ（例えば、マイクロプロセッサ３０００（図７５））を備えた遊技台であって、
前記遊技台は、ぱちんこ機（例えば、パチンコ機１００）またはスロットマシン（例えば、スロットマシン１１００）であり、
前記マイクロプロセッサは、ＣＰＵ（例えば、ＣＰＵ３０４）を少なくとも内蔵するマイクロプロセッサであり、
前記マイクロプロセッサは、ＲＯＭ（例えば、内蔵ＲＯＭ３０６）を少なくとも内蔵するマイクロプロセッサであり、
前記マイクロプロセッサは、ウォッチドッグタイマ（以下、「ＷＤＴ」という。）（例えば、ウォッチドッグタイマ（ＷＤＴ）３１４１（図７５））を少なくとも内蔵するマイクロプロセッサであり、
前記ＷＤＴは、起動指令（例えば、ステップＳ３０１５、ステップＳ３０１１）が与えられた場合に起動する回路であり、
前記ＷＤＴは、タイムアウト時間が経過する前にリセット指令（例えば、ステップＳ３２０３）が与えられなかった場合に、リセットを発生させる回路であり、
前記ＲＯＭは、ユーザプログラムが記憶されているＲＯＭであり、
前記ユーザプログラムは、第一の処理（例えば、主制御部メイン処理（図８８））のプログラムを少なくとも含むプログラムであり、
前記ユーザプログラムは、第二の処理（例えば、主制御部タイマ割込み処理（図９１））のプログラムを少なくとも含むプログラムであり、
前記ＣＰＵは、前記リセットが発生した場合に、前記第一の処理の先頭から開始するＣＰＵであり、
前記第二の処理は、割り込みが発生した場合に開始される割り込み処理（例えば、タイマ割込み処理）であり、
前記第一の処理は、前記ＷＤＴに前記起動指令を与えるための起動動作が含まれており、
前記第一の処理は、前回の電源がオフにされた時点の状態に復帰させるかどうかを判定する判定動作（例えば、ステップＳ３００７）が含まれており（例えば、段落「０６６０」〜「０６６２」参照）、
前記起動動作は、前記判定動作の後で実行されるように構成されており（例えば、段落「２３６０」の＜付記Ｉ１＞、図８８参照）、
前記起動動作は、最初の前記割り込み（例えば、最初のタイマ割込み処理）が発生する前に実行されるように構成されている（例えば、段落「２３６０」の＜付記Ｉ１＞、図８８参照）、
ことを特徴とする遊技台。
＜付記Ｉ５＞
付記Ｉ４に記載の遊技台であって、
前記第二の処理は、前記ＷＤＴに前記リセット指令を与える動作を少なくとも含む処理である（例えば、図９１参照）、
ことを特徴とする遊技台。
＜付記Ｉ６＞
付記Ｉ４またはＩ５に記載の遊技台であって、
前記ＷＤＴは、前記リセット指令が与えられた場合に、タイマをクリア（例えば、タイムアウト時間として３２．８ｍｓを設定）するように構成されており（例えば、段落「０６７０」参照）、
前記ＷＤＴは、前記リセット指令が与えられた場合に、前記タイマをリスタートするように構成されている（例えば、段落「０６７０」参照）、
ことを特徴とする遊技台。
＜付記Ｉ７＞
付記Ｉ４乃至Ｉ６のいずれか一項に記載の遊技台であって、
前記マイクロプロセッサは、ＲＡＭ（例えば、内蔵ＲＡＭ３０８）を少なくとも内蔵するマイクロプロセッサであり、
前記第一の処理は、前記判定動作によって、前回の電源がオフにされた時点の状態に復帰させないと判定された場合に、前記ＲＡＭをクリアするクリア動作（例えば、ステップＳ３０１３）を含む処理であり、
前記起動動作は、前記クリア動作の後で実行されるように構成されている（例えば、ステップＳ３０１３とステップＳ３０１５（図８８）参照）、
ことを特徴とする遊技台。
＜付記Ｉ８＞
付記Ｉ４乃至Ｉ７のいずれか一項に記載の遊技台であって、
前記マイクロプロセッサは、前記リセットが発生した場合に、セキュリティモードを経てユーザモードに移行するように構成されており（例えば、図７６参照）、
前記ユーザモードとは、前記ＣＰＵによって前記ユーザプログラムが実行されるモードのことであり（例えば、段落「２３６０」の＜付記Ｉ２＞参照）、
前記セキュリティモードとは、セキュリティチェックが実行されるモードのことである（例えば、段落「２３６０」の＜付記Ｉ２＞参照）、
ことを特徴とする遊技台。
＜付記Ｉ９＞
付記Ｉ４乃至Ｉ８のいずれか一項に記載の遊技台であって、
主制御手段（例えば、主制御部３００）と、
払出制御手段（例えば、払出制御部６００）と、を備え、
前記主制御手段は、前記払出制御手段に対して少なくともコマンド信号を少なくとも送信可能であり（例えば、ステップＳ３２３１のコマンド設定送信処理（図９１））、
前記マイクロプロセッサは、前記主制御手段および前記払出制御手段のうちの少なくとも一方に設けられている（例えば、段落「１０３８」参照）、
ことを特徴とする遊技台。

Claims (6)

1. マイクロプロセッサを備えた遊技台であって、
   前記遊技台は、ぱちんこ機またはスロットマシンであり、
   前記マイクロプロセッサは、ＣＰＵを少なくとも内蔵するマイクロプロセッサであり、
   前記マイクロプロセッサは、ＲＯＭを少なくとも内蔵するマイクロプロセッサであり、
   前記マイクロプロセッサは、ウォッチドッグタイマ（以下、「ＷＤＴ」という。）を少なくとも内蔵するマイクロプロセッサであり、
   前記ＷＤＴは、起動指令が与えられた場合に起動する回路であり、
   前記ＷＤＴは、タイムアウト時間が経過する前にリセット指令が与えられなかった場合に、リセットを発生させる回路であり、
   前記ＲＯＭは、ユーザプログラムが記憶されているＲＯＭであり、
   前記ユーザプログラムは、第一の処理のプログラムを少なくとも含むプログラムであり、
   前記ユーザプログラムは、第二の処理のプログラムを少なくとも含むプログラムであり、
   前記ＣＰＵは、前記リセットが発生した場合に、前記第一の処理の先頭から開始するＣＰＵであり、
   前記第二の処理は、割り込みが発生した場合に開始される割り込み処理であり、
   前記第一の処理は、前記ＷＤＴに前記起動指令を与えるための起動動作が含まれており、
   前記第一の処理は、前回の電源がオフにされた時点の状態に復帰させるかどうかを判定する判定動作が含まれており、
   前記起動動作は、前記判定動作の後で実行されるように構成されており、
   前記起動動作は、最初の前記割り込みが発生する前に実行されるように構成されている、
   ことを特徴とする遊技台。
2. 請求項１に記載の遊技台であって、
   前記第二の処理は、前記ＷＤＴに前記リセット指令を与える動作を少なくとも含む処理である、
   ことを特徴とする遊技台。
3. 請求項１または２に記載の遊技台であって、
   前記ＷＤＴは、前記リセット指令が与えられた場合に、タイマをクリアするように構成されており、
   前記ＷＤＴは、前記リセット指令が与えられた場合に、前記タイマをリスタートするように構成されている、
   ことを特徴とする遊技台。
4. 請求項１乃至３のいずれか一項に記載の遊技台であって、
   前記マイクロプロセッサは、ＲＡＭを少なくとも内蔵するマイクロプロセッサであり、
   前記第一の処理は、前記判定動作によって、前回の電源がオフにされた時点の状態に復帰させないと判定された場合に、前記ＲＡＭをクリアするクリア動作を含む処理であり、
   前記起動動作は、前記クリア動作の後で実行されるように構成されている、
   ことを特徴とする遊技台。
5. 請求項１乃至４のいずれか一項に記載の遊技台であって、
   前記マイクロプロセッサは、前記リセットが発生した場合に、セキュリティモードを経てユーザモードに移行するように構成されており、
   前記ユーザモードとは、前記ＣＰＵによって前記ユーザプログラムが実行されるモードのことであり、
   前記セキュリティモードとは、セキュリティチェックが実行されるモードのことである、
   ことを特徴とする遊技台。
6. 請求項１乃至５のいずれか一項に記載の遊技台であって、
   主制御手段と、
   払出制御手段と、を備え、
   前記主制御手段は、前記払出制御手段に対して少なくともコマンド信号を少なくとも送信可能であり、
   前記マイクロプロセッサは、前記主制御手段および前記払出制御手段のうちの少なくとも一方に設けられている、
   ことを特徴とする遊技台。