JP5645234B1 - 遊技機 - Google Patents

Abstract

【課題】電源状態の変化時にＣＰＵの負荷が軽減される遊技機の提供。【解決手段】電源スイッチのＯＦＦ操作や停電等によって電源装置７の出力電圧が低下すると、当該出力電圧の低下を電圧低下検知回路17が検知し、この検知結果に基づいて、ＷＤＴ停止手段51D がＷＤＴ装置58A の計時動作を停止させるので、その後、ＷＤＴ装置58A をクリアする処理が不要となる。このため、電源状態が遮断状態に変化する時に、必要な電断処理、例えば、バックアップ処理をＣＰＵ51が行うにあたり、ＣＰＵ51の負荷を軽減することができる。【選択図】 図５

Description

本発明は、計時値が初期値から規定値まで変化する計時動作を行い、該計時値が規定値となる前にＣＰＵによってクリアされると初期値から計時動作を再開し、該計時値がＣＰＵによってクリアされずに規定値になるとＣＰＵをリセットするウォッチドッグタイマ装置が設けられた遊技機に関するものである。

従来から、人々に娯楽を提供する遊技機として、パチンコ機やスロットマシン等が利用されている。
例えば、スロットマシンは、複数種類の図柄が記されるとともに、回転駆動される複数の回転リール、これらの回転リールを回転させるためのスタートスイッチ、及び、対応する回転リールを停止させるためのストップスイッチ等を備えている。

そして、このようなスロットマシンでは、遊技者によってスタートスイッチが操作されると、回転リールが回転を開始し、この後、ストップスイッチが操作されると、回転リールが停止し、停止した回転リールが所定の組み合わせの図柄を表示していると入賞となり、賞品としてメダル等の遊技媒体が払い出される。

ここで、スロットマシンの内部には、遊技における役の当否を役抽選で決定する役抽選手段や、回転リールの回転を停止させるリール回転制御手段等を有する遊技制御装置が設けられている。
スロットマシンの遊技制御装置としては、内部に搭載されたソフトウェアで様々なデジタル演算処理が実行可能となったＣＰＵを有し、このＣＰＵで遊技の進行を制御するように形成されたものが一般的である。

このようなＣＰＵを備えた遊技制御装置には、計時値が初期値から規定値まで変化する計時動作を行い、該計時値が規定値となる前に前記ＣＰＵによってクリアされると初期値から計時動作を再開し、該計時値が前記ＣＰＵによってクリアされずに規定値になるとＣＰＵをリセットするウォッチドッグタイマ装置が設けられている。

このようなウォッチドッグタイマ装置を設ければ、ＣＰＵが暴走しても、暴走したＣＰＵをリセットして正常な状態に復帰させることができる。
すなわち、ＣＰＵが暴走した状態となると、ウォッチドッグタイマ装置は、ＣＰＵによってクリアされなくなるため、タイムアップしてＣＰＵをリセットする。すると、ＣＰＵは、初期スタートから動作を再開することとなり、これにより、ＣＰＵを正常な状態に復帰させることができる（特許文献１等参照）。

特開２００９−２８５１３３号公報

従来の遊技機では、電源スイッチのオフ操作や停電等によって遊技機の電源が遮断された状態となった際に、ＣＰＵは、遊技機を電源遮断前の状態にするために必要な遊技情報を記憶媒体に記憶するバックアップ処理を行うが、ウォッチドッグタイマ装置のクリア処理等を実行しつつ、バックアップ処理を実行するので、バックアップ処理実行時に、バックアップ処理以外の負荷がＣＰＵに加わり、バックアップ処理の完了が遅れるおそれがあるので、電源遮断時におけるＣＰＵの負荷を軽減したい、という要望がある。

また、遊技機の電源が復帰した際に、ＣＰＵは、遊技機の遊技の進行を制御する遊技制御処理を開始するために必要な準備処理を行うが、ウォッチドッグタイマ装置のクリア処理等を実行しつつ、準備処理を行うので、電源復帰時に準備処理以外の負荷がＣＰＵに加わり、遊技制御処理の開始が遅れるおそれがあるので、電源復帰時におけるＣＰＵの負荷を軽減したい、という要望もある。

そこで、各請求項にそれぞれ記載された各発明は、上記した背景技術の有する問題点に鑑みてなされたものであり、その目的とするところは、電源状態の変化時にＣＰＵの負荷が軽減される遊技機を提供することである。

各請求項にそれぞれ記載された各発明は、前述の目的を達成するためになされたものである。以下に、各発明の特徴点を、図面に示した発明の実施の形態を用いて説明する。
なお、符号は、発明の実施の形態において用いた符号を示し、本発明の技術的範囲を限定するものではない。

（請求項１）
（特徴点）
請求項１記載の発明は、次の点を特徴とする。
すなわち、請求項１記載の発明は、遊技の進行を制御する遊技制御処理を行う遊技制御手段(51A) を有するＣＰＵ(51)と、計時値が初期値から規定値まで変化する計時動作を行い、該計時値が規定値となる前に前記ＣＰＵ(51)によってクリアされると初期値から計時動作を再開し、該計時値が前記ＣＰＵ(51)によってクリアされずに規定値になると前記ＣＰＵ(51)をリセットするウォッチドッグタイマ装置(58A) とを有する遊技制御装置(30)を備えた遊技機(１)であって、前記遊技制御装置(30)に電力を供給する電源装置(７)と、この電源装置(７)の出力電圧が所定の閾値まで低下したことを検出すると、電圧低下信号を前記ＣＰＵへ送る電圧低下検知装置(17)とが設けられ、前記電圧低下検知装置(17)からの電圧低下信号を前記ＣＰＵ(51)が受信することにより、前記ＣＰＵ(51)による内部処理として、特定のレジスタの値を参照し、前記特定のレジスタの値が変化したと判断されると、必要な情報のバックアップを開始すると共に、前記バックアップの開始を契機に、前記ウォッチドッグタイマ装置(58A) を停止させるウォッチドッグタイマ停止手段(51D) を備えていることを特徴とする。

このような請求項１記載の発明では、電圧低下検知装置が電源装置の出力電圧の低下を検知すると、ウォッチドッグタイマ停止手段がウォッチドッグタイマ装置の計時動作を停止させるので、それ以降、ウォッチドッグタイマ装置をクリアする処理をＣＰＵが実行する必要がなくなるので、電源状態が遮断状態に変化する時におけるＣＰＵの負荷の軽減が図れるようになる。

（請求項２）
（特徴点）
請求項２記載の発明は、前述した請求項１に記載の発明において、次の特徴点を備えているものである。
すなわち、請求項２記載の発明は、前記電源装置(７)の電力供給が遮断される際に、その時点における遊技情報のうち、バックアップが必要なバックアップ情報を記憶するバックアップ情報記憶装置(53)が前記遊技制御装置(30)に設けられ、前記電圧低下検知装置(17)から前記電圧低下信号を受信すると、バックアップ情報を前記バックアップ情報記憶装置(53)に記憶させるバックアップ処理を行うバックアップ制御手段(51C) が前記ＣＰＵ(51)に設けられ、前記ウォッチドッグタイマ停止手段(51D) は、前記ＣＰＵ(51)が前記電圧低下信号を受信すると、必要な情報のバックアップを開始すると共に、前記バックアップの開始を契機に、停止信号を前記ウォッチドッグタイマ装置(58A) へ送るものであることを特徴とする。

（請求項１の効果）
請求項１に記載の発明は、以下に示すような効果を奏する。
すなわち、請求項１記載の発明によれば、電源スイッチのＯＦＦ操作や停電等によって電源装置の出力電圧が所定の閾値まで低下すると、電圧低下検知装置が電圧低下信号をＣＰＵへ送る。そして、ウォッチドッグタイマ停止手段は、電圧低下信号を受けると、ウォッチドッグタイマ装置の計時動作を停止させる。これにより、ウォッチドッグタイマ装置が計時動作を停止した後には、ウォッチドッグタイマ装置をクリアする処理が不要となる。このため、電源状態が遮断状態に変化する時に、必要な電断処理をＣＰＵが行うにあたり、ＣＰＵの負荷を軽減することができ、これにより、前記目的が達成される。

（請求項２の効果）
請求項２記載の発明によれば、上記した請求項１記載の発明の効果に加え、次のような効果を奏する。
すなわち、請求項２記載の発明によれば、電源が遮断されると、バックアップ制御手段がバックアップ情報をバックアップ情報記憶装置に記憶させる処理を開始するのに前後して、ウォッチドッグタイマ停止手段がウォッチドッグタイマ装置に停止信号を送り、これにより、ウォッチドッグタイマ装置の計時動作を停止させるようにしたので、バックアップ処理の実行中において、ウォッチドッグタイマ装置をクリアする処理が不要となる。このため、所定のソフトウェアによりバックアップ制御手段が内部に構成されているＣＰＵがバックアップ処理を行うにあたり、ＣＰＵの負荷を軽減することができ、ひいては、バックアップ処理の処理時間の短縮を図ることができる。

本発明の第１実施形態に係るスロットマシンの全体を示す正面図である。 前記実施形態に係る制御装置の概略構成を示すブロック図である。 前記実施形態に係るＣＰＵ内の概略構成を示すブロック図である。 前記実施形態に係るＣＰＵ起動処理を説明するためのフローチャートである。 前記実施形態に係る電源遮断時処理を説明するためのフローチャートである。 前記実施形態に係るＷＤＴ監視処理を説明するためのフローチャートである。

以下に、本発明を実施するための形態である一実施形態について、図面を参照しながら説明する。
（スロットマシン１の概略構成）
本実施形態に係る遊技機であるスロットマシン１は、図１に示すように、長方形の正面形状を有する六面体の箱として形成された筐体２を備えている。この筐体２は、回動可能に設けられた前扉2Aで、前面の開口を開閉するようにしたものである。
筐体２の内部には、円筒状に形成された３個の回転リール3Aを有するリールユニット３、メダルを遊技者に払い出すためのホッパユニット４、及び、投入されたメダルの適否を判定するメダルセレクタ５、リールユニット３及びホッパユニット４等の動作を制御する制御装置６、及び、リールユニット３及び制御装置６等に電力を供給する電源装置７が設けられている。

ここで、３個の回転リール3Aは、それぞれの外周面に複数種類の図柄が記されているとともに、図１中、その回転軸を水平方向に寝かせた状態で、図１中における左右方向に沿って並べられている。
そして、前扉2Aのほぼ中央部には、図１の如く、回転リール3Aの図柄を筐体２の外部に露出させる図柄表示窓2Bが設けられている。

図柄表示窓2Bは、３個すべての回転リール3Aの回転が停止した際に、縦横３個ずつ配列された計９個の図柄が表示できるように形成されている。
具体的には、左側の回転リール3Aの回転が停止すると、図柄表示窓2Bの左側部分の上段、中段及び下段にそれぞれ１個ずつ、合計３個の図柄が表示されるようになっている。中央及び右側の回転リール3Aについても同様に、上段、中段及び下段にそれぞれ１個ずつ、合計３個の図柄が表示されるようになっている。これにより、３個すべての回転リール3Aの回転が停止すると、図柄表示窓2Bには、縦横各３個の計９個からなる図柄が表示可能となっている。

図柄表示窓2Bの上方には、動画を含む様々な演出用の画像を画面に表示する液晶表示装置等の表示装置2Cが設けられている。
表示装置2Cの図１中における上方には、役抽選で決定される複数の役のそれぞれを構成する図柄の組み合わせ、及び、当該役に入賞した際に払い出されるメダルの枚数等が記された上部パネル2Dが設けられている。
また、表示装置2Cの図１中における左右両側には、演出用の音声を出力する上部音声出力ユニット2Eが設けられている。
さらに、上部パネル2Dの図１中における上方には、演出時に連続点灯動作や点滅動作を行う上部演出用ランプ2Fが設けられている。

一方、図柄表示窓2Bの下方、換言すると、スロットマシン１の上下方向における中央部分には、遊技者が遊技を行うために必要な操作用装置が集中配置されている操作部10が備えられている。
具体的に説明すると、図１において、操作部10の右端近傍部分には、メダルが投入されるメダル投入口11が設けられ、このメダル投入口11の下方には、遊技の終了時等に内部貯留メダルの精算を行わせるための精算スイッチ12が設けられている。

また、図１における操作部10の中央部分には、３個の回転リール3Aに対応して、３個のストップスイッチ13が設けられている。これらのストップスイッチ13は、対応する回転リール3Aの回転を停止させるためのものである。
さらに、図１における操作部10の左端部分には、貯留メダルを１枚ずつ投入するためのベットスイッチ14と、このベットスイッチ14の右方に配置されるとともに、最大枚数の貯留メダルを投入するためのマックスベットスイッチ15と、これらのベットスイッチ14及びマックスベットスイッチ15の下方に配置されるとともに、回転リール3Aの回転を開始させるためのスタートスイッチ16とが設けられている。

図１における操作部10の下方には、スロットマシン１の機種名等が記された下部パネル2Gが設けられ、この下部パネル2Gの左右には、演出時に連続点灯動作や点滅動作を行う下部演出用ランプ2Hが設けられている。
また、図１における下部パネル2Gの下方には、入賞時に払い出されるメダルが排出される払出口2Jが設けられ、この払出口2Jの左右両側には、演出用の音声を出力する下部音声出力ユニット2Kが設けられている。
さらに、図１における払出口2Jの下方には、この払出口2Jから排出されたメダルを受けるための受け皿2Lが設けられている。

（制御装置６）
次に、リールユニット３及び表示装置2C等を制御する制御装置６について説明する。
制御装置６は、遊技に係る装置や演出に係る装置が、そのＩ／Ｏポートに接続され、各種のデジタル演算処理を行うＣＰＵで、前述の遊技に係る装置や演出に係る装置の動作を制御するものである。

また、制御装置６に接続される装置としては、図２の如く、前述した電源装置７、及び、後述する内蔵ＲＡＭ53のためのバックアップ電源装置８が含まれている。
すなわち、制御装置６には、当該制御装置６の駆動電力、及び、内蔵ＲＡＭ53のバックアップ電力を受けるために、図示しない電源入力ポート及び補助電源ポートが設けられている。そして、制御装置６は、電源入力ポート及び補助電源ポートに、電源装置７及びバックアップ電源装置８がそれぞれ接続されている。
制御装置８は、電源入力ポートを通して電源装置７から供給される電力を受け、内蔵ＲＡＭ53は、補助電源ポートを通してバックアップ電源装置８からバックアップ電力受けるようになっている。
なお、バックアップ電源装置８としては、放電及び充電の両方が可能な二次電池を含んで構成されたものに限らず、単なる乾電池のみから構成されたものを採用することもできる。

電源装置７と制御装置６との間には、図２に示すように、電源装置７からの電力を制御装置６に導く電源ラインＬが設けられている。
この電源ラインＬには、電源装置７の出力電圧を検出する電圧低下検知回路17が接続されている。そして、この電圧低下検知回路17は、電源装置７の出力電圧が所定の閾値まで低下したことを検出すると、電圧低下信号を後述するＣＰＵ51へ送る電圧低下検知装置となっている。

ここで、制御装置６は、図１の如く、二つに分割されたものである。すなわち、制御装置６は、遊技に係る装置、例えば、リールユニット３の動作を制御する遊技制御装置30、と、演出に係る装置、例えば、表示装置2Cの動作を制御する演出制御装置40とに分割されたものとなっている。

制御装置６のＩ／Ｏポートの入力部には、図２の如く、前述したメダルセレクタ５、マックスベットスイッチ15、ベットスイッチ14、精算スイッチ12、スタートスイッチ16、ストップスイッチ13及び電圧低下検知回路17が接続されている。
一方、制御装置６のＩ／Ｏポートの出力部には、リールユニット３、ホッパユニット４、音声出力ユニット2E, 2K、表示装置2C及び演出用ランプ2F, 2Hが接続されている。

（遊技制御装置30）
遊技制御装置30は、本発明に基づいて構成されたものである。以下に、この遊技制御装置30について詳しく説明する。
遊技制御装置30は、各種のデジタル演算処理が行えるＣＰＵ51を含んで構成されるとともに、１チップで構成される遊技制御用コンピュータである。この遊技制御装置30に対しては、前述の電源装置７が電力を供給している。
ここで、本実施形態では、遊技制御装置30としては、1チップで構成される遊技制御用コンピュータを採用したが、これに限定されず、二個以上のチップで構成される遊技制御用コンピュータを採用してもよい。

遊技制御装置30には、図２に示すように、様々な種類の素子及び回路等がバス31を介してＣＰＵ51に接続されている。
すなわち、図２においてバス31の左方には、上方から下方へ向かって順に、次の素子及び回路等が接続されている。
・記憶素子としての内蔵ＲＯＭ52
・記憶素子としての内蔵ＲＡＭ53
・遊技制御装置30の各部における動作タイミングを揃えるためのクロック信号を生成するクロック回路54
・ＣＰＵ51のセキュリティ情報を記憶しているセキュリティ情報記憶部55
・ＣＰＵ51にインストールされる遊技制御プログラムで設定できる制御対象についての情報を記憶している制御対象情報記憶部56
・各種の数値演算を行うことができる演算回路57
・ＣＰＵ51が暴走した際にＣＰＵ51をリセットするリセットコントローラ58

また、図２においてバス31の右方には、上方から下方へ向かって順に、次の回路及びデバイス等が接続されている。
・ＣＰＵ51の内部で行われる抽選で利用される乱数を生成する乱数生成回路61
・様々な処理における時間を測定するためのタイマ回路62
・ＣＰＵ51に割り込み処理を行わせるための割り込みコントローラ63
・遊技制御装置30の外部に設けられている図示しないバスとの通信を行うためのインターフェイス回路である外部バスインターフェイス64
・遊技制御装置30に設けられている図示しないシリアル通信ポートを通じて通信を行うためのシリアル通信回路65
・ＣＰＵ51に送られてくるパラレル信号を受信するためのパラレル入力ポート66
・ＣＰＵ51が発信するパラレル信号を送信するためのパラレル出力ポート67
・受信したアドレスから当該アドレスが示す内容（機器やデバイス）を解読するアドレスデコーダ回路68

以上のうち、リセットコントローラ58は、遊技制御装置30の内部に形成されたソフトウェエ実行デバイスである。このリセットコントローラ58には、ＣＰＵ51をリセットするために、各種のソフトウェアが搭載され、必要に応じたものを適宜実行するように構成されている。
リセットコントローラ58の内部に搭載されているソフトウェア一つに、ウォッチドッグタイマプログラムが設けられている。換言すると、リセットコントローラ58の内部には、内部に搭載されたハードウェアによって、計時値が初期値から規定値まで変化する計時動作を行うウォッチドッグタイマ（以下、「ＷＤＴ」と略す。）装置58A が設けられている。
ＷＤＴ装置58A は、ＣＰＵ51から送信されてくるクリア信号によって、その計時値がクリアされるものとなっている。すなわち、ＷＤＴ装置58A は、該計時値が規定値となる前に、ＣＰＵ51によってクリアされると、初期値から計時動作を再開し、該計時値がＣＰＵ51によってクリアされずに規定値になるとリセット信号を出力し、このリセット信号でＣＰＵ51をリセットするものとなっている。
また、ＷＤＴ装置58A は、電源投入後、電源装置７の出力電圧が動作可能な電圧まで上昇しても、ＣＰＵ51から起動信号を受信するまでは、計時動作を行わない待機状態とされ、ＣＰＵ51から起動信号を受信すると、計時動作を開始するものとなっている。
さらに、ＷＤＴ装置58A は、電源遮断後、電源装置７の出力電圧が未だ動作可能な電圧であっても、ＣＰＵ51から停止信号を受信すると、計時動作を終了して、それ自身の動作を停止するものとなっている。

このような遊技制御装置30に設けられたＣＰＵ51は、所定のソフトウェアによって、図３に示すように、遊技の進行を制御する遊技制御処理を行う遊技制御手段51A と、ＷＤＴ装置58A に計時動作を開始させるためのＷＤＴ起動手段51B と、電源遮断時に所定の情報を内蔵ＲＡＭ53に記憶させるバックアップ制御手段51C と、ＷＤＴ装置58A を停止するためのＷＤＴ停止手段51D とが内部に形成されたものとなっている。

遊技制御手段51A は、遊技の進行を制御する遊技制御処理として、複数種類の役の当否を決定する役抽選を１回の遊技毎に行う役抽選処理、リールユニット３の動作を制御するリール制御処理、及び、ホッパユニット４の動作を制御するホッパ制御処理等の処理を行うものとなっている。
ＷＤＴ起動手段51B は、遊技制御手段51A が遊技制御処理を開始すると、ＷＤＴ装置58A を起動するための起動信号を当該ＷＤＴ装置58A へ送るウォッチドックタイマ起動手段である。
このＷＤＴ起動手段51B は、電源投入後、電源装置７の出力電圧がＣＰＵ51の動作可能な電圧まで上昇し、さらに、遊技制御手段51A が遊技の進行を制御する遊技制御処理を開始すると、起動信号をＷＤＴ装置58A へ送るものとなっている。

内蔵ＲＡＭ53は、遊技に必要な情報やパラメータ等のデータを随時記憶することができる揮発性記憶素子であり、電源遮断時には、内部に記憶したデータが消去されないように、バックアップ電源装置８から必要な電力が供給されるようになっている。
ここで、内蔵ＲＡＭ53は、遊技制御装置30の内部に設けられているとともに、電源装置７の電力供給が遮断される際に、その時点における遊技情報のうち、バックアップが必要なバックアップ情報を記憶するバックアップ情報記憶装置を兼ねている。
そして、バックアップ制御手段51C は、電源装置７の電力供給が遮断される際に、電圧低下検知回路17から電圧低下信号を受信すると、バックアップ情報を内蔵ＲＡＭ53に記憶させるバックアップ処理を行うものである。
なお、本実施形態では、図２の如く、筐体２の内部であって制御装置６外部に電圧低下検知回路17を設けたが、これに限らず、制御装置６の内部に電圧低下検知回路17を設けることもできる。

ＷＤＴ停止手段51D は、電圧低下検知回路17から電圧低下信号を受信すると、ＷＤＴ装置58A の作動が停止してしまう前に、ＷＤＴ装置58A の計時動作を停止させる停止信号をＷＤＴ装置58A へ送るウォッチドッグタイマ停止手段となっている。
さらに詳しく説明すると、ＷＤＴ停止手段51D は、電圧低下検知回路17から電圧低下信号を受信し、その後、さらに、バックアップ制御手段51C がバックアップ処理を開始したことを契機に、停止信号をＷＤＴ装置58A へ送るものである。

なお、本実施形態では、電圧低下信号を受信すると、バックアップ制御手段51C がバックアップ情報を内蔵ＲＡＭ53に記憶させる処理が開始された後、ＷＤＴ停止手段51D が停止信号をＷＤＴ装置58A へ送り、ＷＤＴ装置58A の計時動作を停止させるようにしたが、これに限らず、電圧低下信号を受信すると、バックアップ制御手段51C がバックアップ情報を内蔵ＲＡＭ53に記憶させる処理が開始される前に、ＷＤＴ停止手段51D が停止信号をＷＤＴ装置58A へ送り、ＷＤＴ装置58A の計時動作を停止させるようにしてもよい。

（ＣＰＵ51の延長時間選択）
ＣＰＵ51は、電源装置７からの電力供給が開始されると、所定の起動シーケンスにおいてセキュリティチェックを終了させてから、遊技制御手段51A が遊技制御処理を開始するようになっている。
ここで、ＣＰＵ51は、セキュリティチェックの終了後、予め設定された延長時間の経過を待ってから、遊技制御処理を開始するようになっている。
すなわち、ＣＰＵ51の内部には、遊技制御装置30の製造時に、予め、８種の異なる数値からなる固定延長時間と、数値範囲の広さが異なる３種の延長範囲とが記憶されている。また、ＣＰＵ51は、３種のうちの一の延長範囲の中から、無作為に一のランダム延長時間を選択する延長範囲選択機能を有するものとなっている。そして、内蔵ＲＯＭ52には、予め、８種の固定延長時間のうち、ＣＰＵ51が採用すべきものを示す固定時間コードと、３種の延長範囲からなる３つの選択肢に、ランダム延長時間を選択しないという選択肢を加えた、計４つの選択肢のうち、ＣＰＵ51が採用すべきものを示す選択コードとが登録されている。
ＣＰＵ51は、セキュリティチェックを終了させると、ランダム延長時間を選択する場合、選択コードが示すランダム延長時間と、固定時間コードが示す固定延長時間との和を延長時間とする一方、ランダム延長時間を選択しない場合、固定時間コードが示す固定延長時間をそのまま延長時間とし、この延長時間の経過を待ってから、遊技制御処理を開始する。

（乱数生成処理における初期値設定）
ＣＰＵ51は、予め、乱数生成処理における初期値を設定する等の準備処理を行ってから、遊技制御手段51A による遊技制御処理を開始し、この後、乱数生成回路61に乱数生成処理を行わせるようになっている。
すなわち、乱数生成回路61の内部には、遊技制御装置30の製造時に、予め、乱数生成処理の初期値として、固定値（例えば、「０００１ｈ」）、及び、１チップ毎に付与された遊技制御装置30のＩＤナンバーが記憶されている。また、乱数生成回路61は、遊技制御装置30がリセットされる毎に、変動していく変動値を取得する変動値取得機能を有するものとなっている。そして、内蔵ＲＯＭ52には、予め、固定値、ＩＤナンバー及び変動値のうち、乱数生成回路61が初期値として採用すべきものを示す初期値コード登録されている。
ＣＰＵ51は、セキュリティチェックを終了させると、準備処理を行う際に、初期値コードを乱数生成回路61へ送るようになっている。そして、乱数生成回路61は、初期値コードが固定値及びＩＤナンバーのいずれかを示す初期値コードを受け取ると、初期値コードが示すものを初期値とする一方、変動値を示す初期値コードを受け取った場合、変動値取得機能によって変動値を取得し、取得した変動値を初期値とするようになっている。

（ＣＰＵ起動処理）
以下、図４を参照しながら、本実施形態に係るＣＰＵ起動処理におけるＣＰＵ51の動作の概略について説明する。本ＣＰＵ起動処理は、メインルーチンとしての遊技制御処理と時分割方式で並行に行われるものである。

スロットマシン１に電源が投入されると、電源装置７は、電力供給を開始するが、出力電圧は、すぐには所定の値とはならない。このため、ＣＰＵ51は、図４に示すように、まず、ステップMS1000において、電源電圧が所定の値以下の期間は暴走しないように、ＣＰＵ51自身の動作を規制するリセット信号の入力を行い、電源装置７の出力電圧が所定の値に達したら、リセット信号入力の解除を行うリセット入力／リセット解除処理を実行する。この処理が完了したら、次のステップMS1100へ進む。

ステップMS1100では、ＣＰＵ51の内部のセキュリティをチェックするセキュリティチェック処理を行い、この処理が完了したら、次のステップMS1200へ進む。
ステップMS1200では、セキュリティチェック処理の結果がＯＫであるか否か、換言すると、セキュリティチェック処理を行った結果、異常が見つかったか否かが判定される。
このステップMS1200で、セキュリティチェック処理の結果がＯＫであると判定された場合、次のステップMS1300へ進み、このステップMS1300で、遊技制御処理を開始した後、ステップMS1500へ進む。
ステップMS1200で、セキュリティチェック処理の結果がＯＫであると判定されなかった場合、ステップMS1400へ進み、ステップMS1400で、ＣＰＵ51を停止させるＣＰＵ停止処理を行い、ＣＰＵ51が停止したら、本ＣＰＵ起動処理は終了する。

ステップMS1500では、ＷＤＴ装置58A を起動するにあたり、ＣＰＵ51内に設けられている図示しない動作制御用のレジスタに所定の値がセットされたか否かが判定される。
このステップMS1500で、当該レジスタに所定の値がセットされたと判定されなかった場合、当該レジスタに所定の値がセットされるまで待機する待機処理が行われる。
ステップMS1500で、当該レジスタに所定の値がセットされたと判定された場合、次のステップMS1600へ進む。
ステップMS1600では、ＷＤＴ装置58A を起動するＷＤＴ回路起動処理、換言すると、ＷＤＴ装置58A へ起動信号を送信する処理が行われ、この処理で、ＷＤＴ装置58A が起動したら、本ＣＰＵ起動処理は完了し、以降、メインルーチンである遊技制御処理が継続される。

（電源遮断時処理）
続いて、図５を参照しながら、本実施形態に係る電源遮断時処理におけるＣＰＵ51の動作の概略について説明する。本電源遮断時処理は、ＣＰＵ起動処理と同様に、メインルーチンとしての遊技制御処理と時分割方式で並行に行われるものである。

まず、図５に示すように、ステップMS2000において、電圧低下検知回路17が電源装置７の出力電圧の低下を検知したか否かが判定される。要約すると、ステップMS2000では、電源電圧が低下したか否かが判定される。
ステップMS2000で、電源電圧が低下したと判定されなかった場合、電源電圧が低下したと判定されるまで、ステップMS2000が繰り返される。
一方、ステップMS2000で、電源電圧が低下したと判定され場合、次のステップMS2100に進む。
ステップMS2100では、バックアップ情報を内蔵ＲＡＭ53に記憶させるバックアップ処理が開始される。バックアップ処理が開始されたら、次のステップMS2200に進む。

ステップMS2200では、ＷＤＴ装置58A を停止するにあたり、前述した動作制御用のレジスタにセットされた所定の値が変更されたか否かが判定される。
ステップMS2200で、当該レジスタの所定の値が変更されたと判定されなかった場合、当該所定の値が変更されるまで、ステップMS2200が繰り返される。
ステップMS2200で、当該レジスタの所定の値が変更されたと判定された場合、次のステップMS2300へ進む。

ステップMS2300では、ＷＤＴ装置58A を停止するＷＤＴ回路停ＷＤＴ装置58A止処理、換言すると、ＷＤＴ装置58A へ停止信号を送信する処理が行われ、この処理で、ＷＤＴ装置58A が停止したら、次のステップMS2400へ進む。

ステップMS2400では、電圧低下検知回路17等によって電源電圧の復帰が検知されたか否か、すなわち、電源電圧が復帰したか否かが判定される。
ステップMS2400で、電源電圧が復帰したと判定された場合、ステップMS2500へ進む。
ステップMS2500では、バックアップ処理を中断する。このステップMS2500で、バックアップ処理が中断されると、本電源遮断時処理は完了し、以降、メインルーチンである遊技制御処理が継続される。

ステップMS2400で、電源電圧が復帰したと判定されなかった場合、ステップMS2600へ進み、ステップMS2600で、バックアップ処理が完了したか否かが判定される。
このステップMS2600で、バックアップ処理が完了したと判定されなかった場合、ステップMS2400へ戻る。
一方、ステップMS2600で、バックアップ処理が完了したと判定された場合、ステップMS2700へ進み、ステップMS2700で、ＣＰＵ51を待機状態に移行させるＣＰＵ待機処理を行い、ＣＰＵ51が待機状態となったら、本電源遮断時処理は終了する。

（ＷＤＴ監視処理）
次に、図６を参照しながら、本実施形態に係るリセットコントローラ58の内部で実行されるＷＤＴ監視処理について説明する。本ＷＤＴ監視処理は、スロットマシン1の電源投入により開始され、ＣＰＵ51側の遊技制御処理と同時に並行して行われ、スロットマシン1の電源遮断により終了する処理である。

まず、図６に示すように、ステップTS1000において、ＣＰＵ51からリセットコントローラ58に、起動信号はあったか否かが判定される。
ステップTS1000で、起動信号はあったと判定されなかった場合、起動信号があるまで待機する待機処理が行われる。
一方、ステップTS1000で、起動信号はあったと判定された場合、次のステップTS1100に進む。
ステップTS1100では、ＣＰＵ51を監視するＣＰＵ監視処理を開始する。換言すると、ステップTS1100では、ＷＤＴ装置58A に計時を開始させる。これにより、ＷＤＴ装置58A が計時処理を開始したら、次のステップTS1200に進む。

ステップTS1200では、ＷＤＴ装置58A の計時値が規定値内であるか否かが判定され、ステップTS1200で、ＷＤＴ装置58A の計時値が規定値内であると判定されなかった場合、ステップTS1300に進む一方、ステップTS1200で、ＷＤＴ装置58A の計時値が規定値内であると判定された場合、ステップTS1400へ進む。
ステップTS1300では、ＣＰＵ51をリセットするリセット処理が行われる。ステップTS1300で、ＣＰＵ51をリセットしたら、本ＷＤＴ監視処理は終了する。

ステップTS1400では、ＣＰＵ51からリセットコントローラ58に、ＷＤＴ装置58A の計時値をクリアするクリア信号はあったか否かが判定される。
ステップTS1400で、クリア信号はあったと判定されなかった場合、次のステップTS1500をスキップして、ステップTS1600へ進む一方、ステップTS1400で、クリア信号はあったと判定された場合、次のステップTS1500に進む。
ステップTS1500では、ＷＤＴ装置58A の計時値をクリアするクリア処理が行われる。この処理が完了したら、次のステップTS1600に進む。

ステップTS1600では、ＣＰＵ51からの停止信号はあったか否かが判定される。
ステップTS1600で、停止信号はあったと判定されなかった場合、ステップTS1200へ戻る一方、ステップTS1600で、停止信号はあったと判定された場合、次のステップTS1700に進む。

ステップTS1700では、ＣＰＵ51を監視するＣＰＵ監視処理を停止する。換言すると、ステップTS1700では、ＷＤＴ装置58A の計時動作を停止し、これにより、ＷＤＴ装置58A の計時処理を停止・終了する。ＷＤＴ装置58A の計時処理が停止されたら、本ＷＤＴ監視処理は完了する。

（本実施形態の効果）
前述のような本実施形態によれば、次のような効果が得られる。
すなわち、電源スイッチのＯＦＦ操作や停電等によって電源装置７の出力電圧が所定の閾値まで低下すると、当該出力電圧の低下を電圧低下検知回路17が検知し、この検知結果に基づいて、ＷＤＴ停止手段51D が停止信号を送ってＷＤＴ装置58A の計時動作を停止させるので、その後、ＷＤＴ装置58A をクリアする処理が不要となる。このため、電源状態が遮断状態に変化する時に、必要な電断処理、例えば、バックアップ処理をＣＰＵ51が行うにあたり、ＣＰＵ51の負荷を軽減することができる。

さらに、電源が遮断され、バックアップ制御手段51C がバックアップ情報を内蔵ＲＡＭ53に記憶させる処理を開始すると、ＷＤＴ停止手段51D がＷＤＴ装置58A の計時動作を停止させるようにしたので、バックアップ処理の実行中において、ＷＤＴ装置58A をクリアする処理が不要となる。このため、バックアップ制御手段51C がソフトウェアでＣＰＵ51の内部に構成されている場合、当該ＣＰＵ51がバックアップ処理を行うにあたり、ＣＰＵ51の負荷を軽減することができ、ひいては、バックアップ処理の処理時間の短縮を図ることができる。

また、電源投入後、遊技制御手段51A が遊技の進行を制御する遊技制御処理を開始すると、ＷＤＴ起動手段51B が起動信号をＷＤＴ装置58A に送るようにしたので、スロットマシン１の電源投入若しくは復帰後、遊技制御手段51A が遊技制御処理を開始しても、ＷＤＴ起動手段51B が起動信号を送るまで、ＷＤＴ装置58A は、計時動作を開始しない。このため、遊技制御処理の開始時において、各種の初期設定を行う準備処理を、ＣＰＵ51が完了させた後に、起動信号を送るようにすれば、準備処理の実行中は、ＷＤＴ装置58A のクリア処理等を実行する必要がない。これにより、電源状態がオフ状態からオン状態へ変化した時に、ＣＰＵ51が準備処理を行うにあたり、ＷＤＴ装置58A をクリアする処理が不要となり、当該ＣＰＵ51の負荷を軽減することができる。

なお、本発明は、前記実施形態に限定されるものではなく、本発明の目的を達成できる範囲における変形及び改良などをも含むものである。
例えば、前期実施形態では、リセットコントローラ58の内部に搭載されているハードウェアでＷＤＴ装置58A を構成したが、これに限らず、リセットコントローラ58の内部に設けられたソフトウェアでＷＤＴ装置を構成してもよい。

1 遊技機としてのスロットマシン
７ 電源装置
17 電圧低下検知装置としての電圧低下検知回路
30 遊技制御装置
51 ＣＰＵ
51A 遊技制御手段
51B ウォッチドッグタイマ起動手段としてのＷＤＴ起動手段
51C バックアップ制御手段
51D ウォッチドッグタイマ停止手段としてのＷＤＴ停止手段
53 バックアップ情報記憶装置を兼ねた内蔵ＲＡＭ
58A ウォッチドッグタイマ装置としてのＷＤＴ装置

Claims (2)

1. 遊技の進行を制御する遊技制御処理を行う遊技制御手段を有するＣＰＵと、
   計時値が初期値から規定値まで変化する計時動作を行い、該計時値が規定値となる前に前記ＣＰＵによってクリアされると初期値から計時動作を再開し、該計時値が前記ＣＰＵによってクリアされずに規定値になると前記ＣＰＵをリセットするウォッチドッグタイマ装置と、
   を有する遊技制御装置を備えた遊技機であって、
   前記遊技制御装置に電力を供給する電源装置と、
   この電源装置の出力電圧が所定の閾値まで低下したことを検出すると、電圧低下信号を前記ＣＰＵへ送る電圧低下検知装置と、
   が設けられ、
   前記電圧低下検知装置からの電圧低下信号を前記ＣＰＵが受信することにより、前記ＣＰＵによる内部処理として、特定のレジスタの値を参照し、前記特定のレジスタの値が変化したと判断されると、必要な情報のバックアップを開始すると共に、前記バックアップの開始を契機に、前記ウォッチドッグタイマ装置を停止させるウォッチドッグタイマ停止手段を備えていることを特徴とする遊技機。
2. 前記遊技制御装置には、前記電源装置の電力供給が遮断される際に、その時点における遊技情報のうち、バックアップが必要なバックアップ情報を記憶するバックアップ情報記憶装置が設けられ、
   前記ＣＰＵには、前記電圧低下検知装置から前記電圧低下信号を受信すると、バックアップ情報を前記バックアップ情報記憶装置に記憶させるバックアップ処理を行うバックアップ制御手段が設けられ、
   前記ウォッチドッグタイマ停止手段は、前記ＣＰＵが前記電圧低下信号を受信すると、必要な情報のバックアップを開始すると共に、前記バックアップの開始を契機に、停止信号を前記ウォッチドッグタイマ装置へ送るものであることを特徴とする請求項１記載の遊技機。

Images