JP2007190097A5 - - Google Patents

Claims (13)

1. 各々を識別可能な複数種類の識別情報を可変表示可能な可変表示手段を備え、あらかじめ定められている可変表示の実行条件が成立した後、可変表示の開始条件の成立にもとづいて識別情報の可変表示を開始し、前記識別情報の可変表示の表示結果が特定表示結果となったときに遊技者にとって有利な特定遊技状態に移行させる遊技機であって、
   遊技制御処理を実行する遊技制御用ＣＰＵと、前記遊技制御用ＣＰＵ以外のＣＰＵを内蔵したマイクロコンピュータとシリアル通信を行うシリアル通信回路とを内蔵した遊技制御用マイクロコンピュータと、
   遊技媒体の払い出しを行う払出手段と、
   前記払出手段を制御する払出制御処理を実行する払出制御用マイクロコンピュータと、
   遊技機で用いられる所定の電源の状態を監視して、遊技機への電力の供給停止にかかわる検出条件が成立したことにもとづいて検出信号を出力する電源監視手段と、
   予め定められた監視時間を計測するタイマ手段と、
   該タイマ手段により前記監視時間が経過したことが計測されたときに、前記遊技制御用マイクロコンピュータをリセットするリセット手段とを備え、
   前記遊技制御用マイクロコンピュータは、
   前記タイマ手段により計測された時間を初期化させるための初期化処理を前記遊技制御処理において前記監視時間よりも短い期間で定期的に実行する初期化処理手段と、
   遊技機への電力供給が停止しても所定期間は記憶内容を保持することが可能であり、遊技の進行に応じて変動する変動データを記憶する変動データ記憶手段と、
   前記電源監視手段からの検出信号が出力されたことにもとづいて制御状態を復旧させるために必要なデータを前記変動データ記憶手段に保存するための電力供給停止時処理を実行する電力供給停止時処理実行手段と、
   前記電力供給停止時処理が終了した後、前記初期化処理を実行しない待機状態に移行させる停止時待機状態移行手段と、
   所定の初期設定処理が実行されるときに、前記電源監視手段からの検出信号が出力されているか否かを判定する検出信号判定手段と、
   前記検出信号判定手段により検出信号が出力されていると判定されたときに、前記初期化処理を実行しない待機状態に移行させる待機状態移行手段と、
   前記初期化処理を実行しない待機状態に移行されているときに、前記リセット手段によるリセットがなされたことにもとづいて、前記初期化処理を実行しない待機状態から前記所定の初期設定処理を開始する初期設定処理開始手段と、
   前記検出信号判定手段により検出信号が出力されていないと判定されたときに、所定の復旧条件が成立したことを条件に前記変動データ記憶手段に記憶されている記憶内容にもとづいて制御状態を電力供給停止時処理が実行される前の状態に復旧させる電力供給開始時処理を実行する電力供給開始時処理手段とを含み、
   前記シリアル通信回路は、複数の割込要求条件のいずれかが成立したときに、前記遊技制御用ＣＰＵに対して、成立した割込要求条件に応じた割込要求を発生させる割込要求手段を含み、
   前記遊技制御用ＣＰＵは、前記割込要求手段からの割込要求にもとづいて割込処理を実行可能であり、
   前記割込要求手段が発生させる割込要求は、前記シリアル通信回路において通信エラーが発生したときに割込要求条件が成立して発生するエラー時割込要求を含み、
   前記遊技制御用ＣＰＵは、
   前記割込要求手段により複数の割込要求が同時に発生させられたときに、前記エラー時割込要求にもとづく割込処理を、前記エラー時割込要求以外の割込要求にもとづく割込処理に優先して実行可能であり、
   前記エラー時割込要求にもとづく割込処理において、シリアル通信を禁止可能である
   ことを特徴とする遊技機。
2. 割込処理の実行を許可する割込許可手段を備え、
   割込要求手段が発生させる割込要求は、シリアル通信回路が遊技制御用ＣＰＵ以外のＣＰＵを内蔵したマイクロコンピュータから信号を受信したときに割込要求条件が成立して発生する受信時割込要求を含み、
   遊技制御用マイクロコンピュータは、前記割込許可手段により割込処理の実行が許可される前に、前記遊技制御用ＣＰＵが実行する割込処理の優先順位を変更する優先順位変更手段を含み、
   前記遊技制御用ＣＰＵは、前記優先順位変更手段により、割込処理の優先順位がエラー時割込要求にもとづく割込処理より前記受信時割込要求にもとづく割込処理を優先して実行するように変更されているときには、前記受信時割込要求にもとづく割込処理を、前記エラー時割込要求にもとづく割込処理に優先して実行する
   請求項１記載の遊技機。
3. 遊技制御用マイクロコンピュータは、
   遊技機への電力供給が開始されたときに、所定時間毎にタイマ割込を発生させるための設定を行うタイマ割込設定手段と、
   前記タイマ割込設定手段によりタイマ割込の設定がされる前に、シリアル通信回路の初期設定を行うシリアル通信回路初期設定手段と、
   定期的に発生するタイマ割込条件が成立したときに、遊技制御用ＣＰＵに対してタイマ割込要求を発生させるタイマ割込要求手段とを含み、
   前記遊技制御用ＣＰＵは、タイマ割込要求が発生したときに、タイマ割込処理を実行するタイマ割込処理実行手段を含み、
   前記遊技制御用マイクロコンピュータは、タイマ割込要求と割込要求手段による割込要求とが同時に発生したときに、前記タイマ割込処理実行手段が実行する前記タイマ割込処理と、前記遊技制御用ＣＰＵが実行する割込処理との優先順位を、前記タイマ割込設定手段によりタイマ割込の設定がされる前に設定する割込優先順位設定手段を含み、
   前記遊技制御用ＣＰＵは、前記割込優先順位設定手段により前記タイマ割込処理実行手段が実行する前記タイマ割込処理よりも前記割込処理を優先して実行するように設定されていることを条件に、前記タイマ割込と前記割込要求手段による前記割込要求とが同時に発生したときには、前記タイマ割込処理を実行するよりも先に前記割込要求手段による前記割込要求にもとづく前記割込処理を実行する
   請求項１または請求項２記載の遊技機。
4. 遊技制御用マイクロコンピュータは、乱数を発生する乱数回路を内蔵し、
   前記乱数回路は、
   所定の信号の入力にもとづいて、数値データを更新可能な所定の範囲において、所定の初期値から所定の最終値まで予め定められた順序に従って数値データを更新する数値更新手段と、
   前記数値更新手段によって更新された数値データを乱数値として記憶する乱数記憶手段とを含み、
   前記遊技制御用マイクロコンピュータは、遊技機への電力供給が開始されたときに、タイマ割込設定手段によりタイマ割込の設定がされる前に、前記乱数回路の初期設定を行う乱数回路初期設定手段を含み、
   前記遊技制御用ＣＰＵは、
   前記タイマ割込が発生したときに、可変表示の実行条件が成立したか否かを判定する実行条件判定手段と、
   前記実行条件判定手段により前記可変表示の実行条件が成立したと判定されたときに、前記乱数記憶手段が記憶する乱数値を読み出す乱数読出手段と、
   前記乱数読出手段によって読み出された乱数値が所定の判定値と合致するか否かを判定することによって、前記識別情報の可変表示の表示結果を特定表示結果とするか否かを決定する表示結果決定手段とを含み、
   前記乱数回路初期設定手段は、前記初期設定において、前記数値更新手段が更新する数値データの前記所定の初期値を、前記遊技制御用マイクロコンピュータ毎に付与された前記遊技制御用マイクロコンピュータを識別するためのマイコン識別情報にもとづいて設定する
   請求項１から請求項３のうちのいずれかに記載の遊技機。
5. 遊技制御用マイクロコンピュータは、数値更新手段が更新可能な数値データの所定の範囲が異なる乱数回路を複数内蔵し、
   乱数回路初期設定手段は、
   初期設定において、前記遊技制御用マイクロコンピュータが内蔵する複数の乱数回路の中から使用可能な乱数回路を設定する乱数回路設定手段と、
   前記乱数回路初期設定手段により使用可能と設定された乱数回路以外の乱数回路の機能を停止させる乱数回路停止手段とを含む
   請求項４記載の遊技機。
6. 乱数回路初期設定手段は、
   初期設定において、数値データが更新される所定の範囲の最大値としての値が設定される数値最大値レジスタに、数値更新手段により更新可能な数値データの範囲内において所定の最大値を設定する最大値設定手段と、
   前記最大値設定手段により設定された前記所定の最大値が、所定の下限値以下であるか否かを判定する設定値判定手段と、
   前記設定値判定手段によって前記数値最大値レジスタに設定された前記所定の最大値が前記所定の下限値以下であると判定されたときに、前記数値最大値レジスタに、前記数値更新手段により更新可能な数値データの範囲内の所定値を設定しなおす最大値再設定手段とを含む
   請求項４または請求項５記載の遊技機。
7. 所定周期のクロック信号を生成し、乱数回路に出力するクロック信号生成手段を備え、
   数値更新手段は、前記クロック信号を所定回数入力したことを条件に、数値データを更新し、
   乱数回路初期設定手段は、初期設定において、前記数値更新手段が数値データを更新する条件であるクロック信号の入力回数を設定する
   請求項４から請求項６のうちのいずれかに記載の遊技機。
8. 遊技制御用マイクロコンピュータは、乱数回路初期設定手段によって設定される数値データの所定の初期値を、マイコン識別情報を用いて演算する数値演算手段を含み、
   前記乱数回路初期設定手段は、前記数値演算手段による演算によって算出された値にもとづいて初期値を設定する
   請求項４から請求項７のうちのいずれかに記載の遊技機。
9. 所定の領域に遊技媒体が入賞したことにもとづいて始動信号を出力する始動信号出力手段を備え、
   乱数回路は、前記始動信号出力手段からの始動信号が入力されたことにもとづいて、数値更新手段が更新する数値データを乱数記憶手段に記憶させるためのラッチ信号を出力するラッチ信号出力手段を含み、
   前記ラッチ信号出力手段は、前記始動信号出力手段から始動信号が所定期間継続して入力されたことを条件に、前記ラッチ信号を出力する
   請求項４から請求項８のうちのいずれかに記載の遊技機。
10. 実行条件判定手段は、始動信号出力手段からの始動信号が所定回数のタイマ割込処理が実行されるに亘って入力されたことを条件に、可変表示の実行条件が成立したと判定し、
    所定期間は前記所定回数の前記タイマ割込処理が実行される期間よりも短い
    請求項９記載の遊技機。
11. 乱数回路初期設定手段は、初期設定において、数値更新手段によって所定の最終値まで数値データが更新されたときに、前記乱数回路初期設定手段が設定した所定の初期値を変更するか否かを設定する初期値変更設定手段を含み、
    乱数回路は、
    前記数値更新手段によって前記所定の最終値まで数値データが更新されたときに、数値データが前記所定の最終値まで更新された旨を示す通知信号を出力する通知信号出力手段と、
    前記通知信号が出力されたことにもとづいて、前記初期値変更設定手段によって初期値を変更する設定がされていることを条件に、前記所定の初期値の値を変更する初期値変更手段とを含む
    請求項４から請求項１０のうちのいずれかに記載の遊技機。
12. 乱数回路初期設定手段は、初期設定において、前記数値更新手段が更新する数値データの所定の初期値から所定の最終値までの値の並び順を変更するか否かを設定する数値順設定手段を含み、
    乱数回路は、
    前記数値更新手段によって所定の最終値まで数値データが更新されたときに、数値データが前記所定の最終値まで更新された旨を示す通知信号を出力する通知信号出力手段と、
    前記通知信号が出力されたことにもとづいて、前記数値順設定手段によって、数値データの前記所定の初期値から前記所定の最終値までの並び順を変更する設定がされていることを条件に、前記数値更新手段が更新する数値データの前記所定の初期値から前記所定の最終値までの並び順を変更する数値順変更手段とを含む
    請求項４から請求項１１のうちのいずれかに記載の遊技機。
13. 電力供給停止時処理実行手段は、電力供給停止時処理において、制御状態を復旧させるためのデータとして変動データ記憶手段の記憶内容にもとづいてチェックデータを作成して該変動データ記憶手段に保存するチェックデータ作成手段を含み、
    前記変動データ記憶手段に保存されているチェックデータにもとづいて前記変動データ記憶手段の記憶内容が正常であるか否かの判定を行う記憶判定手段を備え、
    電力供給開始時処理実行手段は、前記記憶判定手段により正常と判定されたときに所定の復旧条件が成立したとして前記変動データ記憶手段の記憶内容にもとづいて制御状態を前記電力供給停止時処理を実行する前の状態に復旧させる電力供給開始時処理を実行し、
    遊技制御用マイクロコンピュータは、
    所定の初期設定処理を実行するときに、制御プログラム内における所定の範囲を繰り返し実行することにより、遊技制御処理の実行開始を遊技制御用マイクロコンピュータ以外のマイクロコンピュータにおける制御処理が実行可能となる時期よりも遅延させる遅延処理を実行する遅延処理実行手段を含み、
    前記所定の初期設定処理を実行するまでの間は前記電力供給停止時処理の実行を禁止し、
    検出信号判定手段は、前記遅延処理が実行される制御プログラム内における所定の範囲内において、検出信号が出力されているか否かの判定を繰り返し実行する
    請求項１から請求項１２のうちのいずれかに記載の遊技機。