JP6291664B2 - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP6291664B2
JP6291664B2 JP2014214045A JP2014214045A JP6291664B2 JP 6291664 B2 JP6291664 B2 JP 6291664B2 JP 2014214045 A JP2014214045 A JP 2014214045A JP 2014214045 A JP2014214045 A JP 2014214045A JP 6291664 B2 JP6291664 B2 JP 6291664B2
Authority
JP
Japan
Prior art keywords
power supply
game
circuit
signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014214045A
Other languages
English (en)
Other versions
JP2016077693A (ja
Inventor
小倉　敏男
敏男 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP2014214045A priority Critical patent/JP6291664B2/ja
Publication of JP2016077693A publication Critical patent/JP2016077693A/ja
Application granted granted Critical
Publication of JP6291664B2 publication Critical patent/JP6291664B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

本発明は、パチンコ遊技機などの遊技機に関する。
遊技機の一例として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞したことに基づいて、所定の遊技価値を付与可能としたパチンコ遊技機がある。また、遊技機の他の一例として、メダルやコイン、あるいは、パチンコ遊技機と同様の遊技球といった遊技媒体を用いて１ゲームに対する所定数の賭数を設定した後、遊技者がスタートレバーを操作することにより可変表示装置による表示図柄の可変表示を開始し、導出された表示結果に基づいて所定の遊技価値を付与可能としたスロットマシンがある。
このような遊技機として、ＤＣ３０Ｖ電源電圧を監視して当該電源電圧の電圧値が１４Ｖ以下になったときに、外部電源が遮断されたことを示す電源断信号（電圧低下信号）を出力する電源監視回路と、ＤＣ５Ｖ電源電圧を監視して当該電源電圧の電圧値が所定値以下になったときに、マイクロコンピュータに入力されるリセット信号を出力する電源監視回路とを備える遊技機がある（例えば特許文献１）。このような遊技機では、外部電源が遮断されたとき、電源断信号が出力されることによって、遊技者が不利益を被ってしまうことを防ぐための電源断処理が実行され、その後、リセット信号が出力されることによって、マイクロコンピュータがリセットされる。
特開２００４−７９５号公報
しかしながら、特許文献１に記載の遊技機では、電源電圧を作成して出力する電源基板から電源監視回路までの間で接続が不安定になったとき、例えば、電源断信号が出力される前に、あるいは、電源断信号が出力されることなく、リセット信号が出力されてしまうことがあり、電源断処理を実行できずに遊技者が不利益を被ってしまうおそれがある。
この発明は、上記実状に鑑みてなされたものであり、遊技者が不利益を被ってしまうことを防ぐことができる遊技機の提供を目的とする。
（１）上記目的を達成するため、本願発明に係る遊技機は、遊技を行うことが可能な遊技機（例えば、パチンコ遊技機１など）であって、複数の電源電圧（例えば、ＤＣ３２Ｖや１２Ｖ、５Ｖの電圧など）を作成する電源手段（例えば、電源基板１６など）と、前記複数の電源電圧に含まれる少なくとも第１の電源電圧（例えば、ＤＣ３２Ｖの電圧など）及び該第１の電源電圧よりも低い第２の電源電圧（例えば、ＤＣ５Ｖの電圧など）のうち、該第２の電源電圧により駆動する制御手段と、操作に応じて操作信号を出力する操作手段（例えば、操作スイッチ１６０１など）と、前記第１の電源電圧を監視し、該第１の電源電圧が第１閾値（例えば、２１Ｖなど）まで低下したことにもとづいて、電源断信号を出力する第１回路（例えば、第１電源監視回路１１２など、図９、図１０（Ａ）参照）と、前記第１の電源電圧を監視し、該第１の電源電圧が前記第１閾値よりも低い第２閾値（例えば、９Ｖなど）まで低下したことにもとづいて、リセット信号を出力する第２回路（例えば、第２電源監視回路１１３など、図９、図１０（Ａ）参照）と、前記第２の電源電圧の低下を遅延させる遅延手段（例えば、電解コンデンサ８７ｃ、８７ｄなど）と、遊技の進行に応じて変化する変動データを、電源供給が停止しても所定期間記憶可能な記憶手段（例えば、ＲＡＭ１０２、バックアップ電源回路１１４など、図２、図４、図５、図１３、図１４参照）と、前記操作信号の入力にもとづいて前記記憶手段の記憶内容を初期化する初期化手段（例えば、遊技制御用マイクロコンピュータ１００のＣＰＵ１０３が実施するステップＳ１０におけるＲＡＭクリア処理など、図１５参照）と、前記操作信号の入力にもとづいて所定の異常状態を解除する解除手段（例えば、遊技制御用マイクロコンピュータ１００が実施するステップＳ２２のエラー処理（図１６参照）に付随して払出制御用マイクロコンピュータ１７０が実施するエラー解除処理など）とを備え、前記第１回路、前記第２回路及び前記遅延手段は、前記制御手段が設けられる制御基板に設けられ、前記第１回路と前記第２回路とは、前記第２の電源電圧が低下したときにも（例えば、ＤＣ５Ｖの電圧が第３閾値以下（４．２Ｖ以下）になるなど）、前記電源断信号と前記リセット信号とを出力し（例えば、図９、図１０（Ｂ）参照）、前記制御基板が設けられた遊技盤（例えば、遊技盤２など）と、前記電源手段が設けられた遊技枠（例えば、遊技枠１６１など）と、前記遊技盤に設けられ、前記制御基板に接続され、互いに異なる電圧を伝送可能な複数の端子を有する第１コネクタ（例えば、ドロアコネクタ３２ａなど）と、前記遊技枠に設けられ、前記電源手段に接続され、前記第１コネクタの複数の端子にそれぞれ対応する端子として、前記第１コネクタの複数の端子を介して伝送される互いに異なる電圧を伝送可能な複数の端子を有する第２コネクタ（例えば、枠側コネクタ３３ａなど）とを更に備え、前記遊技盤を前記遊技枠に取り付けることにより、前記第１コネクタの複数の端子と、該複数の端子にそれぞれ対応する前記第２コネクタの複数の端子とが接続され（例えば、図３参照）、前記第１の電源電圧と前記第２の電源電圧とが互いに異なる端子を介して前記電源手段から前記制御基板に供給される（例えば、図４、図６参照）。
このような構成によれば、コネクタによって電源手段と制御手段との接続を容易にすることができるとともに、コネクタの接続が不安定になった場合でも、遊技者が不利益を被ってしまうことを防ぐことができる。
（２）上記（１）の遊技機において、外部電源（例えば、交流電源５０など）に接続される電路に設けられた突入電流抑制手段（例えば、サーミスタ５６など）と、前記突入電流抑制手段が設けられた第１電路（例えば、サーミスタ５６だけを通る電路など）と、前記突入電流抑制手段を無効化するための第２電路（例えば、サーミスタ５６と接点部７１Ｓとの並列回路を通る電路など）との一方から他方に電路を切り替え可能な電路切替手段（例えば、リレー７１など）と、電圧（例えば、１２Ｖ電源回路６２ｂの出力電圧など）を監視する監視手段（例えば、リレードライブ回路７２など）と、を備え、前記電路切替手段は、前記電圧が所定電圧（例えば、ＤＣ６Ｖなど）となったときに、電路を前記第１電路から前記第２電路に切り替える、ことを特徴とする。
このような構成によれば、所望の電圧を得ることができる。
この実施の形態におけるパチンコ遊技機の正面図である。 パチンコ遊技機に搭載された各種の制御基板などを示す構成図である。 前面枠を解放した状態のパチンコ遊技機の斜視図である。 電源基板とドロア中継基板の構成例を示すブロック図である。 電源基板の構成例を示す回路図である。 主基板などとドロア中継基板の構成例を示すブロック図である。 フィルタ回路の一例を示す図である。 フィルタ回路の入力電圧と出力電圧との関係を示す図である。 電源監視回路の一例を示す図である。 電源監視回路が出力する信号の出力タイミングを示す図である。 電源監視回路に遅延回路がない場合の出力タイミングを示す図である。 入力ポートの構成例を示すブロック図である。 ＲＡＭクリア機能およびエラー解除機能を起動するための操作スイッチを備えた第１の例による起動回路の構成および回路配置を示す図である。 ＲＡＭクリア機能およびエラー解除機能を起動するための操作スイッチを備えた第２の例による起動回路の構成および回路配置を示す図である。 遊技制御メイン処理の一例を示すフローチャートである。 遊技制御用タイマ割込み処理の一例を示すフローチャートである。 電源断処理の一例を示すフローチャートである。 遊技制御プロセス処理の一例を示すフローチャートである。 変動パターンの設定例を示す説明図である。 演出制御プロセス処理の一例を示すフローチャートである。
以下、図面を参照しつつ、本発明の一実施形態を詳細に説明する。図１は、本実施の形態におけるパチンコ遊技機の正面図であり、主要部材の配置レイアウトを示す。パチンコ遊技機（遊技機）１は、大別して、遊技盤面を構成する遊技盤（ゲージ盤）２と、遊技盤２を支持固定する遊技機用枠（台枠）３とから構成されている。遊技盤２には、ガイドレールによって囲まれた、ほぼ円形状の遊技領域が形成されている。この遊技領域には、遊技媒体としての遊技球が、所定の打球発射装置から発射されて打ち込まれる。
遊技盤２の所定位置（図１に示す例では、遊技領域の右側方）には、第１特別図柄表示装置４Ａと、第２特別図柄表示装置４Ｂとが設けられている。第１特別図柄表示装置４Ａと第２特別図柄表示装置４Ｂはそれぞれ、例えば７セグメントやドットマトリクスのＬＥＤ（発光ダイオード）等から構成され、可変表示ゲームの一例となる特図ゲームにおいて、各々を識別可能な複数種類の識別情報（特別識別情報）である特別図柄（「特図」ともいう）が、変動可能に表示（可変表示）される。例えば、第１特別図柄表示装置４Ａと第２特別図柄表示装置４Ｂはそれぞれ、「０」〜「９」を示す数字や「−」を示す記号等から構成される複数種類の特別図柄を可変表示する。なお、第１特別図柄表示装置４Ａや第２特別図柄表示装置４Ｂにおいて表示される特別図柄は、「０」〜「９」を示す数字や「−」を示す記号等から構成されるものに限定されず、例えば７セグメントのＬＥＤにおいて点灯させるものと消灯させるものとの組合せを異ならせた複数種類の点灯パターンが、複数種類の特別図柄として予め設定されていればよい。
複数種類の特別図柄には、それぞれに対応した図柄番号が付されている。一例として、「０」〜「９」を示す数字それぞれには、「０」〜「９」の図柄番号が付され、「−」を示す記号には、「１０」の図柄番号が付されていればよい。以下では、第１特別図柄表示装置４Ａにおいて可変表示される特別図柄を「第１特図」ともいい、第２特別図柄表示装置４Ｂにおいて可変表示される特別図柄を「第２特図」ともいう。
第１特別図柄表示装置４Ａと第２特別図柄表示装置４Ｂはともに、例えば方形状に形成されている。なお、第１特図の種類と第２特図の種類は同じ（例えば、ともに「０」〜「９」を示す数字、及び、「−」を示す記号）であってもよいし、種類が異なっていてもよい。また、第１特別図柄表示装置４Ａと第２特別図柄表示装置４Ｂはそれぞれ、例えば「００」〜「９９」を示す数字（あるいは２桁の記号）を可変表示するように構成されていてもよい。
遊技盤２における遊技領域の中央付近には、画像表示装置５が設けられている。画像表示装置５は、例えばＬＣＤ（液晶表示装置）等から構成され、各種の演出画像を表示する表示領域を形成している。画像表示装置５の表示領域では、特図ゲームにおける第１特別図柄表示装置４Ａによる第１特図の可変表示や第２特別図柄表示装置４Ｂによる第２特図の可変表示のそれぞれに対応して、例えば３つといった複数の可変表示部となる飾り図柄表示エリアにて、各々を識別可能な複数種類の識別情報（装飾識別情報）である飾り図柄が可変表示される。この飾り図柄の可変表示も、可変表示ゲームに含まれる。
一例として、画像表示装置５の表示領域には、「左」、「中」、「右」の飾り図柄表示エリア５Ｌ、５Ｃ、５Ｒが配置されている。そして、特図ゲームにおいて第１特別図柄表示装置４Ａにおける第１特図の変動と第２特別図柄表示装置４Ｂにおける第２特図の変動のうち、いずれかが開始されることに対応して、「左」、「中」、「右」の各飾り図柄表示エリア５Ｌ、５Ｃ、５Ｒにおいて飾り図柄の変動（例えば上下方向のスクロール表示）が開始される。その後、特図ゲームにおける可変表示結果として確定特別図柄が停止表示されるときに、画像表示装置５における「左」、「中」、「右」の各飾り図柄表示エリア５Ｌ、５Ｃ、５Ｒにて、飾り図柄の可変表示結果となる確定飾り図柄（最終停止図柄）が停止表示される。
このように、画像表示装置５の表示領域では、第１特別図柄表示装置４Ａにおける第１特図を用いた特図ゲーム、または、第２特別図柄表示装置４Ｂにおける第２特図を用いた特図ゲームと同期して、各々が識別可能な複数種類の飾り図柄の可変表示を行い、可変表示結果となる確定飾り図柄を導出表示（あるいは単に「導出」ともいう）する。なお、例えば特別図柄や飾り図柄といった、各種の表示図柄を導出表示するとは、飾り図柄等の識別情報を停止表示（完全停止表示や最終停止表示ともいう）して可変表示を終了させることである。これに対して、飾り図柄の可変表示を開始してから可変表示結果となる確定飾り図柄が導出表示されるまでの可変表示中には、飾り図柄の変動速度が「０」となって、飾り図柄が停留して表示され、例えば微少な揺れや伸縮などを生じさせる表示状態となることがある。このような表示状態は、仮停止表示ともいい、可変表示における表示結果が確定的に表示されていないものの、スクロール表示や更新表示による飾り図柄の変動が進行していないことを遊技者が認識可能となる。なお、仮停止表示には、微少な揺れや伸縮なども生じさせず、所定時間（例えば１秒間）よりも短い時間だけ、飾り図柄を完全停止表示することなどが含まれてもよい。
「左」、「中」、「右」の各飾り図柄表示エリア５Ｌ、５Ｃ、５Ｒにて可変表示される飾り図柄には、例えば８種類の図柄（英数字「１」〜「８」あるいは漢数字や、英文字、所定のモチーフに関連する８個のキャラクタ画像、数字や文字あるいは記号とキャラクタ画像との組合せなどであればよく、キャラクタ画像は、例えば人物や動物、これら以外の物体、もしくは、文字などの記号、あるいは、その他の任意の図形を示す飾り画像であればよい）で構成される。飾り図柄のそれぞれには、対応する図柄番号が付されている。例えば、「１」〜「８」を示す英数字それぞれに対して、「１」〜「８」の図柄番号が付されている。なお、飾り図柄は８種類に限定されず、大当り組合せやハズレとなる組合せなど適当な数の組合せを構成可能であれば、何種類であってもよい（例えば７種類や９種類など）。
飾り図柄の可変表示が開始された後、可変表示結果となる確定飾り図柄が導出表示されるまでには、「左」、「中」、「右」の各飾り図柄表示エリア５Ｌ、５Ｃ、５Ｒにおいて、例えば図柄番号が小さいものから大きいものへと順次に上方から下方へと流れるようなスクロール表示が行われ、図柄番号が最大（例えば「８」）である飾り図柄が表示されると、続いて図柄番号が最小（例えば「１」）である飾り図柄が表示される。あるいは、飾り図柄表示エリア５Ｌ、５Ｃ、５Ｒのうち少なくともいずれか１つ（例えば「左」の飾り図柄表示エリア５Ｌなど）において、図柄番号が大きいものから小さいものへとスクロール表示を行って、図柄番号が最小である飾り図柄が表示されると、続いて図柄番号が最大である飾り図柄が表示されるようにしてもよい。
画像表示装置５の表示領域には、始動入賞記憶表示エリア５Ｈが配置されている。始動入賞記憶表示エリア５Ｈでは、特図ゲームに対応した可変表示の保留数（特図保留記憶数）を特定可能に表示する保留記憶表示が行われる。ここで、特図ゲームに対応した可変表示の保留は、普通入賞球装置６Ａが形成する第１始動入賞口や、普通可変入賞球装置６Ｂが形成する第２始動入賞口を、遊技球が通過（進入）することによる始動入賞に基づいて発生する。すなわち、特図ゲームや飾り図柄の可変表示といった可変表示ゲームを実行するための始動条件（「実行条件」ともいう）は成立したが、先に成立した開始条件に基づく可変表示ゲームが実行中であることやパチンコ遊技機１が大当り遊技状態に制御されていることなどにより、可変表示ゲームの開始を許容する開始条件が成立していないときに、成立した始動条件に対応する可変表示の保留が行われる。
始動入賞記憶表示エリア５Ｈにおける保留記憶表示は、第１始動入賞口を遊技球が通過（進入）することによる始動入賞に基づいて発生したものであるか、第２始動入賞口を遊技球が通過（進入）することによる始動入賞に基づいて発生したものであるかに応じて、その表示態様（例えば表示色や形状）を異ならせてもよい。例えば、第１始動入賞口を遊技球が通過（進入）することによる始動入賞に基づいて発生した保留記憶表示を丸型の青色表示とし、第２始動入賞口を遊技球が通過（進入）することによる始動入賞に基づいて発生した保留記憶表示を丸型の赤色表示とすればよい。
画像表示装置５の表示領域の始動入賞記憶表示エリア５Ｈの左側方には、変動中特図表示エリア５Ｉが設けられている。変動中特図表示エリア５Ｉには、現在実行されている可変表示に対応した画像が表示される。例えば、第１始動入賞口に遊技球が進入したことに基づき第１特別図柄表示装置４Ａにおける第１特図を用いた特図ゲームの実行中には、変動中特図表示エリア５Ｉに丸型で青色の画像が表示される。また、第２始動入賞口に遊技球が進入したことに基づき第２特別図柄表示装置４Ｂにおける第２特図を用いた特図ゲームの実行中には、変動中図柄表示エリア５Ｉに丸型で赤色の画像が表示される。即ち、第１または第２開始条件の成立とともに、始動入賞記憶表示エリア５Ｈから除去された表示がこの変動中特図表示エリア５Ｉにシフトして表示されればよい。この、変動中特図表示エリア５Ｉの表示により、遊技者は第１特別図柄表示装置４Ａまたは第２特別図柄表示装置４Ｂのいずれで特図ゲームが実行されているかを把握することができる。
図１に示す例では、始動入賞記憶表示エリア５Ｈとともに、第１特別図柄表示装置４Ａ及び第２特別図柄表示装置４Ｂの上部に、特図保留記憶数を特定可能に表示するための第１保留表示器２５Ａと第２保留表示器２５Ｂとが設けられている。第１保留表示器２５Ａは、第１特図保留記憶数を特定可能に表示する。第２保留表示器２５Ｂは、第２特図保留記憶数を特定可能に表示する。第１特図保留記憶数は、第１特図を用いた特図ゲームの実行が保留されている記憶数である。第２特図保留記憶数は、第２特図を用いた特図ゲームの実行が保留されている記憶数である。第１特図保留記憶数と第２特図保留記憶数とを加算した可変表示の保留記憶数は、特に、合計保留記憶数ともいう。単に「特図保留記憶数」というときには、通常、第１特図保留記憶数、第２特図保留記憶数及び合計保留記憶数のいずれも含む概念を指すが、特に、これらの一部（例えば第１特図保留記憶数と第２特図保留記憶数を含む一方で合計保留記憶数は除く概念）を指すこともあるものとする。
画像表示装置５の下方には、普通入賞球装置６Ａと、普通可変入賞球装置６Ｂとが設けられている。普通入賞球装置６Ａは、例えば所定の玉受部材によって常に一定の開放状態に保たれる始動領域（第１始動領域）としての第１始動入賞口を形成する。普通可変入賞球装置６Ｂは、図２に示す普通電動役物用となるソレノイド８１によって、垂直位置となる通常開放状態と傾動位置となる拡大開放状態とに変化する一対の可動翼片を有する電動チューリップ型役物（普通電動役物）を備え、始動領域（第２始動領域）としての第２始動入賞口を形成する。
一例として、普通可変入賞球装置６Ｂでは、普通電動役物用のソレノイド８１がオフ状態であるときに可動翼片が垂直位置となることにより、遊技球が第２始動入賞口を通過（進入）しがたい通常開放状態となる。その一方で、普通可変入賞球装置６Ｂでは、普通電動役物用のソレノイド８１がオン状態であるときに可動翼片が傾動位置となる傾動制御により、遊技球が第２始動入賞口を通過（進入）しやすい拡大開放状態となる。なお、普通可変入賞球装置６Ｂは、通常開放状態であるときでも、第２始動入賞口には遊技球が進入可能であるものの、拡大開放状態であるときよりも遊技球が進入する可能性が低くなるように構成してもよい。あるいは、普通可変入賞球装置６Ｂは、通常開放状態において、例えば第２始動入賞口を閉鎖することなどにより、第２始動入賞口には遊技球が進入しないように構成してもよい。このように、第２始動領域としての第２始動入賞口は、遊技球が通過（進入）しやすい拡大開放状態と、遊技球が通過（進入）しにくいまたは通過（進入）できない通常開放状態とに変化する。
普通入賞球装置６Ａに形成された第１始動入賞口を通過（進入）した遊技球は、例えば図２に示す第１始動口スイッチ２２Ａによって検出される。普通可変入賞球装置６Ｂに形成された第２始動入賞口を通過（進入）した遊技球は、例えば図２に示す第２始動口スイッチ２２Ｂによって検出される。第１始動口スイッチ２２Ａによって遊技球が検出されたことに基づき、所定個数（例えば３個）の遊技球が賞球として払い出され、第１特図保留記憶数が所定の上限値（例えば「４」）以下であれば、第１始動条件が成立する。第２始動口スイッチ２２Ｂによって遊技球が検出されたことに基づき、所定個数（例えば３個）の遊技球が賞球として払い出され、第２特図保留記憶数が所定の上限値（例えば「４」）以下であれば、第２始動条件が成立する。なお、第１始動口スイッチ２２Ａによって遊技球が検出されたことに基づいて払い出される賞球の個数と、第２始動口スイッチ２２Ｂによって遊技球が検出されたことに基づいて払い出される賞球の個数は、互いに同一の個数であってもよいし、異なる個数であってもよい。
普通入賞球装置６Ａと普通可変入賞球装置６Ｂの下方には、特別可変入賞球装置７が設けられている。特別可変入賞球装置７は、図２に示す大入賞口扉用となるソレノイド８２によって開閉駆動される大入賞口扉を備え、その大入賞口扉によって開放状態と閉鎖状態とに変化する特定領域としての大入賞口を形成する。
一例として、特別可変入賞球装置７では、大入賞口扉用のソレノイド８２がオフ状態であるときに大入賞口扉が大入賞口を閉鎖状態として、遊技球が大入賞口を通過（進入）できなくする。その一方で、特別可変入賞球装置７では、大入賞口扉用のソレノイド８２がオン状態であるときに大入賞口扉が大入賞口を開放状態として、遊技球が大入賞口を通過（進入）しやすくする。このように、特定領域としての大入賞口は、遊技球が通過（進入）しやすく遊技者にとって有利な開放状態と、遊技球が通過（進入）できず遊技者にとって不利な閉鎖状態とに変化する。なお、遊技球が大入賞口を通過（進入）できない閉鎖状態に代えて、あるいは閉鎖状態の他に、遊技球が大入賞口を通過（進入）しにくい一部開放状態を設けてもよい。
大入賞口を通過（進入）した遊技球は、例えば図２に示すカウントスイッチ２３によって検出される。カウントスイッチ２３によって遊技球が検出されたことに基づき、所定個数（例えば１５個）の遊技球が賞球として払い出される。こうして、特別可変入賞球装置７において開放状態となった大入賞口を遊技球が通過（進入）したときには、例えば第１始動入賞口や第２始動入賞口といった、他の入賞口を遊技球が通過（進入）したときよりも多くの賞球が払い出される。したがって、特別可変入賞球装置７において大入賞口が開放状態となれば、その大入賞口に遊技球が進入可能となり、遊技者にとって有利な第１状態となる。その一方で、特別可変入賞球装置７において大入賞口が閉鎖状態となれば、大入賞口に遊技球を通過（進入）させて賞球を得ることが不可能または困難になり、遊技者にとって不利な第２状態となる。
遊技盤２の所定位置（図１に示す例では、遊技領域の左側方）には、普通図柄表示器２０が設けられている。一例として、普通図柄表示器２０は、第１特別図柄表示装置４Ａや第２特別図柄表示装置４Ｂと同様に７セグメントやドットマトリクスのＬＥＤ等から構成され、特別図柄とは異なる複数種類の識別情報である普通図柄（「普図」あるいは「普通図」ともいう）を変動可能に表示（可変表示）する。このような普通図柄の可変表示は、普図ゲーム（「普通図ゲーム」ともいう）と称される。
普通図柄表示器２０の上方には、普図保留表示器２５Ｃが設けられている。普図保留表示器２５Ｃは、例えば４個のＬＥＤを含んで構成され、通過ゲート４１を通過した有効通過球数としての普図保留記憶数を表示する。
遊技盤２の表面には、上記の構成以外にも、遊技球の流下方向や速度を変化させる風車及び多数の障害釘が設けられている。また、第１始動入賞口、第２始動入賞口及び大入賞口とは異なる入賞口として、例えば所定の玉受部材によって常に一定の開放状態に保たれる単一または複数の一般入賞口が設けられてもよい。この場合には、一般入賞口のいずれかに進入した遊技球が所定の一般入賞球スイッチによって検出されたことに基づき、所定個数（例えば１０個）の遊技球が賞球として払い出されればよい。遊技領域の最下方には、いずれの入賞口にも進入しなかった遊技球が取り込まれるアウト口が設けられている。
遊技機用枠３の左右上部位置には、効果音等を再生出力するためのスピーカ８Ｌ、８Ｒが設けられており、さらに遊技領域周辺部には、遊技効果ランプ９が設けられている。パチンコ遊技機１の遊技領域における各構造物（例えば普通入賞球装置６Ａ、普通可変入賞球装置６Ｂ、特別可変入賞球装置７等）の周囲には、装飾用ＬＥＤが配置されていてもよい。遊技機用枠３の右下部位置には、遊技媒体としての遊技球を遊技領域に向けて発射するために遊技者等によって操作される打球操作ハンドル（操作ノブ）が設けられている。例えば、打球操作ハンドルは、遊技者等による操作量（回転量）に応じて遊技球の弾発力を調整する。打球操作ハンドルには、打球発射装置が備える発射モータの駆動を停止させるための単発発射スイッチや、タッチリング（タッチセンサ）が設けられていればよい。
遊技領域の下方における遊技機用枠３の所定位置には、賞球として払い出された遊技球や所定の球貸機により貸し出された遊技球を、打球発射装置へと供給可能に保持（貯留）する上皿（打球供給皿）が設けられている。遊技機用枠３の下部には、上皿から溢れた余剰球などを、パチンコ遊技機１の外部へと排出可能に保持（貯留）する下皿が設けられている。
下皿を形成する部材には、例えば下皿本体の上面における手前側の所定位置（例えば下皿の中央部分）などに、遊技者が把持して傾倒操作が可能なスティックコントローラ３１Ａが取り付けられている。スティックコントローラ３１Ａは、遊技者が把持する操作桿を含み、操作桿の所定位置（例えば遊技者が操作桿を把持したときに操作手の人差し指が掛かる位置など）には、トリガボタンが設けられている。トリガボタンは、遊技者がスティックコントローラ３１Ａの操作桿を操作手（例えば左手など）で把持した状態において、所定の操作指（例えば人差し指など）で押引操作することなどにより所定の指示操作ができるように構成されていればよい。操作桿の内部には、トリガボタンに対する押引操作などによる所定の指示操作を検知するトリガセンサが内蔵されていればよい。
スティックコントローラ３１Ａの下部における下皿の本体内部などには、操作桿に対する傾倒操作を検知する傾倒方向センサユニットを含むコントローラセンサユニット３５Ａが設けられていればよい。例えば、傾倒方向センサユニットは、パチンコ遊技機１と正対する遊技者の側からみて操作桿の中心位置よりも左側で遊技盤２の盤面と平行に配置された２つの透過形フォトセンサ（平行センサ対）と、この遊技者の側からみて操作桿の中心位置よりも右側で遊技盤２の盤面と垂直に配置された２つの透過形フォトセンサ（垂直センサ対）とを組み合わせた４つの透過形フォトセンサを含んで構成されていればよい。
上皿を形成する部材には、例えば上皿本体の上面における手前側の所定位置（例えばスティックコントローラ３１Ａの上方）などに、遊技者が押下操作などにより所定の指示操作を可能なプッシュボタン３１Ｂが設けられている。プッシュボタン３１Ｂは、遊技者からの押下操作などによる所定の指示操作を、機械的、電気的、あるいは、電磁的に、検出できるように構成されていればよい。プッシュボタン３１Ｂの設置位置における上皿の本体内部などには、プッシュボタン３１Ｂに対してなされた遊技者の操作行為を検知するプッシュセンサ３５Ｂが設けられていればよい。
パチンコ遊技機１には、例えば図２に示すような主基板１１、演出制御基板１２、音声制御基板１３、ランプ制御基板１４、電源基板１６、払出制御基板１７といった、各種の制御基板が搭載されている。また、パチンコ遊技機１には、主基板１１と演出制御基板１２との間で伝送される各種の制御信号を中継するための中継基板１５が搭載されている。また、パチンコ遊技機１には、主基板１１と電源基板１６や払出制御基板１７との間で伝送される各種の制御信号、及び、演出制御基板１２と音声制御基板１３やランプ制御基板１４等との間で伝送される各種の制御信号を中継するためドロア中継基板１９も搭載されている。なお、ドロア中継基板１９は、図３に示すように遊技盤側のドロア中継基板１９ａと遊技枠側のドロア中継基板１９ｂとから構成されている。さらに、ドロア中継基板１９と音声制御基板１３やランプ制御基板１４等の間には、各種の制御信号を中継するため枠中継基板２６が設けられる。その他にも、パチンコ遊技機１における遊技盤２などの背面には、例えば情報端子基板、発射制御基板、インタフェース基板などといった、各種の基板が配置されている。
電源基板１６は、外部電源である交流電源から供給される電力を、主基板１１や演出制御基板１２、払出制御基板１７などの各種制御基板に供給するために、交流（ＡＣ；alternating current）を直流（ＤＣ；Direct Current）に変換するための整流回路や、所定の直流電圧を特定の直流電圧（例えば、ＤＣ３２Ｖや１２Ｖ、５Ｖなどの電圧）に変換する電源回路などを備えている。電源基板１６が備える電源回路の出力電圧は、ドロア中継基板１９を介して主基板１１や演出制御基板１２などに供給される。
主基板１１は、メイン側の制御基板であり、パチンコ遊技機１における遊技の進行を制御するための各種回路が搭載されている。主基板１１は、主として、特図ゲームにおいて用いる乱数の設定機能、所定位置に配設されたスイッチ等からの信号の入力を行う機能、演出制御基板１２などからなるサブ側の制御基板に宛てて、指令情報の一例となる制御コマンドを制御信号として出力して送信する機能、ホールの管理コンピュータに対して各種情報を出力する機能などを備えている。また、主基板１１は、第１特別図柄表示装置４Ａと第２特別図柄表示装置４Ｂを構成する各ＬＥＤ（例えばセグメントＬＥＤ）などの点灯／消灯制御を行って第１特図や第２特図の可変表示を制御することや、普通図柄表示器２０の点灯／消灯／発色制御などを行って普通図柄表示器２０による普通図柄の可変表示を制御することといった、所定の表示図柄の可変表示を制御する機能も備えている。
図２に示すように、主基板１１には、例えば遊技制御用マイクロコンピュータ１００や、遊技球検出用の各種スイッチからの検出信号を取り込んで遊技制御用マイクロコンピュータ１００に伝送するスイッチ回路１１０、遊技制御用マイクロコンピュータ１００からのソレノイド駆動信号をソレノイド８１、８２に伝送するソレノイド回路１１１、電源基板１６から供給されたＤＣ３２Ｖの電圧とＤＣ５Ｖの電圧とを監視し、電源断信号やリセット信号といった信号を出力する第１電源監視回路１１２や第２電源監視回路１１３、遊技制御用マイクロコンピュータ１００にバックアップ電源を供給するバックアップ電源回路１１４などが搭載されている。
演出制御基板１２は、主基板１１とは独立したサブ側の制御基板であり、中継基板１５を介して主基板１１から伝送された制御信号を受信して、画像表示装置５、スピーカ８Ｌ、８Ｒ及び遊技効果ランプ９や装飾用ＬＥＤといった演出用の電気部品による演出動作を制御するための各種回路が搭載されている。すなわち、演出制御基板１２は、画像表示装置５における表示動作や、スピーカ８Ｌ、８Ｒからの音声出力動作の全部または一部、遊技効果ランプ９や装飾用ＬＥＤなどにおける点灯／消灯動作の全部または一部といった、演出用の電気部品に所定の演出動作を実行させるための制御内容を決定する機能を備えている。
音声制御基板１３は、演出制御基板１２とは別個に設けられた音声出力制御用の制御基板であり、演出制御基板１２からの指令や制御データなどに基づき、スピーカ８Ｌ、８Ｒから音声を出力させるための音声信号処理を実行する処理回路などが搭載されている。ランプ制御基板１４は、演出制御基板１２とは別個に設けられたランプ出力制御用の制御基板であり、演出制御基板１２からの指令や制御データなどに基づき、遊技効果ランプ９や装飾用ＬＥＤなどにおける点灯／消灯駆動を行うランプドライバ回路などが搭載されている。
主基板１１には、ゲートスイッチ２１、始動口スイッチ（第１始動口スイッチ２２Ａおよび第２始動口スイッチ２２Ｂ）、カウントスイッチ２３、エラー系スイッチ２９といった、各種スイッチからの検出信号を伝送する配線が接続されている。なお、ゲートスイッチ２１、第１始動口スイッチ２２Ａ、第２始動口スイッチ２２Ｂ、カウントスイッチ２３は、例えばセンサと称されるものなどのように、遊技媒体としての遊技球を検出できる任意の構成を有するものであればよい。主基板１１は、各種スイッチからの検出信号を受信すると、各種スイッチに応じた賞球の払い出しを実行させるための賞球信号を払出制御基板１７に送出する。なお、この賞球信号は、電源基板１６を経由して伝送されてもよい。払出制御基板１７は、賞球信号を受信すると、球払出装置１８を駆動して賞球信号に応じた賞球を払い出させる。エラー系スイッチ２９は、例えばセンサと称されるものなどのように、電波や磁石等を検知する任意の構成を有するものであればよい。また、主基板１１には、第１特別図柄表示装置４Ａ、第２特別図柄表示装置４Ｂ、普通図柄表示器２０などの表示制御を行うための指令信号を伝送する配線が接続されている。
主基板１１から演出制御基板１２に向けて伝送される制御信号は、中継基板１５によって中継される。中継基板１５を介して主基板１１から演出制御基板１２に対して伝送される制御コマンドは、例えば電気信号として送受信される演出制御コマンドである。演出制御コマンドには、例えば画像表示装置５における画像表示動作を制御するために用いられる表示制御コマンドや、スピーカ８Ｌ、８Ｒからの音声出力を制御するために用いられる音声制御コマンド、遊技効果ランプ９や装飾用ＬＥＤの点灯動作などを制御するために用いられるランプ制御コマンドが含まれている。これらの演出制御コマンドはいずれも、例えば２バイト構成であり、１バイト目はＭＯＤＥ（コマンドの分類）を示し、２バイト目はＥＸＴ（コマンドの種類）を表す。ＭＯＤＥデータの先頭ビット（ビット７）は必ず「１」となり、ＥＸＴデータの先頭ビットは「０」となるように、予め設定されていればよい。
主基板１１に搭載された遊技制御用マイクロコンピュータ１００は、例えば１チップのマイクロコンピュータであり、遊技制御用のプログラムや固定データ等を記憶するＲＯＭ（Read Only Memory）１０１と、遊技制御用のワークエリアを提供するＲＡＭ（Random Access Memory）１０２と、遊技制御用のプログラムを実行して制御動作を行うＣＰＵ（Central Processing Unit）１０３と、ＣＰＵ１０３とは独立して乱数値を示す数値データの更新を行う乱数回路１０４と、Ｉ／Ｏ（Input/Output port）１０５とを備えて構成される。ＲＡＭ１０２は、遊技の進行に伴って発生する各種のデータ（以下、「変動データ」と称す。）を記憶するための要素である。ＲＡＭ１０２は揮発性メモリの一種であり、停電等によりＲＡＭ１０２の電源が消失すると、ＲＡＭ１０２に記憶された変動データが消失する。変動データが消失すると、その後にＲＡＭ１０２の電源が回復したとしても、停電前の状態から遊技を再開することができなくなる。このため、ＲＡＭ１０２を内蔵する遊技制御用マイクロコンピュータ１００の電源をバックアップするためのバックアップ電源１１４が備えられている。従って、ＲＡＭに記憶された変動データは一時的な停電によって消失することはないが、パチンコ遊技機１の運用上、ＲＡＭ１０２の記憶内容を強制的に消去して初期化する必要が生じる場合がある。このため、パチンコ遊技機１は、ＲＡＭ１０２の記憶内容を初期化するための機能（以下、「ＲＡＭクリア機能」と称す。）を備えている。
一例として、遊技制御用マイクロコンピュータ１００では、ＣＰＵ１０３がＲＯＭ１０１から読み出したプログラムを実行することにより、パチンコ遊技機１における遊技の進行を制御するための処理が実行される。このときには、ＣＰＵ１０３がＲＯＭ１０１から固定データを読み出す固定データ読出動作や、ＣＰＵ１０３がＲＡＭ１０２に各種の変動データを書き込んで一時記憶させる変動データ書込動作、ＣＰＵ１０３がＲＡＭ１０２に一時記憶されている各種の変動データを読み出す変動データ読出動作、ＣＰＵ１０３がＩ／Ｏ１０５を介して遊技制御用マイクロコンピュータ１００の外部から各種信号の入力を受け付ける受信動作、ＣＰＵ１０３がＩ／Ｏ１０５を介して遊技制御用マイクロコンピュータ１００の外部へと各種信号を出力する送信動作なども行われる。
なお、遊技制御用マイクロコンピュータ１００を構成する１チップのマイクロコンピュータは、少なくともＣＰＵ１０３の他にＲＡＭ１０２が内蔵されていればよく、ＲＯＭ１０１や乱数回路１０４、Ｉ／Ｏ１０５などは外付けされてもよい。
遊技制御用マイクロコンピュータ１００では、例えば乱数回路１０４などにより、遊技の進行を制御するために用いられる各種の乱数値を示す数値データが更新可能にカウントされる。遊技の進行を制御するために用いられる乱数は、遊技用乱数ともいう。遊技用乱数は、乱数回路１０４などのハードウェアによって更新されるものであってもよいし、遊技制御用マイクロコンピュータ１００のＣＰＵ１０３が所定のコンピュータプログラムを実行することでソフトウェアによって更新されるものであってもよい。例えば、遊技制御用マイクロコンピュータ１００におけるＲＡＭ１０２の所定領域（遊技制御カウンタ設定部など）に設けられたランダムカウンタや、ＲＡＭ１０２とは別個の内部レジスタに設けられたランダムカウンタに、所定の乱数値を示す数値データを格納し、ＣＰＵ１０３が定期的または不定期的に格納値を更新することで、乱数値の更新が行われるようにしてもよい。
遊技制御用マイクロコンピュータ１００が備えるＲＯＭ１０１には、ゲーム制御用のプログラムの他にも、遊技の進行を制御するために用いられる各種の選択用データ、テーブルデータなどが格納されている。例えば、ＲＯＭ１０１には、ＣＰＵ１０３が各種の判定や決定、設定を行うために用意された複数の判定テーブルや決定テーブル、設定テーブルなどを構成するデータが記憶されている。また、ＲＯＭ１０１には、ＣＰＵ１０３が主基板１１から各種の制御コマンドとなる制御信号を送信するために用いられる複数のコマンドテーブルを構成するテーブルデータや、変動パターンを複数種類格納する変動パターンテーブルを構成するテーブルデータなどが、記憶されている。
遊技制御用マイクロコンピュータ１００が備えるＲＡＭ１０２には、前述のように、パチンコ遊技機１における遊技の進行などを制御するために用いられる各種データ（例えば、遊技の進行に応じて変化する変動データ）が書換可能に一時記憶される。遊技制御用マイクロコンピュータ１００が備えるＲＡＭ１０２は、その一部または全部がバックアップ電源回路１１４によってバックアップされているバックアップＲＡＭであればよい。すなわち、パチンコ遊技機１に対する電力供給が停止しても、所定期間（バックアップ電源回路１１４が備えるコンデンサが放電してバックアップ電源回路１１４が電力供給不能になるまで）は、ＲＡＭ１０２の一部または全部の内容は保存される。特に、少なくとも、遊技状態すなわちＣＰＵ１０３の制御状態に応じたデータ（遊技プロセスフラグなど）と未払出賞球数を示すデータは、バックアップＲＡＭに保存されるようにすればよい。ＣＰＵ１０３の制御状態に応じたデータとは、停電等（電断）が生じた後に復旧した場合に、そのデータにもとづいて、制御状態を停電等の発生前に復旧させるために必要なデータである。また、制御状態に応じたデータと未払出賞球数を示すデータとを遊技の進行状態を示すデータと定義する。
遊技制御用マイクロコンピュータ１００が備えるＩ／Ｏ１０５は、例えば遊技制御用マイクロコンピュータ１００の外部から各種信号が入力される入力ポートと、遊技制御用マイクロコンピュータ１００の外部へと各種信号を伝送するための出力ポートとを含んで構成される。Ｉ／Ｏ１０５の入力ポートには、各種スイッチからの検出信号や、第１電源監視回路１１２からの電源断信号、後述の電源基板１６に備えられた操作スイッチ１６０１からの操作信号ＳＳなどが入力される。
演出制御基板１２には、プログラムに従って制御動作を行う演出制御用ＣＰＵ１２０と、演出制御用のプログラムや固定データ等を記憶するＲＯＭ１２１と、演出制御用ＣＰＵ１２０のワークエリアを提供するＲＡＭ１２２と、画像表示装置５における表示動作の制御内容を決定するための処理などを実行する表示制御部１２３と、演出制御用ＣＰＵ１２０とは独立して乱数値を示す数値データの更新を行う乱数回路１２４と、Ｉ／Ｏ１２５とが搭載されている。
一例として、演出制御基板１２では、演出制御用ＣＰＵ１２０がＲＯＭ１２１から読み出した演出制御用のプログラムを実行することにより、演出用の電気部品による演出動作を制御するための処理が実行される。このときには、演出制御用ＣＰＵ１２０がＲＯＭ１２１から固定データを読み出す固定データ読出動作や、演出制御用ＣＰＵ１２０がＲＡＭ１２２に各種の変動データを書き込んで一時記憶させる変動データ書込動作、演出制御用ＣＰＵ１２０がＲＡＭ１２２に一時記憶されている各種の変動データを読み出す変動データ読出動作、演出制御用ＣＰＵ１２０がＩ／Ｏ１２５を介して演出制御基板１２の外部から各種信号の入力を受け付ける受信動作、演出制御用ＣＰＵ１２０がＩ／Ｏ１２５を介して演出制御基板１２の外部へと各種信号を出力する送信動作なども行われる。
演出制御用ＣＰＵ１２０、ＲＯＭ１２１、ＲＡＭ１２２は、演出制御基板１２に搭載された１チップの演出制御用マイクロコンピュータに含まれてもよい。演出制御基板１２には、画像表示装置５に対して映像信号を伝送するための配線や、枠中継基板２６を介して、音声制御基板１３に対して音番号データを示す情報信号としての効果音信号を伝送するための配線、ランプ制御基板１４に対してランプデータを示す情報信号としての電飾信号を伝送するための配線などが接続されている。さらに、演出制御基板１２には、枠中継基板２６を介して、スティックコントローラ３１Ａに対する遊技者の操作行為を検出したことを示す情報信号としての操作検出信号を、コントローラセンサユニット３５Ａから伝送するための配線や、プッシュボタン３１Ｂに対する遊技者の操作行為を検出したことを示す情報信号としての操作検出信号を、プッシュセンサ３５Ｂから伝送するための配線も接続されている。
演出制御基板１２では、例えば乱数回路１２４などにより、演出動作を制御するために用いられる各種の乱数値を示す数値データが更新可能にカウントされる。こうした演出動作を制御するために用いられる乱数は、演出用乱数ともいう。
図２に示す演出制御基板１２に搭載されたＲＯＭ１２１には、演出制御用のプログラムの他にも、演出動作を制御するために用いられる各種のデータテーブルなどが格納されている。例えば、ＲＯＭ１２１には、演出制御用ＣＰＵ１２０が各種の判定や決定、設定を行うために用意された複数の判定テーブルや決定テーブルを構成するテーブルデータ、各種の演出制御パターンを構成するパターンデータなどが記憶されている。演出制御パターンは、例えば演出制御プロセスタイマ判定値と対応付けられた演出制御実行データ（表示制御データ、音声制御データ、ランプ制御データ、操作検出制御データなど）や終了コードなどを含んだプロセスデータから構成されている。
演出制御基板１２に搭載されたＲＡＭ１２２には、演出動作を制御するために用いられる各種データが記憶される。演出制御基板１２に搭載されたＲＡＭ１２２は、遊技制御用マイクロコンピュータ１００が備えるＲＡＭ１０２と異なり、バックアップ電源回路によってバックアップされていない。従って、パチンコ遊技機１に対する電力供給が停止すると、ＲＡＭ１２２が記憶する内容は全く保存されず消滅してしまうことになる。
演出制御基板１２に搭載された表示制御部１２３は、演出制御用ＣＰＵ１２０からの表示制御指令などに基づき、画像表示装置５における表示動作の制御内容を決定する。例えば、表示制御部１２３は、画像表示装置５の表示画面内に表示させる演出画像の切換タイミングを決定することなどにより、飾り図柄の可変表示や各種の演出表示を実行させるための制御を行う。一例として、表示制御部１２３には、ＶＤＰ（Video Display Processor）、ＣＧＲＯＭ（Character Generator ROM）、ＶＲＡＭ（Video RAM）、ＬＣＤ駆動回路などが搭載されていればよい。なお、ＶＤＰは、ＧＰＵ（Graphics Processing Unit）、ＧＣＬ（Graphics Controller LSI）、あるいは、より一般的にＤＳＰ（Digital Signal Processor）と称される画像処理用のマイクロプロセッサであってもよい。ＣＧＲＯＭは、例えば書換不能な半導体メモリであってもよいし、フラッシュメモリなどの書換可能な半導体メモリであってもよく、あるいは、磁気メモリ、光学メモリといった、不揮発性記録媒体のいずれかを用いて構成されたものであればよい。
演出制御基板１２に搭載されたＩ／Ｏ１２５は、例えば主基板１１などから伝送された演出制御コマンドを取り込むための入力ポートと、演出制御基板１２の外部へと各種信号を伝送するための出力ポートとを含んで構成される。例えば、Ｉ／Ｏ１２５の出力ポートからは、画像表示装置５へと伝送される映像信号や、音声制御基板１３へと伝送される指令（効果音信号）、ランプ制御基板１４へと伝送される指令（電飾信号）などが出力される。
音声制御基板１３には、例えば入出力ドライバや音声合成用ＩＣ、音声データＲＯＭ、増幅回路、ボリュームなどが搭載されている。一例として、音声制御基板１３では、演出制御基板１２から伝送された効果音信号に示される音番号データが入出力ドライバを介して音声合成用ＩＣに入力される。音声合成用ＩＣは、音番号データに応じた音声や効果音を生成し増幅回路に出力する。増幅回路は、音声合成用ＩＣの出力レベルを、ボリュームで設定されている音量に応じたレベルに増幅した音声信号を、スピーカ８Ｌ、８Ｒに出力する。音声データＲＯＭには、音番号データに応じた制御データが格納されており、音声合成用ＩＣが音番号データに応じた制御データを読み出して、音声や効果音が生成される。音声データＲＯＭの記憶データは、所定期間における音声や効果音の出力態様を時系列的に示すデータなどから構成されていればよい。
ランプ制御基板１４には、例えば入出力ドライバやランプドライバなどが搭載されている。一例として、ランプ制御基板１４では、演出制御基板１２から伝送された電飾信号が、入出力ドライバを介してランプドライバに入力される。ランプドライバは、電飾信号を増幅して遊技効果ランプ９や装飾用ＬＥＤなどに供給する。
図３は、前面枠を解放した状態のパチンコ遊技機の斜視図である。図３に示すように、パチンコ遊技機１の遊技機用枠３には、遊技枠１６１と前面枠１６２とが開閉自在に設けられている。前面枠１６２には、遊技盤２の表面に形成される遊技領域を前面枠１６２の正面から視認可能にするガラス窓１６３が形成されている。また、前面枠１６２には、遊技効果ランプ９などの演出装置も設けられている（図３において図示せず）。
遊技盤２の裏面には、主基板１１と、演出制御基板１２と、ドロア中継基板１９ａと、が設けられている。ドロア中継基板１９ａは、主基板１１や演出制御基板１２などと、遊技枠１６１側の各種基板との間で伝送される電圧や各種の制御信号を中継する基板である。ドロア中継基板１９ａには、ドロアコネクタ３２ａ、３２ｂが設けられている。即ち、ドロアコネクタ３２ａ、３２ｂは、ドロア中継基板１９ａを介して、遊技盤２に設けられている。ドロアコネクタ３２ａは、所定の配線を介して主基板１１に接続されており、ドロアコネクタ３２ｂは、所定の配線を介して演出制御基板１２に接続されている。
遊技枠１６１には、電源基板１６と、払出制御基板１７と、ドロア中継基板１９ｂと、枠中継基板２６（図３において図示せず）と、が設けられている。ドロア中継基板１９ｂは、電源基板１６や払出制御基板１７、枠中継基板２６などと、遊技盤２側の各種基板との間で伝送される電圧や各種の制御信号を中継する基板である。ドロア中継基板１９ｂには、枠側コネクタ３３ａ、３３ｂが設けられている。即ち、枠側コネクタ３３ａ、３３ｂは、ドロア中継基板１９ｂを介して、遊技枠１６１に設けられている。枠側コネクタ３３ａ、３３ｂは、電源基板１６に接続されている。また、枠側コネクタ３３ａは、払出制御基板１７にも接続されており、枠側コネクタ３３ｂは、枠中継基板２６にも接続されている。枠側コネクタ３３ａ、３３ｂは、遊技盤２を遊技枠１６１に設置する際に、ドロアコネクタ３２ａ、３２ｂと結合する位置に設けられている。また、この実施の形態では、パチンコ遊技機１は、払出制御基板１７に搭載された後述の払出制御用マイクロコンピュータ１７０（図１３、図１４）による払い出し動作のエラー状態を解除するための機能（以下、「エラー解除機能」と称す。）を備えている。即ち、遊技中に、払出制御用マイクロコンピュータ１７０よる払い出し動作においてエラーが発生した場合、払出制御用マイクロコンピュータ１７０はエラー状態となり、パチンコ遊技機１はエラーの発生を店員等に通報する。通報を受けた店員等がエラーの原因を取り除き、その後、遊技を再開させるためには、払出制御用マイクロコンピュータ１７０のエラー状態を解除する必要がある。そのため、パチンコ遊技機１は、エラー解除機能を備えている。
遊技枠１６１は、遊技盤２を設置するための枠である。遊技枠１６１には、遊技盤２と同等の大きさの溝が形成されており、この溝に遊技盤２をはめ込み、ストッパなどで遊技盤２を遊技枠１６１に固定すると、遊技盤２が遊技枠１６１に設置される。遊技盤２を遊技枠６１に設置する際には、ドロアコネクタ３２ａが枠側コネクタ３３ａと結合し、ドロアコネクタ３２ｂが枠側コネクタ３３ｂと結合する。これにより、遊技盤２側の各種基板（主基板１１など）と遊技枠１６１側の各種基板（電源基板１６など）とが、ドロアコネクタ３２ａ、３２ｂや、枠側コネクタ３３ａ、３３ｂ、ドロア中継基板１９ａ、１９ｂ（ドロア中継基板１９）を介して接続される。このようにドロアコネクタ３２ａ、３２ｂと枠側コネクタ３３ａ、３３ｂとによって、電源基板１６などと主基板１１などとの接続を容易にすることができる。
図４は、電源基板１６とドロア中継基板１９ｂの構成例を示すブロック図である。電源基板１６は、主に、サーミスタ５６、コモンモードチョークコイル５７、整流部６１、直流電源部６２、リレー７１、リレードライブ回路７２、及び操作スイッチ１６０１を備えている。
サーミスタ５６は、電源投入時に交流電源５０から発生する突入電流を抑制するための突入電流防止抵抗である。サーミスタ５６は、電流が流れていない状態や電流が流れ始めた過渡状態では抵抗値が大きく、電流が流れ始めてある程度の期間が経過すると、自己発熱により抵抗値が減少する性質を有している。コモンモードチョークコイル５７は、ノイズを除去するためのノイズフィルタである。整流部６１は、例えば、４つのダイオードをブリッジ接続して形成された全波整流回路で構成され、交流電圧を直流電圧に変換（整流）する。
直流電源部６２は、整流部６１によって直流電圧に変換された電圧を、例えばＤＣ３２Ｖや１２Ｖ、５Ｖなどといった特定の直流電圧に変換するＤＣ−ＤＣコンバータなどによって構成される電源回路を含んでいる。この実施の形態では、一例として、直流電源部６２は、主基板１１に入力される直流電圧を出力する電源回路として、ＤＣ３２Ｖの電圧を出力する電源回路（３２Ｖ電源回路）と、ＤＣ１２Ｖの電圧を出力する電源回路（１２Ｖ電源回路）と、ＤＣ５Ｖの電圧を出力する電源回路（５Ｖ電源回路）とを含んでいる。また、直流電源部６２は、演出制御基板１２に入力される直流電圧を出力する電源回路として、ＤＣ３２Ｖの電圧を出力する電源回路（３２Ｖ電源回路）と、ＤＣ１２Ｖの電圧を出力する電源回路（１２Ｖ電源回路）と、ＤＣ５Ｖの電圧を出力する電源回路（５Ｖ電源回路）とを含んでいる。直流電源部６２において作成された各電圧（ＧＮＤ；groundを含む）は、ドロア中継基板１９ｂへ伝送される。なお、この実施の形態では、３２Ｖ電源回路、１２Ｖ電源回路及び５Ｖ電源回路を２つずつ設けたが、各電源回路の数は２つに限定されず、１つ又は３つ以上であってもよい。
リレー７１は、例えば、コイルと接点部とを含む電磁リレーであり、コイルに電流が流れると、電磁力によって接点部が開状態から閉状態に切り替わり（オン状態となり）、コイルに電流が流れなくなると、電磁力がなくなって接点部が閉状態から開状態に切り替わる（オフ状態となる）電気部品である。リレー７１は、サーミスタ５６の両端を短絡可能に設けられている。例えば、コイルに電流が流れて、接点部が閉状態になると、サーミスタ５６の両端が短絡してサーミスタ５６に電流がほとんど流れない状態、即ちサーミスタの無効状態となる。また、コイルに電流が流れなくなり、接点部が開状態になると、サーミスタ５６の短絡が解除されてサーミスタ５６に電流が流れる状態、即ちサーミスタの有効状態となる。このように、リレー７１は、サーミスタ５６を無効化するための電路と有効化するための電路とに切り替え可能に設けられている。
リレードライブ回路７２は、例えば、抵抗とトランジスタなどから構成され、直流電源部６２のうちの１２Ｖ電源回路（この実施の形態では、一例として、演出制御基板１２に入力される１２Ｖの電圧を出力する電源回路）の出力電圧に応じて、リレー７１を駆動させる（リレー７１のコイルに電流を流して接点部を閉状態にさせる）ための回路である。この実施の形態では、リレードライブ回路７２は、例えば、１２Ｖ電源回路の出力電圧を監視し、当該電圧がＤＣ６Ｖといった所定の電圧以上となったときに、リレー７１のコイルに電流を流して、リレー７１の接点部を閉状態とさせる。なお、リレードライブ回路７２が監視する対象の電圧は、１２Ｖ電源回路の出力電圧に限られない。例えば、リレードライブ回路７２が監視する対象の電圧は、上記１２Ｖ電源回路の出力電圧、３２Ｖ電源回路の出力電圧、５Ｖ電源回路の出力電圧その他直流電圧が印加される電路における電圧であれば、いずれの電圧であってもよい。
操作スイッチ１６０１は、店員等がＲＡＭクリア機能およびエラー解除機能を起動させるために操作する常開型のスイッチであり、後述する起動回路１０００（図１３）または起動回路１０００Ａ（図１４）の構成要素である。操作スイッチ１６０１は、ＲＡＭクリア機能とエラー解除機能とで共用される。操作スイッチ１６０１は、店員等の操作に応じて操作信号ＳＳを出力する。操作信号ＳＳは、操作スイッチ１６０１からドロア中継基板１９ｂの枠側コネクタ３３ａへ伝送される。
なお、操作スイッチ１６０１は、主基板１１に搭載されていてもよく、その他、演出制御基板１２や払出制御基板１７などの任意の基板に搭載されていてもよい。また、操作スイッチ１６０１は、基板に限らず、遊技機１の任意の部位に配置することも可能である。
図５は、電源基板１６の構成例を示す回路図である。図５に示すように、電源基板１６は、入力端子５１ａ、５１ｂ、電源スイッチ５２、ヒューズ５３、サージアブソーバ５４、コンデンサ５５、サーミスタ５６、コモンモードチョークコイル５７、コンデンサ５８、整流部６１、直流電源部６２、出力端子６３ａ〜６３ｈ、リレー７１、リレードライブ回路７２、及び操作スイッチ１６０１を備えている。
入力端子５１ａと入力端子５１ｂとには、図４に示すように交流電源５０が接続される。電源スイッチ５２は、スイッチＳＷ１とスイッチＳＷ２とを含み、スイッチＳＷ１の一端には入力端子５１ａが接続され、スイッチＳＷ２の一端には入力端子５１ｂが接続されている。スイッチＳＷ１の他端は、コモンモードチョークコイル５７のコイルＬ２の一端に接続され、スイッチＳＷ２の他端は、ヒューズ５３の一端に接続されている。ヒューズ５３の他端は、サーミスタ５６を介してコモンモードチョークコイル５７のコイルＬ１の一端に接続されている。スイッチＳＷ１の他端とヒューズ５３の他端とには、並列に接続されたサージアブソーバ５４とコンデンサ５５とが接続されている。コモンモードチョークコイル５７のコイルＬ１の他端とコイルＬ２の他端とには、コンデンサ５８が接続されている。
整流部６１は、ダイオードＤａ，Ｄｂ，Ｄｃ，Ｄｄ，Ｄｅ，Ｄｆから構成される。このうち、ダイオードＤａ，Ｄｂ，Ｄｃ，Ｄｄは、全波整流回路６１ａを構成している。また、ダイオードＤｅ，Ｄｆは、全波整流回路６１ａのダイオードＤａ，Ｄｂと共に全波整流回路６１ｂを構成している。即ち、この例では、全波整流回路６１ａと全波整流回路６１ｂとはダイオードＤａ，Ｄｂを共有している。ここで、ダイオードＤａのカソードとダイオードＤｃのアノードは、ダイオードＤｆのアノードと共に、コモンモードチョークコイル５７のコイルＬ２の他端に接続されている。また、ダイオードＤｂのカソードとダイオードＤｄのアノードは、ダイオードＤｅのアノードと共に、コモンモードチョークコイル５７のコイルＬ１の他端に接続されている。ダイオードＤａのアノードとダイオードＤｂのアノードは相互に接続され、整流部６１の低電圧ノードＮＬを形成している。ダイオードＤｃのカソードとダイオードＤｄのカソードは相互に接続され、整流部６１の第１高電圧ノードＮＨ１を形成している。ダイオードＤｅのカソードとダイオードＤｆのカソードは相互に接続され、整流部６１の第２高電圧ノードＮＨ２を形成している。
直流電源部６２は、一例として、３２Ｖ電源回路６２ａ、１２Ｖ電源回路６２ｂ、５Ｖ電源回路６２ｃ、３２Ｖ電源回路６２ｄ、１２Ｖ電源回路６２ｅ及び５Ｖ電源回路６２ｆを含んでいる。３２Ｖ電源回路６２ａ、１２Ｖ電源回路６２ｂ及び５Ｖ電源回路６２ｃ（電源回路６２ａ〜６２ｃ）には、整流部６１の第１高電圧ノードＮＨ１と低電圧ノードＮＬとが接続されている。電源回路６２ａ〜６２ｃは、例えば、演出制御基板１２、音声制御基板１３、ランプ制御基板１４等、主として演出制御に関与する基板に入力される電圧を出力する。また、３２Ｖ電源回路６２ｄ、１２Ｖ電源回路６２ｅ及び５Ｖ電源回路６２ｆ（電源回路６２ｄ〜６２ｆ）には、整流部６１の第２高電圧ノードＮＨ２と低電圧ノードＮＬとが接続されている。電源回路６２ｄ〜６２ｆは、例えば、主基板１１等、遊技制御に関与する基板に入力される電圧を出力する。電源回路６２ａ〜６２ｆの出力ノードは、出力端子６３ａ〜６３ｆに接続されている。また、整流部６１の低電圧ノードＮＬは、出力端子６３ｇ、６３ｈに接続されている。出力端子６３ｇ、６３ｈの電圧（低電圧ノードＮＬの電圧）は、電源回路６２ａ〜６２ｆの基準電圧（ＧＮＤ）となっている。出力端子６３ａ〜６３ｃ、６３ｇは、ドロア中継基板１９ｂの枠側コネクタ３３ｂに接続された配線に接続されており、出力端子６３ｄ〜６３ｆ、６３ｈは、ドロア中継基板１９ｂの枠側コネクタ３３ａに接続された配線に接続されている。
リレー７１は、コイル７１Ｌと接点部７１Ｓとを備えている。接点部７１Ｓの一端は、サーミスタ５６の一端に接続されており、接点部７１Ｓの他端は、サーミスタ５６の他端に接続されている。即ち、リレー７１の接点部７１Ｓは、サーミスタ５６に並列に接続されている。また、コイル７１Ｌは、リレードライブ回路７２に接続されている。
リレードライブ回路７２は、一例として、トランジスタ７３、抵抗７４〜７６、ダイオード７７及び電解コンデンサ７８から構成される。トランジスタ７３のエミッタは、整流部６１の低電圧ノードＮＬ（出力端子６３ｈ）に接続されており、トランジスタ７３のコレクタは、コイル７１Ｌの一端に接続されている。コイル７１Ｌの他端は、１２Ｖ電源回路６２ｂの出力ノード（出力端子６３ｂ）に接続されている。また、コイル７１Ｌの他端には、抵抗７４の一端が接続されており、抵抗７４の他端には、抵抗７５の一端が接続されている。抵抗７５の他端には、抵抗７６の一端とトランジスタ７３のベースとが接続されている。抵抗７６の他端は、トランジスタ７３のエミッタに接続されている。また、ダイオード７７のカソードは、抵抗７４の一端に接続されており、ダイオード７７のアノードは、抵抗７４の他端に接続されている。また、電解コンデンサ７８の正電極は、抵抗７５の一端に接続されており、電解コンデンサ７８の負電極は、抵抗７６の他端に接続されている。
操作スイッチ１６０１の第１端子１６０１Ａは、グランド端子（ＧＮＤ）に接続され、第２端子１６０１Ｂは、電源基板１６の出力端子６３ｊに接続されている。出力端子６３ｊは、ドロア中継基板１９の枠側コネクタ３３ａに接続されている。操作スイッチ１６０１が発生させる操作信号ＳＳは、出力端子６３ｊを通じてドロア中継基板１９の枠側コネクタ３３ａに伝送される。電源投入時にＲＡＭクリア機能を起動させる場合、店員等は、操作スイッチ１６０１を押した状態で電源スイッチ５２を投入する。
図６は、主基板１１などとドロア中継基板１９ａの構成例を示すブロック図である。図６に示すように、ドロア中継基板１９ａのドロアコネクタ３２ａは、主基板１１に接続された配線に接続されている。この配線を介して、ドロアコネクタ３２ａから主基板１１へ、ＤＣ３２Ｖ、１２Ｖ、５Ｖ、ＧＮＤの各電圧や各種信号が伝送される。ドロアコネクタ３２ａから主基板１１へ伝送される信号には、操作スイッチ１６０１が発生させる操作信号ＳＳが含まれる。操作信号ＳＳは、クリア信号ＣＬＲとして、主基板１１に搭載された遊技制御用マイクロコンピュータ１００に入力される。操作信号ＳＳは、電源基板１６に搭載された操作スイッチ１６０１が押されている期間オン状態となる電気信号である。操作信号ＳＳがオン状態になることによってクリア信号ＣＬＲがオン状態になる。クリア信号ＣＬＲがオンになると、ＲＡＭクリア機能が起動される。また、ドロア中継基板１９ａのドロアコネクタ３２ｂは、演出制御基板１２に接続された配線に接続されている。この配線を介して、ドロアコネクタ３２ｂから演出制御基板１２へ、ＤＣ３２Ｖ、１２Ｖ、５Ｖ、ＧＮＤの各電圧や各種信号が伝送される。
なお、この実施の形態では、２つのドロアコネクタを経由して、主基板１１と演出制御基板１２とへ、電圧や信号を伝送するように構成しているが、主基板１１に接続された配線と演出制御基板１２に接続された配線とをまとめて１つのドロアコネクタに接続し、１つのドロアコネクタを経由して、主基板１１と演出制御基板１２とへ、電圧や信号を伝送するように構成してもよい。この場合には、電源基板１６の出力端子６３ａ〜６３ｈは、上記１つのドロアコネクタに対応する１つの枠側コネクタに接続されていればよい。
この実施の形態では、主基板１１へ伝送されるＤＣ３２Ｖの電圧は、例えば、ソレノイド回路１１１を介して図２に示すソレノイド８１、８２に供給され、これらのソレノイドを駆動させるために用いられるとともに、第１電源監視回路１１２及び第２電源監視回路１１３によって監視される。主基板１１へ伝送されるＤＣ１２Ｖの電圧は、例えば、スイッチ回路１１０を介して図２に示すゲートスイッチ２１、第１及び第２始動口スイッチ２２Ａ、２２Ｂ、カウントスイッチ２３、エラー系スイッチ２９といった各種スイッチに供給され、これらのスイッチを作動させるために用いられたり、第１特別図柄表示装置４Ａや第２特別図柄表示装置４Ｂに供給され、これらの装置が備えるＬＥＤを駆動（点灯）させるために用いられたりする。また、主基板１１へ伝送されるＤＣ５Ｖの電圧は、例えば、遊技制御用マイクロコンピュータ１００や電源監視回路を構成する停電監視リセットモジュールＩＣといった各種ＩＣに供給され、これらのＩＣを駆動させるために用いられる。このＤＣ５Ｖの電圧は、後述するフィルタ回路３６に設けられた電解コンデンサ８７ｃ、８７ｄにより、電源の供給が遮断されたときの低下速度が、ＤＣ３２Ｖの電圧やＤＣ１２Ｖの電圧、演出制御基板１２に供給されるＤＣ５Ｖなどの電圧の低下速度と比較して十分に遅くなっている。なお、このＤＣ５Ｖの電圧は、電源投入時の上昇速度も、ＤＣ３２Ｖの電圧やＤＣ１２Ｖの電圧などの上昇速度と比較して十分に遅くなっている。
演出制御基板１２へ伝送されるＤＣ３２Ｖの電圧は、例えば、演出用可動部材用のソレノイドや演出用のモータに供給され、これらソレノイドやモータを駆動させるために用いられる。演出制御基板１２へ伝送されるＤＣ１２Ｖの電圧は、例えば、演出用可動部材用のセンサや装飾用ＬＥＤに供給され、これらセンサや装飾用ＬＥＤを駆動させるために用いられる。また、演出制御基板１２へ伝送されるＤＣ５Ｖの電圧は、例えば、演出制御用ＣＰＵ１２０やＲＯＭ１２１、ＲＡＭ１２２などといった各種ＩＣに供給され、これらのＩＣを駆動させるために用いられる。
主基板１１は、上記した遊技制御用マイクロコンピュータ１００やスイッチ回路１１０、ソレノイド回路１１１などの他に、フィルタ回路３６を備えている。また、演出制御基板１２は、上記した演出制御用ＣＰＵ１２０やＲＯＭ１２１などの他に、フィルタ回路３７を備えている。フィルタ回路３６、３７は、電源基板１６からドロア中継基板１９（１９ａ、１９ｂ）を介して供給される各電圧のライン（各電源ライン）に発生するノイズを除去するための回路である。
ドロアコネクタ３２ａを経由したＤＣ３２Ｖ、１２Ｖ、５Ｖの各電圧は、主基板１１のフィルタ回路３６に入力される。フィルタ回路３６から出力された各電圧は、主基板１１が備える遊技制御用マイクロコンピュータ１００や各回路などに入力される。例えば、フィルタ回路３６から出力されたＤＣ３２Ｖ及び５Ｖの電圧は、第１電源監視回路１１２と第２電源監視回路１１３とにそれぞれ入力される。また、フィルタ回路３６から出力されたＤＣ５Ｖの電圧は、遊技制御用マイクロコンピュータ１００やバックアップ電源回路１１４に入力される。このＤＣ５Ｖの電圧は、遊技制御用マイクロコンピュータ１００や、電源監視回路を構成する停電監視リセットモジュールＩＣなどの各ＩＣを駆動させるための電圧となっている。また、フィルタ回路３６から出力されたＤＣ１２Ｖの電圧は、ソレノイド回路１１１に入力される。なお、ＤＣ３２Ｖ、１２Ｖ、５Ｖの各電圧は、上記の回路やＩＣ以外の回路やＩＣなどにも入力されてもよい。
また、ドロアコネクタ３２ｂを経由したＤＣ３２Ｖ、１２Ｖ、５Ｖの各電圧は、演出制御基板１２のフィルタ回路３７に入力される。フィルタ回路３７から出力された各電圧は、演出制御基板１２が備える演出制御用ＣＰＵ１２０や各回路などに入力される。
図７は、フィルタ回路の一例を示している。図７（Ａ）に示すように、主基板１１に設けられたフィルタ回路３６は、一例として、三端子コンデンサ８５ａ〜８５ｃ、高周波のノイズ対策用のバイパスコンデンサ（デカップリングコンデンサともいう。）８６ａ〜８６ｃ及び低周波のノイズ対策用の電解コンデンサ８７ａ〜８７ｄを用いて構成されている。三端子コンデンサ８５ａの入力端子（ＩＮ）は、ＤＣ３２Ｖ電源ライン（ＤＣ３２Ｖの電圧がかかる電路）の入力側の配線に接続されており、三端子コンデンサ８５ａの出力端子（ＯＵＴ）は、ＤＣ３２Ｖ電源ラインの出力側の配線に接続されている。また、三端子コンデンサ８５ａのグランド端子（ＧＮＤ）は、接地（ＧＮＤラインに接続）されている。三端子コンデンサ８５ａの出力端子とグランド端子とには、０．１μＦ（micro farad）のバイパスコンデンサ８６ａが接続されている。また、三端子コンデンサ８５ａの出力端子とグランド端子とには、３３０μＦの電解コンデンサ８７ａが接続されている。なお、電解コンデンサ８７ａの正電極は、三端子コンデンサ８５ａの出力端子に接続されており、電解コンデンサ８７ａの負電極は、三端子コンデンサ８５ａのグランド端子に接続されている。後述する電解コンデンサ８７ｂ〜８７ｅの極性についても同様である。
三端子コンデンサ８５ｂの入力端子（ＩＮ）は、ＤＣ１２Ｖ電源ライン（ＤＣ１２Ｖの電圧がかかる電路）の入力側の配線に接続されており、三端子コンデンサ８５ｂの出力端子（ＯＵＴ）は、ＤＣ１２Ｖ電源ラインの出力側の配線に接続されている。また、三端子コンデンサ８５ｂのグランド端子（ＧＮＤ）は、接地されている。三端子コンデンサ８５ｂの出力端子とグランド端子とには、０．１μＦのバイパスコンデンサ８６ｂが接続されている。また、三端子コンデンサ８５ｂの出力端子とグランド端子とには、２２０μＦの電解コンデンサ８７ｂが接続されている。
三端子コンデンサ８５ｃの入力端子（ＩＮ）は、ＤＣ５Ｖ電源ライン（ＤＣ５Ｖの電圧がかかる電路）の入力側の配線に接続されており、三端子コンデンサ８５ｃの出力端子（ＯＵＴ）は、ＤＣ５Ｖ電源ラインの出力側の配線に接続されている。また、三端子コンデンサ８５ｃのグランド端子（ＧＮＤ）は、接地されている。三端子コンデンサ８５ｃの出力端子とグランド端子とには、０．１μＦのバイパスコンデンサ８６ｃが接続されている。また、三端子コンデンサ８５ｃの出力端子とグランド端子とには、２７００μＦの電解コンデンサ８７ｃが接続され、さらに、２７００μＦの電解コンデンサ８７ｄが接続されている。即ち、並列に接続された２つの電解コンデンサ８７ｃ、８７ｄが三端子コンデンサ８５ｃの出力端子とグランド端子とに接続されている。なお、２つの電解コンデンサ８７ｃ、８７ｄに代えて、５４００μＦまたは２７００μＦの電解コンデンサを１つ接続してもよく、また、２７００μＦよりも少ない容量の電解コンデンサを３つ以上並列に接続してもよい。
図７（Ｂ）に示すように、演出制御基板１２に設けられたフィルタ回路３７は、一例として、三端子コンデンサ８５ａ〜８５ｃ、バイパスコンデンサ８６ａ〜８６ｃ及び電解コンデンサ８７ａ、８７ｂ、８７ｅを用いて構成されている。ＤＣ３２Ｖ電源ラインに設けられた三端子コンデンサ８５ａ、バイパスコンデンサ８６ａ、電解コンデンサ８７ａ、および、ＤＣ１２Ｖ電源ラインに設けられた三端子コンデンサ８５ｂ、バイパスコンデンサ８６ｂ、電解コンデンサ８７ｂは、主基板１１に設けられたフィルタ回路３６における各部品と同じであり、各部品の接続関係も同じであるので、これらの部品についての説明を省略する。
また、ＤＣ５Ｖ電源ラインに設けられた三端子コンデンサ８５ｃ、バイパスコンデンサ８６ｃは、主基板１１に設けられたフィルタ回路３６における各部品と同じであり、各部品の接続関係も同じであるので、これらの部品についての説明を省略する。三端子コンデンサ８５ｃの出力端子とグランド端子とには、４７０μＦの電解コンデンサ８７ｅが接続されている。
ここで、フィルタ回路３６とフィルタ回路３７とを比べると、ＤＣ５Ｖ電源ラインに設けられた電解コンデンサの容量が異なっている。具体的には、フィルタ回路３６における電解コンデンサの容量は、合計で５４００μＦであるのに対し、フィルタ回路３７における電解コンデンサの容量は、４７０μＦである。電解コンデンサの容量が大きいほど、放電時間が延びることとなる。例えば、入力側のＤＣ５Ｖ電源ラインが遮断された場合、フィルタ回路３７における出力側のＤＣ５Ｖの電圧低下（電圧の低下速度）に比べて、フィルタ回路３６における出力側のＤＣ５Ｖの電圧低下が遅くなる。したがって、フィルタ回路３６における電解コンデンサ８７ｃ、８７ｄは、遅延回路としての機能を有している。なお、フィルタ回路３６において遅延回路を組み込まない場合には、電解コンデンサ８７ｃ、８７ｄに代えて、４７０μＦの電解コンデンサ８７ｅを接続、即ち、フィルタ回路３６とフィルタ回路３７とを完全に同一にすればよい。
図８は、フィルタ回路３６、３７の入力電圧と出力電圧との関係を示す図である。図８（Ａ）に示すように、ＤＣ３２Ｖ電源ラインにおけるフィルタ回路３６、３７の入力電圧がＴ１のタイミングで３２Ｖから０Ｖに低下した場合、フィルタ回路３６、３７の出力電圧は、Ｔ１から徐々に低下していき、Ｔ２のタイミングでほぼ０Ｖとなる。図８（Ｂ）に示すように、ＤＣ１２Ｖ電源ラインにおけるフィルタ回路３６、３７の入力電圧がＴ１のタイミングで１２Ｖから０Ｖに低下した場合、フィルタ回路３６、３７の出力電圧は、Ｔ１から徐々に低下していき、Ｔ３のタイミングでほぼ０Ｖとなる。また、図８（Ｃ）に示すように、ＤＣ５Ｖ電源ラインにおけるフィルタ回路３６の入力電圧がＴ１のタイミングで５Ｖから０Ｖに低下した場合、フィルタ回路３６の出力電圧は、Ｔ１から徐々に低下していき、Ｔ４のタイミングでほぼ０Ｖとなる。一方、ＤＣ５Ｖ電源ラインにおけるフィルタ回路３７の入力電圧がＴ１のタイミングで５Ｖから０Ｖに低下した場合、フィルタ回路３７の出力電圧は、Ｔ１から徐々に低下していき、Ｔ４よりもかなり早いＴ５のタイミングでほぼ０Ｖとなる。
図８（Ｃ）に示すように、出力側の電圧が５Ｖから低下して、例えば、主基板１１のＣＰＵ（ＣＰＵ１０３）や演出制御基板１２のＣＰＵ（演出制御用ＣＰＵ１２０）が停止する電圧であるＣＰＵ停止電圧に到達するタイミングは、フィルタ回路３７よりもフィルタ回路３６が期間τ遅延している。このように主基板１１のＤＣ５Ｖ電源ラインにおけるフィルタ回路３６は、遅延回路として機能する電解コンデンサ８７ｃ、８７ｄを有しているので、電解コンデンサ８７ｃ、８７ｄによって第１電源監視回路１１２や第２電源監視回路１１３などに入力される５Ｖの電圧の低下が遅延することになる。
主基板１１に搭載された第１電源監視回路１１２及び第２電源監視回路１１３は、例えば停電監視用ＩＣ（停電監視リセットモジュールＩＣともいう。）を用いて構成され、パチンコ遊技機１において用いられる所定電源電圧（所定の電源回路の電圧）に応じて、電源断信号及びリセット信号を出力する回路である。
第１電源監視回路１１２は、主基板１１に供給された第１の電源電圧としてのＤＣ３２Ｖの電圧（ＤＣ３２Ｖ電源ラインの電圧）と、主基板１１に供給された第２の電源電圧としてのＤＣ５Ｖの電圧（ＤＣ５Ｖ電源ラインの電圧）と、を監視する。第１電源監視回路１１２は、ＤＣ３２Ｖの電圧が、例えば２１Ｖといった第１閾値を超えるか、または、ＤＣ５Ｖの電圧が、例えば４．２Ｖといった第３閾値を超えると、オフ状態（ハイレベル）の電源断信号を出力する。その一方で、ＤＣ３２Ｖの電圧が第１閾値以下（２１Ｖ以下）になるか、または、ＤＣ５Ｖの電圧が第３閾値以下（４．２Ｖ以下）になると、オン状態（ローレベル）の電源断信号を出力する。なお、ＤＣ３２Ｖの電圧が第１閾値以下になった期間や、ＤＣ５Ｖの電圧が第３閾値以下になった期間が、予め決められている時間（一例として５６ｍｓ）以上継続したときに、オン状態（ローレベル）の電源断信号を出力するようにしてもよい。
第２電源監視回路１１３は、主基板１１に供給された第１の電源電圧としてのＤＣ３２Ｖの電圧（ＤＣ３２Ｖ電源ラインの電圧）と、主基板１１に供給された第２の電源電圧としてのＤＣ５Ｖの電圧（ＤＣ５Ｖ電源ラインの電圧）と、を監視する。第２電源監視回路１１３は、ＤＣ３２Ｖの電圧が、例えば９Ｖといった第２閾値を超えるか、または、ＤＣ５Ｖの電圧が、例えば４．２Ｖといった第３閾値を超えると、オフ状態（ハイレベル）のリセット信号を出力する。その一方で、ＤＣ３２Ｖの電圧が第２閾値以下（９Ｖ以下）になるか、または、ＤＣ５Ｖの電圧が第３閾値以下（４．２Ｖ以下）になると、オン状態（ローレベル）のリセット信号を出力する。なお、ＤＣ３２Ｖの電圧が第２閾値以下になった期間や、ＤＣ５Ｖの電圧が第３閾値以下になった期間が、予め決められている時間（一例として５６ｍｓ）以上継続したときに、オン状態（ローレベル）のリセット信号を出力するようにしてもよい。第２電源監視回路１１３から出力されたリセット信号は、遊技制御用マイクロコンピュータ１００が備えるＣＰＵ１０３に入力される。ＣＰＵ１０３は、リセット信号がオフ状態になると、動作を開始し、リセット信号がオン状態になると、動作を停止する。そして、ＣＰＵ１０３は、リセット信号が再びオフ状態になると、動作を開始する。ＣＰＵ１０３は、動作を開始するときには、例えば初期化処理や電断復旧時の処理などの各種処理を実行する。
この実施の形態では、上述したようにＤＣ５Ｖ電源ラインにおけるフィルタ回路３６に遅延回路として機能する電解コンデンサ８７ｃ、８７ｄが含まれていることもあり、同じタイミングでＤＣ３２Ｖ電源ラインとＤＣ５Ｖ電源ラインが遮断された場合には、ＤＣ５Ｖの電圧よりもＤＣ３２Ｖの電圧の方が早く低下するようになっている。
電源断信号やリセット信号は、例えばローレベルとなることでオン状態となりハイレベルとなることでオフ状態となる負論理の電気信号であればよい。なお、第１電源監視回路１１２及び第２電源監視回路１１３は、パチンコ遊技機１の立ち下がり時における電圧を監視したり、電源投入時においてパチンコ遊技機１の立ち上がり時における電圧を監視したり、所定期間交流電源の供給が途切れた（遮断された）ことを監視したり、することができる。すなわち、第１電源監視回路１１２や第２電源監視回路１１３は、供給電圧が低下した状態を電力低下条件とし、条件を満たす場合に電源断信号やリセット信号を出力（オン状態に）すればよい。第１電源監視回路１１２及び第２電源監視回路１１３から出力された電源断信号及びリセット信号は、所定の信号ラインを介して、遊技制御用マイクロコンピュータ１００へと伝送される。
なお、第１電源監視回路１１２や第２電源監視回路１１３は、電源基板１６や払出制御基板１７などに設けられていてもよい。この場合には、第１電源監視回路１１２や第２電源監視回路１１３から出力された電源断信号やリセット信号は、例えば電源基板１６や払出制御基板１７などに搭載された出力ドライバ回路によって増幅された後に所定のコネクタや信号ラインを介して、主基板１１へと伝送されればよい。
図９は、電源監視回路の一例を示す図である。第１電源監視回路１１２は、電源監視用ＩＣ９０ａ、抵抗９１ａ、９２ａ及びコンデンサ９３ａ〜９６ａを用いて構成されている。電源監視用ＩＣ９０ａは、ＶＣＣ端子、ＶＳＡ端子、ＶＳＢ端子、ＧＮＤ端子及びＯＵＴ端子を有している。電源監視用ＩＣ９０ａの内部では、ＶＣＣ端子とＧＮＤ端子との間に電圧検出用の抵抗ｒａと抵抗ｒｂとが直列に接続されて設けられている。抵抗ｒａと抵抗ｒｂとの接続点は、ＶＳＡ端子に接続されている。ＶＣＣ端子は、ＤＣ５Ｖ電源ラインに接続されている。ＧＮＤ端子は、接地（ＧＮＤラインに接続）されている。ＶＣＣ端子とＧＮＤ端子とには、０．１μＦのコンデンサ９５ａが接続されている。また、ＶＳＡ端子とＧＮＤ端子とには、０．０１μＦのコンデンサ９６ａが接続されている。
ＤＣ３２Ｖ電源ラインとＧＮＤラインとの間には、電圧検出用の抵抗９１ａと抵抗９２ａとが直列に接続されて設けられている。この実施の形態では、一例として、抵抗９１ａの値は２．４ｋΩであり、抵抗９２ａの値は１５０Ωである。抵抗９１ａと抵抗９２ａとの接続点は、ＶＳＢ端子に接続されている。抵抗９１ａの一端（ＤＣ３２Ｖ電源ライン側の一端）とＧＮＤ端子とには、１０００ｐＦのコンデンサ９３ａが接続されている。また、ＶＳＢ端子とＧＮＤ端子とには、１０００ｐＦのコンデンサ９４ａが接続されている。また、ＯＵＴ端子は、遊技制御用マイクロコンピュータ１００が備える入出力ポート１０５（図２におけるＩ／Ｏ１０５）に接続されている。
電源監視用ＩＣ９０ａは、ＶＳＡ端子（抵抗ｒａと抵抗ｒｂとの接続点）とＶＡＢ端子とに印加される各電圧にもとづいて、ＤＣ５Ｖの電圧やＤＣ３２Ｖの電圧が第３閾値や第１閾値以下であるか否かを検出し、ＯＵＴ端子から電源断信号を出力するようになっている。
第２電源監視回路１１３は、電源監視用ＩＣ９０ｂ、抵抗９１ｂ、９２ｂ及びコンデンサ９３ｂ〜９６ｂを用いて構成されている。第２電源監視回路１１３は、第１電源監視回路１１３の抵抗９２ａ及びコンデンサ９６ａが、２２０Ωの抵抗９２ｂ及び１μＦのコンデンサ９６ｂに代わっただけで、それ以外は第１電源監視回路１１２と同じ構成を有している。
電源監視用ＩＣ９０ｂは、ＶＳＡ端子（抵抗ｒａと抵抗ｒｂとの接続点）とＶＡＢ端子とに印加される各電圧にもとづいて、ＤＣ５Ｖの電圧やＤＣ３２Ｖの電圧が第３閾値や第２閾値以下であるか否かを検出し、ＯＵＴ端子からリセット信号を出力するようになっている。電源監視用ＩＣ９０ｂから出力されたリセット信号は、ＣＰＵ１０３のＲＥＳＥＴ端子に入力される。
ここで、第１電源監視回路１１２と第２電源監視回路１１３とを比べると、ＶＳＢ端子とＧＮＤ端子とに接続されている抵抗の値が異なっている。具体的には、第１電源監視回路１１２における抵抗９２ａの値は、１５０Ωであるのに対し、第２電源監視回路１１３における抵抗９２ｂの値は、２２０Ωである。これにより、１５０Ωの抵抗９２ａに印加される電圧は、２２０Ωの抵抗９２ｂに印加される電圧に比べて小さくなっている。従って、ＤＣ３２Ｖ電源ラインが遮断された場合、第１電源監視回路１１２は、ＤＣ３２Ｖの電圧が第１閾値以下になったときに、電源断信号をオン状態とし、第２電源監視回路１１３は、ＤＣ３２Ｖの電圧が第１閾値よりも低い第２閾値以下になったときに、リセット信号をオン状態とする。このように第１電源監視回路１１２と第２電源監視回路１１３とにおいて閾値が異なっているので、ＤＣ３２Ｖ電源ラインが遮断されたときには、リセット信号がオン状態となるタイミングは、電源断信号がオン状態となるタイミングよりも遅くなる。
また、第１電源監視回路１１２と第２電源監視回路１１３とを比べると、ＶＳＡ端子とＧＮＤ端子とに接続されているコンデンサの容量が異なっている。具体的には、第１電源監視回路１１２におけるコンデンサ９６ａの容量は、０．０１μＦであるのに対し、第２電源監視回路１１３におけるコンデンサ９６ｂの容量は、１μＦである。このコンデンサの容量が大きいほど、電源の供給が遮断されたときの放電時間が延びることとなる。例えば、ＤＣ５Ｖ電源ラインが遮断された場合、第１電源監視回路１１２における電源監視用ＩＣ９０ａのＶＳＢ端子の電圧低下に比べて、第２電源監視回路１１３における電源監視用ＩＣ９０ｂのＶＳＢ端子の電圧低下が遅くなる。したがって、第２電源監視回路１１３におけるコンデンサ９６ｂは、遅延回路としての機能を有している。なお、第２電源監視回路１１３において遅延回路を組み込まない場合には、コンデンサ９６ｂに代えて、０．０１μＦのコンデンサを接続、即ち、第１電源監視回路１１２におけるコンデンサ９６ａと同一にすればよい。
また、ＶＳＡ端子とＧＮＤ端子とに接続されているコンデンサの容量が大きいほど、電源投入時の充電時間が延びることとなる。したがって、電源投入時には、第２電源監視回路１１３におけるＤＣ５Ｖの電圧上昇（電圧の上昇速度）が、第１電源監視回路１１２におけるＤＣ５Ｖの電圧上昇と比較して十分に遅くなる。
図１０は、電源監視回路が出力する信号の出力タイミングを示す図である。図１０（Ａ）に示すように、ｔ０のタイミングでＤＣ３２Ｖ電源ラインが遮断された場合、第１電源監視回路１１２及び第２電源監視回路１１３に入力されているＤＣ３２Ｖの電圧が低下していく。そして、ＤＣ３２Ｖの電圧が第１閾値まで低下したｔ１のタイミングで、電源断信号がオフ状態からオン状態となる。電源断信号がオン状態となると、遊技制御用マイクロコンピュータ１００において、遊技者が不利益を被ってしまうことを防ぐための電源断処理（後述するステップＳ２０の処理）が所定期間実行されてｔ２のタイミングで終了する。その後、ＤＣ３２Ｖの電圧が第２閾値まで低下したｔ３のタイミングで、リセット信号がオフ状態からオン状態となり、ＣＰＵ１０３の動作が停止する。このように、ＤＣ３２Ｖの電圧が第１閾値まで低下してから第２閾値まで低下するまでの間に電源断処理が実行される。従って、遊技者が不利益を被ってしまうことを防ぐことができる。
また、図１０（Ｂ）に示すように、ｔ０のタイミングでＤＣ５Ｖ電源ラインが遮断された場合、第１電源監視回路１１２及び第２電源監視回路１１３に入力されているＤＣ５Ｖの電圧が低下していく。そして、ＤＣ５Ｖの電圧が第３閾値まで低下したｔ４のタイミングで、電源断信号がオフ状態からオン状態となる。電源断信号がオン状態となると、遊技制御用マイクロコンピュータ１００において電源断処理が所定期間実行されてｔ５のタイミングで終了する。その後、ｔ４のタイミングより遅延したｔ６のタイミングで、リセット信号がオフ状態からオン状態となる。このように第２電源監視回路１１３は、遅延回路として機能するコンデンサ９６ｂを有しているので、コンデンサ９６ｂによってリセット信号の出力が遅延し、電源断信号がオン状態となってからリセット信号がオン状態となるまでの間に電源断処理が実行される。従って、遊技者が不利益を被ってしまうことを防ぐことができる。
なお、上述したように電源投入時には、第２電源監視回路１１３におけるＤＣ５Ｖの電圧上昇（電圧の上昇速度）が、第１電源監視回路１１２におけるＤＣ５Ｖの電圧上昇と比較して十分に遅くなる。これにより、電源断信号が完全にオフ状態となってからＣＰＵ１０３をリセットすることができる。
図１１は、電源監視回路に遅延回路がない場合（例えば、コンデンサ９６ｂの容量が０．０１μＦの場合）の出力タイミングを示す図である。図１１（Ａ）に示すように、ｔ０のタイミングでＤＣ５Ｖ電源ラインが遮断された場合、第１電源監視回路１１２及び第２電源監視回路１１３に入力されているＤＣ５Ｖの電圧が低下していく。そして、ＤＣ５Ｖの電圧が第３閾値まで低下したｔ４のタイミングで、電源断信号がオフ状態からオン状態となる。また、ｔ４のタイミングで、リセット信号がオフ状態からオン状態となる。リセット信号がオン状態となると、電源断信号がオン状態であったとしても、遊技制御用マイクロコンピュータ１００において電源断処理が実行されない。
また、コンデンサの精度のバラツキなどにより、図１１（Ｂ）に示すようにリセット信号のオン状態となるタイミングが電源断信号のオン状態となるタイミングよりも遅くなった場合、ｔ４のタイミングで電源断信号がオフ状態からオン状態となると、遊技制御用マイクロコンピュータ１００において電源断処理が開始される。しかし、電源断処理が終了するｔ５のタイミングよりも前のｔ７のタイミングでリセット信号がオフ状態からオン状態となる。従って、遊技制御用マイクロコンピュータ１００において電源断処理が最後まで実行されない。このように、電源監視回路に遅延回路がない場合には、電源断処理が実行されなかったり、電源断処理が途中で終了してしまったりするので、遊技者が不利益を被ってしまうことを防ぐことができない。
図１２は、遊技制御用マイクロコンピュータ１００が備える入出力ポート１０５（図２におけるＩ／Ｏ１０５）における入力ポートの構成例を示すブロック図である。一例として、入出力ポート１０５には、図１２に示すようなビット割当てを有する入力ポートＩＰ００〜入力ポートＩＰ０２が含まれている。図１２（Ａ）に示す入力ポートＩＰ００には、例えば、第０ビット［ビット０］にエラー系スイッチ２９の検出信号の一つとして磁石センサ信号１が入力され、第１ビット［ビット１］にエラー系スイッチ２９の検出信号の一つとして磁石センサ信号２が入力され、第２ビット［ビット２］にエラー系スイッチ２９の検出信号の一つとして磁石センサ信号３が入力され、第３ビット［ビット３］にエラー系スイッチ２９の検出信号の一つとして電波センサ信号が入力される。なお、第４ビット［ビット４］〜第７ビット［ビット７］は空きビットとなっており、例えば、新たに信号が入力される場合など、拡張用に用いられる。なお、エラー系スイッチ２９には、磁石センサ信号１を検出するスイッチ、磁石センサ信号２を検出するスイッチ、磁石センサ信号３を検出するスイッチ、電波センサ信号を検出するスイッチといった各種スイッチが含まれている。
図１２（Ｂ）に示す入力ポートＩＰ０１には、例えば、第０ビット［ビット０］に普通入賞口スイッチ１の検出信号が入力され、第１ビット［ビット１］に普通入賞口スイッチ２の検出信号が入力され、第２ビット［ビット２］にカウントスイッチ２３の検出信号が入力される。なお、図示は省略したが、普通入賞口は、遊技領域の所定の位置に設けられており、遊技球が入球した場合、所定球数の賞球を払い出すための入賞口である。この実施の形態では、普通入賞口１と普通入賞口２とが設けられており、普通入賞口１に入賞した遊技球は普通入賞口スイッチ１によって検出され、普通入賞口２に入賞した遊技球は普通入賞口スイッチ２によって検出される。また、第３ビット［ビット３］〜第７ビット［ビット７］は拡張用に用いられる。なお、普通入賞口スイッチは、複数の普通入賞口に共通のスイッチであってもよい。例えば、遊技盤２の所定位置（例えば、遊技領域の右側方と左側方）に複数の普通入賞口を設け、いずれの普通入賞口に入賞した場合にも、一つの普通入賞口スイッチにより入賞を検出するようにしてもよい。
図１２（Ｃ）に示す入力ポートＩＰ０２には、例えば、第０ビット［ビット０］に第１始動口スイッチ２２Ａの検出信号である始動入賞信号ＳＳ１が入力され、第１ビット［ビット１］に第２始動口スイッチ２２Ｂの検出信号である始動入賞信号ＳＳ２が入力され、第２ビット［ビット２］にゲートスイッチ２１の検出信号が入力され、第３ビット［ビット３］に電源断信号が入力される。また、入力ポートＩＰ０２の第４ビット［ビット４］には、操作スイッチ１６０１によって発生される操作信号ＳＳがクリア信号ＣＬＲとして入力される。以下では、説明の便宜上、クリア信号ＣＬＲが入力される入力ポートＩＰ０２の第４ビット［ビット４］をクリア端子と称す。入力ポートＩＰ０２の第５ビット［ビット５］〜第７ビット［ビット７］は拡張用に用いられる。なお、クリア信号ＣＬＲは、入力ポートＩＰ０２とは別の専用の入力端子に入力されてもよく、任意の形態で遊技制御用マイクロコンピュータ１００に入力可能である。
図１２に示すように、この実施の形態では、入力ポートＩＰ００がエラー検出用、入力ポートＩＰ０１が払出制御用、入力ポートＩＰ０２が可変表示用、といったように、信号の種類に応じて入力されるポートが異なっている。そのため、必要な情報の種類に応じて確認するポートを選択でき、処理負担を軽減させることができる。また、入力ポートＩＰ０２では、第１始動口スイッチ２２Ａからの始動入賞信号ＳＳ１と、第２始動口スイッチ２２Ｂからの始動入賞信号ＳＳ２とが、それぞれ別個のビットに入力される。この場合、入力ポートＩＰ０２に入力された始動入賞信号ＳＳ１と始動入賞信号ＳＳ２はそれぞれ、例えば遊技制御用マイクロコンピュータ１００の内部で分岐されて、乱数回路１０４とＣＰＵ１０３とに伝送されるようにしてもよい。もしくは、入力ポートＩＰ０２に入力された始動入賞信号ＳＳ１と始動入賞信号ＳＳ２は、乱数回路１０４とＣＰＵ１０３に共通の内部バス上に伝送されることにより、乱数回路１０４とＣＰＵ１０３の双方に供給できるようにしてもよい。あるいは、第１始動口スイッチ２２Ａからの始動入賞信号ＳＳ１と、第２始動口スイッチ２２Ｂからの始動入賞信号ＳＳ２とを、遊技制御用マイクロコンピュータ１００の外部でそれぞれ分岐して、遊技制御用マイクロコンピュータ１００に内蔵された乱数回路１０４とＣＰＵ１０３とに伝送されるようにしてもよい。この場合には、入力ポートＩＰ０２において、乱数回路１０４に伝送される始動入賞信号ＳＳ１、ＳＳ２が入力されるビットと、ＣＰＵ１０３に伝送される始動入賞信号ＳＳ１、ＳＳ２が入力されるビットとを、それぞれ別個に設けるようにしてもよい。
次に、遊技機１が備えるＲＡＭクリア機能とエラー解除機能に関する構成を説明する。
遊技機１は、ＲＡＭクリア機能およびエラー解除機能を起動するための前述の操作スイッチ１６０１を含む起動回路を備えている。
図１３は、ＲＡＭクリア機能およびエラー解除機能を起動するための操作スイッチ１６０１を備えた第１の例による起動回路１０００の構成および回路配置を示す図である。
なお、図１３の例では、起動回路１０００の回路配置に関連する基板として、図２に示す各種の基板のうち、主基板１１、電源基板１６、払出制御基板１７、及びドロア中継基板１９が模式的に示されている。また、図１３の配置例に限定されず、起動回路１０００の各構成要素は、任意の基板または遊技機１の任意の部位に分散して配置されてもよく、一つの基板に集約して配置されてもよい。
起動回路１０００は、主として、操作スイッチ１６０１、抵抗１１０３，１７０３を備えている。ここで、操作スイッチ１６０１は、店員等による操作に応じて操作信号ＳＳを出力する操作手段として機能する常開型のスイッチである。操作スイッチ１６０１の第１端子１６０１Ａはグランド端子（ＧＮＤ）に接続されている。
操作スイッチ１６０１の第２端子１６０１Ｂは、ドロア中継基板１９の枠側コネクタ３３ａおよびドロアコネクタ３２ａを通じて、主基板１１の遊技制御用マイクロコンピュータ１００のクリア端子（入出力ポート１０５（図２）における入力ポートＩＰ０２（図１２）の第４ビット［ビット４］）に接続されている。詳細には、電源基板１６に搭載された操作スイッチ１６０１の第２端子１６０１Ｂは、配線を通じてドロア中継基板１９の枠側コネクタ３３ａに接続されている。枠側コネクタ３３ａは、ドロアコネクタ３２ａと連結されている。ドロアコネクタ３２ａは、主基板１１に搭載された遊技制御用マイクロコンピュータ１００のクリア端子に配線を通じて接続されている。ドロアコネクタ３２ａと遊技制御用マイクロコンピュータ１００のクリア端子との間を接続する配線には、抵抗１１０３の第１端が接続され、抵抗１１０３の第２端は、５Ｖの電源電圧が供給される電源線に接続されている。これにより、抵抗１１０３は、遊技制御用マイクロコンピュータのクリア端子に供給される信号レベルを引き上げるように作用する所謂プルアップ抵抗として機能する。
また、操作スイッチ１６０１の第２端子１６０１Ｂは、電源基板１６の出力端子６３ｊおよび払出制御基板１７の入力端子１７ａを通じて、払出制御基板１７に搭載された払出制御用マイクロコンピュータ１７０のエラー解除端子（図示なし）に接続されている。詳細には、操作スイッチ１６０１の第２端子１６０１Ｂは、配線を通じて電源基板１６の出力端子６３ｊに接続されている。出力端子６３ｊは、ケーブル等を通じて払出制御基板１７の入力端子１７ａに接続されている。入力端子１７ａは、配線を通じて払出制御用マイクロコンピュータ１７０の入力ポート（図示なし）の１つのビットに接続されている。上記の入力端子１７ａが接続された払出制御用マイクロコンピュータ１７０の入力ポートの１つのビットには、操作スイッチ１６０１によって発生される操作信号ＳＳがエラー解除信号ＥＲＳＴとして入力される。操作信号ＳＳがオン状態となることによってエラー解除信号ＥＲＳＴがオン状態になると、エラー解除機能が起動される。以下では、説明の便宜上、エラー解除信号ＥＲＳＴが入力される入力ポートの１つのビットをエラー解除端子と称す。エラー解除端子は、払出制御用マイクロコンピュータ１７０のＣＰＵ（図示なし）によって、エラー解除処理を実施するか否かを判定する際にポーリングされ、そのビットの値（即ち、エラー解除信号ＥＲＳＴの信号レベル）に応じてエラー解除処理が実施される。ここで、エラー解除端子としての入力ポートのポーリングは、入力ポートのビットを定期的に監視することを意味し、例えば、割り込み毎に入力ポートのビットの値（信号レベル）を確認することなどを含む。なお、エラー解除信号ＥＲＳＴは、入力ポートとは別の専用の入力端子に入力されてもよく、任意の形態で払出制御用マイクロコンピュータ１７０に入力可能である。
払出制御基板１７の入力端子１７ａと払出制御用マイクロコンピュータ１７０のエラー解除端子との間を接続する配線には、抵抗１７０３の第１端が接続され、抵抗１７０３の第２端は、５Ｖの電源電圧が供給される電源線に接続されている。これにより、抵抗１７０３は、払出制御用マイクロコンピュータ１７０のエラー解除端子に供給される信号レベルを引き上げるように作用する所謂プルアップ抵抗として機能する。
操作スイッチ１６０１が店員等により操作された場合、操作スイッチ１６０１の第１端子１６０１Ａと第２端子１６０１Ｂとの間が電気的に接続された状態（以下、「閉状態」と称す。）になる。また、操作スイッチ１６０１が操作されない場合には、操作スイッチ１６０１の第１端子１６０１Ａと第２端子１６０１Ｂとの間が電気的に絶縁された状態（以下、「開状態」と称す。）に維持される。このような操作スイッチ１６０１の開閉状態は、操作スイッチ１６０１の第２端子１６０１Ｂ側に発生する操作信号ＳＳの信号レベルに反映される。
具体的には、操作スイッチ１６０１が閉状態にある場合、第２端子１６０１Ｂが、グランドに接地された第１端子１６０１Ａと電気的に接続される結果、操作信号ＳＳの信号レベルはローレベルになる。また、操作スイッチ１６０１が開状態にある場合、主基板１１の抵抗１１０３と払出制御基板１７の抵抗１７０３とがプルアップ抵抗として機能する結果、操作信号ＳＳの信号レベルはハイレベルになる。このような信号レベルを有する操作信号ＳＳは、クリア信号ＣＬＲとして遊技制御用マイクロコンピュータ１００に入力されると共に、エラー解除信号ＥＲＳＴとして払出制御用マイクロコンピュータ１７０に入力される。この実施の形態では、クリア信号ＣＬＲのローレベルは、ＲＡＭクリア機能を活性化することを意味し、クリア信号ＣＬＲのハイレベルは、ＲＡＭクリア機能を非活性状態に維持することを意味する。また、エラー解除信号ＥＲＳＴのローレベルは、エラー解除機能を活性化することを意味し、エラー解除信号ＥＲＳＴのハイレベルは、エラー解除機能を非活性状態に維持することを意味する。なお、上記の例とは逆に、クリア信号ＣＬＲのハイレベルがＲＡＭクリア機能を活性化することを意味し、クリア信号ＣＬＲのローレベルがＲＡＭクリア機能を非活性状態に維持することを意味するように、クリア信号ＣＬＲの信号レベルを定義してもよい。同様に、エラー解除信号ＥＲＳＴのハイレベルがエラー解除機能を活性化することを意味し、エラー解除信号ＥＲＳＴのローレベルがエラー解除機能を非活性状態に維持することを意味するように、エラー解除信号ＥＲＳＴの信号レベルを定義してもよい。
上述の操作信号ＳＳがクリア信号ＣＬＲとして入力される遊技制御用マイクロコンピュータ１００は、電源投入時に後述の遊技制御用メイン処理（図１３）において実施される操作スイッチ１６０１の状態を判定するステップ（図１３のステップＳ７）により、クリア信号ＣＬＲを受け付けるようにプログラムされている。具体的には、遊技制御用マイクロコンピュータ１００は、電源投入時に操作スイッチ１６０１がオン状態である場合、即ち、電源投入時にクリア信号ＣＬＲがオン状態（ＲＡＭクリア機能の活性化を意味するローレベル）である場合、遊技制御用メイン処理内の初期化処理（図１３のステップＳ１０〜Ｓ１３）において、ＲＡＭ１０２の記憶内容（変動データなど）を消去して初期化するためのＲＡＭクリア処理（図１３のステップＳ１０）を実施する。この実施の形態では、クリア信号ＣＬＲを受け付けることは、操作スイッチ１６０１の状態を判定するステップ（図１３のステップＳ７）を実施することを指す。従って、オン状態のクリア信号ＣＬＲが受け付けられた場合、ＲＡＭクリア処理が実施されてＲＡＭクリア機能が起動される。
ここで、遊技制御用メイン処理において初期化処理の前に操作スイッチ１６０１の状態を判定するステップ（図１３のステップＳ７）は、電源投入時にのみ実施されるため、操作スイッチ１６０１によって発生される操作信号ＳＳがクリア信号ＣＬＲとして受け付けられる期間は電源投入時に限られる。以下では、説明の便宜上、操作信号ＳＳがクリア信号ＣＬＲとして受け付けられる期間を初期化受付期間と称す。この実施の形態では、初期化受付期間は、遊技制御用メイン処理において、クリア信号ＣＬＲを発生させる操作スイッチ１６０１の状態を判定するステップ（図１３のステップＳ７）が完了するまでの期間に相当する。ただし、この例に限らず、例えば、電源投入から一定の期間を初期化受付期間として規定し、この一定の期間内にクリア信号ＣＬＲを受け付けるようにしてもよく、電源投入時に操作信号ＳＳをクリア信号ＣＬＲとして受け付けることができることを限度として、初期化受付期間は任意に定義することができる。遊技制御用マイクロコンピュータ１００は、上記初期化受付期間の経過後、電源が再投入されない限り、遊技制御用メイン処理内の初期化処理（図１３のステップＳ１０〜Ｓ１３）を実施しない。このことは、遊技制御用マイクロコンピュータ１００は、上記初期化受付期間の経過後、クリア信号ＣＬＲを無効とし、ＲＡＭクリア処理を実施しないことを意味する。上述のＲＡＭクリア機能に関する遊技制御用マイクロコンピュータ１００の所定の処理は、遊技制御用マイクロコンピュータ１００が備えるＲＯＭ１０１に格納された遊技制御用メイン処理のプログラムにおいて規定されている。
また、上述の操作信号ＳＳがエラー解除信号ＥＲＳＴとして入力される払出制御用マイクロコンピュータ１７０は、上記初期化受付期間の経過後においては、操作スイッチ１６０１が操作されてオン状態になったことによりエラー解除信号ＥＲＳＴがオン状態になった場合、即ちエラー解除信号ＥＲＳＴの信号レベルがエラー解除機能の活性化を意味するローレベルになった場合、エラー状態を解除するためのエラー解除処理を実施する。また、払出制御用マイクロコンピュータ１７０は、上記初期化受付期間の経過前（即ち、初期化受付期間内）においては、エラー解除信号を無効とし、エラー解除処理を実施しない。このようなエラー解除機能に関する払出制御用マイクロコンピュータ１７０の所定の処理は、払出制御用マイクロコンピュータ１７０が備えるＲＯＭ（図示なし）に格納された制御プログラムにおいて規定されている。
この実施の形態では、払出制御用マイクロコンピュータ１７０は、一定周期（例えば、１秒）でタイマ割り込み処理を繰り返し実施する。このタイマ割り込み処理では、払出制御用マイクロコンピュータ１７０は、例えば、遊技制御用マイクロコンピュータ１００から供給される賞球信号にもとづいた賞球の払出処理や、遊技者からの要求にもとづいた貸球の払出処理などを実施する。また、この実施の形態では、払出制御用マイクロコンピュータ１７０は、例えば、上記のタイマ割り込み処理において、操作スイッチ１６０１によって発生される操作信号ＳＳをエラー解除信号ＥＲＳＴとして受け付けるための処理を実施する。具体的には、払出制御用マイクロコンピュータ１７０は、操作スイッチ１６０１が発生させる操作信号ＳＳがエラー解除信号ＥＲＳＴとして入力される入力ポートの１つのビットの値を一定周期でポーリングし、このビットの値が「０」になった場合、即ち、エラー解除信号ＥＲＳＴの信号レベルがエラー解除機能の活性化を意味するローレベルになった場合、エラー状態を解除するための所定の処理を実施する。ただし、この例に限定されず、例えば、割込待ち時間に実行されるメイン処理内で、エラー解除信号ＥＲＳＴを受け付けるための処理を実施してもよく、操作スイッチ１６０１の操作に応答してエラー解除機能を起動させることができることを限度として、エラー解除信号ＥＲＳＴを受け付けるための処理は任意の形態で実施し得る。上述のエラー解除機能に関する払出制御用マイクロコンピュータ１７０の所定の処理は、払出制御用マイクロコンピュータ１７０が備えるＲＯＭ（図示なし）に格納された払出制御用メイン処理のプログラムにおいて規定されている。
図１３に示す第１の例による起動回路１０００によれば、クリア信号ＣＬＲおよびエラー解除信号ＥＲＳＴは、操作信号ＳＳと同一の信号である。このため、操作信号ＳＳにもとづいてＲＡＭクリア機能とエラー解除機能とを選択的に起動するために、操作信号ＳＳは、上述の遊技制御用マイクロコンピュータ１００および払出制御用マイクロコンピュータ１７０の各制御プログラムにおいて規定された処理にしたがって、相補的に遊技制御用マイクロコンピュータ１００と払出制御用マイクロコンピュータ１７０とに取り込まれる。即ち、操作信号ＳＳをクリア信号ＣＬＲとして用いる場合、払出制御用マイクロコンピュータ１７０にエラー解除信号ＥＲＳＴとして入力される操作信号ＳＳは無効とされ、払出制御用マイクロコンピュータ１７０はエラー解除信号ＥＲＳＴに反応しない。この場合、遊技制御用マイクロコンピュータ１００は、クリア信号ＣＬＲとして入力される操作信号ＳＳを有効な信号として受け付ける。これに対し、操作信号ＳＳをエラー解除信号ＥＲＳＴとして用いる場合、遊技制御用マイクロコンピュータ１００にクリア信号ＣＬＲとして入力される操作信号ＳＳは無効とされ、遊技制御用マイクロコンピュータ１００はクリア信号ＣＬＲに反応しない。この場合、払出制御用マイクロコンピュータ１７０は、エラー解除信号ＥＲＳＴとして入力される操作信号ＳＳを有効な信号として受け付ける。
図１４は、ＲＡＭクリア機能およびエラー解除機能を起動するための操作スイッチ１６０１を備えた第２の例による起動回路１０００Ａの構成および回路配置を示す図である。
なお、図１４の例でも、起動回路１０００Ａの回路配置に関連する基板として、図２に示す各種の基板のうち、主基板１１、電源基板１６、払出制御基板１７、及びドロア中継基板１９が模式的に示されている。また、図１４において、図１３に示す要素と同一要素には、同一符号が付されている。なお、図１４の配置例に限定されず、起動回路１０００Ａの各構成要素は、任意の基板または遊技機１の任意の部位に分散して配置されてもよく、一つの基板に集約して配置されてもよい。
第２の例では、上述の初期化受付期間は、電源投入から一定の期間として予め設定された期間である。具体的には、第２の例では、初期化受付期間は、遊技制御用マイクロコンピュータ１００が上述の操作スイッチ１６０１の状態を判定するステップ（図１３のステップＳ７）を実施する期間を含み、且つ、払出制御用マイクロコンピュータ１７０がエラー解除処理を実施する期間を含まないように、電源投入から一定の期間として設定される。従って、第２の例においても、第１の例と同様に、ＲＡＭクリア機能の起動は、電源投入時の初期化受付期間においてクリア信号ＣＬＲが受け付けられた場合に限定され、エラー解除機能の起動は、初期化受付期間の経過後に限定される。
図１４に示す第２の例による起動回路１０００Ａは、上述の図１３に示す第１の例による起動回路１０００の構成において、さらに、計時回路１６０２、リレースイッチ１１０４，１７０４を備えている。
計時回路１６０２は、操作スイッチ１６０１と共に電源基板１６に配置され、上述したＲＡＭクリア機能に関して、電源投入時にＲＡＭクリア処理を行うための上記初期化受付期間（電源投入から一定の期間）の計時を実施し、エラー解除機能に関して、上記初期化受付期間の経過を計時するためのものである。リレースイッチ１１０４は、常閉型のスイッチであり、プルアップ用の抵抗１１０３と共に主基板１１に備えられている。リレースイッチ１７０４は、常開型のスイッチであり、プルアップ用の抵抗１７０３と共に払出制御基板１７に配置されている。
計時回路１６０２は、抵抗１６０２Ａ，１６０２Ｂ，１６０２Ｃ、コンデンサ１６０２Ｄ、及びｎｐｎ型バイポーラトランジスタ１６０２Ｅを備えている。抵抗１６０２Ａの第１端は、５Ｖの電源電圧が供給される電源線に接続されている。抵抗１６０２Ａの第２端は、コンデンサ１６０２Ｄの第１電極に接続されている。コンデンサ１６０２Ｄの第２電極はグランド端子（ＧＮＤ）に接地されている。また、抵抗１６０２Ａの第２端には、抵抗１６０２Ｂの第１端が接続されている。抵抗１６０２Ｂの第２端はグランド端子（ＧＮＤ）に接地されている。これら抵抗１６０２Ａの第２端、コンデンサ１６０２Ｄの第１電極、抵抗１６０２Ｂの第１端は、ノードＮＤを形成する。抵抗１６０２Ｃの第１端は、５Ｖの電源電圧が供給される電源線に接続されている。抵抗１６０２Ｃの第２端は、ｎｐｎ型バイポーラトランジスタ１６０２Ｅのコレクタに接続されている。ｎｐｎ型バイポーラトランジスタ１６０２ＥのベースはノードＮＤに接続されている。ｎｐｎ型バイポーラトランジスタ１６０２Ｅのエミッタは、計時回路１６０２の出力部を形成する。
主基板１１に配置された常閉型のリレースイッチ１１０４の制御端子１１０４Ｃには、電源基板１６に配置された計時回路１６０２の出力部（即ち、ｎｐｎ型バイポーラトランジスタ１６０２Ｅのエミッタ）が、ドロア中継基板１９を通じて接続されている。また、リレースイッチ１１０４の制御端子１１０４Ｃには、リレースイッチ１１０４の励磁コイルが接続されている。上述の計時回路１６０２からハイレベルの計時信号が制御端子１１０４Ｃに供給されると、リレースイッチ１１０４の励磁コイルが励磁されて、リレースイッチ１１０４の第１端子１１０４Ａと第２端子１１０４Ｂとの間が電気的に絶縁された状態（開状態）になる。計時回路１６０２からハイレベルの計時信号が制御端子１１０４Ｃに供給されなければ、第１端子１１０４Ａと第２端子１１０４Ｂとの間は、電気的に接続された状態（閉状態）に維持される。
リレースイッチ１１０４の第１端子１１０４Ａは、配線を通じてドロア中継基板１９のドロアコネクタ３２ａに接続されている。ドロアコネクタ３２ａと連結された枠側コネクタ３３ａは、配線を通じて操作スイッチ１６０１の第２端子１６０１Ｂに接続されている。また、リレースイッチ１１０４の第２端子１１０４Ｂは、配線を通じて遊技制御用マイクロコンピュータ１００のクリア端子と抵抗１１０３の第１端とに接続されている。抵抗１１０３の第２端は、５Ｖの電源電圧が供給される電源線に接続されている。
払出制御基板１７に配置された常開型のリレースイッチ１７０４の制御端子１７０４Ｃには、電源基板１６に配置された計時回路１６０２の出力部（即ち、ｎｐｎ型バイポーラトランジスタ１６０２Ｅのエミッタ）が、電源基板１６の出力端子６３ｋおよび払出制御基板１７の入力端子１７ｂを通じて接続されている。リレースイッチ１７０４の制御端子１７０４Ｃには、リレースイッチ１７０４の励磁コイルが接続されている。上述の計時回路１６０２の出力部からハイレベルの計時信号が制御端子１７０４Ｃに供給されると、リレースイッチ１７０４の励磁コイルが励磁されて、第１端子１７０４Ａと第２端子１７０４Ｂとの間が電気的に接続された状態（閉状態）になる。計時回路１６０２からハイレベルの計時信号が制御端子１７０４Ｃに供給されなければ、第１端子１７０４Ａと第２端子１７０４Ｂとの間は、電気的に絶縁された状態（開状態）に維持される。
リレースイッチ１７０４の第１端子１７０４Ａは、払出制御基板の入力端子１７ａと電源基板１６の出力端子６３ｊを通じて操作スイッチ１６０１の第２端子１６０１Ｂに接続されている。また、リレースイッチ１７０４の第２端子１７０４Ｂは、配線を通じて払出制御用マイクロコンピュータ１７０のエラー解除端子と抵抗１７０３の第１端とに接続されている。抵抗１７０３の第２端は、５Ｖの電源電圧が供給される電源線に接続されている。
なお、図１４に示すドロア中継基板１９のドロアコネクタ３２ａと枠側コネクタ３３ａは、主基板１１に配置されたリレースイッチ１１０４の第１端子１１０４Ａと制御端子１１０４Ｃとの間を電気的に絶縁すると共に、電源基板１６に配置された操作スイッチ１６０１の第２端子１６０１Ｂと計時回路１６０２の出力部との間を電気的に絶縁する。即ち、電源基板１６に配置された操作スイッチ１６０１で発生された操作信号を、主基板１１に配置されたリレースイッチ１１０４の第１端子１１０４Ａに伝送するための信号経路と、電源基板１６に配置された計時回路１６０２の出力信号を、主基板１１に配置されたリレースイッチ１１０４の制御端子１１０４Ｃに伝送する信号経路とは、相互に電気的に絶縁されている。
図１４に示す第２の例による起動回路１０００Ａによれば、電源投入時に計時回路１６０２が上記初期化受付期間を計時する。詳細には、電源投入前の初期状態では、電源基板１６の電源回路６２ａ〜６２ｆは電圧を発生させておらず、計時回路１６０２の抵抗１６０２Ａ，１６０２Ｃが接続された電源線の電圧は略０Ｖである。この場合、計時回路１６０２には電源が供給されないので、計時回路１６０２の出力部の信号レベルはローレベル（略０Ｖ）である。このため、主基板１１に配置された常閉型のリレースイッチ１１０４の励磁コイルは励磁されず、リレースイッチ１１０４は閉状態となっている。また、払出制御基板１７に配置された常開型のリレースイッチ１７０４の励磁コイルも励磁されず、リレースイッチ１７０４は開状態となっている。
上述の初期状態から電源が投入されると、図５に示す電源基板１６の電源回路６２ａ〜６２ｆの各出力電圧が上昇する。このうち、電源回路６２ｆが５Ｖの電圧を発生させると、図１４に示す計時回路１６０２の抵抗１６０２Ａ，１６０２Ｂおよびコンデンサ１６０２Ｄによって定まる時定数に応じてノードＮＤの電圧が徐々に上昇する。そして、電源投入から上記初期化受付期間が経過したタイミングでノードＮＤの電圧がエミッタ・ベース間電圧（Ｖｂｅ）を超えると、ｎｐｎ型バイポーラトランジスタ１６０２Ｅがオンする。この結果、ｎｐｎ型バイポーラトランジスタ１６０２Ｅのエミッタ電圧が上昇し、計時回路１６０２の出力部からハイレベルの計時信号が出力される。
ここで、電源投入から上記計時信号がハイレベルになるまでの上記初期化受付期間内、即ち、上記初期化受付期間が経過するまで、上記計時信号が初期状態のローレベルに維持される。この場合、主基板１１に配置された常閉型のリレースイッチ１１０４の励磁コイルが励磁されず、リレースイッチ１１０４が初期状態の閉状態を維持する。このため、電源投入から上記初期化受付期間が経過するまで、操作スイッチ１６０１の第２端子１６０１Ｂと遊技制御用マイクロコンピュータ１００のクリア端子とが電気的に接続された状態に維持される。従って、電源投入後の上記初期化受付期間、遊技制御用マイクロコンピュータ１００のクリア端子には、操作スイッチ１６０１の操作に応じた信号レベルを有する操作信号ＳＳがクリア信号ＣＬＲとして供給される。よって、電源投入後の上記初期化受付期間において、店員等が操作スイッチ１６０１を操作すれば、ＲＡＭクリア機能を起動させることができる。
また、電源投入から上記計時信号がハイレベルになるまでの上記初期化受付期間内、即ち、上記初期化受付期間が経過するまで、上記計時信号が初期状態のローレベルに維持されると、払出制御基板１７に配置された常開型のリレースイッチ１７０４の励磁コイルが励磁されず、リレースイッチ１７０４が開状態を維持する。このため、電源投入から上記初期化受付期間が経過するまで、操作スイッチ１６０１の第２端子１６０１Ｂと払出制御用マイクロコンピュータ１７０のエラー解除端子とが電気的に切り離された状態に維持される。従って、電源投入後の上記初期化受付期間、払出制御用マイクロコンピュータ１７０のエラー解除端子には、操作信号ＳＳの信号レベルとは関係なく、プルアップ用の抵抗１７０３により、エラー解除機能の非活性化を意味するハイレベルの信号がエラー解除信号ＥＲＳＴとして供給される。よって、電源投入後の上記初期化受付期間において店員等が操作スイッチ１６０１を操作しても、エラー解除機能は起動されない。
次に、電源投入から上記初期化受付期間が経過し、計時回路１６０２から出力される計時信号がハイレベルになると、主基板１１に配置されたリレースイッチ１１０４の励磁コイルが励磁され、リレースイッチ１１０４が閉状態から開状態になる。これにより、操作スイッチ１６０１の第２端子１６０１Ｂと遊技制御用マイクロコンピュータ１００のクリア端子とが電気的に切り離される。従って、電源投入から上記初期化受付期間が経過した場合、遊技制御用マイクロコンピュータ１００のクリア端子には、操作信号ＳＳの信号レベルとは関係なく、プルアップ用の抵抗１１０３により、ＲＡＭクリア機能機能の非活性化を意味するハイレベルの信号がクリア信号ＣＬＲとして供給される。よって、電源投入から上記初期化受付期間が経過した後、店員等が操作スイッチ１６０１を操作しても、ＲＡＭクリア機能は起動されない。
また、電源投入から上記初期化受付期間が経過し、計時回路１６０２から出力される計時信号がハイレベルになると、払出制御基板１７に配置されたリレースイッチ１７０４の励磁コイルが励磁され、リレースイッチ１７０４が開状態から閉状態になる。これにより、操作スイッチ１６０１の第２端子１６０１Ｂと払出制御用マイクロコンピュータ１７０のエラー解除端子とが電気的に接続される。従って、電源投入から上記初期化受付期間が経過した場合、払出制御用マイクロコンピュータ１７０のエラー解除端子には、操作信号ＳＳの信号レベルに応じた信号レベルを有する操作信号ＳＳがエラー解除信号ＥＲＳＴとして供給される。よって、電源投入から上記初期化受付期間が経過した後、店員等が操作スイッチ１６０１を操作すれば、エラー解除機能を起動させることができる。
上述した第２の例による起動回路１０００Ａによれば、電源投入から上記初期化受付期間が経過するまでは、遊技制御用マイクロコンピュータ１００のクリア端子に供給されるクリア信号ＣＬＲは、操作信号ＳＳの信号レベルに応じて変化する。これに対し、払出制御用マイクロコンピュータ１７０のエラー解除端子に供給されるエラー解除信号ＥＲＳＴの信号レベルは、エラー解除機能の非活性化を意味するハイレベル（オフ状態）に維持される。従って、電源投入後の上記初期化受付期間において、払出制御用マイクロコンピュータ１７０は、エラー解除信号ＥＲＳＴを無効とするための処理を実施する必要がない。よって、払出制御用マイクロコンピュータ１７０の処理の負担を軽減することができる。
また、上述した第２の例による起動回路１０００Ａによれば、電源投入から上記初期化受付期間が経過した場合、払出制御用マイクロコンピュータ１７０のエラー解除端子に供給されるエラー解除信号ＥＲＳＴは、操作信号ＳＳの信号レベルに応じて変化する。これに対し、遊技制御用マイクロコンピュータ１００のクリア端子に供給されるクリア信号ＣＬＲの信号レベルは、ＲＡＭクリア機能の非活性化を意味するハイレベル（オフ状態）に維持される。従って、電源投入後の上記初期化受付期間が経過した場合、遊技制御用マイクロコンピュータ１００は、クリア信号ＣＬＲを無効とするための処理を実施する必要がない。よって、遊技制御用マイクロコンピュータ１００の処理の負担を軽減することができる。
なお、以下では、上述の第１の例による起動回路１０００を想定して説明するが、第２の起動回路１０００Ａについても、基本的には同様である。
次に、パチンコ遊技機１における遊技の進行を概略的に説明する。
パチンコ遊技機１においては、遊技媒体としての遊技球を用いた所定の遊技が行われ、その遊技結果に基づいて所定の遊技価値が付与可能となる。
遊技球を用いた遊技の一例として、パチンコ遊技機１における筐体前面の右下方に設置された打球操作ハンドルが遊技者によって所定操作（例えば回転操作）されたことに基づいて、所定の打球発射装置が備える発射モータなどにより、遊技媒体としての遊技球が遊技領域に向けて発射される。遊技領域を流下した遊技球が、普通入賞球装置６Ａに形成された第１始動入賞口（第１始動領域）を通過（進入）したときには、第１始動口スイッチ２２Ａによって遊技球が検出されたことに基づいて、第１特別図柄表示装置４Ａによる特別図柄（第１特図）の可変表示を実行するための始動条件（第１始動条件）が成立する。また、遊技球が普通可変入賞球装置６Ｂに形成された第２始動入賞口（第２始動領域）を通過（進入）したときには、第２始動口スイッチ２２Ｂによって遊技球が検出されたことに基づいて、第２特別図柄表示装置４Ｂによる特別図柄（第２特図）の可変表示を実行するための始動条件（第２始動条件）が成立する。
なお、可変表示の始動条件（第１始動条件または第２始動条件）が成立したものの、例えば先に成立した始動条件に基づく可変表示が実行されている場合や、遊技状態が大当り遊技状態に制御されている場合などといった、可変表示を開始することができない場合には、所定の上限値（例えば第１特図と第２特図のそれぞれに対応して「４」など）に達するまで、可変表示の実行が保留される。
第１始動入賞口や第２始動入賞口を遊技球が通過（進入）して可変表示の始動条件が成立した後、可変表示を開始するための開始条件（第１開始条件または第２開始条件）が成立したときには、その可変表示結果を予め定められた特定表示結果としての「大当り」にするか否かが、可変表示結果を導出表示する以前に決定される。
そして、可変表示結果の決定に基づく所定割合で、変動パターンの決定などが行われ、可変表示結果や変動パターンを特定可能に指定する演出制御コマンドが、主基板１１から演出制御基板１２に対して伝送される。こうした可変表示結果や変動パターンの決定に基づいて、特別図柄や飾り図柄の可変表示が開始される。その後、例えば変動パターンに対応して予め定められた可変表示時間が経過したときには、可変表示結果となる確定図柄が停止表示（導出表示）される。
画像表示装置５の表示領域に設けられた「左」、「中」、「右」の飾り図柄表示エリア５Ｌ、５Ｃ、５Ｒでは、特図ゲームに対応した飾り図柄の可変表示が行われる。飾り図柄の可変表示が開始された後、「左」、「中」、「右」の飾り図柄表示エリア５Ｌ、５Ｃ、５Ｒにおける確定飾り図柄の停止表示により可変表示が終了するまでの期間では、飾り図柄の可変表示状態がリーチ状態となることがある。ここで、飾り図柄の可変表示状態は、いずれかの飾り図柄表示エリアにて停止表示された飾り図柄が予め定められた大当り組合せの一部を構成しているときに未だ停止表示されていない飾り図柄（「リーチ変動図柄」ともいう）については変動が継続することにより、あるいは、全部または一部の飾り図柄が大当り組合せの全部または一部を構成しながら同期して変動することにより、リーチ状態となる。
具体的には、「左」、「中」、「右」の飾り図柄表示エリア５Ｌ、５Ｃ、５Ｒにおける一部（例えば「左」及び「右」の飾り図柄表示エリア５Ｌ、５Ｒなど）では予め定められた大当り組合せを構成する飾り図柄（例えば「７」の英数字を示す飾り図柄）が停止表示されているときに未だ停止表示していない残りの飾り図柄表示エリア（例えば「中」の飾り図柄表示エリア５Ｃなど）では飾り図柄が変動することにより、あるいは、「左」、「中」、「右」の飾り図柄表示エリア５Ｌ、５Ｃ、５Ｒにおける全部または一部で飾り図柄が大当り組合せの全部または一部を構成しながら同期して変動することにより、飾り図柄の可変表示状態がリーチ状態となる。
また、飾り図柄の可変表示状態がリーチ状態となったことに対応して、飾り図柄の変動速度を低下させたり、画像表示装置５の表示領域に飾り図柄とは異なるキャラクタ画像（人物等を模した演出画像）を表示させたり、背景画像の表示態様を変化させたり、飾り図柄とは異なる動画像を再生表示させたり、飾り図柄の変動態様を変化させたりすることで、飾り図柄の可変表示状態がリーチ状態となる以前とは異なる演出動作が実行される場合がある。このようなキャラクタ画像の表示や背景画像の表示態様の変化、動画像の再生表示、飾り図柄の変動態様の変化といった演出動作を、リーチ演出表示（あるいは単に「リーチ演出」ともいう）と称する。なお、リーチ演出には、画像表示装置５における表示動作のみならず、スピーカ８Ｌ、８Ｒによる音声出力動作や、遊技効果ランプ９および装飾用ＬＥＤにおける点灯動作（点滅動作）、演出用可動部材の動作などを、飾り図柄の可変表示状態が「リーチ」となる以前とは異なる動作態様とすることが、含まれていてもよい。
リーチ演出における演出動作としては、互いに動作態様（リーチ態様）が異なる複数種類の演出パターン（「リーチパターン」ともいう）が、予め用意されていればよい。そして、それぞれのリーチ態様では「大当り」となる可能性（「信頼度」あるいは「大当り信頼度」ともいう）が異なる。すなわち、複数種類のリーチ演出のいずれが実行されるかに応じて、可変表示結果が「大当り」となる可能性を異ならせることができる。
一例として、この実施の形態では、ノーマルリーチ、スーパーリーチＡ〜スーパーリーチＤといったリーチ態様が予め設定されている。そして、スーパーリーチＡ〜スーパーリーチＤといったスーパーリーチのリーチ態様が出現した場合には、ノーマルリーチのリーチ態様が出現した場合に比べて、可変表示結果が「大当り」となる可能性（大当り信頼度）が高くなる。なお、飾り図柄の可変表示状態がリーチ状態とならない場合を「非リーチ」ともいい、予め定められたチャンス目などの特殊な組合せとならない限り、可変表示結果が「大当り」となる可能性はない。
飾り図柄の可変表示中には、リーチ演出とは異なり、例えば所定の演出画像を表示することや、メッセージとなる画像表示や音声出力、遊技効果ランプ９や装飾用ＬＥＤの点灯動作、あるいは演出用模型の所定動作などのように、飾り図柄の可変表示動作とは異なる演出動作により、例えば飾り図柄の可変表示状態がリーチ状態となる可能性があることや、可変表示結果が「大当り」となる可能性があることなどといった、パチンコ遊技機１において実行される遊技の有利度を、遊技者に予め告知（示唆）するための予告演出が実行されることがある。
予告演出となる演出動作は、「左」、「中」、「右」の飾り図柄表示エリア５Ｌ、５Ｃ、５Ｒの全部にて飾り図柄の可変表示が開始されてから、飾り図柄の可変表示状態がリーチ状態となるより前（「左」及び「右」の飾り図柄表示エリア５Ｌ、５Ｒにて飾り図柄が仮停止表示されるより前）に実行（開始）されるものであればよい。また、可変表示結果が「大当り」となる可能性があることを予告する予告演出には、飾り図柄の可変表示状態がリーチ状態となった後に実行されるものが含まれていてもよい。このように、予告演出は、特別図柄や飾り図柄の可変表示が開始されてから可変表示結果となる確定特別図柄や確定飾り図柄が導出されるまでの所定タイミングにて、大当り遊技状態となる可能性を予告できるものであればよい。こうした予告演出を実行する場合における演出動作の内容（演出態様）に対応して、複数の予告パターンが予め用意されている。予告演出となる演出動作は、それが実行されるか否かによっては特別図柄の可変表示時間に変化が生じないものであればよい。
第１特図や第２特図を用いた特図ゲームにおいて特別図柄の可変表示結果となる確定図柄（確定特別図柄）が導出表示されるときには、画像表示装置５において飾り図柄の可変表示結果となる確定図柄（確定飾り図柄）が導出表示される。このように、特別図柄や飾り図柄の可変表示が開始される時点と終了する時点がほぼ同じ（全く同じでもよい）であって、可変表示の期間がほぼ同じ（全く同じでもよい）であることを、「可変表示の同期」ともいう。
特別図柄の可変表示結果として予め定められた大当り図柄が導出表示されたときには、可変表示結果が「大当り」（特定表示結果）となり、遊技者にとって有利な特定遊技状態としての大当り遊技状態に制御される。すなわち、大当り遊技状態に制御されるか否かは、可変表示結果が「大当り」となるか否かに対応しており、その可変表示結果を導出表示する以前に決定（事前決定）される。第１特別図柄表示装置４Ａにおいて大当り図柄が停止表示されるときと、第２特別図柄表示装置４Ｂにおいて大当り図柄が停止表示されるときには、画像表示装置５において大当りを想起させるような飾り図柄の組合せ（大当り組合せ）が停止表示される。
大当り遊技状態では、大入賞口扉用のソレノイド８２が駆動され、遊技領域の所定位置に設けられた大入賞口が開放状態（第１状態）となる。そして、所定期間（例えば２９秒間）あるいは所定個数（例えば９個）の遊技球が大入賞口に進入して入賞球が発生するまでの期間にて、大入賞口を遊技者にとって有利な開放状態（第１状態）とするラウンドが実行される。こうしたラウンドの実行期間以外の期間では、大入賞口を遊技者にとって不利な閉鎖状態（第２状態）とする。
大入賞口に遊技球が進入したときには、カウントスイッチ２３により入賞球が検出され、その検出ごとに所定個数（例えば１５個）の遊技球が賞球として払い出される。大当り遊技状態におけるラウンドは、所定の上限回数（例えば「１５」）に達するまで繰り返し実行される。したがって、大当り遊技状態では、遊技者が多数の賞球をきわめて容易に獲得することができ、遊技者にとって有利な遊技状態となる。なお、パチンコ遊技機１は、賞球となる遊技球を直接に払い出すものであってもよいし、賞球となる遊技球の個数に対応した得点を付与するものであってもよい。
大当り遊技状態が終了した後には、可変表示結果が「大当り」となる確率（大当り確率）が通常状態よりも高くなる確変状態に制御されることがある。確変状態は、所定回数の可変表示が実行されること、あるいは次回の大当り遊技状態が開始されることといった、所定の確変終了条件が成立するまで、継続するように制御される。
また、大当り遊技状態が終了した後には、平均的な可変表示時間が通常状態よりも短くなる時短状態に制御されることがある。時短状態は、所定回数の可変表示が実行されたことと、次回の大当り遊技状態が開始されたことのうち、いずれか一方の時短終了条件が先に成立するまで、継続するように制御される。
確変状態や時短状態では、通常状態よりも始動入賞口を遊技球が通過しやすくなる有利開放制御が行われるようにしてもよい。こうした確変状態や時短状態に制御されることにより、次に可変表示結果が「大当り」となるまでの所要時間が短縮され、通常状態よりも遊技者にとって有利な特別遊技状態となる。
このようなパチンコ遊技機１において遊技媒体として用いられる遊技球や、その個数に対応して付与される得点の記録情報は、例えば数量に応じて特殊景品や一般景品に交換可能な有価価値を有するものであればよい。あるいは、これらの遊技球や得点の記録情報は、特殊景品や一般景品には交換できないものの、パチンコ遊技機１で再度の遊技に使用可能な有価価値を有するものであってもよい。
パチンコ遊技機１において付与可能となる遊技価値は、賞球となる遊技球の払出しや得点の付与に限定されず、例えば大当り遊技状態に制御することや、確変状態などの特別遊技状態に制御すること、大当り遊技状態にて実行可能なラウンドの上限回数が第２ラウンド数（例えば「２」）よりも多い第１ラウンド数（例えば「１５」）となること、時短状態にて実行可能な可変表示の上限回数が第２回数（例えば「５０」）よりも多い第１回数（例えば「１００」）となること、確変状態における大当り確率が第２確率（例えば１／５０）よりも高い第１確率（例えば１／２０）となること、通常状態に制御されることなく大当り遊技状態に繰り返し制御される回数である連チャン回数が第２連チャン数（例えば「５」）よりも多い第１連チャン数（例えば「１０」）となることの一部または全部といった、遊技者にとってより有利な遊技状況となることが含まれていてもよい。
次に、本実施の形態におけるパチンコ遊技機１の動作（作用）を説明する。
図５に示す電源スイッチ５２がオン状態（スイッチＳＷ１とスイッチＳＷ２とがオン状態）とされることによりパチンコ遊技機１への電力の供給が開始（電源が投入）されると、入力端子５１ａ、５１ｂに接続された交流電源５０から突入電流が電源基板１６内に流れ込み、サーミスタ５６を通過する。なお、電源投入時では、リレー７１のコイル７１Ｌに電流が流れておらず、接点部７１Ｓが開状態となっているので、サーミスタ５６は有効となっている。電源スイッチ５２がオン状態とされる前では、サーミスタ５６に電流が流れていないので、サーミスタ５６の抵抗値は大きくなっている。従って、電源基板１６内に流れ込む突入電流は、サーミスタ５６が設けられていない場合と比べて、抑制される。電源スイッチ５２がオン状態とされてから（サーミスタ５６に電流が流れ始めてから）ある程度の期間が経過すると、サーミスタ５６に流れる電流によりサーミスタ５６が自己発熱して、サーミスタ５６の抵抗値が減少し、サーミスタ５６での電力消費が抑えられる。
交流電源５０から出力された交流電圧は、サーミスタ５６やコモンモードチョークコイル５７などを介して整流部６１の全波整流回路６１ａ及び全波整流回路６１ｂに入力される。全波整流回路６１ａに入力された交流電圧は、整流されて直流電圧に変換される。この直流電圧は、第１高電圧ノードＮＨ１と低電圧ノードＮＬとの間に発生し、直流電源部６２の３２Ｖ電源回路６２ａ、１２Ｖ電源回路６２ｂ及び５Ｖ電源回路６２ｃに入力される。また、全波整流回路６１ｂに入力された交流電圧は、整流されて直流電圧に変換される。この直流電圧は、第２高電圧ノードＮＨ２と低電圧ノードＮＬとの間に発生し、直流電源部６２の３２Ｖ電源回路６２ｄ、１２Ｖ電源回路６２ｅ及び５Ｖ電源回路６２ｆに入力される。
電源回路６２ａ〜６２ｆに入力された直流電圧は、所定の直流電圧（ＤＣ３２Ｖ、ＤＣ１２Ｖ及びＤＣ５Ｖのいずれか）に変換されて、出力端子６３ａ〜６３ｆに出力される。なお、電源回路６２ａ〜６２ｆの出力電圧は、電源投入時または電源投入前では０Ｖであり、電源投入後に０Ｖから所定の直流電圧に向かって上がっていく。
電源投入後に、１２Ｖ電源回路６２ｂの出力電圧が、例えば、ＤＣ６Ｖといった所定電圧以上になると、リレードライブ回路７２のトランジスタ７３が動作して、リレー７１のコイル７１Ｌに電流が流れる。即ち、リレードライブ回路７２は、１２Ｖ電源回路６２ｂの出力電圧を監視し、例えば、ＤＣ６Ｖといった所定電圧以上になったときに、リレー７１のコイル７１Ｌに電流を流す。具体的には、ＤＣ６Ｖ以上の電圧が抵抗７４〜７６にかかるとともに、トランジスタ７３のベースに電流（ベース電流）が流れて、トランジスタ７３がオン状態（トランジスタ７３のコレクタ・エミッタ間に電流が流れる状態）となる。トランジスタ７３のコレクタにはコイル７１Ｌが接続されているので、コイル７１Ｌには、トランジスタ７３のコレクタに流れる電流（コレクタ電流）と同じ電流が流れる。なお、リレードライブ回路７２のトランジスタ７３が動作するための出力電圧は、ＤＣ６Ｖに限定されず、ＤＣ４ＶやＤＣ８Ｖ、ＤＣ１０ＶなどといったようにＤＣ６Ｖ以外の電圧であってもよい。ＤＣ６Ｖ以外の電圧に設定するためには、抵抗７４〜７６の抵抗値を適宜変更すればよい。
コイル７１Ｌに電流が流れると、コイル７１Ｌの電磁力によって接点部７１Ｓが開状態から閉状態に切り替わる。これによりサーミスタ５６の両端が短絡するので、サーミスタ５６が無効となる。このようにリレー７１が駆動すると、サーミスタ５６だけを通る電路から、サーミスタ５６と接点部７１Ｓとの並列回路を通る電路に、電路が切り替わる。サーミスタ５６と接点部７１Ｓとの並列回路を通る電路では、殆どの電流が接点部７１Ｓを通り、サーミスタ５６に流れる電流は僅か（ほぼ０）となる。従って、電路が切り替わることにより、突入電流を抑制するためのサーミスタ５６が無効化されることとなる。また、電路が切り替わることにより、サーミスタ５６に流れる電流は僅か（ほぼ０）となるので、サーミスタ５６による電力消費が殆ど無くなる。従って、主基板１１や演出制御基板１２といった各種基板（負荷）への電力供給に余裕を持たせることができる。なお、サーミスタ５６が無効化されることによって、サーミスタ５６による電圧降下がなくなり、その分、各電源回路６２ａ〜６２ｆに入力される直流電圧が高くなるとともに、各電源回路６２ａ〜６２ｆの出力電圧が高くなることがある。
例えば、各種基板（負荷）への電力供給に余裕がない状態で、打球発射装置が備える発射モータの駆動に大電力が消費される場合などには、発射モータの駆動時に一時的に電源回路の出力電圧が著しく低下する。この場合、交流電源５０からの電力の供給が途切れていないにもかかわらず、電力低下条件を満たし、第１電源監視回路１１２や第２電源監視回路１１３にて電源断信号やリセット信号が誤出力されてしまう可能性がある。しかし、この実施の形態では、上述したようにリレー７１によってサーミスタ５６の両端が短絡してサーミスタ５６による電力消費が殆ど無くなり、各種基板（負荷）への電力供給に余裕を持たせることができるので、電源回路の出力電圧が著しく低下して第１電源監視回路１１２や第２電源監視回路１１３にて電源断信号やリセット信号が誤出力されてしまうことを防止できる。あるいは、電源回路の出力電圧と所定電圧（閾値）との差に余裕を持たせることができるので、電源回路の出力電圧が僅かに低下しても、第１電源監視回路１１２などにて電源断信号などが誤出力されてしまうことがない。
このように打球発射装置が備える発射モータの駆動に大電力が消費される場合などであっても、電源回路６２ａ〜６２ｆの出力ノードや出力端子６３ａ〜６３ｆ、電源回路６２ａ〜６２ｆの出力ノードから出力端子６３ａ〜６３ｆまでの電路、出力端子６３ａ〜６３ｆ以降の電路（主基板１１や演出制御基板１２における電路など）において、所望の電圧を得ることができる。例えば、大電力が消費されるときであっても、ＤＣ３２Ｖ電源ライン（ＤＣ３２Ｖの電圧がかかる電路）においてはＤＣ３２Ｖ（あるいはほぼ３２Ｖ）、ＤＣ１２Ｖ電源ライン（ＤＣ１２Ｖの電圧がかかる電路）においてはＤＣ１２Ｖ（あるいはほぼ１２Ｖ）、ＤＣ５Ｖ電源ライン（ＤＣ５Ｖの電圧がかかる電路）においてはＤＣ５Ｖ（あるいはほぼ５Ｖ）の電圧を得ることができる。
なお、パチンコ遊技機１への電力の供給が停止（遮断）されると、リレー７１のコイル７１Ｌに電流が流れなくなって、接点部７１Ｓが閉状態から開状態に切り替わる。これによりサーミスタ５６の短絡が解除されるので、サーミスタ５６が有効となる。
また、電源投入後、３２Ｖ電源回路６２ａ〜６２ｆの出力電圧は、ドロア中継基板１９を経由して、主基板１１や演出制御基板１２などに供給される。３２Ｖ電源回路６２ｄの出力電圧が、例えば、２１Ｖといった第１閾値を超えると、主基板１１に搭載された第１電源監視回路１１２は、オフ状態（ハイレベル）の電源断信号を出力する。また、３２Ｖ電源回路６２ｄの出力電圧が、例えば、９Ｖといった第２閾値を超えると、主基板１１に搭載された第２電源監視回路１１３は、オフ状態（ハイレベル）のリセット信号を出力する。なお、３２Ｖ電源回路６２ｄの出力電圧が、例えば、２１Ｖ以下になると、第１電源監視回路１１２は、オン状態（ローレベル）の電源断信号を出力し、９Ｖ以下になると、第２電源監視回路１１３は、オン状態（ローレベル）のリセット信号を出力する。３２Ｖ電源回路６２ｄの出力電圧が、再度第１閾値や第２閾値を超えると、第１電源監視回路１１２や第２電源監視回路１１３は、オフ状態の信号を出力する。
遊技中には、遊技者によってスティックコントローラ３１が傾倒操作されるなどして、パチンコ遊技機１に衝撃や振動が生じることがあり、その衝撃や振動によって電源基板１６と主基板１１との接続が不安定になる場合がある。例えば、衝撃や振動によりドロアコネクタ３２ａと枠側コネクタ３３ａとの結合が、部分的にあるいは全体的に解除されることにより、電源基板１６から主基板１１への各電圧や各種信号の伝送が瞬断（瞬電や瞬停ともいう。）することがある。このような不安定な状況には、例えば、ＤＣ３２Ｖ電源ラインとＤＣ５Ｖ電源ラインとが共に切断される場合（ＤＣ３２Ｖの電圧及びＤＣ５Ｖの電圧の伝送が瞬断する場合）や、ＤＣ３２Ｖ電源ラインは接続されているもののＤＣ５Ｖ電源ラインが切断される場合（ＤＣ３２Ｖの電圧の伝送は瞬断しないがＤＣ５Ｖの電圧の伝送が瞬断する場合）、ＤＣ５Ｖ電源ラインは接続されているもののＤＣ３２Ｖ電源ラインが切断される場合（ＤＣ５Ｖの電圧の伝送は瞬断しないがＤＣ３２Ｖの電圧の伝送が瞬断する場合）などがある。
例えば、ＤＣ３２Ｖ電源ラインとＤＣ５Ｖ電源ラインとが共に切断された場合、図１０（Ａ）で示したように、第１電源監視回路１１２から電源断信号が出力され、遊技制御用マイクロコンピュータ１００において電源断処理が実行された後に、第２電源監視回路１１３からリセット信号が出力される。なお、この実施の形態では、上述したようにＤＣ５Ｖ電源ラインにおけるフィルタ回路３６に遅延回路として機能する電解コンデンサ８７ｃ、８７ｄが含まれており、ＤＣ５Ｖの電圧よりもＤＣ３２Ｖの電圧の方が早く低下するようになっているので、図１０（Ａ）に示すタイミングで電源断信号及びリセット信号が出力される。
また、ＤＣ３２Ｖ電源ラインは接続されているもののＤＣ５Ｖ電源ラインが切断される場合、図１０（Ｂ）で示したように、第１電源監視回路１１２から電源断信号が出力され、遊技制御用マイクロコンピュータ１００において電源断処理が実行された後に、第２電源監視回路１１３からリセット信号が出力される。このように、この実施の形態では、遅延回路として機能するコンデンサ９６ｂを有しているので、コンデンサ９６ｂによってリセット信号の出力が遅延し、電源断信号が出力されてからリセット信号が出力されるまでの間に電源断処理を確実に実行できる。これにより電源断処理が実行されなかったり、電源断処理が途中で終了してしまったりすることがない。従って、遊技者が不利益を被ってしまうことを防ぐことができる。
また、ＤＣ５Ｖ電源ラインは接続されているもののＤＣ３２Ｖ電源ラインが切断される場合、上記ＤＣ３２Ｖ電源ラインとＤＣ５Ｖ電源ラインとが共に切断された場合と同様に、図１０（Ａ）に示すタイミングで電源断信号及びリセット信号が出力される。このようにドロアコネクタ３２ａと枠側コネクタ３３ａとの接続が不安定になった場合でも、遊技者が不利益を被ってしまうことを防ぐことができる。
また、例えば、ＤＣ３２Ｖ電源ライン、または、ＤＣ５Ｖ電源ラインにおいて瞬断が発生し、ＤＣ３２Ｖの電圧が第１閾値以下、または、ＤＣ５Ｖの電圧が第３閾値以下とならない場合（各電源ラインが切断されたものの、電力低下条件を満たさない場合）、電源断信号及びリセット信号が出力されることはない。この実施の形態では、上述したようにＤＣ５Ｖ電源ラインにおけるフィルタ回路３６に遅延回路として機能する電解コンデンサ８７ｃ、８７ｄが含まれているので、ＤＣ５Ｖ電源ラインが切断されてから電力停止条件が満たされるまでの期間が、遅延回路を含んでいない場合と比べて長くなる。これにより、ＤＣ３２Ｖの電圧低下よりもＤＣ５Ｖの電圧低下の方を確実に遅くすることができるとともに、ＤＣ５Ｖ電源ラインにおける瞬断の許容範囲が広くなる。従って、遊技者が不利益を被ってしまうことを防ぐことができる。
なお、電解コンデンサ８７ｃ、８７ｄなどの遅延回路を含んでいない場合には、ＤＣ５Ｖ電源ラインにおける瞬断の許容範囲が狭く、しかも、上記したコンデンサ９６ｂなどの遅延回路がない場合には、ＤＣ３２Ｖの電圧低下がなくＤＣ５Ｖの電圧低下があったときなどに、電源断処理が実行されない、または、電源断処理が途中で終了してしまう。従って、電解コンデンサ８７ｃ、８７ｄやコンデンサ９６ｂなどの遅延回路がない場合には、遊技者が不利益を被ってしまうことを防ぐことができない。
主基板１１では、電源基板１６からの電力供給が開始され、遊技制御用マイクロコンピュータ１００へのリセット信号がハイレベル（オフ状態）になったことに応じて、ＣＰＵ１０３によってプログラムの内容が正当か否かを確認するための処理であるセキュリティチェック処理が実行された後、遊技制御メイン処理が実行される。
図１５は、遊技制御メイン処理の一例を示すフローチャートである。図１５に示す遊技制御メイン処理において、ＣＰＵ１０３は、まず、割込み禁止に設定する（ステップＳ１）。次に、マスク可能割込の割込モードを設定し（ステップＳ２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ３）。次いで、ＣＰＵ１０３は、払出制御基板１７に搭載されている払出制御用マイクロコンピュータに対して、接続信号の出力を開始する（ステップＳ４）。なお、ＣＰＵ１０３は、ステップＳ４で接続信号の出力を開始すると、遊技機の電源供給が停止したり、何らかの通信エラーが生じて出力不能となったりしないかぎり、払出制御用マイクロコンピュータに対して接続信号を継続して出力する。
次いで、内蔵デバイスレジスタの設定（初期化）を行う（ステップＳ５）。ステップＳ５の処理によって、内蔵デバイス（内蔵周辺回路）であるＩ／Ｏ１０５などの設定（初期化）がなされる。次に、ＣＰＵ１０３は、ＲＡＭ１０２をアクセス可能状態に設定し（ステップＳ６）、電源投入後の上記初期化受付期間内に操作スイッチ１６０１からオン状態のクリア信号ＣＬＲが伝送されたか否か、すなわち、操作スイッチ１６０１がオンされているか否かを判定する（ステップＳ７）。なお、ＣＰＵ１０３は、入力ポートＩＰ０２を介して１回だけクリア信号の状態（オン／オフ）を確認するようにしてもよいが、複数回クリア信号の状態を確認するようにしてもよい。例えば、クリア信号の状態がオフ状態であることを確認したら、所定時間（例えば、０．１秒）の遅延時間をおいた後、クリア信号の状態を再確認する。そのときにクリア信号の状態がオン状態であることを確認したら、クリア信号がオン状態になっていると判定する。また、このときにクリア信号の状態がオフ状態であることを確認したら、所定時間の遅延時間をおいた後、再度、クリア信号の状態を再確認するようにしてもよい。ここで、再確認の回数は、１回または２回に限られず、３回以上であってもよい。また、２回チェックして、チェック結果が一致していなかったときにもう一度確認するようにしてもよい。
ステップＳ７にて操作スイッチ１６０１がオンされていないと判定された場合（ステップＳ７；Ｎｏ）、例えばＲＡＭ１０２の所定領域（遊技制御フラグ設定部など）に設けられたメインバックアップフラグがオンとなっているか否かを判定する（ステップＳ８ａ）。メインバックアップフラグは、電力供給が停止するときに、後述する電源断処理（ステップＳ２０）が実行されることにより設定される。メインバックアップフラグの設定箇所はバックアップ電源回路１１４によってバックアップされ、電力供給が停止した場合でも、メインバックアップフラグの設定は保存される。ステップＳ８ａにてメインバックアップフラグがオンとなっていると判定された場合（ステップＳ８ａ；Ｙｅｓ）、メインバックアップフラグをクリアしてオフ状態とする（ステップＳ８ｂ）。
次に、ＣＰＵ１０３は、ＲＡＭ１０２のデータチェックを行い、チェック結果が正常であるか否かを判定する（ステップＳ９ａ）。ステップＳ９ａの処理では、例えばＲＡＭ１０２の特定領域における記憶データを用いてチェックサムを算出し、算出されたチェックサムとメインチェックサムバッファに記憶されているチェックサムとを比較する。ここで、メインチェックサムバッファには、前回の電力供給停止時に、同様の処理によって算出されたチェックサムが記憶されている。そして、比較結果が不一致であれば、ＲＡＭ１０２の特定領域におけるデータが電力供給停止時のデータとは異なっていることから、チェック結果が正常でないと判定される。
ステップＳ９ａにてチェック結果が正常であると判定された場合（ステップＳ９ａ；Ｙｅｓ）、ＣＰＵ１０３は、遊技制御用マイクロコンピュータ１００の内部状態などを電力供給停止時の状態へと戻すために、電断復旧時の設定を行う（ステップＳ９ｂ）。具体的には、ＲＯＭ１０１に格納されているバックアップ時設定テーブルの先頭アドレスをポインタに設定し、バックアップ時設定テーブルの内容を順次作業領域（ＲＡＭ１０２内の領域）に設定する。作業領域はバックアップ電源回路１１４によってバックアップされている。バックアップ時設定テーブルには、作業領域のうち初期化してもよい領域についての初期化データが設定されている。これによって、作業領域のうち初期化してはならない部分については、保存されていた内容がそのまま残る。初期化してはならない部分とは、例えば、電力供給停止前の遊技状態を示すデータ（遊技プロセスフラグなど）、出力ポートの出力状態が保存されている領域（出力ポートバッファ）、未払出賞球数を示すデータが設定されている部分などである。
また、ＣＰＵ１０３は、ＲＯＭ１０１に格納されているバックアップ時コマンド送信テーブルの先頭アドレスをポインタに設定することにより、電断復旧時に対応したコマンドの送信設定を行う。なお、この送信設定がなされた後、後述するステップＳ１５ａのシリアル通信回路設定処理が行われてからバックアップコマンドが送信されることになる。
ステップＳ７にて操作スイッチ１６０１がオンされていると判定された場合や（ステップＳ７；Ｙｅｓ）、ステップＳ８ａにてメインバックアップフラグがオンとなっていないと判定された場合（ステップＳ８ａ；Ｎｏ）、ステップＳ９ａにてチェック結果が正常でないと判定された場合（ステップＳ９ａ；Ｙｅｓ）、ＣＰＵ１０３は、初期化処理（後述するステップＳ１０〜Ｓ１３）を実行する。
初期化処理では、ＣＰＵ１０３は、まず、ＲＡＭ１０２の記憶内容（変動データなど）を消去して初期化するＲＡＭクリア処理を行う（ステップＳ１０）。なお、ＲＡＭ１０２の全領域を初期化せず、所定のデータをそのままにしてもよい。続いて、作業領域の初期設定を行う（ステップＳ１１）。例えば、ＣＰＵ１０３は、ＲＯＭ１０１に格納されている初期化時設定テーブルの先頭アドレスをポインタに設定し、初期化時設定テーブルの内容を順次業領域に設定する。ステップＳ１１の処理によって、例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄バッファ、遊技プロセスフラグ、賞球中フラグ、球切れフラグなど制御状態に応じて選択的に処理を行うためのフラグに初期値が設定される。
次に、ＣＰＵ１０３は、初期化コマンドの送信設定を行う（ステップＳ１２）。例えば、ＲＯＭ１０１に格納されている初期化時コマンド送信テーブルの先頭アドレスをポインタに設定し、その内容に従って演出制御基板１２を初期化するための初期化コマンドを演出制御基板１２に送信する処理を実行する。初期化コマンドとして、画像表示装置５に表示される初期図柄を示すコマンドや払出制御基板１７への初期化コマンド等を使用することができる。なお、ステップＳ１３で設定された後、後述するステップＳ１５ａのシリアル通信回路設定処理が行われてから初期化コマンドが送信されることになる。
次いで、ＣＰＵ１０３は、初期化処理時に対応して予め定められたセキュリティ信号出力時間（例えば、３０秒）を設定する（ステップＳ１３）。例えば、セキュリティ信号出力時間に対応したタイマ初期値を、ＲＡＭ１０２の所定領域に設けられたセキュリティ信号情報タイマにセットする。セキュリティ信号情報タイマは、パチンコ遊技機１の外部に出力するための各端子を備えたターミナル基板から出力するセキュリティ信号のオン時間を計測するためのタイマである。この実施の形態では、ステップＳ１３でセキュリティ信号情報タイマに所定時間がセットされたことにもとづいて、後述する情報出力処理（図１６のステップＳ２３）が実行されることによって、遊技機の電源投入時に初期化処理が実行されたときに、セキュリティ信号が所定時間外部出力される。
ステップＳ１３の処理を実行した後や、ステップＳ９ｂの処理を実行した後、ＣＰＵ１０３は、パチンコ遊技機１における電力供給の開始（電源投入）に対応して、遊技機固有情報を外部出力するための設定を行う（ステップＳ１４）。遊技機固有情報を外部出力するための設定としては、例えば、遊技機固有情報の外部出力を要求する固有情報出力要求フラグをセットし、遊技機固有情報の読出開始アドレスを固有情報読出ポインタにセットする。次に、ＣＰＵ１０３は、乱数回路１０４を初期設定する乱数回路設定処理を実行する（ステップＳ１５）。ステップＳ１５では、ＣＰＵ１０３は、乱数回路設定プログラムに従って処理を実行することによって、乱数回路１０４に乱数値を更新させるための設定を行う。
続いて、ＣＰＵ１０３は、シリアル通信回路（図示せず）を初期設定するシリアル通信回路設定処理を実行する（ステップＳ１５ａ）。ステップＳ１５ａでは、ＣＰＵ１０３は、シリアル通信回路設定プログラムに従ってＲＯＭ１０１の所定領域に格納されているデータをシリアル通信回路に設定することによって、シリアル通信回路に払出制御用マイクロコンピュータとシリアル通信させるための設定を行う。次に、ＣＰＵ１０３は、シリアル通信回路の割り込み要求に応じて実行する割込処理の優先順位を初期設定する（ステップＳ１５ｂ）。ステップＳ１５ｂでは、ＣＰＵ１０３は、割込優先順位設定プログラムに従って処理を実行することによって、割込処理の優先順位を初期設定する。例えば、ＣＰＵ１０３は、各割込処理のデフォルトの優先順位を含む所定の割込処理優先順位テーブルに従って、各割込処理の優先順位を初期設定する。
なお、例えば、タイマ割込みとシリアル通信回路からの割込要求とが同時に発生した場合、タイマ割込みによる割込処理を優先して行えばよい。また、ユーザによって各割込処理のデフォルトの優先順位を変更してもよい。例えば、遊技制御用マイクロコンピュータ１００は、ユーザ（例えば、遊技機の製作者）によって設定された割込処理を指定する指定情報を、あらかじめＲＯＭ１０１の所定の記憶領域に記憶している。そして、ＣＰＵ１０３は、ＲＯＭ１０１の所定の記憶領域に記憶された指定情報に従って、割込処理の優先順位を設定してもよい。
なお、乱数回路１０４やシリアル通信回路の設定処理は、ステップＳ１５〜Ｓ１５ｂだけでなく、ステップＳ５の処理において実行されてもよい。例えば、ステップＳ５において、ＣＰＵ１０３は、内蔵デバイスレジスタとして、シリアル通信回路のボーレートレジスタや通信設定レジスタ、割込制御レジスタ、ステータスレジスタに、初期値を設定する処理を実行してもよい。また、ＣＰＵ１０３は、シリアル通信回路が送受信するデータのデータフォーマットを設定したり、シリアル通信回路が発生する各割込要求を許可するか否かを設定したり、してもよい。
次に、ＣＰＵ１０３は、所定時間（例えば２ｍｓ）ごとに定期的にタイマ割込みがかかるように遊技制御用マイクロコンピュータ１００に内蔵されているＣＴＣのレジスタの設定を行なうタイマ割込み設定処理を実行する（ステップＳ１６）。すなわち、初期値として例えば２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。
ステップＳ１６にてタイマ割込みの設定が完了すると、ＣＰＵ１０３は、まず、割込み禁止状態にして（ステップＳ１７）、遊技用乱数更新処理（ステップＳ１８）を実行して、再び割込み許可状態にする（ステップＳ１９）。すなわち、ＣＰＵ１０３は、遊技用乱数更新処理が実行されるときには割込み禁止状態にして、遊技用乱数更新処理の実行が終了すると割込み許可状態にする。
遊技用乱数更新処理が実行されるときに割込み禁止状態にされるのは、遊技用乱数更新処理が後述する遊技制御用タイマ割込み処理でも実行されることから、遊技制御用タイマ割込み処理における遊技用乱数更新処理と競合してしまうのを避けるためである。すなわち、ステップＳ１８の処理中にタイマ割込みが発生して遊技用乱数を発生するためのカウンタのカウント値を更新してしまったのでは、カウント値の連続性が損なわれる場合がある。しかし、ステップＳ１８の処理中では割込み禁止状態にしておけば、そのような不都合が生ずることはない。
ステップＳ１９で割込み許可状態に設定されると、次にステップＳ１７の処理が実行されて割込み禁止状態とされるまで、タイマ割込みなどの割り込み要求を許可する状態となる。そして、割込み許可状態に設定されている間に、タイマ割込みが発生すると、遊技制御用マイクロコンピュータ１００のＣＰＵ１０３は、後述する遊技用タイマ割込み処理を実行する。
こうした遊技制御メイン処理を実行したＣＰＵ１０３は、ＣＴＣからの割込要求信号を受信して割込要求を受け付けると、図１６のフローチャートに示す遊技制御用タイマ割込み処理を実行する。図１６に示す遊技制御用タイマ割込み処理を開始すると、ＣＰＵ１０３は、まず、電源断処理を実行する（ステップＳ２０）。
図１７は、ステップＳ２０にて実行される電源断処理の一例を示すフローチャートである。図１７に示す電源断処理では、ＣＰＵ１０３は、まず、電源断信号が入力されるポートを確認し、電源断信号がオン状態であるか否かを判定する（ステップＳ１５０）。ステップＳ１５０にて電源断信号がオン状態でないと判定された場合（ステップＳ１５０；Ｎｏ）、ＣＰＵ１０３は、電源断処理を終了する。また、ステップＳ１５０にて電源断信号がオン状態であると判定された場合（ステップＳ１５０；Ｙｅｓ）、ＣＰＵ１０３は、割込み禁止に設定する（ステップＳ１５１）。続いて、例えばＣＰＵ１０３が遊技制御用マイクロコンピュータ１００に設けられた出力ポートの所定ビットにクリアデータをセットするなどして、ソレノイド８１、８２の駆動制御に関する設定を初期化する（ステップＳ１５２）。このときには、出力ポートの所定ビット以外にも、クリアすべき出力ポートにはクリアデータを設定するようにしてもよい。ステップＳ１５２の処理を実行した後には、例えばＲＡＭ１０２の特定領域における記憶データを用いてチェックサムを算出するなどして、チェックデータの作成を行う（ステップＳ１５３）。
一例として、ステップＳ１５３の処理では、ＲＡＭ１０２における所定領域の先頭アドレスをチェックサム算出開始アドレスに設定し、その所定領域の最終アドレスに対応してチェックサム算出回数を設定する。こうしたチェックサム算出開始アドレスとチェックサム算出回数の設定に用いられるアドレスで特定されるＲＡＭ１０２の所定領域は、電力供給停止時でも内容が保存されるべき記憶領域として予め定められた内容保存領域であればよい。そして、この内容保存領域における記憶データを順次に読み出して排他的論理和を演算する。例えば、チェックサム算出開始アドレスをポインタにセットした後、ＲＡＭ１０２においてポインタが指すアドレスの記憶データを読み出して、初期値が「００」であるチェックサムデータとの排他的論理和を演算した上で、演算結果を新たなチェックサムデータとしてストアする。このときには、ポインタの値を１加算するとともに、チェックサム算出回数を１減算する。続いて、チェックサム算出回数が「０」以外の値であれば、さらにポインタが指すアドレスの記憶データを読み出して、チェックサムデータとの排他的論理和を演算する処理や、ポインタの値を１加算してチェックサム算出回数を１減算する処理を、チェックサム算出回数が「０」になるまで繰り返し実行すればよい。チェックサム算出回数が「０」になったときには、チェックサムデータの各ビット値を反転して、得られた値をメインチェックサムバッファにストアして記憶させればよい。こうしてメインチェックサムバッファに記憶されたデータは、電源投入時にチェックされるパリティデータとして使用される。
その後、ＣＰＵ１０３は、遊技制御フラグ設定部に設けられたメインバックアップフラグをオン状態にセットし（ステップＳ１５４）、所定のＲＡＭアクセスレジスタにアクセス禁止値を設定することなどにより、ＲＡＭ１０２へのアクセスを禁止する（ステップＳ１５５）。ステップＳ１５５の処理を実行した後、ＣＰＵ１０３は、無限ループ処理を繰返し実行することにより制御状態を待機状態に移行させる。電源電圧が低下していくときには、ＣＰＵ１０３の動作などに暴走が生じることや、各種信号線における信号レベル（電圧レベル）が不安定になることなどにより、ＲＡＭ１０２の記憶内容が誤って変更される可能性がある。そこで、ステップＳ１５５の処理によりＲＡＭ１０２へのアクセスを禁止した状態に設定することで、ＲＡＭ１０２に設けられたバックアップ用の記憶領域などにおける記憶内容の誤った変更（破損）を防止できる。
図１６に示すステップＳ２０の処理を実行した後、ＣＰＵ１０３は、スイッチ回路１１０を介してゲートスイッチ２１、第１始動口スイッチ２２Ａ、第２始動口スイッチ２２Ｂ、カウントスイッチ２３といった各種スイッチから入力される検出信号の状態を判定するスイッチ処理を実行する（ステップＳ２１）。続いて、所定のメイン側エラー処理を実行することにより、パチンコ遊技機１の異常診断を行い、その診断結果に応じて必要ならば警告を発生可能とする（ステップＳ２２）。例えば、電源投入時の上記初期化受付期間が経過した後、遊技中の払い出し動作においてエラーが発生し、払出制御用マイクロコンピュータ１７０がエラー状態（所定の異常状態）となった場合、上記異常診断の診断結果が異常を示す。この場合、払出制御用マイクロコンピュータ１７０は、遊技制御用マイクロコンピュータ１００にエラー状態に関する情報を報知するための報知処理や、そのエラー状態に関する情報を外部に出力するための外部出力処理を実施する。具体的には、払出制御用マイクロコンピュータ１７０は、例えば、エラー状態に移行させる判定をタイマ割込または割込待ち時間内で実施する。そして、払出制御用マイクロコンピュータ１７０は、上記のエラー状態での処理として、例えば、払出動作の停止、上記のエラー状態の報知、上記のエラー状態に関する情報の外部出力の何れか、または、それらの任意の組み合わせ、または、それらの全てを実施してもよい。払出制御用マイクロコンピュータ１７０から上記エラー状態に関する情報の報知を受けて、遊技制御用マイクロコンピュータ１００のＣＰＵ１０３は、エラーの発生を店員等に通報するための処理を実施する。この通報を受けた店員等がエラーの原因を取り除くための作業を実施した後、エラー状態を解除して遊技を再開させるために、操作スイッチ１６０１を操作してエラー解除機能を起動させる。操作スイッチ１６０１が操作されると、オン状態の操作信号ＳＳがエラー解除信号ＥＲＳＴとして払出制御用マイクロコンピュータ１７０に入力される。このオン状態のエラー解除信号ＥＲＳＴの入力にもとづいて、払出制御用マイクロコンピュータ１７０は、上記エラー状態（所定の異常状態）を解除するためのエラー解除処理を実施した後、通常動作に復帰する。この後、ＣＰＵ１０３は、所定の情報出力処理を実行することにより、例えばパチンコ遊技機１の外部に設置されたホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力する（ステップＳ２３）。
なお、払出制御用マイクロコンピュータ１７０で発生するエラー状態（所定の異常状態）としては、例えば、賞球の払い出しの過不足、球切れ、遊技制御用マイクロコンピュータ１００との通信異常、残金に関する情報が記録されたカードを読み取るためのカードユニットとの通信異常などがある。
また、この実施の形態では、払出制御用マイクロコンピュータ１７０がエラー状態となる場合を想定しているが、遊技制御用マイクロコンピュータ１００がエラー状態となる場合を想定してエラー解除処理を実施してもよい。遊技制御用マイクロコンピュータ１００のエラー状態（所定の異常状態）の例としては、ゲートスイッチ２１などのスイッチ系の故障（短絡故障など）、賞球の払出数の異常、乱数回路１０４による乱数値の更新異常などがある。
また、上述の例では、払出制御用マイクロコンピュータ１７０が遊技制御用マイクロコンピュータ１００にエラー状態に関する情報を報知するものとしたが、遊技制御用マイクロコンピュータ１００にエラー状態を報知せず、例えば払出制御基板１７に搭載された７セグメントディスプレイなどの任意の表示装置（図示なし）に、エラー状態が発生した旨の情報や、そのエラー状態の内容などを表示させてもよい。また、遊技制御用マイクロコンピュータ１００にエラー状態を報知すると共に、７セグメントディスプレイなどの表示装置にエラー状態が発生した旨の情報などを表示させてもよい。上記のエラー状態に関する情報の提示の形態は、店員等がエラー状態の発生を認識し得ることを限度として任意であり、表示装置による視覚的な情報の提示に限らず、音響装置などを用いてもよい。
情報出力処理に続いて、スイッチ処理の実行結果に応じて主基板１１の側で用いられる遊技用乱数の少なくとも一部をソフトウェアにより更新するための遊技用乱数更新処理を実行する（ステップＳ２４）。この後、ＣＰＵ１０３は、遊技制御プロセス処理を実行する（ステップＳ２５）。遊技制御プロセス処理では、遊技制御フラグ設定部に設けられた遊技プロセスフラグの値をパチンコ遊技機１における遊技の進行状況に応じて更新し、第１特別図柄表示装置４Ａや第２特別図柄表示装置４Ｂにおける表示動作の制御や、特別可変入賞球装置７における大入賞口の開閉動作設定などを、所定の手順で行うために、各種の処理が選択されて実行される。
遊技制御プロセス処理に続いて、スイッチ処理の実行結果に応じて普通図柄プロセス処理が実行される（ステップＳ２６）。ＣＰＵ１０３は、普通図柄プロセス処理を実行することにより、普通図柄表示器２０における表示動作（例えばセグメントＬＥＤの点灯、消灯など）を制御して、普通図柄の可変表示や普通可変入賞球装置６Ｂにおける可動翼片の傾動動作設定などを可能にする。
普通図柄プロセス処理を実行した後、ＣＰＵ１０３は、コマンド制御処理を実行することにより、主基板１１から演出制御基板１２などのサブ側の制御基板に対して制御コマンドを伝送させる（ステップＳ２７）。一例として、コマンド制御処理では、ＲＡＭ１０２の所定領域（例えば、遊技制御バッファ設定部など）に設けられた送信コマンドバッファの値によって指定されたコマンド送信テーブルにおける設定に対応して、Ｉ／Ｏ１０５に含まれる出力ポートのうち、演出制御基板１２に対して演出制御コマンドを送信するための出力ポートに制御データをセットした後、演出制御ＩＮＴ信号の出力ポートに所定の制御データをセットして演出制御ＩＮＴ信号を所定時間にわたりオン状態としてからオフ状態とすることなどにより、コマンド送信テーブルでの設定に基づく演出制御コマンドの伝送を可能にする。コマンド制御処理を実行した後には、割込み許可状態に設定してから、遊技制御用タイマ割込み処理を終了する。
図１８は、図１６に示すステップＳ２５にて実行される遊技制御プロセス処理の一例を示すフローチャートである。図１８に示す遊技制御プロセス処理において、遊技制御用マイクロコンピュータ１００のＣＰＵ１０３は、まず、始動入賞が発生したか否かを判定する（ステップＳ３１）。一例として、ステップＳ３１では、第１始動口スイッチ２２Ａや第２始動口スイッチ２２Ｂから伝送される検出信号となる始動入賞信号の入力状態（オン／オフ）をチェックして、オン状態であれば始動入賞が発生したと判定すればよい。
ステップＳ３１にて始動入賞が発生した場合には（ステップＳ３１；Ｙｅｓ）、入賞時乱数を格納する（ステップＳ３２）。一例として、ステップＳ３２の処理では、遊技制御用マイクロコンピュータ１００に内蔵（または外付）の乱数回路１０４や、遊技制御用マイクロコンピュータ１００におけるＲＡＭ１０２の所定領域に設けられたランダムカウンタ、遊技制御用マイクロコンピュータ１００においてＲＡＭ１０２とは別個に設けられた内部レジスタを用いて構成されたランダムカウンタなどのうち、少なくとも一部により更新される遊技用乱数値（可変表示結果決定用の乱数値、遊技状態決定用の乱数値、変動パターン決定用の乱数値）を示す数値データの一部または全部を抽出する。このとき抽出された乱数値は、例えば遊技制御用マイクロコンピュータ１００におけるＲＡＭ１０２の所定領域に設けられた保留用乱数値記憶部などに、保留番号と対応付けて記憶されればよい。
ステップＳ３２の処理に続いて、始動入賞時に対応した各種の制御コマンドを送信する（ステップＳ３３）。一例として、ステップＳ３３の処理では、始動入賞の発生を通知する始動入賞指定コマンドを、演出制御基板１２に対して送信するための設定が行われればよい。また、ステップＳ３２の処理により抽出された可変表示結果決定用の乱数値や変動パターン決定用の乱数値に基づいて、変動パターンがスーパーリーチＡ〜スーパーリーチＤといった特定のリーチ演出を伴う特定の変動パターンに決定されるか否かの判定を行うようにしてもよい。この場合、特定の変動パターンに決定されるか否かの判定結果を特定可能な入賞時判定結果指定コマンドを送信するための設定が行われてもよい。
特定の変動パターンに決定されるか否かを判定する処理では、まず、可変表示結果決定用の乱数値を用いて、可変表示結果が「大当り」に決定されるか否かを判定する。例えば遊技制御用マイクロコンピュータ１００におけるＲＯＭ１０１の所定領域などには、可変表示結果を「大当り」とするか否かの決定結果に対して判定値が設定された可変表示結果決定テーブルが予め記憶されており、ステップＳ３２の処理により抽出された可変表示結果決定用の乱数値と合致する判定値が割り当てられた決定結果を特定することで、可変表示結果が「大当り」に決定されるか否かを判定することができる。続いて、可変表示結果が「大当り」に決定されるか否かの判定結果に応じて、複数種類の変動パターンに対して異なる判定値が設定された変動パターン決定テーブルを選択する。この変動パターン決定テーブルは、遊技制御用マイクロコンピュータ１００におけるＲＯＭ１０１の所定領域などに予め記憶されていればよい。
こうして選択した変動パターン決定テーブルを参照することで、ステップＳ３２の処理により抽出された変動パターン決定用の乱数値と合致する判定値が割り当てられた変動パターンを特定する。これにより、スーパーリーチＡ〜スーパーリーチＤといった特定のリーチ演出を行う特定の変動パターンに決定されるか否かを判定することができる。このように、始動入賞口（第１始動入賞口または第２始動入賞口）を遊技球が通過して始動入賞が発生したときには、その始動入賞に対応する可変表示ゲームの実行が開始されるより前に、変動パターンが特定の変動パターンに決定されるか否かの判定を行い、その判定結果を特定可能な入賞時判定結果指定コマンドが、主基板１１から演出制御基板１２に対して送信されればよい。
ステップＳ３１にて始動入賞が発生していない場合や（ステップＳ３１；Ｎｏ）、ステップＳ３３の処理を実行した後には、遊技プロセスフラグの値を判定する（ステップＳ４１）。そして、遊技制御用のコンピュータプログラムに予め記述された複数の処理から、判定値に応じた処理を選択して実行する。
例えば、遊技プロセスフラグの値が“０”であるときには、図柄の可変表示（可変表示ゲーム）が開始可能であるか否かを判定する（ステップＳ１０１）。一例として、ステップＳ１０１の処理では、保留用乱数値記憶部の記憶内容をチェックすることなどにより、可変表示ゲームの保留数が「０」であるか否かを判定する。このとき、保留数が「０」以外である場合には、可変表示の始動条件が成立した後、未だ開始条件が成立していない可変表示の保留が行われていることから、可変表示が開始可能であると判定する。これに対して、保留数が「０」である場合には、可変表示が開始不可能であると判定する。
ステップＳ１０１にて可変表示が開始不可能であるときには（ステップＳ１０１；Ｎｏ）、遊技制御プロセス処理を終了する。これに対して、可変表示が開始可能であるときには（ステップＳ１０１；Ｙｅｓ）、可変表示結果として導出表示される確定図柄を決定する（ステップＳ１０２）。このときには、保留用乱数値記憶部において先頭（保留番号が最小の記憶領域）に記憶されている遊技用乱数（可変表示結果決定用の乱数値、遊技状態決定用の乱数値、変動パターン決定用の乱数値など）を読み出す。保留用乱数値記憶部から読み出した遊技用乱数は、遊技制御用マイクロコンピュータ１００におけるＲＡＭ１０２の所定領域に設けられた可変表示用乱数バッファなどに一時記憶させておけばよい。そして、可変表示結果決定用の乱数値と可変表示結果決定テーブルとを用いて、可変表示結果を「大当り」とするか否かを所定割合で決定する。ここで、パチンコ遊技機１における遊技状態が確変状態であるときには、通常状態や時短状態であるときよりも高い割合で、可変表示結果が「大当り」に決定されるように、可変表示結果決定テーブルにおける判定値が設定されていればよい。
ステップＳ１０２の処理にて可変表示結果が「大当り」に決定されたときには、さらに遊技状態決定用の乱数値と遊技状態決定テーブルとを用いて、大当り遊技状態の終了後における遊技状態を確変状態といった特別遊技状態とするか否かの決定を行う。これらの決定結果に対応して、可変表示結果として導出表示される確定図柄を決定すればよい。
ステップＳ１０２の処理に続いて、内部フラグなどの設定を行う（ステップＳ１０３）。一例として、ステップＳ１０３の処理では、ステップＳ１０２の処理にて可変表示結果が「大当り」に決定されたときに、遊技制御用マイクロコンピュータ１００におけるＲＡＭ１０２の所定領域に設けられた大当りフラグをオン状態にセットする。また、大当り遊技状態の終了後における遊技状態を確変状態とすることが決定されたときには、遊技制御用マイクロコンピュータ１００におけるＲＡＭ１０２の所定領域に設けられた確変確定フラグをオン状態にセットするなどして、確変状態となることを特定可能に記憶しておいてもよい。その後、遊技プロセスフラグの値を“１”に更新してから（ステップＳ１０４）、遊技制御プロセス処理を終了する。
遊技プロセスフラグの値が“１”であるときには、変動パターンなどを決定する（ステップＳ１１１）。図１９は、パチンコ遊技機１において用いられる変動パターンの設定例を示している。各変動パターンは、可変表示が開始されてから可変表示結果となる確定図柄が導出表示されるまでの所要時間（可変表示時間）や演出態様の概略を特定可能に示している。この実施の形態では、可変表示結果が「ハズレ」となる場合のうち、画像表示装置５において可変表示される飾り図柄の可変表示態様が「非リーチ」である場合と「リーチ」である場合のそれぞれに対応して、また、可変表示結果が「大当り」となる場合などに対応して、複数の変動パターンが予め用意されている。変動パターンは、特図ゲームや飾り図柄の可変表示における変動時間（可変表示時間）ごとに、予め複数パターンが用意されている。したがって、変動パターンを決定することにより、特別図柄や飾り図柄の可変表示時間を決定することができる。
ステップＳ１１１の処理では、可変表示用乱数バッファに一時記憶されている変動パターン決定用の乱数値と変動パターン決定テーブルとを用いて、使用パターンとなる変動パターンを所定割合で決定する。このときには、各変動パターンの決定割合を、可変表示結果が「大当り」に決定されたか否かに応じて異ならせることにより、各変動パターンに対応して可変表示結果が「大当り」となる可能性（大当り信頼度）を異ならせることができる。
また、ステップＳ１１１の処理では、可変表示結果が「ハズレ」に決定された場合の変動パターンを決定することにより、飾り図柄の可変表示状態を「リーチ」とするか否かが決定されてもよい。あるいは、変動パターンを決定するより前に、リーチ決定用の乱数値とリーチ決定テーブルとを用いて、飾り図柄の可変表示状態を「リーチ」とするか否かを決定するようにしてもよい。すなわち、ステップＳ１１１の処理では、可変表示結果やリーチ有無の決定結果に基づいて、変動パターンを複数種類のいずれかに決定することができればよい。
ステップＳ１１１の処理に続いて、可変表示開始時に対応した各種の制御コマンドを送信する（ステップＳ１１２）。一例として、ステップＳ１１２の処理では、可変表示の開始を指定する可変表示開始コマンドとして、可変表示結果を通知する可変表示結果通知コマンドや、飾り図柄の可変表示時間およびリーチ演出の種類等の可変表示態様を示す変動パターンを通知する変動パターン指定コマンドなどを、送信するための設定が行われればよい。また、可変表示の開始により保留数が減少することに対応して、減少後の保留数を通知する保留数通知コマンドを送信するための設定が行われてもよい。
ステップＳ１１２の処理により変動パターンが決定されたことに対応して、可変表示時間が設定される。また、第１特別図柄表示装置４Ａや第２特別図柄表示装置４Ｂのいずれかによる特別図柄の可変表示を開始させるための設定が行われてもよい。一例として、第１特別図柄表示装置４Ａと第２特別図柄表示装置４Ｂのいずれかに対して所定の駆動信号を伝送することにより、図柄の可変表示が開始されればよい。いずれの特別図柄表示装置における特別図柄を用いた特図ゲームを実行するかは、第１始動入賞口と第２始動入賞口のいずれを遊技球が通過したことに基づく特図ゲームであるかに応じて、設定されればよい。より具体的には、第１始動入賞口を遊技球が通過したことに基づいて、第１特別図柄表示装置４Ａによる特図ゲームが行われる。一方、第２始動入賞口を遊技球が通過したことに基づいて、第２特別図柄表示装置４Ｂによる特図ゲームが行われる。その後、遊技プロセスフラグの値を“２”に更新してから（ステップＳ１１３）、遊技制御プロセス処理を終了する。
遊技プロセスフラグの値が“２”であるときには、可変表示時間が経過したか否かを判定する（ステップＳ１２１）。そして、可変表示時間が経過していない場合には（ステップＳ１２１；Ｎｏ）、特別図柄の可変表示制御を行ってから（ステップＳ１２２）、遊技制御プロセス処理を終了する。これに対して、可変表示時間が経過した場合には（ステップＳ１２１；Ｙｅｓ）、特別図柄の可変表示を停止させ、確定図柄を導出表示させる制御を行う（ステップＳ１２３）。
ステップＳ１２３の処理に続いて、可変表示終了時に対応した各種の制御コマンドを送信する（ステップＳ１２４）。一例として、ステップＳ１２４の処理では、可変表示の終了（停止）を指示する可変表示終了コマンドや、可変表示結果が「大当り」の場合に大当り遊技状態の開始を指定する大当り開始指定コマンド（ファンファーレコマンド）などを、送信するための設定が行われればよい。
ステップＳ１２４の処理を実行した後には、可変表示結果が「大当り」であるか否かを判定する（ステップＳ１２５）。そして、可変表示結果が「大当り」である場合には（ステップＳ１２５；Ｙｅｓ）、遊技プロセスフラグの値を“３”に更新してから（ステップＳ１２６）、遊技制御プロセス処理を終了する。これに対して、可変表示結果が「大当り」ではなく「ハズレ」である場合には（ステップＳ１２５；Ｎｏ）、遊技プロセスフラグをクリアして、その値を“０”に初期化してから（ステップＳ１２７）、遊技制御プロセス処理を終了する。なお、ステップＳ１２７の処理が実行されるときには、確変状態や時
短状態を終了させるか否かの判定を行い、所定条件の成立に基づき終了させると判定したときに、これらの遊技状態を終了して通常状態に制御するための設定が行われてもよい。
遊技プロセスフラグの値が“３”であるときには、所定の大当り終了条件が成立したか否かに応じて、大当り遊技状態を終了させるか否かを判定する（ステップＳ１３１）。大当り終了条件は、例えば大当り遊技状態において実行されるラウンドがすべて終了したことなどであればよい。大当り遊技状態を終了させない場合には（ステップＳ１３１；Ｎｏ）、大当り時における遊技動作制御を行ってから（ステップ１３２）、遊技制御プロセス処理を終了する。これに対して、大当り遊技状態を終了させる場合には（ステップＳ１３１；Ｙｅｓ）、大当り終了後の遊技状態を制御するための設定を行う（ステップＳ１３３）。
一例として、ステップＳ１３３の処理では、確変確定フラグがオンであるか否かを判定し、オンである場合には、遊技制御用マイクロコンピュータ１００におけるＲＡＭ１０２の所定領域に設けられた確変フラグをオン状態にセットする。これにより、可変表示結果を「大当り」とすることに決定したときに、大当り遊技状態の終了後における遊技状態を確変状態とすることが決定された場合には、この決定結果に対応して遊技状態を確変状態に制御することができる。時短状態に制御する場合にも、これに相当する設定が行われればよい。その後、遊技プロセスフラグをクリアして、その値を“０”に初期化してから（ステップＳ１３４）、遊技制御プロセス処理を終了する。
次に、演出制御基板１２における動作を説明する。
演出制御基板１２では、電源基板等から電源電圧の供給を受ける。起動用の電力供給が開始された演出制御用ＣＰＵ１２０では、所定の演出制御メイン処理が実行される。演出制御メイン処理を開始すると、演出制御用ＣＰＵ１２０は、まず、所定の初期化処理を実行して、ＲＡＭ１２２のクリアや各種初期値の設定、また演出制御基板１２に搭載されたＣＴＣ（カウンタ／タイマ回路）のレジスタ設定等を行う。その後、タイマ割込みフラグがオンとなっているか否かの判定を行う。タイマ割込みフラグは、例えばＣＴＣのレジスタ設定に基づき、所定時間（例えば２ミリ秒）が経過するごとにオン状態にセットされる。こうしたタイマ割込みフラグをオン状態にする割込みは、演出制御用のタイマ割込みとなる。演出制御用ＣＰＵ１２０は、演出制御用のタイマ割込みが発生するまで待機する。
演出制御用のタイマ割込みが発生してタイマ割込フラグがオンになったときには、これをクリアしてオフ状態にするとともに、演出制御用のタイマ割込み処理を実行する。なお、演出制御用ＣＰＵ１２０は、演出制御用のタイマ割込み処理の他に、コマンド受信用の割込み処理を実行可能であり、主基板１１から中継基板１５を介して伝送される演出制御コマンドを受信できればよい。演出制御用のタイマ割込み処理において、演出制御用ＣＰＵ１２０は、コマンド解析処理を実行する。コマンド解析処理では、演出制御コマンドの受信があったか否かの判定が行われ、受信があった場合には受信コマンドに対応した設定や制御などが行われる。コマンド解析処理を実行した後には、演出制御プロセス処理を実行する。演出制御プロセス処理では、例えば画像表示装置５の表示領域における演出画像の表示動作、スピーカ８Ｌ、８Ｒからの音声出力動作、遊技効果ランプ９および装飾用ＬＥＤといった装飾発光体（発光部材）における点灯動作、演出用可動部材の駆動動作といった、各種の演出装置を用いた動作制御内容について、主基板１１から送信された演出制御コマンド等に応じた判定や決定、設定などが行われる。演出制御プロセス処理に続いて、演出用乱数更新処理が実行され、演出制御に用いる各種の乱数値としてカウントされる演出用乱数を示す数値データを、ソフトウェアにより更新する。
図２０は、演出制御プロセス処理の一例を示すフローチャートである。図２０に示す演出制御プロセス処理において、演出制御用ＣＰＵ１２０は、ＲＡＭ１２２の所定領域などに記憶された演出プロセスフラグの値を判定し、演出制御用のコンピュータプログラムに予め記述された複数の処理から、判定値に応じた処理を選択して実行する。演出プロセスフラグの判定値に応じて実行される処理には、ステップＳ１７０〜Ｓ１７６の処理が含まれている。
ステップＳ１７０の可変表示開始待ち処理は、演出プロセスフラグの値が“０”のときに実行される処理である。この可変表示開始待ち処理は、主基板１１から伝送される第１変動開始コマンドあるいは第２変動開始コマンドなどを受信したか否かに基づき、画像表示装置５の画面上における飾り図柄の可変表示を開始するか否かを判定する処理などを含んでいる。第１変動開始コマンドは、第１特別図柄表示装置４Ａによる第１特図を用いた特図ゲームが開始されることを通知する演出制御コマンドである。第２変動開始コマンドは、第２特別図柄表示装置４Ｂによる第２特図を用いた特図ゲームが開始されることを通知する演出制御コマンドである。このような第１変動開始コマンドまたは第２変動開始コマンドのいずれかを受信したときには、演出プロセスフラグの値が“１”に更新される。
ステップＳ１７１の可変表示開始設定処理は、演出プロセスフラグの値が“１”のときに実行される処理である。この可変表示開始設定処理は、第１特別図柄表示装置４Ａや第２特別図柄表示装置４Ｂによる特図ゲームにおいて特別図柄の可変表示が開始されることに対応して、画像表示装置５の画面上における飾り図柄の可変表示や、その他の各種演出動作を行うために、特別図柄の変動パターンや表示結果の種類などに応じた確定飾り図柄や各種の演出制御パターンを決定する処理などを含んでいる。可変表示開始設定処理が実行されたときには、演出プロセスフラグの値が“２”に更新される。
ステップＳ１７２の可変表示中演出処理は、演出プロセスフラグの値が“２”のときに実行される処理である。この可変表示中演出処理において、演出制御用ＣＰＵ１２０は、ＲＡＭ１２２の所定領域（演出制御タイマ設定部など）に設けられた演出制御プロセスタイマにおけるタイマ値に対応して、演出制御パターンから各種の制御データを読み出し、飾り図柄の可変表示中における各種の演出制御を行うための処理が含まれている。また、可変表示中演出処理には、主基板１１から伝送される図柄確定コマンドを受信したことなどに対応して、飾り図柄の可変表示結果となる最終停止図柄としての確定飾り図柄を完全停止表示（導出表示）させる処理が含まれている。なお、所定の演出制御パターンから終了コードが読み出されたことに対応して、確定飾り図柄を完全停止表示（導出表示）させるようにしてもよい。この場合には、変動パターン指定コマンドにより指定された変動パターンに対応する可変表示時間が経過したときに、主基板１１からの演出制御コマンドによらなくても、演出制御基板１２の側で自律的に確定飾り図柄を導出表示して可変表示結果を確定させることができる。こうした演出制御などを行った後に、演出プロセスフラグの値が“３”に更新される。
ステップＳ１７３の可変表示停止処理は、演出プロセスフラグの値が“３”のときに実行される処理である。可変表示停止処理は、可変表示結果通知コマンドにより通知された可変表示結果や、主基板１１から伝送された大当り開始指定コマンドを受信したか否かの判定結果などに基づいて、大当り遊技状態が開始されるか否かを判定する処理を含んでいる。そして、可変表示結果が「大当り」に対応して大当り遊技状態が開始される場合には、演出プロセスフラグの値が“４”に更新される一方で、可変表示結果が「ハズレ」に対応して大当り遊技状態が開始されない場合には、演出プロセスフラグがクリアされて、その値が“０”に初期化される。
ステップＳ１７４の大当り表示処理は、演出プロセスフラグの値が“４”のときに実行される処理である。この大当り表示処理は、主基板１１から伝送された大当り開始指定コマンドを受信したことなどに基づいて、大当り遊技状態の開始を報知する大当り報知演出（ファンファーレ演出）を実行するための処理を含んでいる。そして、大当り報知演出の実行が終了するときには、演出プロセスフラグの値が“５”に更新される。
ステップＳ１７５の大当り中演出処理は、演出プロセスフラグの値が“５”のときに実行される処理である。この大当り中演出処理において、演出制御用ＣＰＵ１２０は、例えば大当り遊技状態であるときに実行される大当り中演出における演出内容に対応した演出制御パターン等を設定し、その設定内容に基づく演出画像を画像表示装置５の画面上に表示させることや、音声制御基板１３に対する指令（効果音信号）の出力によりスピーカ８Ｌ、８Ｒから音声や効果音を出力させること、ランプ制御基板１４に対する指令（電飾信号）の出力により遊技効果ランプ９や装飾用ＬＥＤを点灯／消灯／点滅させること、その他の演出制御を実行して、大当り遊技状態に対応した大当り中演出を実行可能にする。大当り中演出処理では、例えば主基板１１から伝送される大当り終了指定コマンドを受信したことなどに対応して、演出制御プロセスフラグの値が“６”に更新される。
ステップＳ１７６の大当り終了演出処理は、演出プロセスフラグの値が“６”のときに実行される処理である。この大当り終了演出処理において、演出制御用ＣＰＵ１２０は、例えば大当り遊技状態が終了するときに実行される大当り終了演出（エンディング演出）における演出内容に対応した演出制御パターン等を設定し、その設定内容に基づく演出画像を画像表示装置５の画面上に表示させることや、音声制御基板１３に対する指令（効果音信号）の出力によりスピーカ８Ｌ、８Ｒから音声や効果音を出力させること、ランプ制御基板１４に対する指令（電飾信号）の出力により遊技効果ランプ９や装飾用ＬＥＤを点灯／消灯／点滅させること、その他の演出制御を実行して、大当り遊技状態の終了に対応した大当り終了演出を実行可能にする。その後、演出プロセスフラグをクリアして、その値を“０”に初期化する。
以上説明したように、上記実施の形態に係るパチンコ遊技機１によれば、第１電源監視回路１１２は、主基板１１に供給された第１の電源電圧としてのＤＣ３２Ｖの電圧（ＤＣ３２Ｖ電源ラインの電圧）と、主基板１１に供給された第２の電源電圧としてのＤＣ５Ｖの電圧（ＤＣ５Ｖ電源ラインの電圧）と、を監視する。第１電源監視回路１１２は、ＤＣ３２Ｖの電圧が、例えば２１Ｖといった第１閾値以下になるか、または、ＤＣ５Ｖの電圧が、例えば４．２Ｖといった第３閾値以下になると、オン状態（ローレベル）の電源断信号を出力する。また、第２電源監視回路１１３は、主基板１１に供給された第１の電源電圧としてのＤＣ３２Ｖの電圧（ＤＣ３２Ｖ電源ラインの電圧）と、主基板１１に供給された第２の電源電圧としてのＤＣ５Ｖの電圧（ＤＣ５Ｖ電源ラインの電圧）と、を監視する。第２電源監視回路１１３は、ＤＣ３２Ｖの電圧が、例えば９Ｖといった第２閾値以下になるか、または、ＤＣ５Ｖの電圧が、例えば４．２Ｖといった第３閾値以下になると、オン状態（ローレベル）のリセット信号を出力する。ＤＣ５Ｖ電源ラインにおけるフィルタ回路３６には、遅延回路として機能する電解コンデンサ８７ｃ、８７ｄが含まれており、ＤＣ５Ｖ電源ラインが切断されてから電力停止条件が満たされるまでの期間が、遅延回路を含んでいない場合と比べて長くなる。これにより、ＤＣ３２Ｖの電圧低下よりもＤＣ５Ｖの電圧低下の方を確実に遅くすることができるとともに、ＤＣ５Ｖ電源ラインにおける瞬断の許容範囲が広くなる。従って、遊技者が不利益を被ってしまうことを防ぐことができる。
上記実施の形態に係るパチンコ遊技機１によれば、第１電源監視回路１１２は、主基板１１に供給された第１の電源電圧としてのＤＣ３２Ｖの電圧（ＤＣ３２Ｖ電源ラインの電圧）と、主基板１１に供給された第２の電源電圧としてのＤＣ５Ｖの電圧（ＤＣ５Ｖ電源ラインの電圧）と、を監視する。第１電源監視回路１１２は、ＤＣ３２Ｖの電圧が、例えば２１Ｖといった第１閾値を超えるか、または、ＤＣ５Ｖの電圧が、例えば４．２Ｖといった第３閾値を超えると、オフ状態（ハイレベル）の電源断信号を出力する。また、第２電源監視回路１１３は、主基板１１に供給された第１の電源電圧としてのＤＣ３２Ｖの電圧（ＤＣ３２Ｖ電源ラインの電圧）と、主基板１１に供給された第２の電源電圧としてのＤＣ５Ｖの電圧（ＤＣ５Ｖ電源ラインの電圧）と、を監視する。第２電源監視回路１１３は、ＤＣ３２Ｖの電圧が、例えば９Ｖといった第２閾値を超えるか、または、ＤＣ５Ｖの電圧が、例えば４．２Ｖといった第３閾値を超えると、オフ状態（ハイレベル）のリセット信号を出力する。第２電源監視回路１１３は、遅延回路として機能するコンデンサ９６ｂを有している。従って、コンデンサ９６ｂによってリセット信号の出力が遅延し、電源断信号が出力されてからリセット信号が出力されるまでの間に電源断処理を確実に実行できる。従って、遊技者が不利益を被ってしまうことを防ぐことができる。
上記実施の形態に係るパチンコ遊技機１によれば、例えば図３に示すようにドロアコネクタ３２ａは、ドロア中継基板１９ａを介して、遊技盤２に設けられている。ドロアコネクタ３２ａは、所定の配線を介して主基板１１に接続されている。また、枠側コネクタ３３ａは、ドロア中継基板１９ｂを介して、遊技枠１６１に設けられている。枠側コネクタ３３ａは、電源基板１６に接続されている。遊技盤２を遊技枠６１に設置する際には、ドロアコネクタ３２ａが枠側コネクタ３３ａと結合する。これにより、遊技盤２側の各種基板（主基板１１など）と遊技枠１６１側の各種基板（電源基板１６など）とが、ドロアコネクタ３２ａや、枠側コネクタ３３ａ、ドロア中継基板１９ａ、１９ｂ（ドロア中継基板１９）を介して接続される。このようにドロアコネクタ３２ａ、３２ｂと枠側コネクタ３３ａ、３３ｂとによって、電源基板１６などと主基板１１などとの接続を容易にすることができるとともに、ドロアコネクタ３２ａと枠側コネクタ３３ａとの接続が不安定になった場合でも、遊技者が不利益を被ってしまうことを防ぐことができる。
上記実施の形態に係るパチンコ遊技機１によれば、図５に示す１２Ｖ電源回路６２ｂの出力電圧が、例えば、ＤＣ６Ｖといった所定電圧以上になると、リレードライブ回路７２のトランジスタ７３が動作して、リレー７１のコイル７１Ｌに電流が流れる。コイル７１Ｌに電流が流れると、コイル７１Ｌの電磁力によって接点部７１Ｓが開状態から閉状態に切り替わる。これによりサーミスタ５６の両端が短絡するので、サーミスタ５６が無効となる。このようにリレー７１が駆動すると、サーミスタ５６だけを通る電路から、サーミスタ５６と接点部７１Ｓとの並列回路を通る電路に、電路が切り替わる。サーミスタ５６と接点部７１Ｓとの並列回路を通る電路では、殆どの電流が接点部７１Ｓを通り、サーミスタ５６に流れる電流は僅か（ほぼ０）となる。従って、突入電流を抑制するためのサーミスタ５６が無効化されることとなる。また、サーミスタ５６に流れる電流は僅か（ほぼ０）となるので、サーミスタ５６による電力消費が殆ど無くなる。従って、例えば、打球発射装置が備える発射モータの駆動に大電力が消費される場合であっても、各種基板（負荷）への電力供給に余裕を持たせることができ、電源回路６２ａ〜６２ｆの出力ノードや出力端子６３ａ〜６３ｆ、電源回路６２ａ〜６２ｆの出力ノードから出力端子６３ａ〜６３ｆまでの電路、出力端子６３ａ〜６３ｆ以降の電路（主基板１１や演出制御基板１２における電路など）において、所望の電圧を得ることができる。
なお、例えば、交流電源５０からの電力が供給されてから所定時間経過後にリレー７１を駆動させてサーミスタ５６を短絡する場合には、経過時間によっては電流が流れ始めた過渡状態でサーミスタ５６が短絡して突入電流が抑制されないことがある。従って、電源回路６２ａ〜６２ｆの出力ノードや出力端子６３ａ〜６３ｆ、電源回路６２ａ〜６２ｆの出力ノードから出力端子６３ａ〜６３ｆまでの電路、出力端子６３ａ〜６３ｆ以降の電路などにおいて、所望の電圧を得ることができない。一方、上記実施の形態に係るパチンコ遊技機１によれば、電源回路の出力電圧といった特定の電圧を監視して、当該電圧が、定常状態であることを示す所定電圧（上記実施の形態ではＤＣ６Ｖ）となったときにリレー７１を駆動させてサーミスタ５６を短絡させるので、電流が流れ始めた過渡状態でサーミスタ５６が短絡することがない。従って、電源回路６２ａ〜６２ｆの出力ノードや出力端子６３ａ〜６３ｆ、電源回路６２ａ〜６２ｆの出力ノードから出力端子６３ａ〜６３ｆまでの電路、出力端子６３ａ〜６３ｆ以降の電路などにおいて、所望の電圧を得ることができる。
また、上記実施の形態に係るパチンコ遊技機１によれば、操作スイッチ１６０１が発生させる操作信号ＳＳをＲＡＭクリア信号ＣＬＲまたはエラー解除信号ＥＲＳＴとして選択的に用いることができるので、ＲＡＭクリア機能およびエラー解除機能を起動させるための操作スイッチを機能ごとに準備する必要がない。従って、ＲＡＭクリア機能などの各種の機能を起動するための操作スイッチの個数を削減することができ、操作スイッチに関する構成を簡略化することができ、これにより装置コストを低減することができる。また、操作スイッチの個数が減ることにより、店員等による操作ミスの発生を抑制することもできる。
また、図１３に示す第１の例による起動回路１０００によれば、ＲＡＭクリア機能およびエラー解除機能を起動するための回路構成を簡略化することができ、簡易な回路でＲＡＭクリア信号ＣＬＲおよびエラー解除信号ＥＲＳＴを発生させることができる。
更に、図１４に示す第２の例による起動回路１０００Ａによれば、遊技制御用マイクロコンピュータ１００および払出制御用マイクロコンピュータ１７０のそれぞれにおいて、操作信号ＳＳを無効とするための処理が不要になるので、ＲＡＭクリア機能およびエラー解除機能に関する処理を簡略化することができ、各処理の負担を軽減することができる。
また、上記実施の形態に係るパチンコ遊技機１によれば、起動回路１０００，１０００Ａを導入するために必要となる遊技制御用マイクロコンピュータ１００および払出制御用マイクロコンピュータ１７０の各制御プログラムの修正を最小限に留めることができる。
なお、この発明は、上記実施の形態に限定されず、様々な変形及び応用が可能である。例えばパチンコ遊技機１は、上記実施の形態で示した全ての技術的特徴を備えるものでなくてもよく、従来技術における少なくとも１つの課題を解決できるように、上記実施の形態で説明した一部の構成を備えたものであってもよい。
上記実施の形態では、３２Ｖ電源回路６２ａ、６２ｄが３２Ｖの電圧を出力するものとして説明した。しかし、ＤＣ３２Ｖ電源ラインには、３０Ｖ〜３４Ｖ等といった幅を持った電圧が出力されてもよい。
上記実施の形態では、第１閾値を２１Ｖとし、第２閾値を９Ｖとし、第３閾値を４．２Ｖとしたが、各閾値を変更してもよい。第１閾値や第２閾値は、図９に示す抵抗９１ａ、９１ｂ、９２ａ、９２ｂの値を調整することにより変更することができる。また、第２閾値と第３閾値とを異なる値（電圧）としたが、第２閾値と第３閾値とを同じ値（電圧）としてもよい。例えば、第２閾値と第３閾値とを共に４．２Ｖとしてもよい。
上記実施の形態では、ステップＳ８ｂにてメインバックアップフラグをクリアしてオフ状態としたが、メインバックアップフラグをクリアするタイミングは、ステップＳ８ｂのタイミングに限定されない。例えば、ステップＳ１５０にて電源断信号がオン状態でないと判定された場合（ステップＳ１５０；Ｎｏ）、メインバックアップフラグをクリアしてオフ状態としてから、電源断処理を終了してもよい。この場合には、ステップＳ８ｂの処理を行わなくてもよい。
上記実施の形態では、ステップＳ１５０にて電源断信号がオン状態であると判定された場合（ステップＳ１５０；Ｙｅｓ）、ステップＳ１５１〜Ｓ１５５の処理を直ちに実行したが、ステップＳ１５１〜Ｓ１５５の処理を直ちに実行しなくてもよい。例えば、ＲＡＭ１０２の所定領域に電源断確認用カウンタ（タイマ）を設け、ステップＳ１５０にて電源断信号がオン状態であると判定された場合（ステップＳ１５０；Ｙｅｓ）、電源断確認用カウンタの値を１加算する。そして、電源断確認用カウンタの値が「２」でなければ電源断処理を終了し、電源断確認用カウンタの値が「２」であればステップＳ１５１〜Ｓ１５５の処理を実行するようにしてもよい。この場合には、ステップＳ１５０にて電源断信号がオン状態でないと判定されたときに（ステップＳ１５０；Ｎｏ）、電源断確認用カウンタの値をクリアすればよい。また、電源断確認用カウンタを設けた場合には、電源断確認用カウンタがメインバックアップフラグの役割を持つようにしてもよい。例えば、電源断確認用カウンタの値が「２」となった場合、当該「２」の値がメインバックアップフラグのオン状態に対応すればよい。
上記実施の形態では、リレー７１を、例えば、コイルと接点部とを有する電磁リレーで構成したが、リレーは電磁リレーといった有接点リレーに限定されず、例えば、半導体を用いて構成される無接点リレーなどであってもよく、また、有接点リレーと無接点リレーとを組み合わせたもの（ハイブリットリレー）であってもよい。
また、上記実施の形態では、リレー７１を、コイルに電流が流れると、接点部が開状態から閉状態に切り替わり、コイルに電流が流れなくなると、接点部が閉状態から開状態に切り替わるもの、即ち、常開接点（Ａ接点やメーク接点などともいう。）の接点部を有するリレーとした。しかし、リレーは、常開接点の接点部を有するリレーに限定されず、常閉接点（Ｂ接点やブレーク接点などともいう。）の接点部を有するリレーや、切替接点（Ｃ接点やトランスファ接点などともいう。）の接点部を有するリレーなどであってもよい。また、サーミスタ５６を無効化するための電路と有効化するための電路とに切り替えるリレーは、１つに限られず、２つ以上であってもよい。この場合、同じ種類（常開接点や常閉接点、切替接点など）の接点部を有するリレーを複数用いてもよく、異なる種類の接点部を組み合わせて用いてもよい。
上記実施の形態では、リレー７１の接点部７１Ｓの一端は、サーミスタ５６の一端に接続され、リレー７１の接点部７１Ｓの他端は、サーミスタ５６の他端に接続されていることとした。即ち、サーミスタ５６と接点部７１Ｓとを並列接続にした。しかし、サーミスタ５６を無効化するための回路は上記のものに限定されない。例えば、リレーが動作した場合には、サーミスタ５６を通る電路が遮断される（サーミスタ５６の一端側、他端側、又は、一端側と他端側が開放される）とともに、サーミスタ５６を通らないで後段のコモンモードチョークコイル５７へ向かう電路が形成されるようにしてもよい。この場合、例えば、切替接点の接点部を有するリレーを用いて回路を構成すればよい。例えば、サーミスタ５６に並んで電線を設け、この電線とサーミスタ５６の一端側に切替接点の接点部を有するリレーを設置する。そして、電線の一端とサーミスタ５６の一端とを、切替接点の接点部の他端（２つの接点を有する側の端子）にそれぞれ接続し、接点部の一端を、ヒューズ５３の他端に接続する。そして、電線の他端は、サーミスタ５６の他端に接続すればよい。なお、電線とサーミスタ５６の他端側に切替接点の接点部を有するリレーを設置してもよく、電線とサーミスタ５６の一端側と他端側とに切替接点の接点部を有するリレーをそれぞれ設置してもよい。このように、リレーによって、サーミスタ５６だけを通る電路と、サーミスタ５６を通らない電路とに切り替え可能に構成してもよい。なお、サーミスタ５６を無効化するための電路には、上記実施の形態で示したサーミスタ５６と接点部７１Ｓとの並列回路を通る電路の他、サーミスタ５６を通らない電路が含まれる。
上記実施の形態では、サーミスタ５６を１つ設置したが、サーミスタ５６を２つ以上設置してもよい。この場合、複数のサーミスタを直列、並列、及び、直列と並列との組合せのいずれかで接続すればよい。サーミスタを無効化させるためのリレーは、複数のサーミスタに対して設けられていてもよく、複数のサーミスタのうちの一部に対して設けられていてもよい。
上記実施の形態では、リレードライブ回路７２を、例えば、抵抗やトランジスタなどのハードウェアで構成したが、リレードライブ回路７２はハードウェアで構成したものに限定されない。例えば、リレードライブ回路７２を、ソフトウェアで構成してもよいし、ハードウェアとソフトウェアとで構成してもよい。例えば、電源基板１６にＣＰＵなどを搭載し、このＣＰＵによって１２Ｖ電源回路の出力電圧などを監視して、所定電圧となったときに、リレーを動作させてもよい。また、演出制御ＣＰＵ１２０などといった他の基板に搭載されたＣＰＵによってリレーを動作させてもよい。
また、リレードライブ回路７２を、図５に示すようにトランジスタ７３、抵抗７４〜７６、ダイオード７７及び電解コンデンサ７８によって構成した。この場合には、１２Ｖ電源回路の出力電圧がＤＣ６Ｖ以上となってからトランジスタ７３がオン状態となるまでに遅延が生じることとなる。しかし、トランジスタ７３を用いずにリレードライブ回路を構成して、１２Ｖ電源回路の出力電圧がＤＣ６Ｖ以上になったタイミングでリレー７１のコイル７１Ｌに電流が流れるようにしてもよい。
上記実施の形態においては、飾り図柄の可変表示時間およびリーチ演出の種類等の可変表示態様を示す変動パターンを演出制御用ＣＰＵ１２０に通知するために、可変表示を開始するときに１つの変動パターン指定コマンドを送信する例を示したが、２つ乃至それ以上のコマンドにより変動パターンを演出制御用ＣＰＵ１２０に通知するようにしてもよい。具体的には、２つのコマンドにより通知する場合、遊技制御用マイクロコンピュータ１００では、１つ目のコマンドとして、「滑り」や「擬似連」といった可変表示演出の有無等、リーチとなる以前（リーチとならない場合には、いわゆる第２停止の前）の可変表示時間や可変表示態様を示すコマンドを送信し、２つ目のコマンドとして、リーチの種類や再抽選演出の有無等、リーチとなった以降（リーチとならない場合には、いわゆる第２停止の後）の可変表示時間や可変表示態様を示すコマンドを送信するようにしてもよい。この場合、演出制御用ＣＰＵ１２０は２つのコマンドから導かれる可変表示時間に基づいて可変表示における演出制御を行うようにすればよい。なお、遊技制御用マイクロコンピュータ１００（具体的には、ＣＰＵ１０３）の方では２つのコマンドのそれぞれにより可変表示時間を通知し、それぞれのタイミングで実行される具体的な可変表示態様については演出制御用ＣＰＵ１２０の方で選択を行うようにしてもよい。２つのコマンドを送る場合、同一のタイマ割込み内で２つのコマンドを送信するようにしてもよいし、１つ目のコマンドを送信した後、所定時間が経過してから（例えば次のタイマ割込みにおいて）２つ目のコマンドを送信するようにしてもよい。また、それぞれのコマンドで示される可変表示態様はこの例に限定されるものではなく、送信する順序についても適宜変更可能である。このように２つ乃至それ以上のコマンドにより変動パターンを通知することで、変動パターン指定コマンドとして予め記憶して用意すべきデータ量を削減することができる。
本発明は、パチンコ遊技機１に限らずスロットマシンなどにも適用できる。スロットマシンは、例えば複数種類の識別情報となる図柄の可変表示といった所定の遊技を行い、その遊技結果に基づいて所定の遊技価値を付与可能となる任意の遊技機であり、より具体的には、１ゲームに対して所定の賭数（メダル枚数またはクレジット数）を設定することによりゲームが開始可能になるとともに、各々が識別可能な複数種類の識別情報（図柄）を可変表示する可変表示装置（例えば複数のリールなど）の表示結果が導出表示されることにより１ゲームが終了し、その表示結果に応じて入賞（例えばチェリー入賞、スイカ入賞、ベル入賞、リプレイ入賞、ＢＢ入賞、ＲＢ入賞など）が発生可能とされた遊技機である。このようなスロットマシンにおいて、スロットマシンの画像表示装置を含めたハードウェア資源と、所定の処理を行うソフトウェアとが協働することにより、上記実施の形態や変形例で示されたパチンコ遊技機１が有する特徴の全部または一部を備えるように構成されていればよい。
その他にも、遊技機の装置構成やデータ構成、フローチャートで示した処理、画像表示装置における画像表示動作やスピーカにおける音声出力動作さらには遊技効果ランプや装飾用ＬＥＤにおける点灯動作を含めた各種の演出動作などは、本発明の趣旨を逸脱しない範囲で、任意に変更および修正が可能である。加えて、本発明の遊技機は、入賞の発生に基づいて所定数の遊技媒体を景品として払い出す払出式遊技機に限定されるものではなく、遊技媒体を封入し入賞の発生に基づいて得点を付与する封入式遊技機にも適用することができる。
即ち、遊技領域に設けられた始動領域を遊技媒体が通過したことに基づいて、各々が識別可能な複数種類の識別情報の可変表示を行い表示結果を導出表示する可変表示手段を備え、当該可変表示手段に予め定められた特定表示結果が導出表示されたときに、遊技者にとって有利な特定遊技状態に制御する遊技機であるが、遊技得点が０でないときに遊技得点を使用して遊技機内に封入された遊技球を遊技領域に打ち込んで遊技が行われ、遊技球の打ち込みに応じて遊技得点を減算し、遊技領域に設けられた入賞領域に遊技球が入賞することに応じて遊技得点を加算する遊技機にも本発明を適用できる。そのような遊技機は、遊技得点の加算に使用可能な遊技用価値の大きさを特定可能な情報が記録された遊技用記録媒体を挿入するための遊技用記録媒体挿入口と、遊技用記録媒体挿入口に挿入された遊技用記録媒体に記録されている記録情報の読み出しを行う遊技用記録媒体処理手段を備えていてもよい。
スロットマシンは、遊技用価値としてメダル並びにクレジットを用いて賭数が設定されるものに限定されず、遊技用価値として遊技球を用いて賭数を設定するスロットマシンや、遊技用価値としてクレジットのみを使用して賭数を設定する完全クレジット式のスロットマシンであってもよい。遊技球を遊技媒体として用いる場合は、例えば、メダル１枚分を遊技球５個分に対応させることができ、例えば賭数として３を設定する場合は、１５個の遊技球を用いて賭数を設定するものに相当する。パチンコ遊技機１やスロットマシンは、メダルおよび遊技球等の複数種類の遊技用価値のうちのいずれか一種類のみを用いるものに限定されるものではなく、例えばメダルおよび遊技球等の複数種類の遊技用価値を併用できるものであってもよい。例えばスロットマシンは、メダルおよび遊技球等の複数種類の遊技用価値のいずれを用いても賭数を設定してゲームを行うことが可能であり、かつ入賞の発生によってメダルおよび遊技球等の複数種類の遊技用価値のいずれをも払い出し得るものであってもよい。
こうしたスロットマシンにおいて、上記実施の形態における電解コンデンサ８７ｃ、８７ｄやコンデンサ９６ｂといった遅延回路や、第１電源監視回路１１２、第２電源監視回路１１３、ドロアコネクタ３２ａ、枠側コネクタ３３ａなどが備えられていればよい。そして、電解コンデンサ８７ｃ、８７ｄによって第１電源監視回路１１２や第２電源監視回路１１３などに入力される５Ｖの電圧の低下が遅延したり、コンデンサ９６ｂによってリセット信号の出力が遅延したりすればよい。このようなスロットマシンにおいても、遊技者が不利益を被ってしまうことを防ぐことができる。また、こうしたスロットマシンにおいて、上記実施の形態におけるサーミスタ５６やリレー７１、リレードライブ回路７２などが備えられていればよい。そして、上記実施の形態で説明したように、例えば、１２Ｖ電源回路６２ｂの出力電圧が、所定電圧（ＤＣ６Ｖ以上）となったときに、リレー７１がオン状態となればよい。このようなスロットマシンにおいても、所望の電圧を得ることができる。
本発明を実現するためのプログラム及びデータは、パチンコ遊技機１やスロットマシンといった、遊技機に含まれるコンピュータ装置などに対して、着脱自在の記録媒体により配布・提供される形態に限定されるものではなく、予めコンピュータ装置などの有する記憶装置にプリインストールしておくことで配布される形態を採っても構わない。さらに、本発明を実現するためのプログラム及びデータは、通信処理部を設けておくことにより、通信回線等を介して接続されたネットワーク上の、他の機器からダウンロードすることによって配布する形態を採っても構わない。
そして、ゲームの実行形態も、着脱自在の記録媒体を装着することにより実行するものだけではなく、通信回線等を介してダウンロードしたプログラム及びデータを、内部メモリ等に一旦格納することにより実行可能とする形態、通信回線等を介して接続されたネットワーク上における、他の機器側のハードウェア資源を用いて直接実行する形態としてもよい。さらには、他のコンピュータ装置等とネットワークを介してデータの交換を行うことによりゲームを実行するような形態とすることもできる。
また、上述した実施の形態では、操作スイッチ１６０１により、主基板１１に搭載された遊技制御用マイクロコンピュータ１００のＲＡＭ１０２の記憶内容を初期化するＲＡＭクリア機能と、払出制御基板１７に搭載された払出制御用マイクロコンピュータ１７０のエラー状態を解除するエラー解除機能とを起動するものとしたが、操作スイッチ１６０１が発生させる操作信号ＳＳは、任意の基板の任意のマイクロコンピュータのＲＡＭクリア信号またはエラー解除信号として用いることができる。従って、例えば、操作信号ＳＳから形成されるクリア信号ＣＬＲとエラー解除信号ＥＲＳＴとの両方を主基板１１の遊技制御用マイクロコンピュータ１１に入力し、操作スイッチ１６０１により、主基板１１の遊技制御用マイクロコンピュータ１００のＲＡＭクリア機能とエラー解除機能との両方を起動することも可能である。同様に、操作信号ＳＳから形成されるクリア信号ＣＬＲとエラー解除信号ＥＲＳＴとの両方を払出制御基板１７の払出制御用マイクロコンピュータ１７に入力し、操作スイッチ１６０１により、払出制御基板１７の払出制御用マイクロコンピュータ１７０のＲＡＭクリア機能とエラー解除機能との両方を起動することも可能である。
１ … パチンコ遊技機（遊技機）
２ … 遊技盤
３ … 遊技機用枠
４Ａ、４Ｂ … 特別図柄表示装置
５ … 画像表示装置
５Ｈ … 始動入賞記憶表示エリア
５Ｉ … 変動中特図表示エリア
５Ｌ、５Ｃ、５Ｒ … 飾り図柄表示エリア
６Ａ … 普通入賞球装置
６Ｂ … 普通可変入賞球装置
７ … 特別可変入賞球装置
８Ｌ、８Ｒ … スピーカ
９ … 遊技効果ランプ
１１ … 主基板
１２ … 演出制御基板
１３ … 音声制御基板
１４ … ランプ制御基板
１５ … 中継基板
１６ … 電源基板
１７ … 払出制御基板
１８ … 球払出装置
１９（１９ａ、１９ｂ） … ドロア中継基板
２０ … 普通図柄表示器
２１ … ゲートスイッチ
２２Ａ、２２Ｂ … 始動口スイッチ
２３ … カウントスイッチ
２５Ａ、２５Ｂ、２５Ｃ … 保留表示器
２６ … 枠中継基板
２９ … エラー系スイッチ
３１Ａ … スティックコントローラ
３１Ｂ … プッシュボタン
３２ａ、３２ｂ … ドロアコネクタ
３３ａ、３３ｂ … 枠側コネクタ
３５Ａ … コントローラセンサユニット
３５Ｂ … プッシュセンサ
３６、３７ … フィルタ回路
４１ … 通過ゲート
５０ … 交流電源
５１ａ、５１ｂ … 入力端子
５２ … 電源スイッチ
５３ … ヒューズ
５４ … サージアブソーバ
５５、５８ … コンデンサ
５６ … サーミスタ
５７ … コモンモードチョークコイル
６１ … 整流部
６１ａ、６１ｂ … 全波整流回路
６２ … 直流電源部
６２ａ〜６２ｆ … 電源回路
６３ａ〜６３ｈ … 出力端子
７１ … リレー
７２ … リレードライブ回路
７３ … トランジスタ
７４〜７６ … 抵抗
７７ … ダイオード
７８ … 電解コンデンサ
８１、８２ … ソレノイド
８５ａ〜８５ｃ … 三端子コンデンサ
８６ａ〜８６ｃ … バイパスコンデンサ
８７ａ〜８７ｅ … 電解コンデンサ
９０ａ、９０ｂ … 電源監視用ＩＣ
９１ａ、９１ｂ、９２ａ、９２ｂ … 抵抗
９３ａ、９３ｂ〜９６ａ、９６ｂ … コンデンサ
１００ … 遊技制御用マイクロコンピュータ
１０１、１２１ … ＲＯＭ
１０２、１２２ … ＲＡＭ
１０３ … ＣＰＵ
１０４、１２４ … 乱数回路
１０５、１２５ … Ｉ／Ｏ
１１０ … スイッチ回路
１１１ … ソレノイド回路
１１２ … 第１電源監視回路
１１３ … 第２電源監視回路
１１４ … バックアップ電源回路
１２０ … 演出制御用ＣＰＵ
１２３ … 表示制御部
１６１ … 遊技枠
１６２ … 前面枠
１６３ … ガラス
Ｄａ〜Ｄｆ … ダイオード
１０００、１０００Ａ … 起動回路
１１０３、１７０３ … 抵抗
１６０１ … 操作スイッチ
１６０２ … 計時回路
１６０２Ａ、１６０２Ｂ、１６０２Ｃ … 抵抗
１６０２Ｄ … コンデンサ
１６０２Ｅ … ｎｐｎ型バイポーラトランジスタ

Claims (1)

  1. 遊技を行うことが可能な遊技機であって、
    複数の電源電圧を作成する電源手段と、
    前記複数の電源電圧に含まれる少なくとも第１の電源電圧及び該第１の電源電圧よりも低い第２の電源電圧のうち、該第２の電源電圧により駆動する制御手段と、
    操作に応じて操作信号を出力する操作手段と、
    前記第１の電源電圧を監視し、該第１の電源電圧が第１閾値まで低下したことにもとづいて、電源断信号を出力する第１回路と、
    前記第１の電源電圧を監視し、該第１の電源電圧が前記第１閾値よりも低い第２閾値まで低下したことにもとづいて、リセット信号を出力する第２回路と、
    前記第２の電源電圧の低下を遅延させる遅延手段と、
    遊技の進行に応じて変化する変動データを、電源供給が停止しても所定期間記憶可能な記憶手段と、
    前記操作信号の入力にもとづいて前記記憶手段の記憶内容を初期化する初期化手段と、
    前記操作信号の入力にもとづいて所定の異常状態を解除する解除手段と
    を備え、
    前記第１回路、前記第２回路及び前記遅延手段は、前記制御手段が設けられる制御基板に設けられ、
    前記第１回路と前記第２回路とは、前記第２の電源電圧が低下したときにも、前記電源断信号と前記リセット信号とを出力し、
    前記制御基板が設けられた遊技盤と、
    前記電源手段が設けられた遊技枠と、
    前記遊技盤に設けられ、前記制御基板に接続され、互いに異なる電圧を伝送可能な複数の端子を有する第１コネクタと、
    前記遊技枠に設けられ、前記電源手段に接続され、前記第１コネクタの複数の端子にそれぞれ対応する端子として、前記第１コネクタの複数の端子を介して伝送される互いに異なる電圧を伝送可能な複数の端子を有する第２コネクタと
    を更に備え、
    前記遊技盤を前記遊技枠に取り付けることにより、前記第１コネクタの複数の端子と、該複数の端子にそれぞれ対応する前記第２コネクタの複数の端子とが接続され、前記第１の電源電圧と前記第２の電源電圧とが互いに異なる端子を介して前記電源手段から前記制御基板に供給される
    ことを特徴とする遊技機。
JP2014214045A 2014-10-20 2014-10-20 遊技機 Expired - Fee Related JP6291664B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014214045A JP6291664B2 (ja) 2014-10-20 2014-10-20 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014214045A JP6291664B2 (ja) 2014-10-20 2014-10-20 遊技機

Publications (2)

Publication Number Publication Date
JP2016077693A JP2016077693A (ja) 2016-05-16
JP6291664B2 true JP6291664B2 (ja) 2018-03-14

Family

ID=55955429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014214045A Expired - Fee Related JP6291664B2 (ja) 2014-10-20 2014-10-20 遊技機

Country Status (1)

Country Link
JP (1) JP6291664B2 (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001218896A (ja) * 1999-11-30 2001-08-14 Omron Corp 電源装置および遊技機の電源装置
JP2001334025A (ja) * 2000-12-07 2001-12-04 Taiyo Elec Co Ltd 遊技機
JP3798286B2 (ja) * 2001-10-05 2006-07-19 株式会社三共 遊技機
JP3816474B2 (ja) * 2003-09-25 2006-08-30 株式会社三共 遊技機
JP2005168935A (ja) * 2003-12-12 2005-06-30 Sankyo Kk 遊技機
JP2006271685A (ja) * 2005-03-29 2006-10-12 Daiman:Kk 遊技機
JP4874656B2 (ja) * 2006-01-17 2012-02-15 株式会社三共 遊技機
JP4710095B2 (ja) * 2006-06-12 2011-06-29 タイヨーエレック株式会社 弾球遊技機
JP5017681B2 (ja) * 2007-01-31 2012-09-05 株式会社大都技研 遊技台
JP5256424B2 (ja) * 2008-08-22 2013-08-07 株式会社大一商会 遊技機
JP5279604B2 (ja) * 2009-05-13 2013-09-04 株式会社三共 遊技機
JP5961976B2 (ja) * 2011-08-23 2016-08-03 株式会社三洋物産 遊技機
JP6167427B2 (ja) * 2012-11-20 2017-07-26 株式会社大一商会 遊技機

Also Published As

Publication number Publication date
JP2016077693A (ja) 2016-05-16

Similar Documents

Publication Publication Date Title
JP5856582B2 (ja) 遊技機
JP2013078423A (ja) 遊技機
JP5685397B2 (ja) 遊技機
JP2016083082A (ja) 遊技機
JP5941897B2 (ja) 遊技機
JP5995432B2 (ja) 遊技機
JP6652392B2 (ja) 遊技機
JP2016052347A (ja) 遊技機
JP6578573B2 (ja) 遊技機
JP6291664B2 (ja) 遊技機
JP6291665B2 (ja) 遊技機
JP5735567B2 (ja) 遊技機
JP7469267B2 (ja) 遊技機
JP7472085B2 (ja) 遊技機
JP6567851B2 (ja) 遊技機
JP6124279B2 (ja) 遊技機
JP2012125362A (ja) 遊技機
JP5995433B2 (ja) 遊技機
JP6709649B2 (ja) 遊技機
JP6632594B2 (ja) 遊技機
JP6626079B2 (ja) 遊技機
JP2016052348A (ja) 遊技機
JP7476146B2 (ja) 遊技機
JP5075998B2 (ja) 遊技機
JP5090491B2 (ja) 遊技機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160502

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170117

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171101

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20171106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180119

R150 Certificate of patent or registration of utility model

Ref document number: 6291664

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees