JP2014083330A5 - - Google Patents

Download PDF

Info

Publication number
JP2014083330A5
JP2014083330A5 JP2012236113A JP2012236113A JP2014083330A5 JP 2014083330 A5 JP2014083330 A5 JP 2014083330A5 JP 2012236113 A JP2012236113 A JP 2012236113A JP 2012236113 A JP2012236113 A JP 2012236113A JP 2014083330 A5 JP2014083330 A5 JP 2014083330A5
Authority
JP
Japan
Prior art keywords
game
information
reset
control microcomputer
gaming machine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012236113A
Other languages
English (en)
Other versions
JP5829594B2 (ja
JP2014083330A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2012236113A priority Critical patent/JP5829594B2/ja
Priority claimed from JP2012236113A external-priority patent/JP5829594B2/ja
Publication of JP2014083330A publication Critical patent/JP2014083330A/ja
Publication of JP2014083330A5 publication Critical patent/JP2014083330A5/ja
Application granted granted Critical
Publication of JP5829594B2 publication Critical patent/JP5829594B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、遊技を行うことが可能なパチンコ遊技機等の遊技機に関する。
(手段1)本発明による遊技機は、遊技を行うことが可能な遊技機であって、遊技の進行を制御する遊技制御用マイクロコンピュータ(例えば、遊技制御用マイクロコンピュータ560)と、所定事象が発生(例えば、IAT回路506aからのIAT信号の入力、ウオッチドッグタイマ(WDT)506bからのタイムアウト信号の入力)したことにもとづいて第1リセット(例えば、システムリセット)を発生させるか第2リセット(例えば、ユーザリセット)を発生させるかを設定可能な設定手段(例えば、遊技制御用マイクロコンピュータ560におけるプログラム管理エリアの図12に示すリセット設定(KRES)のビット7の設定値に従ってステップS1001,S1011を実行する部分)とを備え、第1リセットの発生後にはセキュリティチェックを実行する一方、第2リセットの発生後にはセキュリティチェックを実行せず(例えば、遊技制御用マイクロコンピュータ560は、図46(A)に示すように、ステップS1004の後にはステップS1006でセキュリティチェックを実行し、図46(B)に示すように、ステップS1014の後にはセキュリティチェックを実行しない)、遊技制御用マイクロコンピュータは、遊技機への電力供給が停止していても、遊技に関する制御を行う際に発生する情報を所定期間保持可能な記憶手段(例えば、RAM55(バックアップRAM))と、特定値(例えば、F0H)を格納する格納手段(例えば、Qレジスタ)と、制御命令に従って遊技の進行を制御する制御用CPU(例えば、CPU56)と、ウオッチドッグタイマ(例えば、ウオッチドッグタイマ(WDT)506b)とを含み、所定事象の発生には、ウオッチドッグタイマのタイムアウトが含まれ(例えば、ウオッチドッグタイマ(WDT)506bからのタイムアウト信号の入力)、遊技制御用マイクロコンピュータは、所定の処理(例えば、メイン処理におけるループ処理、タイマ割込処理)を実行可能な所定処理実行手段(例えば、遊技制御用マイクロコンピュータ560におけるステップS16〜S19,S20〜S34を実行する部分)と、所定の処理の実行中に所定事象が発生したときに記憶手段の記憶内容を初期化する初期化手段(例えば、遊技制御用マイクロコンピュータ560において、ステップS16〜S19,S20〜S34の実行中にIAT回路506aからのIAT信号やウオッチドッグタイマ(WDT)506bからのタイムアウト信号を入力したときには、図50および図51に示す電源断処理を実行することなく、リセット後にメイン処理が開始されたときにステップS10〜S13を実行する部分)と、ウオッチドッグタイマをユーザプログラムにより起動させるか否かを設定可能な起動設定手段(例えば、遊技制御用マイクロコンピュータ560において、プログラム管理エリアの図12に示すリセット設定(KRES)のビット6に”1”が設定されていることにもとづいてステップS1001,S1011を実行することにより、ソフトウェア(ユーザプログラム)によりウオッチドッグタイマ(WDT)506bを起動可能とする部分)とをさらに含み、制御用CPUは、第1情報(例えば、データ格納領域の上位アドレス)と第2情報(例えば、データ格納領域の下位アドレス)とにもとづいて、読み出し対象のデータが格納された領域に対応するアドレスを特定し、特定したアドレスに対応する領域から読み出し対象のデータを読み出し、読み出し対象のデータを読み出すときに、格納手段に格納された特定値にもとづいて第1情報を特定するとともに、制御命令による指定にもとづいて第2情報を特定する(例えば、CPU56は、図47に示すように、Qレジスタに設定されたF0Hと、LDQコマンドで指定された20Hとにもとづいて、データ格納領域のアドレスF020Hを特定し、アドレスF020Hに対応するデータ格納領域からデータaを抽出する)ことを特徴とする。そのような構成により、遊技制御用マイクロコンピュータに関するセキュリティ性を向上させることができる。
また、遊技制御用マイクロコンピュータは、遊技の進行に関する情報を送信する送信手段を含み、送信手段から送信される情報にもとづいて演出の実行を制御する演出制御手段を備えるように構成されていてもよい。

Claims (2)

  1. 技を行うことが可能な遊技機であって、
    遊技の進行を制御する遊技制御用マイクロコンピュータと、
    所定事象が発生したことにもとづいて第1リセットを発生させるか第2リセットを発生させるかを設定可能な設定手段とを備え、
    前記第1リセットの発生後にはセキュリティチェックを実行する一方、前記第2リセットの発生後にはセキュリティチェックを実行せず、
    前記遊技制御用マイクロコンピュータは、
    遊技機への電力供給が停止していても、遊技に関する制御を行う際に発生する情報を所定期間保持可能な記憶手段と、
    特定値を格納する格納手段と、
    制御命令に従って遊技の進行を制御する制御用CPUと、
    ウオッチドッグタイマとを含み、
    前記所定事象の発生には、前記ウオッチドッグタイマのタイムアウトが含まれ、
    前記遊技制御用マイクロコンピュータは、
    所定の処理を実行可能な所定処理実行手段と、
    前記所定の処理の実行中に前記所定事象が発生したときに前記記憶手段の記憶内容を初期化する初期化手段と、
    前記ウオッチドッグタイマをユーザプログラムにより起動させるか否かを設定可能な起動設定手段とをさらに含み、
    前記制御用CPUは、
    第1情報と第2情報とにもとづいて、読み出し対象のデータが格納された領域に対応するアドレスを特定し、特定したアドレスに対応する領域から前記読み出し対象のデータを読み出し、
    前記読み出し対象のデータを読み出すときに、前記格納手段に格納された特定値にもとづいて前記第1情報を特定するとともに、制御命令による指定にもとづいて前記第2情報を特定する
    ことを特徴とする遊技機。
  2. 遊技制御用マイクロコンピュータは、遊技の進行に関する情報を送信する送信手段を含み、
    前記送信手段から送信される情報にもとづいて演出の実行を制御する演出制御手段を備えた
    請求項1記載の遊技機。
JP2012236113A 2012-10-25 2012-10-25 遊技機 Active JP5829594B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012236113A JP5829594B2 (ja) 2012-10-25 2012-10-25 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012236113A JP5829594B2 (ja) 2012-10-25 2012-10-25 遊技機

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013271498A Division JP5735622B2 (ja) 2013-12-27 2013-12-27 遊技機

Publications (3)

Publication Number Publication Date
JP2014083330A JP2014083330A (ja) 2014-05-12
JP2014083330A5 true JP2014083330A5 (ja) 2014-08-07
JP5829594B2 JP5829594B2 (ja) 2015-12-09

Family

ID=50786971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012236113A Active JP5829594B2 (ja) 2012-10-25 2012-10-25 遊技機

Country Status (1)

Country Link
JP (1) JP5829594B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015231502A (ja) * 2014-06-11 2015-12-24 株式会社三共 スロットマシン

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5238952B2 (ja) * 2007-12-11 2013-07-17 株式会社大一商会 遊技機
JP4897100B1 (ja) * 2011-04-19 2012-03-14 株式会社大都技研 遊技台
JP5024843B1 (ja) * 2011-07-26 2012-09-12 株式会社大都技研 遊技台
JP5456830B2 (ja) * 2012-03-30 2014-04-02 株式会社三共 遊技機

Similar Documents

Publication Publication Date Title
US10514930B2 (en) Setting a startup parameter and controlling startup of a mainboard
TWI593285B (zh) 智慧電視系統及其關機和開機方法
WO2018111698A1 (en) Secure iot device update
JP2010277685A5 (ja)
JP2010282252A5 (ja)
JP2008139916A5 (ja)
JP2014083330A5 (ja)
JP2007328534A (ja) 情報処理装置および情報処理装置の制御方法
JP2014083320A5 (ja)
JP2008301450A5 (ja)
JP2013122673A5 (ja)
JP2014083331A5 (ja)
JP2010117949A5 (ja)
JP2007289765A5 (ja)
JP2011240158A5 (ja)
JP2014217658A5 (ja)
JP2014217659A5 (ja)
TWI461905B (zh) 可遠端當機復原的運算裝置、用於運算裝置之遠端當機復原之方法及電腦可讀取媒體
US9311105B2 (en) Communicating operating system booting information
JP2014028063A5 (ja)
JP2014083321A5 (ja)
KR101249831B1 (ko) 컴퓨터 시스템 및 그 부팅 방법
JP2016187636A5 (ja)
JP5085493B2 (ja) 情報処理装置及びそのブート制御方法
JP2013173070A5 (ja)