JP2014216548A - 多数個取り配線基板 - Google Patents

多数個取り配線基板 Download PDF

Info

Publication number
JP2014216548A
JP2014216548A JP2013094037A JP2013094037A JP2014216548A JP 2014216548 A JP2014216548 A JP 2014216548A JP 2013094037 A JP2013094037 A JP 2013094037A JP 2013094037 A JP2013094037 A JP 2013094037A JP 2014216548 A JP2014216548 A JP 2014216548A
Authority
JP
Japan
Prior art keywords
wiring board
metal dummy
dummy pattern
layer portion
surface layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013094037A
Other languages
English (en)
Other versions
JP6114102B2 (ja
Inventor
周一 山本
Shuichi Yamamoto
周一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013094037A priority Critical patent/JP6114102B2/ja
Publication of JP2014216548A publication Critical patent/JP2014216548A/ja
Application granted granted Critical
Publication of JP6114102B2 publication Critical patent/JP6114102B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details

Landscapes

  • Structure Of Printed Boards (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)

Abstract

【課題】 個片の配線基板への分割時の欠け等が抑制された多数個取り配線基板を提供すること。
【解決手段】 セラミックスから成る表層部1aと、表層部1aの複数の配線基板領域2のそれぞれの縁領域2aに設けられた金属ダミーパターン3とを備えている多数個取り配線基である。金属ダミーパターン3により、個片の配線基板への分割時の応力が緩和され、欠けの発生が抑制される。
【選択図】図1

Description

本発明は、個片の配線基板となる複数の配線基板領域が母基板に配列されてなる多数個取り配線基板に関するものである。
従来、電子部品搭載用等に用いられる配線基板は、酸化アルミニウム質焼結体またはガラスセラミック焼結体等のセラミック焼結体(セラミックス)からなる四角形板状の絶縁基板と、絶縁基板の上面の電子部品が搭載される部位から絶縁基板の下面等にかけて設けられた配線導体とを有している。
このような配線基板は、一般に、1枚の広面積の母基板から複数個の配線基板を同時集約的に得るようにした、いわゆる多数個取り配線基板の形態で製作されている。多数個取り配線基板は、例えば、平板状の母基板に配線基板となる複数の配線基板領域が縦横の並びに配列形成された構造を有している。このような多数個取り配線基板は、配線基板領域の境界に設けられた分割溝に沿って母基板が破断されることによって、個片の配線基板に分割される。
多数個取り配線基板は、一般に、配線導体となる金属ペーストが印刷された複数のセラミックグリーンシートが積層されてなる積層体が焼成されることによって製作されている。分割溝は、積層体または焼成後の母基板の主面に、配線基板領域の境界に沿った切り込み等の機械的な加工で形成される。
特開2003−273274号公報
しかしながら、上記従来の多数個取り配線基板においては、個片の配線基板に分割する(破断させる)際に、それぞれの配線基板領域のうち分割溝に隣接した縁領域において、表層部に欠け等の機械的な破壊が発生しやすいという問題点があった。これは、母基板の破断に伴う応力が配線基板領域の表層部の縁領域に集中しやすく、この応力で欠け等が発生しやすいためであると考えられる。
本発明の一つの態様の多数個取り配線基板は、セラミックスから成る表層部と、該表層部の複数の配線基板領域のそれぞれの縁領域に設けられた金属ダミーパターンとを有している。
本発明の一つの態様の多数個取り配線基板によれば、表層部の縁領域に金属ダミーパターンを有することから、縁領域における表層部の欠け等の機械的な破壊が効果的に抑制される。これは、縁領域に応力が生じたときに、その応力が、セラミックスから成る表層部よりも弾性率が小さい金属ダミーパターンの変形等によって緩和されることによると考えられる。
(a)は本発明の実施形態の多数個取り配線基板における要部を示す上面図であり、(b)は(a)のA−A線における断面図である。 図1に要部を示す多数個取り配線基板の全体の一例を模式的に示す上面図である。 図1に示す多数個取り配線基板の第1の変形例における要部を示す上面図である。 (a)は図1に示す多数個取り配線基板の第2の変形例における要部を示す上面図であり、(b)はその下面図である。 図1に示す多数個取り配線基板の第3の変形例における要部を示す断面図である。
本発明の多数個取り配線基板について、添付の図面を参照して説明する。
図1(a)は、本発明の実施形態の多数個取り配線基板における要部を示す上面図であり、図1(b)は図1(a)のA−A線における断面図である。また、図2は、 図1に要部を示す多数個取り配線基板の全体の一例を模式的に示す上面図である。なお、図2においては、見やすくするために、後述する配線導体等の細部を省略している。
実施形態の多数個取り配線基板は、母基板1に複数の配線基板領域2が配列されてなる。母基板1にはセラミックスから成る表層部1aが含まれている。また、表層部1aについて、複数の配線基板領域2のそれぞれの縁領域2aに金属ダミーパターン3が設けられている。図1(a)において、配線基板領域2のうち2点鎖線よりも外側の領域が縁領域2aである。母基板1に複数の配線基板領域2が縦横の並びに配列されて多数個取り配線基板が基本的に形成されている。多数個取り配線基板が配線基板領域2毎に分割されて個片の配線基板が製作される。金属ダミーパターン3の詳細については後述する。
配線基板領域2は、個片の配線基板(図示せず)となる領域である。配線基板領域2は、例えば平面視において四角形状である。個片の配線基板は、例えば電子部品搭載用基板またはコイル部品等として用いられる。例えば配線基板が電子部品搭載用基板として用いられる場合であれば、配線基板領域2の上面の中央部等が、電子部品が搭載される搭載部(符号なし)となっている。
配線基板(配線基板領域2)に搭載される電子部品(図示せず)としては、ICおよびLSI等の半導体集積回路素子、LED(発光ダイオード)、PD(フォトダイオード)およびCCD(電荷結合素子)等の光半導体素子、弾性表面波素子および水晶振動子等の圧電素子、容量素子、抵抗器、半導体基板の表面に微小な電子機械機構が形成されてなるマイクロマシン(いわゆるMEMS素子)等の種々の電子部品が挙げられる。
なお、個片の配線基板は、電子部品搭載用以外の用途に用いられるものであってもよい。このような用途としては、例えばコイル部品等の独立した電子部品としての用途が挙げられる。
配線基板領域2には、電子部品の搭載部から母基板1の下面にかけて配線導体4が設けられている。母基板1は、これを厚み方向に貫通する貫通孔7を有している。配線導体4の一部が、この貫通孔7の内側面に設けられ、この内側面を経て、搭載部から母基板の下面に至っている。
配線導体4は、例えば搭載部に搭載される電子部品(図示せず)と電気的に接続され、これを外部の電気回路(図示せず)に電気的に接続するための導電路として機能する。な
お、配線導体4のうち搭載部に位置する部分は電子部品の電極と接続される接続パッドとなっている。配線導体4は、表層部1aの厚み方向の少なくとも一部を貫通する貫通導体(いわゆるビア導体)を含んでいてもよい。
それぞれの配線基板領域2の母基板1の下面には、外部の電気回路と電気的に接続される外部端子6が設けられていてもよい。外部端子6は、配線導体4のうち母基板1の下面に設けられた部分から成るものであってもよい。
電子部品と配線導体4との電気的な接続は、例えば、配線導体4のうち搭載部に設けられている部位に電子部品の電極(図示せず)を対向させて、はんだ等の導電性接続材(図示せず)を介して配線導体4と電極とを接合することにより行なうことができる。
配線導体4は、電子部品と外部の電気回路とを電気的に接続する導電路としての機能に限らず、コイル等の機能を有する部分を含むものであってもよい。
配線導体4および外部端子6は、例えば、タングステン、モリブデン、マンガン、銅、銀、パラジウム、白金または金等の金属材料、またはこれらの金属材料を主成分とする合金材料により形成されている。
実施形態の多数個取り配線基板において、母基板1は、セラミックスからなる表層部1aを有している。表層部1aは、母基板1のうち母基板1の主面および主面に近い部分(浅い部分)である。表層部1aは、例えば、多数個取り配線基板および個片の配線基板として必要な配線導体4を設けるための絶縁性のベース部として機能している。
表層部1aは、例えば、酸化アルミニウム質焼結体,ガラスセラミック焼結体,窒化アルミニウム質焼結体,炭化珪素質焼結体,窒化珪素質焼結体またはムライト質焼結体等のセラミックスによって形成されている。
また、母基板1のうち表層部1aよりも内側の部分は内層部1bである。内層部1bは、表層部1aと同様のセラミックスから成るものであってもよいし、表層部1aとは異なる材料から成るものであってもよい。
例えば、セラミックスからなる表層部1aとは異なる材料からなる内層部1bの例として、フェライト材料からなる内層部1bが挙げられる。内層部1bがフェライト材料から成る場合には、配線基板領域2における透磁率が高められる。そのため、例えば配線導体4がコイルとしての機能を含むときに、その機能を高めることができる。
このようなフェライト材料の例は、ZnFe、MnFe、FeFe、CoFe、NiFe、BaFe、SrFeまたはCuFeである。
多数個取り配線基板の個片の配線基板領域2への分割は、例えば配線基板領域2の境界に沿って母基板1の主面にスクライブライン5を設け、このスクライブライン5に沿って母基板1を破断させることによって行なわれる。スクライブライン5は、例えば母基板1の主面を、配線基板領域2の境界に沿ってスクライバーで切り欠くことによって形成することができる。スクライバーは、例えばガラスセラミックス等の硬度が高いセラミックスから成る表層部1aを深さ方向に切り欠くことができる程度の硬度を有する刃を用いて作製されている。
母基板1は、例えば表層部1aがガラスセラミックス焼結体からなり、内層部1bがフ
ェライト材料から成る場合であれば、次のようにして製作することができる。
まず、酸化アルミニウムを主成分とし、酸化ケイ素や酸化マグネシウム、酸化カルシウム等の粉末を添加した原料粉末を、有機溶剤、バインダと混練するとともに、ドクターブレード法やリップコータ法等の成形方法でシート状に成形してセラミックグリーンシートを作製する。次に、フェライト材料を原料粉末とし、同様に有機溶剤およびバインダ等とともにシート状に成形してフェライトグリーンシートを作製する。その後、セラミックグリーンシート、フェライトグリーンシートおよびセラミックグリーンシートの順に上下に積層し、この積層体を約850〜1000℃程度の焼成温度で焼成することによって母基板1を
製作することができる。
配線導体4および外部端子6は、例えば、銀から成る場合であれば、タングステンの粉末を有機溶剤およびバインダとともに混練して作製した金属ペーストを、母基板1の表層部1aとなるセラミックグリーンシートの印刷し、上記積層体と同時焼成することによって形成することができる。
金属ダミーパターン3は、スクライブライン5に沿って母基板1を分割するときに、配線基板領域2の縁領域において欠け等の機械的な破壊が生じることを抑制するためのものである。これは、このような金属ダミーパターン3が設けられていることによって、母基板1の分割(破断)時に縁領域2aに生じる応力が緩和されることによると考えられる。
すなわち、金属ダミーパターン3の弾性率がセラミックスから成る表層部1aの弾性率よりも小さいため、縁領域2aに生じる応力が、金属ダミーパターンの変形等によって緩和されることにより、表層部1aにおける欠け等が抑制されると考えられる。
金属ダミーパターン3は、上記配線導体4とは電気的に独立している。すなわち、金属ダミーパターン3は、配線基板領域2(個片の配線基板)に搭載される電子部品および外部の電気回路等の電気回路に対して電気的に独立したものとなっている。これにより、個片の配線基板としての電気特性等に金属ダミーパターン3が影響を及ぼす可能性が低減されている。
金属ダミーパターン3は、例えば、配線導体4および外部端子6等の他の導体部分(メタライズ層等)と同様の材料を用い、同様の方法で形成することができる。また、金属ダミーパターン3は、配線導体4および外部端子と異なる金属材料から成るものであっても構わない。例えば、配線導体4が銀からなるときに、金属ダミーパターン3が銀から成るものであってもよいし、銀にパラジウムなどの金属やガラスなどの無機粉末が分散して成る混合材からなるものであっても構わない。
金属ダミーパターン3は、応力緩和の上では、スクライブライン5に隣接している配線基板領域2の縁に近いほど好ましい。言い換えれば、金属ダミーパターン3は、縁領域2aのうち外周部分に位置している方が好ましい。金属ダミーパターン3は、縁領域2aに存在している部分を含んでいれば、例えば図1に示す例にように、その一部が縁領域2aから内側に(搭載部の方向に)はみ出ていても構わない。
金属ダミーパターン3は、応力緩和の上では、母基板1のうち欠け等が発生しやすい表面に近いほど好ましい。言い換えれば、金属ダミーパターン3は、表層部1aのうち上側に位置している方が好ましい。
金属ダミーパターン3の厚みは、応力緩和の上では厚いほど好ましい。ただし、金属ダミーパターン3が厚くなり過ぎると、金属ダミーパターン3と配線導体4との間で電気絶
縁性等の特性が低くなる可能性がある。金属ダミーパターン3の厚みは、例えば表層部1aの厚みの1/3〜1/2程度に設定すればよい。
なお、母基板1が、上記のようにセラミックスから成る層とフェライト材料から成る層とが、フェライトからなる層が厚み方向の中央に位置して積層されたものであれば、セラミックスから成る層が表層部1aに相当する。また、母基板1に含まれている全部の層が同様のセラミックスから成る層である場合には、母基板1の主面(上下面)から母基板1の厚みの約15%程度までの深さの部分が表層部に相当する。
また、金属ダミーパターン3は、複数の配線基板領域2のそれぞれの角領域に設けられている場合には、母基板1の分割時の欠けをより効果的に抑制することができる。これは、母基板1の分割時の応力が、四角形状の配線基板領域2の角領域に集中しやすいことによる。このような応力が集中しやすい部分に、応力緩和に適した金属ダミーパターン3が存在していることにより、応力がより効果的に緩和され、配線基板領域2の縁領域2aにおける欠けがより効果的に抑制される。
また、この場合に、角領域のみに金属パターン3が設けられている(辺領域には金属パターン3が設けられていない)と、金属ダミーパターン3が設けられた範囲がより小さく抑えられる。そのため、配線導体4を設けるスペースの確保等がより容易であり、個片の配線基板の小型化等の点でも有利である。また、経済性の点でも有利である。
ただし、金属ダミーパターン3は、例えば応力の緩和を優先して、配線基板領域2の辺領域にも設けられていてもかまわず、縁領域2aの全周にわたって設けられていても構わない。
図3は、図1に示す多数個取り配線基板の第1の変形例における要部を示す上面図である。図3において図1と同様の部位には同様の符号を付している。
図3に示す例において、金属ダミーパターン3は、複数の配線基板領域2の境界(スクライブライン5の位置)から離間している。このような場合には、スクライブライン5を形成する際に、金属ダミーパターン3がスクライバーに付着する可能性が低減される。そのため、例えば金属ダミーパターン3の金属成分がスクライバーの刃に粘りついて、スクライバーによるスクライブライン5の形成が妨げられるというような不具合が生じる可能性が低減されている。
このような、配線基板領域2の境界から離間した金属ダミーパターン3は、金属ダミーパターン3となる金属ペーストの印刷用パターン(スクリーン印刷用の版面等)を、そのパターンに応じたパターンとすることによって形成することができる。
この場合、配線基板領域2の境界からの金属ダミーパターン3の離間距離は、スクライブラインの形成に用いるスクライバーの刃の幅等に応じて適宜設定すればよい。ただし、配線基板領域2の境界からの金属ダミーパターン3の離間距離が大きくなり過ぎると、金属ダミーパターン3による応力緩和の効果が低下する可能性がある。そのため、配線基板領域2の境界からの金属ダミーパターン3の離間距離は、例えば、スクライバーの刃の幅に対して約2〜3倍程度に設定する。
図4(a)は図1に示す多数個取り配線基板の第2の変形例における要部を示す上面図であり、図4(b)は図4(a)の下面図である。図4において図1と同様の部位には同様の符号を付している。
図4に示す例において多数個取り配線基板は、前述したように、複数の配線基板領域2の金属ダミーパターン3が設けられた主面(例えば上面)とは反対側の主面(例えば下面)において複数の配線基板領域2のそれぞれに設けられた外部端子6をさらに有している。外部端子6は、前述したように、銀等から成り、個片の配線基板を外部の電気回路に電気的に接続する機能を有している。
このような外部端子6が設けられていれば、この外部端子6が金属ダミーパターン3と同様の作用効果を生じる。すなわち、配線基板領域2の境界(スクライブライン5)に沿って母基板1が分割されるときに、その分割に伴う応力が、母基板1の下面側の表層部1aにおいて配線基板領域2の縁領域2aに生じたとしても、その応力が外部端子6によって緩和される。この場合には、母基板1の下面側の表層部1aにおいて配線基板領域2の縁領域2aに金属ダミーパターン3を設ける必要はなく、多数個取り配線基板としての生産性および経済性等が向上し得る。
また、外部端子6が設けられているときに、隣り合う配線基板領域2に設けられた金属ダミーパターン3同士の距離aと外部端子6同士の距離bとが異なっている。具体的には、隣り合う配線基板領域2の間において、金属ダミーパターン3同士の距離aの方が、外部端子6同士の距離bよりも大きい。換言すれば、金属ダミーパターン3よりも外部端子6の方がスクライブラインに近い。
この場合、例えばセラミックグリーンシートの積層ずれ等に起因して、金属ダミーパターン3と外部端子6との間で互いに多少の位置ずれが生じたとしても、金属ダミーパターン3による、母基板1分割時の応力緩和の効果をより確実に得ることができる。
すなわち、母基板1の両主面にスクライブライン5が設けられるときには、その上下のスクライブライン5同士が平面透視において互いに重なり合うように位置していることが、まず前提条件として必要になる。これに対して、金属パターン3と外部端子6との間で平面透視における位置ずれが生じていると、スクライブライン5がいずれか一方の金属ダミーパターン3の方に偏って金属ダミーパターン3と重なってしまい、応力緩和の効果が得られなくなる可能性がある。このとき、金属ダミーパターン3同士の距離aが外部端子6同士の距離bよりも大きければ、スクライブライン5の位置が多少、隣り合う金属ダミーパターン3同士の中間の位置から一方の金属ダミーパターン3の方にずれたとしても、スクライブライン5が金属ダミーパターン3と重なるような可能性が低くなる。したがって、この場合には、金属ダミーパターン3による、母基板1分割時の応力緩和の効果をより確実に得ることができる。
図5は、図1に示す多数個取り配線基板の第3の変形例における要部を示す断面図である。図5において図1と同様の部位には同様の符号を付している。この例において、多数個取り配線基板は、前述したように、セラミックスとは異なる材料から成る内層部1bを有している。このような内層部1bは、例えば上記のようにフェライト材料から成る。なお、フェライト材料もセラミック焼結体の一種であるが、この実施形態では、表層部1aを形成しているセラミックスとは異なる材料として扱い、表層部1aと内層部1bとを区別している。
このような内層部1bが設けられている場合に、表層部1aと内層部1bとの間における複数の配線基板領域2のそれぞれの縁領域2aに、第2の金属ダミーパターン8がさらに設けられていてもよい。この場合には、母基板1の分割時の応力が、互いに異なる材料から成る表層部1aと内層部1bとの間に集中したときに、その応力をより効果的に緩和することができる。したがって、この場合には、表層部1aおよび内層部1bにおける欠け等の不具合がより効果的に抑制された多数個取り配線基板を提供することができる。
第2の金属ダミーパターン8は、例えば金属ダミーパターン3と同様の材料を用い、同様の方法で形成することができる。第2の金属ダミーパターン8についても、配線基板領域2の境界から離間していてもよい。この場合には、多数個取り配線基板を個片の配線基板に分割するとき、つまり母基板1を厚み方向に破断させるときに、表層部1aおよび内層部1bに比べて破断しにくい金属材料からなる第2の金属ダミーパターン8が、その破断を妨げるというような可能性が、より低減される。
なお、本発明の多数個取り配線基板は、上記実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更は可能である。例えば、母基板1となるセラミックグリーンシートの段階で配線基板領域2の境界に分割溝(図示せず)が設けられて成る、分割溝を有する多数個取り配線基板であってもよい。この場合には、分割溝に沿って複数の配線基板領域2が個片の配線基板に分割される。この分割の際にも、金属ダミーパターン3で応力が緩和され、表層部1a等において欠けが発生することが抑制される。
また、金属ダミーパターン、配線導体4および外部端子6の露出表面に、酸化の抑制の向上等のためにニッケルおよび金等のめっき層が被着されていてもよい。また、母基板1の外周部に、例えば図2に示すように、複数の配線基板領域2を囲むダミー領域(符号なし)が設けられて、多数個取り配線基板としての取り扱いがより容易なものとされたり、上記めっき用の接続線(図示せず)の引き回しがより容易なものとされたりしていてもよい。
また、外部端子6が設けられていないときに、母基板1の両主面(上下両面)におけるそれぞれの表層部1aについて、縁領域2aに金属ダミーパターン3(下面側は図示せず)が設けられていてもよい。これにより母基板1の両主面において縁領域2aにおける欠け等の発生が低減される。なお、この場合の外部端子6の位置は、例えば貫通孔7の内側面、または母基板1の下面における配線基板領域2のそれぞれの中央部等に設定される。
1・・・母基板
1a・・・表層部
2・・・配線基板領域
2a・・・縁領域
3・・・金属ダミーパターン
4・・・配線導体
5・・・スクライブライン
6・・・外部端子
7・・・貫通孔
8・・・第2の金属ダミーパターン

Claims (6)

  1. セラミックスから成る表層部と、
    該表層部の複数の配線基板領域のそれぞれの縁領域に設けられた金属ダミーパターンとを備えていることを特徴とする多数個取り配線基板。
  2. 前記金属ダミーパターンは、前記複数の配線基板領域のそれぞれの角領域に設けられていることを特徴とする請求項1に記載の多数個取り配線基板。
  3. 前記金属ダミーパターンは、前記複数の配線基板領域の境界から離間していることを特徴とする請求項1または請求項2に記載の多数個取り配線基板。
  4. 前記複数の配線基板領域の前記金属ダミーパターンが設けられた主面とは反対側の主面において前記複数の配線基板領域のそれぞれに設けられた外部端子をさらに備えており、
    隣り合う配線基板領域に設けられた前記金属ダミーパターン同士の距離と、隣り合う前記配線基板領域に設けられた前記外部端子同士の距離とが異なることを特徴とする請求項3に記載の多数個取り配線基板。
  5. 前記金属ダミーパターン同士の距離が、前記外部端子同士の距離よりも大きいことを特徴とする請求項4に記載の多数個取り配線基板。
  6. セラミックスとは異なる材料から成る内層部と、
    前記表面部と前記内層部との間における前記複数の配線基板領域のそれぞれの縁領域に設けられた第2の金属ダミーパターンとをさらに備えていることを特徴とする請求項1乃至請求項5のいずれかに記載の多数個取り配線基板。
JP2013094037A 2013-04-26 2013-04-26 多数個取り配線基板 Expired - Fee Related JP6114102B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013094037A JP6114102B2 (ja) 2013-04-26 2013-04-26 多数個取り配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013094037A JP6114102B2 (ja) 2013-04-26 2013-04-26 多数個取り配線基板

Publications (2)

Publication Number Publication Date
JP2014216548A true JP2014216548A (ja) 2014-11-17
JP6114102B2 JP6114102B2 (ja) 2017-04-12

Family

ID=51942014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013094037A Expired - Fee Related JP6114102B2 (ja) 2013-04-26 2013-04-26 多数個取り配線基板

Country Status (1)

Country Link
JP (1) JP6114102B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021057535A (ja) * 2019-10-01 2021-04-08 大日本印刷株式会社 配線基板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730251A (ja) * 1992-03-23 1995-01-31 Ngk Insulators Ltd セラミックス多層配線基板の製造方法及びセラミックス多層配線基板
JPH07221414A (ja) * 1994-02-08 1995-08-18 Fuji Xerox Co Ltd 半導体回路基板
JPH09130013A (ja) * 1995-10-30 1997-05-16 Ibiden Co Ltd プリント配線板の製造方法、多数個どり用基板
JP2001358430A (ja) * 2000-06-14 2001-12-26 Kyocera Corp 配線基板の製造方法
JP2003283067A (ja) * 2002-03-26 2003-10-03 Kyocera Corp 多数個取り配線基板
JP2005322758A (ja) * 2004-05-07 2005-11-17 Tdk Corp セラミック基板及びその製造方法
WO2011152085A1 (ja) * 2010-06-04 2011-12-08 株式会社 村田製作所 集合基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730251A (ja) * 1992-03-23 1995-01-31 Ngk Insulators Ltd セラミックス多層配線基板の製造方法及びセラミックス多層配線基板
JPH07221414A (ja) * 1994-02-08 1995-08-18 Fuji Xerox Co Ltd 半導体回路基板
JPH09130013A (ja) * 1995-10-30 1997-05-16 Ibiden Co Ltd プリント配線板の製造方法、多数個どり用基板
JP2001358430A (ja) * 2000-06-14 2001-12-26 Kyocera Corp 配線基板の製造方法
JP2003283067A (ja) * 2002-03-26 2003-10-03 Kyocera Corp 多数個取り配線基板
JP2005322758A (ja) * 2004-05-07 2005-11-17 Tdk Corp セラミック基板及びその製造方法
WO2011152085A1 (ja) * 2010-06-04 2011-12-08 株式会社 村田製作所 集合基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021057535A (ja) * 2019-10-01 2021-04-08 大日本印刷株式会社 配線基板

Also Published As

Publication number Publication date
JP6114102B2 (ja) 2017-04-12

Similar Documents

Publication Publication Date Title
JP6791719B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP5738109B2 (ja) 多数個取り配線基板
JP5627391B2 (ja) 多数個取り配線基板
JP5558321B2 (ja) 多数個取り配線基板
JP6114102B2 (ja) 多数個取り配線基板
JP2017152433A (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2010258189A (ja) 電子部品搭載用基板の製造方法および電子部品搭載用母基板の製造方法
JP6224525B2 (ja) 配線基板および電子装置
JP5046625B2 (ja) 多数個取り配線基板
JP2018049988A (ja) 配線基板、電子装置および電子モジュール
JP4458974B2 (ja) 多数個取り配線基板
JP5893967B2 (ja) 多数個取り配線基板
JP2016006846A (ja) 配線基板および電子装置
JP6193702B2 (ja) 多数個取り配線基板
JP5383545B2 (ja) 多数個取り配線基板および配線基板
JP2010056498A (ja) 多数個取り配線基板
JP2014060354A (ja) 多数個取り配線基板および配線基板
JP5574848B2 (ja) 多数個取り配線基板
JP5511603B2 (ja) 多数個取り配線基板
JP2005340562A (ja) 多数個取り配線基板
JP6001464B2 (ja) 配線基板および電子装置
JP2005136172A (ja) 多数個取り配線基板
JP6374279B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
JP2011029468A (ja) 多数個取り配線基板
JP2011134826A (ja) 多数個取り配線基板および配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160923

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170316

R150 Certificate of patent or registration of utility model

Ref document number: 6114102

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees