JP2014212391A - 可変遅延装置及びその遅延量調整方法 - Google Patents

可変遅延装置及びその遅延量調整方法 Download PDF

Info

Publication number
JP2014212391A
JP2014212391A JP2013086609A JP2013086609A JP2014212391A JP 2014212391 A JP2014212391 A JP 2014212391A JP 2013086609 A JP2013086609 A JP 2013086609A JP 2013086609 A JP2013086609 A JP 2013086609A JP 2014212391 A JP2014212391 A JP 2014212391A
Authority
JP
Japan
Prior art keywords
distributor
delay amount
delay
switch
variable delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013086609A
Other languages
English (en)
Other versions
JP5903400B2 (ja
Inventor
一貴 納戸
Kazutaka Nando
一貴 納戸
真鍋 哲也
Tetsuya Manabe
哲也 真鍋
和典 片山
Kazunori Katayama
和典 片山
奈月 本田
Nagetsu Honda
奈月 本田
雅晶 井上
Masaaki Inoue
雅晶 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2013086609A priority Critical patent/JP5903400B2/ja
Publication of JP2014212391A publication Critical patent/JP2014212391A/ja
Application granted granted Critical
Publication of JP5903400B2 publication Critical patent/JP5903400B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines

Landscapes

  • Pulse Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)

Abstract

【課題】冗長化方式であっても、電気信号を劣化させずに大きな遅延量を調整可能とする。
【解決手段】第1の分配器によって電気信号を2経路に分け、一方を第1の可変遅延器、他方を第2の可変遅延器で遅延させ、第1及び第2の可変遅延器から出力される電気信号をそれぞれ第2及び第3の分配器によって2経路に分ける。第2及び第3の分配器で分配される一方の電気信号同士の遅延量差を遅延量差計測器によって計測する。一方、第2及び第3の分配器でそれぞれ分配される他方の電気信号の伝送経路を第1及び第2のスイッチによって断続し、第1のスイッチ及び前記第2のスイッチそれぞれを通過した電気信号を合波器によって合波して出力する。ここで、遅延量差計測器で計測される遅延量差が許容範囲となるように、第1及び第2の可変遅延器の遅延量を交互に増加させ、その増加処理が施される期間、その経路を第1または第2のスイッチで遮断する。
【選択図】図1

Description

本発明は、電気回路における遅延時間を無瞬断で変更可能な可変遅延装置及びその遅延量調整方法に関する。
従来の電気回路における可変遅延装置には、可変遅延モジュールとして半導体遅延デバイスを用い、これらデバイスをカスケード結合する方式、或いは、カスケード結合した経路を冗長化する方式(非特許文献1)などがある。いずれの方式も所望の遅延時間を予め設定して使用されている。
真鍋他、可変電気遅延器を用いた光線路無瞬断切替システムの基本検討、信学技報、vol.112、no.311、OFT2012-46、pp.23-26、2011
しかしながら、上記のような従来の無瞬断対応の可変遅延装置では、2つの経路の電気信号を合波する際、2つの経路の電気信号の相対的な遅延量差が大きいと、その遅延量差に起因して電気信号が劣化し、結果として通信に影響を与えてしまう、という問題があった。
本発明は上記事情に着目してなされたもので、その目的とするところは、冗長化方式であっても、電気信号を劣化させずに大きな遅延量の調整が可能な可変遅延装置及びその遅延量調整方法を提供することにある。
上記目的を達成するために本発明の第1の観点は、以下のような構成要素を備えている。すなわち、電気信号の遅延時間を無瞬断で変化させる可変遅延装置において、前記電気信号を2経路に分ける第1の分配器と、前記第1の分配器で分配される一方の電気信号の遅延時間を変化させる第1の可変遅延器と、前記第1の分配器で分配される他方の電気信号の遅延時間を変化させる第2の可変遅延器と、前記第1の可変遅延器から出力される電気信号を2経路に分ける第2の分配器と、前記第2の可変遅延器から出力される電気信号を2経路に分ける第3の分配器と、前記第2の分配器で分配される一方の電気信号と前記第3の分配器で分配される一方の電気信号との遅延量差を計測する遅延量差計測器と、前記第2の分配器で分配される他方の電気信号の伝送経路を断続する第1のスイッチと、前記第3の分配器で分配される他方の電気信号の伝送経路を断続する第2のスイッチと、前記第1のスイッチ及び前記第2のスイッチそれぞれを通過した電気信号を合波して出力する合波器と、前記第1及び第2の可変遅延器の遅延量、第1及び第2のスイッチの断続を制御する制御器とを具備し、前記制御器が、前記遅延量差計測器で計測される遅延量差が許容範囲となるように、第1の可変遅延器の遅延量と第2の可変遅延器の遅延量を交互に増加し、その増加処理が施される期間、その経路を前記第1または第2のスイッチで遮断するように制御する。
また、本発明の第2の観点は、以下のような構成要素を備えている。すなわち、第1の分配器によって電気信号を2経路に分け、一方の電気信号を第1の可変遅延器、他方の電気信号を第2の可変遅延器で遅延させ、前記第1の可変遅延器から出力される電気信号を第2の分配器によって2経路に分け、前記第2の可変遅延器から出力される電気信号を第3の分配器によって2経路に分け、前記第2の分配器で分配される一方の電気信号と前記第3の分配器で分配される一方の電気信号との遅延量差を遅延量差計測器によって計測するようにし、前記第2の分配器で分配される他方の電気信号の伝送経路を第1のスイッチによって断続し、前記第3の分配器で分配される他方の電気信号の伝送経路を第2のスイッチによって断続し、前記第1のスイッチ及び前記第2のスイッチそれぞれを通過した電気信号を合波器によって合波して出力する可変遅延装置に用いられ、前記遅延量差計測器で計測される遅延量差が許容範囲となるように、第1の可変遅延器の遅延量と第2の可変遅延器の遅延量を交互に増加させ、その増加処理が施される期間、その経路を前記第1または第2のスイッチで遮断する。
すなわち、本発明に係る可変遅延装置は、電気信号の劣化要因である遅延量差の許容値に着目し、2つの経路の遅延量差を常に許容値以下に抑えるしくみを実現したものである。具体的には、2つの経路の遅延量差を遅延量差計測器によって計測し、その計測された値を得て、第1、第2の可変遅延器の遅延量および第1、第2のスイッチのオン・オフの制御により、片経路ずつ交互に遅延量を増加させるとともに2経路のスイッチのオン/オフを組み合わせることで、2経路の相対的な遅延量差を常に許容値の範囲内に保ちながら総遅延量を増加させていく。この場合、冗長化方式の可変遅延装置においても、通信に影響を与えることなく、大きな遅延調整が可能となる。
したがって、本発明によれば、冗長化方式であっても、電気信号を劣化させずに大きな遅延量が調整可能な可変遅延装置及びその遅延量調整方法を提供することができる。
本発明に係る可変遅延装置の一実施形態の構成を示すブロック図である。 上記実施形態の可変遅延装置における遅延量調整方法の処理の流れを示すフローチャートである。 上記実施形態の初期状態を示すブロック図である。 上記実施形態の工程1の状態を示すブロック図である。 上記実施形態の工程2の状態を示すブロック図である。 上記実施形態の工程3の状態を示すブロック図である。 上記実施形態の工程4の状態を示すブロック図である。 上記実施形態の工程5の状態を示すブロック図である。 上記実施形態の工程6の状態を示すブロック図である。 上記実施形態の工程7の状態を示すブロック図である。
以下、図面を参照してこの発明に係わる実施形態を説明する。
図1は本発明の一実施形態に係る可変遅延装置の構成を示すブロック図である。図1において、入力端子1から入力される電気信号は第1の分配器2に供給される。この第1の分配器2は供給された電気信号を2つの経路に同じ電気信号を分配出力する。この第1の分配器2から出力される電気信号は第1の可変遅延器3および第2の可変遅延器3’にそれぞれ供給される。第1の可変遅延器3および第2の可変遅延器3’は、それぞれ供給される電気信号を制御装置7から制御線8を通して命令される遅延量分だけ遅延して出力する。
第1の可変遅延器3および第2の可変遅延器3’から出力される電気信号はそれぞれ第2の分配器10および第3の分配器10’に供給される。第2の分配器10および第3の分配器10’に供給される電気信号は、第1の分配器1と同様に、2つの経路に供給される電気信号と同じ電気信号を分配出力する。第2の分配器10および第3の分配器10’から出力される一方の電気信号は遅延量差計測器6に供給される。また、第2の分配器10から出力される他方の電気信号は第1のスイッチ4を介して合波器5に供給され、第3の分配器10’から出力される他方の電気信号は第2のスイッチ4’を介して合波器5に供給される。
遅延量差計測器6は2つの経路から供給される電気信号の遅延量差を計測する。
第1のスイッチ4および第2のスイッチ4’はそれぞれ制御装置7から制御線8を通して命令されるオン・オフ制御信号に従って電気信号のオンとオフを切り替え、これによって第1、第2の分配器10,10’から合波器5に供給される電気信号を断続する。合波器5は各スイッチ4,4’を通じて第2及び第3の分配器10,10’から供給される2つの電気信号を合波して出力する。合波器5から出力される電気信号は出力端子9から出力される。
次に遅延量調整方法について図2乃至図10を用いて説明する。図2は調整の流れを示すフローチャート、図3乃至図10は図2に示す各工程の状態を示すブロック図である。ここでは、合波器5が論理和回路(OR)である場合について説明する。
第1の可変遅延器3および第2の可変遅延器3’の遅延量を0、第1のスイッチ4がON、第2のスイッチ4’がOFFの状態を初期状態とする(図3)。
まず、調整開始の指示があった場合、工程1(図4)として、遅延量差計測器6で遅延量差を計測しながら、遅延量差がaになるように第2の可変遅延器3’の遅延量を増加させる。すなわち、遅延量は遅延量差a相当増加させることになる。このとき、第2の可変遅延器3’が設置されている経路は、第2のスイッチ4’がOFFになっているため、電気信号は合波器5に供給されず、通信に影響を与えない。
次に、工程2(図5)として、第2のスイッチ4’をONに切り替える。このとき、遅延量差aが1パルスに対して十分に小さければ通信には影響が無い。
次に、工程3(図6)として、第1のスイッチ4をOFFに切り替える。このとき、第2のスイッチ4’はONになっているため、第2のスイッチ4’が配置されている経路で電気信号が合波器5を介して出力端子9から出力され、通信には影響が無い。
次に、工程4(図7)として、遅延量差計測器6で遅延量差を計測しながら、遅延量差がaになるように第1の可変遅延器3の遅延量を増加させる。すなわち、遅延量は遅延量差2a相当増加させることになる。このとき、第1の可変遅延器3が設置されている経路は、第1のスイッチ4がOFFになっているため、電気信号は合波器5に供給されず、通信に影響を与えない。
次に、工程5(図8)として、第1のスイッチ4をONに切り替える。このとき、工程2と同様の理由により通信には影響が無い。
次に、工程6(図9)として、第2のスイッチ4’をOFFに切り替える。このとき、第1のスイッチ4はONになっているため、第1のスイッチ4が配置されている経路で電気信号が伝送され、通信には影響が無い。
次に、工程7(図10)として、遅延量差計測器6で遅延量差を計測しながら、遅延量差がaになるように第2の可変遅延器3’の遅延量を増加させる。すなわち、遅延量は遅延量差2a相当増加させることになる。このとき、第2の可変遅延器3’が設置されている経路は第2のスイッチ4’がOFFになっているため、電気信号は合波器5に供給されず、通信に影響を与えない。
その後、工程2から工程7を繰り返すことにより、常に2つの経路の遅延量差をaに保ちながら、通信には影響を与えずに遅延量を調整可能である。第1の可変遅延器3および第2の可変遅延器3’の遅延量の調整精度が良い場合には、遅延量差計測器6での遅延量差の計測を何回か置きに行えばよい。遅延量差計測器6には、例えば位相比較器や排他的論理和回路(XOR)および自己相関関数などを用いるとよい。
また、合波器5が論理積回路(AND)の場合においても、論理和回路(OR)の場合と同様に、遅延量差計測器6で遅延量差を計測しながら、遅延量差がaになるように可変遅延器3の遅延量を増加させるため、通信には影響が無い。
ところで、可変遅延装置を用いる際には、各電気信号を同じ遅延量だけそれぞれ調整したい場合がある。この際にも、可変遅延装置において、初期状態の各電気信号の各経路の遅延量を一致させておけば、各電気信号を初期状態から相対的に同じ遅延量だけそれぞれ調整可能である。
すなわち、上記実施形態の可変遅延装置は、電気信号の劣化要因である遅延量差の許容値に着目し、2つの経路の遅延量差を常に許容値以下に抑えるしくみを実現するために、2つの経路の遅延量差を遅延量差計測器6によって計測し、その計測された値を得て、第1、第2の可変遅延器の遅延量および第1、第2のスイッチのオン・オフの制御により、片経路ずつ交互に遅延量を増加させるとともに2経路のスイッチのオン/オフを組み合わせることで、2経路の相対的な遅延量差を常に許容値の範囲内に保ちながら総遅延量を増加させていく。この場合、冗長化方式の可変遅延装置においても、通信に影響を与えることなく、大きな遅延調整が可能となる。
したがって、本実施形態の構成によれば、冗長化方式であっても、電気信号を劣化させずに大きな遅延量が調整可能な可変遅延装置及びその遅延量調整方法を提供することができる。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
1…入力端子
2…第1の分配器
3…第1の可変遅延器
3’…第2の可変遅延器
4…第1のスイッチ
4’…第2のスイッチ
5…合波器
6…遅延量差計測器
7…制御装置
8…制御線
9…出力端子
10…第2の分配器
10’…第3の分配器

Claims (2)

  1. 電気信号の遅延時間を無瞬断で変化させる可変遅延装置において、
    前記電気信号を2経路に分ける第1の分配器と、
    前記第1の分配器で分配される一方の電気信号の遅延時間を変化させる第1の可変遅延器と、
    前記第1の分配器で分配される他方の電気信号の遅延時間を変化させる第2の可変遅延器と、
    前記第1の可変遅延器から出力される電気信号を2経路に分ける第2の分配器と、
    前記第2の可変遅延器から出力される電気信号を2経路に分ける第3の分配器と、
    前記第2の分配器で分配される一方の電気信号と前記第3の分配器で分配される一方の電気信号との遅延量差を計測する遅延量差計測器と、
    前記第2の分配器で分配される他方の電気信号の伝送経路を断続する第1のスイッチと、
    前記第3の分配器で分配される他方の電気信号の伝送経路を断続する第2のスイッチと、
    前記第1のスイッチ及び前記第2のスイッチそれぞれを通過した電気信号を合波して出力する合波器と、
    前記第1及び第2の可変遅延器の遅延量、第1及び第2のスイッチの断続を制御する制御器と
    を具備し、
    前記制御器が、前記遅延量差計測器で計測される遅延量差が許容範囲となるように、第1の可変遅延器の遅延量と第2の可変遅延器の遅延量を交互に増加し、その増加処理が施される期間、その経路を前記第1または第2のスイッチで遮断するように制御することを特徴とする可変遅延装置。
  2. 第1の分配器によって電気信号を2経路に分け、一方の電気信号を第1の可変遅延器、他方の電気信号を第2の可変遅延器で遅延させ、前記第1の可変遅延器から出力される電気信号を第2の分配器によって2経路に分け、前記第2の可変遅延器から出力される電気信号を第3の分配器によって2経路に分け、前記第2の分配器で分配される一方の電気信号と前記第3の分配器で分配される一方の電気信号との遅延量差を遅延量差計測器によって計測するようにし、
    前記第2の分配器で分配される他方の電気信号の伝送経路を第1のスイッチによって断続し、前記第3の分配器で分配される他方の電気信号の伝送経路を第2のスイッチによって断続し、前記第1のスイッチ及び前記第2のスイッチそれぞれを通過した電気信号を合波器によって合波して出力する可変遅延装置に用いられ、
    前記遅延量差計測器で計測される遅延量差が許容範囲となるように、第1の可変遅延器の遅延量と第2の可変遅延器の遅延量を交互に増加させ、
    その増加処理が施される期間、その経路を前記第1または第2のスイッチで遮断することを特徴とする可変遅延装置の遅延量調整方法。
JP2013086609A 2013-04-17 2013-04-17 可変遅延装置及びその遅延量調整方法 Active JP5903400B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013086609A JP5903400B2 (ja) 2013-04-17 2013-04-17 可変遅延装置及びその遅延量調整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013086609A JP5903400B2 (ja) 2013-04-17 2013-04-17 可変遅延装置及びその遅延量調整方法

Publications (2)

Publication Number Publication Date
JP2014212391A true JP2014212391A (ja) 2014-11-13
JP5903400B2 JP5903400B2 (ja) 2016-04-13

Family

ID=51931860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013086609A Active JP5903400B2 (ja) 2013-04-17 2013-04-17 可変遅延装置及びその遅延量調整方法

Country Status (1)

Country Link
JP (1) JP5903400B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111817788B (zh) * 2020-06-23 2021-05-07 东北林业大学 自调节工作波长的光脉冲延时器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202656A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 遅延回路装置
JPH0993098A (ja) * 1995-09-27 1997-04-04 Ando Electric Co Ltd 可変遅延回路
JP2003202936A (ja) * 2002-01-08 2003-07-18 Mitsubishi Electric Corp 半導体集積回路
JP2009253366A (ja) * 2008-04-01 2009-10-29 Nippon Telegr & Teleph Corp <Ntt> 可変遅延回路
JP2010233180A (ja) * 2009-03-30 2010-10-14 Nippon Telegr & Teleph Corp <Ntt> 可変遅延回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202656A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 遅延回路装置
JPH0993098A (ja) * 1995-09-27 1997-04-04 Ando Electric Co Ltd 可変遅延回路
JP2003202936A (ja) * 2002-01-08 2003-07-18 Mitsubishi Electric Corp 半導体集積回路
JP2009253366A (ja) * 2008-04-01 2009-10-29 Nippon Telegr & Teleph Corp <Ntt> 可変遅延回路
JP2010233180A (ja) * 2009-03-30 2010-10-14 Nippon Telegr & Teleph Corp <Ntt> 可変遅延回路

Also Published As

Publication number Publication date
JP5903400B2 (ja) 2016-04-13

Similar Documents

Publication Publication Date Title
US8874058B2 (en) Stream signal transmission device and transmission method
US9032459B2 (en) Camera system, signal delay amount adjusting method and program
CN108254608B (zh) 数字示波器及数字示波器的自校准方法
EP2869464A3 (en) Adaptive adjustment of power splitter
RU2006141241A (ru) Система автоматической подстройки частоты по задержке
KR20160074339A (ko) 지연 회로
JP2012504263A5 (ja)
EP4220860A3 (en) Antenna and network device
US20130287155A1 (en) Signal source synchronization circuit
KR20120083231A (ko) 저항 분할 회로 및 전압 검출 회로
JP5903400B2 (ja) 可変遅延装置及びその遅延量調整方法
KR20170005483A (ko) 아날로그 rf 메모리 시스템
JP5945518B2 (ja) 可変遅延装置及びその遅延量調整方法
JP2014033254A (ja) 電気信号出力装置、差動出力ドライバ、及び出力装置
JP2006262317A (ja) 地上デジタル放送システムとそのクロック位相確定方法
WO2016174476A3 (en) Control of an electrical power network
JPH0793048A (ja) クロック分配装置
KR101624287B1 (ko) 효율적인 디지털 위상변화기
JP2006314108A (ja) 制御可能な遅延デバイス
JP6455298B2 (ja) 光伝送装置及びレベル調整方法
US9503077B2 (en) Balancing currents of power semiconductors
JP6292871B2 (ja) 電力測定装置
JP2001358696A (ja) 波長多重伝送システム
US20150161145A1 (en) Adjusting occupancies of a set of buffers
JP2009200825A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160314

R150 Certificate of patent or registration of utility model

Ref document number: 5903400

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150