JP2014206512A - マイクロ流路チップ及びその製造方法 - Google Patents

マイクロ流路チップ及びその製造方法 Download PDF

Info

Publication number
JP2014206512A
JP2014206512A JP2013085345A JP2013085345A JP2014206512A JP 2014206512 A JP2014206512 A JP 2014206512A JP 2013085345 A JP2013085345 A JP 2013085345A JP 2013085345 A JP2013085345 A JP 2013085345A JP 2014206512 A JP2014206512 A JP 2014206512A
Authority
JP
Japan
Prior art keywords
solder resist
microchannel chip
resist pattern
insulating film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013085345A
Other languages
English (en)
Inventor
正昭 堤田
Masaaki Tsutsumida
正昭 堤田
松尾 長可
Nagayoshi Matsuo
長可 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindo Denshi Kogyo KK
Original Assignee
Shindo Denshi Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindo Denshi Kogyo KK filed Critical Shindo Denshi Kogyo KK
Priority to JP2013085345A priority Critical patent/JP2014206512A/ja
Publication of JP2014206512A publication Critical patent/JP2014206512A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】生産効率が良好で位置精度の高いマイクロ流路チップ及びその製造方法を提供する。
【解決手段】本発明のマイクロ流路チップは、貫通孔が施された絶縁性フィルムと、前記絶縁性フィルムの表面に設けられた導体配線パターンと、前記導体配線パターン上を含む絶縁性フィルム上に形成されたソルダレジストパターンと、前記ソルダレジストパターン上に接着されたポリイミドフィルムを備えたマイクロ流路チップにおいて、前記ソルダレジストパターンは、流路を含む。
【選択図】図1

Description

本発明は、ソルダレジストを用いて流路を形成するマイクロ流路チップ及びその製造方法に関するものである。
近年、再生医療分野において特定の細胞を分析/分取するためにマイクロ流路チップが使用されている。この分野の更なる発展に伴いマイクロ流路チップの需要拡大が期待される。
例えば、第1の基板と第2の基板との間に間挿された中間基板とからなり、第1の基板と中間基板との接着面側の少なくとも一方の面に、第1の非接着薄膜層が形成され、第1の非接着薄膜層上の任意の位置に、第1の非接着薄膜層に接し第1の基板外表面に開口する少なくとも一つの流体用ポートが配設され、第2の基板と中間基板との接着面側の少なくとも一方の面に、第1の非接着薄膜層の長さと同一又は異なる長さの第2の非接着薄膜層の少なくとも一部が、中間基板を介して前記第1の非接着薄膜層と上下で重畳するように形成されたマイクロ流路チップが知られている。
また、この他にもマイクロ流路または貫通孔または導体配線パターンを有する5層のフィルムからなるマイクロ流路チップが存在する。
図3に従来のマイクロ流路チップの主要な構成を示す。
第1層101、第5層105は貫通孔106を有するポリイミドフィルムからなる。この貫通孔106はフォトエッチング法によって形成される。
また、第2層102、第4層104は熱可塑性フィルムからなり、マイクロ流路107と貫通孔106を有するものである。このマイクロ流路107と貫通孔106はフォトエッチング法によって形成される。
そして、第3層103は絶縁性フィルムの両面に導体配線パターン109と微細貫通孔108と貫通孔106を有したフィルムである。この導体配線パターン109は絶縁性フィルムの表裏両面の導体を、例えばフォトエッチング法などによってパターン加工して形成されたもので主に電気的配線のための配線パターンである。微細貫通孔108はレーザー光の照射によって形成されるものである。貫通孔106はフォトエッチング法によって形成される。
第1層101、第2層102、第3層103、第4層104、第5層105は夫々形成された後、個片化され図3のように積み重ねられ、真空状態で金型を使用して熱と圧力を加えて貼り合わせることによりマイクロ流路チップが形成される。
特再公表2008−4572号公報
しかし、従来の製造方法では各層となるフィルムを個片化後、真空中に金型で熱と圧力を加えて貼り合わせるため生産効率が悪いという問題があった。
また、第1層〜第5層を同時に貼り合わせるので、マイクロ流路が形成された層102、104とその他の層101、103、105と精度良く貼り合わせるのが困難であった。さらに、貼り合わせは200℃以上の高温下で行われるため、各層が熱膨張しマイクロ流路の寸法が変化するという問題があった。
そこで、本発明は、生産効率が良好で位置精度の高いマイクロ流路チップ及びその製造方法を提供することを目的とする。
本発明の請求項1に記載のマイクロ流路チップは、貫通孔が施された絶縁性フィルムと、前記絶縁性フィルムの表面に設けられた導体配線パターンと、前記導体配線パターン上を含む絶縁性フィルム上に形成されたソルダレジストパターンと、前記ソルダレジストパターン上に接着されたポリイミドフィルムを備えたマイクロ流路チップにおいて、前記ソルダレジストパターンは流路を含む。
本発明の請求項2に記載のマイクロ流路チップは、請求項1に記載のマイクロ流路チップにおいて、前記流路は、前記ソルダレジストパターンの厚さの3倍以上の幅を有する。
本発明の請求項3に記載のマイクロ流路チップの製造方法は、絶縁性フィルムに貫通孔を形成する貫通孔形成工程と、前記絶縁性フィルムの表裏面に形成された導体膜をエッチングにより除去して導体配線パターンを形成する導体配線パターン形成工程と、前記導体配線パターン上にソルダレジストを設け、流路を含むパターンを形成するソルダレジストパターン形成工程と、前記ソルダレジストパターンに接着剤を介してポリイミドフィルムを貼り付けるポリイミドフィルム貼り付け工程を有する。
本発明の請求項4に記載のマイクロ流路チップの製造方法は、請求項3に記載のマイクロ流路チップの製造方法において、前記流路は、前記ソルダレジストパターンの厚さの3倍以上の幅を有する。
本発明の請求項5に記載のマイクロ流路チップの製造方法は、請求項3または4に記載のマイクロ流路チップの製造方法において、前記ソルダレジストパターン形成工程の後に、前記ソルダレジストパターンから露出する前記導体配線パターンにめっきを施す工程をさらに含む。
本発明によれば、マイクロ流路チップを形成する層を順次連続的に形成することが可能となるため、生産効率を良くすることができる。
また、流路が露光装置によるパターン焼付けによって形成されるため、位置精度を向上させることができる。
図1は本発明のマイクロ流路チップの断面図である。 図2は本発明のマイクロ流路チップの製造方法を示す断面図である。 図3は従来技術のマイクロ流路チップの展開図である。
以下、図面を参照して、本発明の実施形態を説明する。
本発明を実施するための形態に係るマイクロ流路チップは、図1に示すように絶縁性フィルム1と貫通孔5と導体配線パターン2とソルダレジストパターン3と流路6と接着層付きポリイミドフィルム4を主要な構成要素として備えている。
本発明では、図1に示す構造からなるマイクロ流路チップとする、つまり、図3に示した第2層及び第4層にソルダレジストを用いることにより、流路6を含むパターンの形成を露光装置と露光マスクにより所定のパターンを焼付けて現像する方法を採用することができる。前記露光マスクは、サブミクロンオーダーでパターン設計が可能であるため、流路6の寸法と位置を正確かつ自由に描画可能である。また、露光装置の照射時間は数十秒程度で済むため、生産性を向上させることができる。さらに、加熱、加圧工程を有しないためマイクロ流路の寸法が変化することはなく、位置精度のバラツキも数十μmオーダーに小さくすることができる。
本発明を実施する形態に係るマイクロ流路チップの製造方法は、貫通孔形成工程、導体配線パターン形成工程、レジストパターン形成工程、ポリイミドフィルム貼り付け工程を有するものである。
次に、具体的な製造方法について説明する。
まず、両面に導体膜2aを形成した絶縁性フィルム1を準備する(図2(a))。
次に、貫通孔形成工程として、レーザー光などにより導体膜2aに貫通孔5を形成し(図2(b))、さらに絶縁性フィルム1に貫通孔5を形成する(図2(c))。
そして、導体配線パターン形成工程として、絶縁性フィルム1の表裏両面に形成された導体膜2aにレジスト膜7aを形成しフォトリソグラフィによりレジストパターンを形成した後(図2(d))、レジストパターンから露出した導体膜2aをエッチングにより除去して導体配線パターン2を形成する(図2(e))。さらに、絶縁性フィルム1及び導体配線パターン2上にレジスト膜7bを形成しフォトリソグラフィによりレジストパターンを形成した後(図2(f))、レジストパターンから露出した絶縁性フィルム1をエッチングにより除去する(図2(g))。
さらに、レジストパターン形成工程として、導体配線パターン2を形成した後、表裏両面にソルダレジスト3aを形成する(図2(h))。そして、フォトリソグラフィー法により、ソルダレジスト3aを露光現像して、ソルダレジストパターン3を形成する(図2(i))。
最後に、ポリイミドフィルム貼り付け工程として、接着層付きのポリイミドフィルム4を所定の位置に貼り付ける(図2(j))。
これらの工程により、本発明のマイクロ流路チップが完成する。
上述したレジストパターン形成工程では、ソルダレジストパターン3は液状のフォトソルダレジストを印刷版等で塗布しフォトリソグラフィー法によって形成したが、ドライフィルムタイプを使用することもできる。その場合、工程が短縮化できるとともに、ソルダレジスト表面の平坦性が得られ易い。
また、レジストパターン形成工程の後、ソルダレジストパターン3から露出する導体配線パターン2に金めっき(図示しない)などの機能めっきを施しても良い。
なお、ソルダレジストパターン3に設けられた流路6は、ソルダレジストパターン3の厚さの3倍以上の幅を有することが望ましい。ソルダレジストパターン3の厚さの3倍未満の幅では、ソルダレジストの現像性が低下し寸法精度が悪化するためである。
(実施例)
以下に実施例を示す。
まず、12.5μm厚のカプトン(商標登録)からなる絶縁性フィルム1の両面に銅めっきにて形成された6μm厚の導体膜2aからなる両面導体フィルムを用意し搬送時、フィルム変形を予防するためPETテープを貼りつけた。
次に、UV光レーザーを用いて絶縁性フィルム1と片面の導体膜2aを貫通する20μm径の貫通孔5を形成した。
続いてフィルムの外周を補強するため銅めっきを施した。この時、不要な箇所に銅めっきを施さないためにレジストを用いて保護を行った。
銅めっきにてフィルムが補強されたため不要となった変形防止用のPETテープを剥がし、粘着物の除去とレーザー照射時に発生したスミアを除去するためのデスミア処理を施した。
そして、一般的なフォトファブリケーションプロセスにて両面の導体膜2aを加工して表裏両面に導体配線パターン2を形成した。
さらに、真空ロールラミネーターで導体配線パターン2を形成した絶縁性フィルム1の両面に25μm厚のドライフィルムソルダレジスト3aをラミネートして露光マスクおよび露光装置を用いて所定のパターン等を焼付け、現像を行って所望のマイクロ流路6を形成した。その後ベークしてソルダレジストパターン3を硬化した。
露出した導体配線パターン2に電解金めっき(図示しない)を施し、最後に接着層付きのポリイミドフィルム4(カバーレイフィルム)を貼り付けて個片化することにより本発明のマイクロ流路チップが完成した。
完成したマイクロ流路チップについて、流路の位置精度、及び寸法精度を評価した。
流路の位置精度は、TOPCON製の工場顕微鏡TMM−130ENに10倍の対物レンズを使用し、マイクロ流路と絶縁性フィルムに設けられた特定パターンの相対距離を測定する方法で評価した。
また、寸法精度は、前記TOPCON製の工場顕微鏡TMM−130ENに10倍の対物レンズを使用し、マイクロ流路の全長Lにおいて両端部とL/2を含む3点の幅を測定する方法で評価した。
評価結果によれば、本発明のマイクロ流路チップは、位置精度は従来の±200μmから±30μmへ改善し、かつ、寸法精度は、従来の±100μmから±10μmへ改善した。
また、マイクロ流路チップとなる各層を連続的に形成することが可能となり、従来では200個/日の生産数を大きな設備投資を行わずに20000個/日に増やし量産効率を改善することが出来た。
1 絶縁性フィルム
2 導体配線パターン
3 ソルダレジストパターン
4 接着層付きポリイミドフィルム
5 貫通孔
6 流路
101 マイクロ流路チップ第1層
102 マイクロ流路チップ第2層
103 マイクロ流路チップ第3層
104 マイクロ流路チップ第4層
105 マイクロ流路チップ第5層
106 貫通孔
107 流路
108 微細貫通孔
109 導体配線パターン

Claims (5)

  1. 貫通孔が施された絶縁性フィルムと、
    前記絶縁性フィルムの表面に設けられた導体配線パターンと、
    前記導体配線パターン上を含む絶縁性フィルム上に形成されたソルダレジストパターンと、
    前記ソルダレジストパターン上に接着されたポリイミドフィルムを備えたマイクロ流路チップにおいて、
    前記ソルダレジストパターンは、流路を含むマイクロ流路チップ。
  2. 請求項1に記載のマイクロ流路チップにおいて、
    前記流路は、前記ソルダレジストパターンの厚さの3倍以上の幅を有するマイクロ流路チップ。
  3. 絶縁性フィルムに貫通孔を形成する貫通孔形成工程と、
    前記絶縁性フィルムの表裏面に形成された導体膜をエッチングにより除去して導体配線パターンを形成する導体配線パターン形成工程と、
    前記導体配線パターン上にソルダレジストを設け、流路を含むパターンを形成するソルダレジストパターン形成工程と、
    前記ソルダレジストパターンに接着剤を介してポリイミドフィルムを貼り付けるポリイミドフィルム貼り付け工程を有するマイクロ流路チップの製造方法。
  4. 請求項3に記載のマイクロ流路チップの製造方法において、
    前記流路は、前記ソルダレジストパターンの厚さの3倍以上の幅を有するマイクロ流路チップの製造方法。
  5. 請求項3または4に記載のマイクロ流路チップの製造方法において、
    前記ソルダレジストパターン形成工程の後に、前記ソルダレジストパターンから露出する前記導体配線パターンにめっきを施す工程をさらに含むマイクロ流路チップの製造方法。
JP2013085345A 2013-04-16 2013-04-16 マイクロ流路チップ及びその製造方法 Pending JP2014206512A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013085345A JP2014206512A (ja) 2013-04-16 2013-04-16 マイクロ流路チップ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013085345A JP2014206512A (ja) 2013-04-16 2013-04-16 マイクロ流路チップ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2014206512A true JP2014206512A (ja) 2014-10-30

Family

ID=52120146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013085345A Pending JP2014206512A (ja) 2013-04-16 2013-04-16 マイクロ流路チップ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2014206512A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022080077A1 (ja) 2020-10-16 2022-04-21 住友ベークライト株式会社 マイクロ流路チップ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022080077A1 (ja) 2020-10-16 2022-04-21 住友ベークライト株式会社 マイクロ流路チップ

Similar Documents

Publication Publication Date Title
US9603263B2 (en) Manufacturing method of circuit substrate
CN103887189B (zh) 用于制造芯片布置的方法和芯片布置
TW201640965A (zh) 可撓性印刷電路板之製造方法
JP5903920B2 (ja) 半導体装置の製造方法及び電子装置の製造方法
JP2012111195A (ja) メタルマスクの製造方法、枠部材及びその製造方法
TW201438537A (zh) 配線基板的製造方法
TW201513761A (zh) 電路基板、電路基板的製造方法及電子機器
TWM517410U (zh) 電子封裝件與封裝載板
TWI469706B (zh) 可撓折的電路板及其製作方法
TWI482549B (zh) 印刷電路板之製造方法
JP2017157739A (ja) 電子部品付き配線板の製造方法
US10999935B2 (en) Manufacturing method of circuit board
TW201540156A (zh) 配線基板的製造方法
US9458540B2 (en) Package substrate and manufacturing method thereof
JP2014206512A (ja) マイクロ流路チップ及びその製造方法
JP2005064203A (ja) 多層配線基板の製造方法
KR100693146B1 (ko) 다층 인쇄회로기판의 제조방법
TW201927090A (zh) 佈線板及其製造方法
WO2017138381A1 (ja) フレキシブルケーブル付電子部品連およびフレキシブルケーブル付電子部品連の製造方法
JP2006310532A (ja) 半導体装置およびその製造方法
TW201417663A (zh) 承載板的製作方法
JP2013041958A (ja) プリント配線基板およびプリント配線基板の製造方法
KR20170041161A (ko) 회로기판 및 제조방법
JP2017092105A (ja) 多層配線基板の製造方法
JP5981680B1 (ja) シートコイルの製造方法