JP2014204626A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014204626A
JP2014204626A JP2013080985A JP2013080985A JP2014204626A JP 2014204626 A JP2014204626 A JP 2014204626A JP 2013080985 A JP2013080985 A JP 2013080985A JP 2013080985 A JP2013080985 A JP 2013080985A JP 2014204626 A JP2014204626 A JP 2014204626A
Authority
JP
Japan
Prior art keywords
inductor
semiconductor device
lead frame
mic
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013080985A
Other languages
English (en)
Inventor
康寛 岡部
Yasuhiro Okabe
康寛 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2013080985A priority Critical patent/JP2014204626A/ja
Priority to CN201410136424.0A priority patent/CN104103618B/zh
Priority to US14/248,440 priority patent/US9142606B2/en
Publication of JP2014204626A publication Critical patent/JP2014204626A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】インダクタで生じる輻射ノイズの増加を抑えた半導体装置を提供することを課題とする。【解決手段】半導体装置１０は、リードフレームＲＭと、リードフレームＲＭの主面側ＭＦに搭載されたＭＩＣ１８と、リードフレームＲＭの裏面側ＢＦに密着して搭載されたインダクタ１２と、リードフレームＲＭ、ＭＩＣ１８、およびインダクタ１２を樹脂封止する樹脂体１４と、を備える。インダクタ１２は強磁性体の八角柱状コアであり、インダクタ１２の軸Ｐに対応する位置にＭＩＣ１８を配置し、インダクタ１２の端子Ｂ，Ｃ間にＭＩＣ１８に流れる主電流の配線を配置する。【選択図】図１

Description

本発明は、インダクタを有する半導体装置に関する。
電源電圧を所定の動作電圧に変換する電力変換装置としてＤＣ−ＤＣコンバータを備え
た半導体装置が知られている。このような半導体装置では、フレームの主面側に、インダ
クタ（コイル）、ＩＣチップ、およびコンデンサを搭載した、小型低背のＳＯＮ型半導体
装置が一般的に知られている（例えば特許文献１参照）。
特開２００７−３１８９５４号公報
ところで、このような従来の半導体装置では、インダクタとＩＣチップ（以下、単にＩ
Ｃという）とがほぼ同じ大きさであってしかも積層されているので、インダクタの実装が
フレームより中空に設置されるため、インダクタで生じる電磁界がフレームに達するまで
の距離ができるので、漏れ磁束が増加し、ひいては輻射ノイズが増加することが懸念される
。
本発明は上記課題に鑑みてなされたものであり、インダクタで生じる電磁界によって輻
射ノイズの増加を抑制した半導体装置を提供することを課題とする。
上記課題を解決するために、本発明に係る半導体装置は、リードフレームと、前記リー
ドフレームの主面側に搭載されたＩＣ素子と、前記リードフレームの裏面側に密着して搭
載されたインダクタと、前記リードフレーム、前記ＩＣ素子、および前記インダクタを樹
脂封止する樹脂体と、を備え、前記インダクタと前記リードフレームとは密着され、前記
インダクタが強磁性体の八角柱状コアまたは円柱状コアであり、前記インダクタの軸に対
応する位置に前記ＩＣ素子を配置し、前記インダクタと前記ＩＣ素子とは電気的に接続さ
れ、前記インダクタの端子間に前記ＩＣ素子に流れる主電流の配線を配置したことを特徴
とする。
本発明によれば、インダクタとフレーム間の距離が無くなり、インダクタで生じる輻射
ノイズの増加を抑えた半導体装置を提供することができる。
図１（ａ）〜（ｃ）は、それぞれ、本発明の一実施形態に係る半導体装置の内部構成を説明する正面図、側面図、および、背面図である。 図２（ａ）および（ｂ）は、本発明の本実施形態の外観構成を説明する半導体装置の正面図および側面図である。 図３は、本実施形態に係る半導体装置の一実施形態で、ＭＩＣの中にスイッチング素子を設けた例を示す回路図である。 図４は、本実施形態に係る半導体装置の内部配線の配置を説明する図である。 図５は、本実施形態に係る半導体装置の内部に流れる電流経路を詳細に説明する図である。 図６は、本実施形態に係る半導体装置と従来技術形態に関わる半導体装置との輻射ノイズデータを比較した測定データである。
以下、添付図面を参照して、本発明の実施の形態について説明する。図１（ａ）〜（ｃ
）は、それぞれ、本発明の一実施形態（以下、本実施形態という）に係る半導体装置の内
部構成を説明する正面図、側面図、および、背面図である。図２（ａ）および（ｂ）は、
本実施形態の外観構成を説明する半導体装置の正面図および側面図である。
本実施形態に係る半導体装置１０は、ＳＩＰ型樹脂封止半導体装置であり、インダクタ
内蔵型モジュール（インダクタ内蔵型レギュレータ）である。
半導体装置１０は、リードフレームＲＭと、リードフレームＲＭの主面側ＭＦ（表面側
）に電子部品として搭載された回路素子Ｄと、リードフレームＲＭの裏面側ＢＦに搭載さ
れたインダクタ（コイル）１２と、回路素子Ｄおよびインダクタ１２を樹脂封止する樹脂
体１４からなる。また、裏面側ＢＦであって樹脂体１４の外壁にビス止めされ、装置内部
で発生した熱を装置外方へ放熱する放熱板１５とを備えることも可能である。
リードフレームＲＭは、銅または銅合金などの金属製である。本実施形態では、リード
フレームＲＭは、分割されて相互に非連続とされた主に３つの分割フレーム１６ｐ〜ｒか
らなる。すなわち、分割フレーム同士は電気的に相互に絶縁されている。
図１（ａ）に示すように、半導体装置１０を正面側から見て、分割フレーム１６ｐ、１
６ｑは左右位置に、分割フレーム１６ｒは中央位置にそれぞれ配置されている。
また、本実施形態では、回路素子Ｄとして、ＭＩＣ（モノリシック集積回路）１８と、
基板（有機基板）２０ｐと、チップコンデンサ２２ａ〜ｃとが搭載されている。本実施形
態では、リードフレームＲＭの電気伝導度はＭＩＣ１８の電気伝導度よりも大きい。
ＭＩＣ１８は分割フレーム１６ｒに搭載されている。チップコンデンサ２２ａは分割フ
レーム１６ｐ、１６ｒに跨って実装されており、チップコンデンサ２２ｂは分割フレーム
１６ｑ、１６ｒに跨って実装されている。
基板２０ｐは分割フレーム１６ｐに配置されている。そして、チップコンデンサ２２ｃ
は基板２０ｐに実装されている。
本実施形態では、インダクタ１２は強磁性体のポットコアである。そして、インダクタ
１２の軸（中心軸）Ｐに対応する位置にＭＩＣ１８を配置している。インダクタ１２の軸
Ｐに対応する位置とは、インダクタ１２の軸Ｐの近くであってインダクタ１２で発生する
電磁界の影響を受け難い位置である。本実施形態では、対応する位置として、インダクタ
１２の中心軸方向から見てインダクタ１２の本体１２ｍ（コイル状の電流通過部）の内周
側１２ｉの位置としている。
基板２０ｐは分割フレーム１６ｐに配置されている。そして、チップコンデンサ２２ｃ
は基板２０ｐに実装されている。
そして、図１（ｂ）および（ｃ）に示すように、インダクタ１２の実装面側の両サイド
側に電気接続面１２ｐ、１２ｑが形成されており、この電気接続面１２ｐ、１２ｑがそれ
ぞれ分割フレーム１６ｐ、１６ｑに面接触するようにインダクタ１２がリードフレームＲ
Ｍの裏面側ＢＦに実装されている。しかも、主面側ＭＦのＭＩＣ１８と裏面側ＢＦのイン
ダクタ１２とがリードフレームＲＭを挟むように配置されている。本実施形態ではインダ
クタ１２は、多角柱状（例えば図１（ｃ）に示すような八角柱状）であるが、円柱状であ
ってもよい。
回路素子Ｄや基板２０を分割フレーム１６に配置する際、基板２０については、接着剤
で分割フレーム１６に接着させることで分割フレーム１６に固定しており、回路素子Ｄや
インダクタ１２については、実装時に、銀ペーストを塗布して熱硬化させることや、ある
いはリフローなどのはんだ付けをすることで、分割フレーム１６に密着させて固定してい
る。
また、半導体装置１０は、樹脂体１４から延び出す複数本のアウターリードＥＲを有す
る。そして、樹脂体１４は、ＭＩＣ１８、基板２０、チップコンデンサ２２ａ〜２２ｃ、
および、分割フレーム１６のアウターリード以外の部分を樹脂封止するように、モールド
樹脂等で形成されている。樹脂体１４のうち半導体装置上部（アウターリードＥＲの延び
出し側とは反対側の部分）には、ビスが挿通可能な貫通孔１４ｈが形成されている。なお
、分割フレーム１６ｐ、１６ｑの半導体装置上部は、この貫通孔１４ｈに露出しない形状
で配置されている。
また、放熱板１５は、ビス係合孔１５ｈ（雌ネジ。図２（ｂ）参照）が形成され樹脂体
１４の外壁に当接する平板状の放熱基板１５ｂと、放熱基板１５ｂに立設するように配列
された複数本の放熱フィン１５ｆと、を有するものであり、半導体装置１０を製造する前
に予め製造しておいたものである。放熱板１５の材質は、例えば、銅やアルミニウムであ
る。
ここで、樹脂体１４のうちリードフレームＲＭの主面側を形成する樹脂体部分１４ｐで
は、電子部品から樹脂体表面１４ｆまでの距離（樹脂体の厚み）が最も小さいのは、基板
２０ｐ上に配置されたチップコンデンサ２２ｃから樹脂体表面１４ｆまでの距離（厚み）
ＬＦ（例えば０．４ｍｍ）である。そして、この距離（厚み）ＬＦよりも、インダクタ１
２の表面１２ｓから樹脂体裏面１４Ｂまでの距離ＬＢ（例えば０．７５ｍｍ）が大きくさ
れている。そして、距離ＬＢは、所定距離（所定厚み）以下とされている。ここで所定距
離とは、インダクタ１２で発生した熱を、リードフレームＲＭの裏面側を形成する樹脂体
部分１４ｑに伝えて放熱させる上で支障のない距離（厚み）であり、インダクタ１２の発
熱量、厚みなどによって決められる。
図３は、本実施形態に係る半導体装置の一実施形態で、ＭＩＣ１８の中にスイッチング
素子を設けた例を示す回路図である。また、図４は、本実施形態に係る半導体装置の内部
配線の配置を説明する説明図である。また、図５は、本実施形態に係る半導体装置の内部
に流れる電流経路を詳細に説明する図である。
ここで図３の示す回路図の端子Ａ、Ｂ、Ｃ、ＡＧ、ＰＧは、図４及び図５で示す配線端
子と同一の図番を示している。端子Ａは入力端子、端子Ｂ、Ｃはインダクタ１２の端子で
あり、且つ端子Ｃは出力端子を兼ねている。また、端子ＡＧ、ＰＧはグランド端子である。
図４で示すインダクタ１２の端子Ｂ，ＣはリードフレームＲＭの両脇の位置に配置され
、ＭＩＣ１８の配線端子Ａ、ＡＧ、ＰＧはインダクタ１２の端子Ｂ，Ｃの内側に配置され
ている。
これは、図３で示すＭＩＣ１８のＡ〜Ｂ間にあるスイッチング素子がオンすることで電
源Ｅからインダクタ１２〜コンデンサＣ４及び負荷ＲＬを介して電流が流れる電流経路１
と、ＭＩＣ１８のＡ〜Ｂ間にあるスイッチング素子がオフし、相補的にＭＩＣ１８のＢ〜
ＰＧ間にあるスイッチング素子がオンすることで電流が流れる電流経路２のループが最短
になる。ここで、図５において電流経路１を一点鎖線、電流経路２を二点鎖線、電流経路
１と電流経路２が合流して流れる経路を実線で示す。図５に示す電流経路から明らかなよ
うに、半導体装置内部に流れる電流経路をきわめて短く且つ経路の面積を狭く構成できる
。
図６は、本実施形態に係る半導体装置と従来技術形態に関わる半導体装置との輻射ノイ
ズデータを比較した測定データである。図６（Ａ）が本実施形態に係る半導体装置のデー
タ、図６（Ｂ）が従来技術形態に関わる半導体装置のデータである。周波数３０〜２００
ＭＨｚにかけて、本実施形態に係る半導体装置の輻射ノイズのピーク値が１０ｄＢ以上抑
制されていることがわかる。
これは、本実施形態に係る半導体装置のインダクタとフレーム間の距離が無く、且つ、
半導体装置内部に流れる電流経路をきわめて短く且つ経路の面積を狭くした効果である。
また、本実施形態では、インダクタ１２の中心軸方向から見てインダクタ１２の本体１
２ｍの内周側１２ｉの位置にＭＩＣ１８を配置している。従って、インダクタ１２が強磁
性体のポットコアであっても、インダクタ１２で発生する電磁界の影響をＭＩＣ１８が受
け難くすることができる。
また、リードフレームＲＭはＭＩＣ１８よりも電気伝導度が大きい。これにより、イン
ダクタ１２で発生する電磁界がＭＩＣ１８に影響することを更に抑えることができる。
また、リードフレームＲＭを形成している分割フレーム１６ｐ〜ｒの主面側ＭＦに回路
素子Ｄが搭載され、分割フレーム１６ｐ〜ｒの主面側ＭＦとは反対面側である裏面側ＢＦ
にインダクタ１２が密着されて搭載されており、実装可能なスペースを有効利用している
。従って、回路素子Ｄとインダクタ１２とを主面側ＭＦにのみ実装する場合に比べ、リー
ドフレームＲＭ（分割フレーム１６ｐ〜ｒ）の面積を大幅に小さくすることが可能になる
。よって、厚み寸法（高さ寸法）を抑えつつ平面寸法を大幅に小さくした半導体装置１０
とすることができるとともに半導体装置内部に流れる電流経路をきわめて短く且つ経路の
面積を狭くできる。
また、インダクタ１２の外形が六角形以上の多角柱状（図１（ｃ）では一例として八角
柱状）とされており、このような面取り形状にすることで、金型内に注入した樹脂がイン
ダクタ１２の周囲を流動し易い。なお、インダクタ１２の外形が円柱状であっても、同様
に、インダクタ１２の周囲を樹脂が流動し易い。
また、半導体装置１０は、主面側ＭＦにＭＩＣ１８を搭載し、裏面側ＢＦにインダクタ
１２を搭載することにより、ネジ締め等の機械的応力に対して強い構造にされている。
また、リードフレームＲＭが、相互に分割された複数（３つ）の分割フレーム１６から
なる。従って、分割フレーム同士が絶縁されているので、回路素子Ｄ（ＭＩＣ１８、基板
２０ｐ、チップコンデンサ２２ａ、２２ｂ）およびインダクタ１２を分割フレーム１６に
直接に実装することが可能になる。従って、インダクタ１２の通電量を従来に比べて大き
くすることができるので、インダクタ１２として、従来よりも容量が大きいものを用いる
ことができる。また、回路素子Ｄやインダクタ１２から発生した熱を金属製の分割フレー
ム１６に直接に伝達することができるので、放熱特性の優れた半導体装置１０とすること
ができる。
更に、図２（ａ）から明らかなように、本実施形態では、分割フレーム１６ｐ〜ｒの形
状が、中心線Ｃに対して略線対称とされている。これにより、熱応力による内部歪の発生
を抑え易い構成にした半導体装置１０とすることができる。
また、放熱フィン１５ｆを有する放熱板１５が、リードフレームＲＭの裏面側ＢＦであ
って樹脂体１４の外壁に設けられており、インダクタ１２の表面（上面）からは放熱板１
５とインダクタ１２との間の樹脂層を経由して放熱板１５から熱が放散され、インダクタ
１２の裏面（下面）からはリードフレームＲＭの外部リード（リード端子）ＥＲから外部
へ熱が放散され、インダクタ１２の両面側から効率良く熱が放散される構成になっている
。これにより、半導体装置１０の装置外方への放熱特性が更に向上しており、半導体装置
１０を更にハイパワーで作動させることが可能である。
また、本実施形態ではＩＣ素子としてＭＩＣ１８を例に挙げて説明したが、他のＩＣ素
子であっても同様の効果を奏することができる。
また、図４に示すように、ＭＩＣ１８にスイッチング素子を内蔵し、このスイッチング
素子が搭載されるリードフレームＲＭのタブ部を、ＧＮＤまたは＋Ｖｃｃ電源電圧に接続
した構成にしてもよい。これにより、リードフレームＲＭの電位が安定した電位となるの
で、ＭＩＣ１８にノイズが更に生じ難い構成にすることができる。また、ＭＩＣ自身のス
イッチングノイズによるＭＩＣ１８の誤動作や、スイッチングに伴って漏れ出るインダク
タ１２の電磁界の影響を大きく抑えることができるので、安定したスイッチング制御を行
うことができる。
また、インダクタ１２は、巻線タイプであっても積層タイプであってもよく、ダストコ
アでプレス成型されたインダクタ、ドラムコアで作られた開磁路構造のインダクタ、周り
に円筒形のコアを被せた閉磁路構造のインダクタなど、種々のタイプのインダクタが考え
られる。
また、本実施形態ではリードフレームＲＭが分割フレーム１６ｐ〜ｒからなる例で説明
したが、リードフレームＲＭを１枚の連続したものにし、表面側に回路素子Ｄを配置する
とともに裏面側ＢＦにインダクタ１２を配置した半導体装置とすることも可能である。こ
の場合、絶縁性の基板上にリードフレームＲＭを載置してリードフレームＲＭと基板裏面
側とを絶縁させ、リードフレームＲＭが設けられていない基板裏面側にインダクタ１２を
配置することが、短絡を防ぐ観点で好ましい。
また、本実施形態では、回路素子Ｄとして、ＭＩＣ１８、基板２０およびチップコンデ
ンサ２２を挙げたが、これら以外の他のもの（特に発熱量が多いもの）が含まれている構
成であってもよい。
また、樹脂体１４を形成する際に放熱板１５を配置し、放熱基板１５ｂの当接面側（樹
脂体側）の部位も併せて樹脂封止してもよい。これにより、インダクタ１２などの樹脂封
止された発熱源からの熱が放熱基板１５ｂに効率良く伝わるので、放熱フィン１５ｆから
高い効率で放熱することができる。また、放熱板１５を主面側ＭＦに設けてもよく、更に
は、主面側ＭＦ、裏面側ＢＦの両方に設けてもよい。
また、樹脂体１４の主面側ＭＦの厚みを、樹脂体１４の裏面側ＢＦの厚みの１.７倍以
下にすることが好ましく、これにより、樹脂体１４内に発生する熱応力を抑え易い構成に
することができる。
以上、本発明の実施の形態を説明したが、上記実施形態は、本発明の技術的思想を具体
化するための例示であって、構成部品の材質、形状、構造、配置等を上記のものに特定す
るものではない。本発明は、要旨を逸脱しない範囲内で種々変更して実施できる。また、
図面は模式的なものであり、寸法比などは現実のものとは異なることに留意すべきである
。従って、具体的な寸法比などは以下の説明を参酌して判断すべきものである。又、図面
相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんで
ある。
以上のように、本発明に係る半導体装置は、インダクタの軸に対応する位置に前記ＩＣ
素子を配置しているので、インダクタが強磁性体の八角柱状コアまたは円柱状コアであっ
ても、インダクタで生じる強い輻射ノイズを抑えた半導体装置として用いるのに好適であ
る。
１０ 半導体装置
１２ インダクタ
１２ｉ 内周側
１２ｍ 本体
１４ 樹脂体
１８ ＭＩＣ（ＩＣ素子）
２０ 基板
２２ａ〜２２ｃ コンデンサ
Ｐ 軸（中心軸）
ＲＭ リードフレーム

Claims (4)

  1. リードフレームと、
    前記リードフレームの主面側に搭載されたＩＣ素子と、
    前記リードフレームの裏面側に搭載されたインダクタと、
    前記リードフレーム、前記ＩＣ素子、および前記インダクタを樹脂封止する樹脂体と、
    を備え、
    前記インダクタと前記リードフレームとは密着されて、
    前記インダクタが強磁性体の八角柱状コアまたは円柱状コアであり、
    前記インダクタの軸に対応する位置に前記ＩＣ素子を配置し、
    前記インダクタと前記ＩＣ素子とは電気的に接続され、
    前記インダクタの端子間に前記ＩＣ素子に流れる主電流の配線を配置したことを特徴と
    する半導体装置。
  2. 前記インダクタの中心軸方向から見て、前記インダクタの本体の内周側に前記ＩＣ素子
    を配置したことを特徴とする請求項１記載の半導体装置。
  3. 前記リードフレームは前記ＩＣ素子よりも電気伝導度が大きいことを特徴とする請求項
    １または２記載の半導体装置。
  4. 前記ＩＣ素子はスイッチング素子を備え、
    前記スイッチング素子が搭載される前記リードフレームのタブ部を、ＧＮＤまたは＋Ｖ
    ｃｃ電源電圧に接続したことを特徴とする請求項１〜３のうちいずれか１項記載の半導体
    装置。
JP2013080985A 2013-04-09 2013-04-09 半導体装置 Pending JP2014204626A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013080985A JP2014204626A (ja) 2013-04-09 2013-04-09 半導体装置
CN201410136424.0A CN104103618B (zh) 2013-04-09 2014-04-04 半导体装置
US14/248,440 US9142606B2 (en) 2013-04-09 2014-04-09 Semiconductor device having an inductor mounted on a back face of a lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013080985A JP2014204626A (ja) 2013-04-09 2013-04-09 半導体装置

Publications (1)

Publication Number Publication Date
JP2014204626A true JP2014204626A (ja) 2014-10-27

Family

ID=51653872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013080985A Pending JP2014204626A (ja) 2013-04-09 2013-04-09 半導体装置

Country Status (3)

Country Link
US (1) US9142606B2 (ja)
JP (1) JP2014204626A (ja)
CN (1) CN104103618B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035819A (zh) * 2019-12-05 2021-06-25 三菱电机株式会社 半导体模块以及功率转换装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192467A (ja) * 2013-03-28 2014-10-06 Sanken Electric Co Ltd 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020074145A1 (en) * 2000-11-15 2002-06-20 Klaus Fischer System and method for converting a DC input voltage to a DC ouput voltage
JP2008099378A (ja) * 2006-10-10 2008-04-24 Sigma Denshi Kk ハイブリッドｉｃ回路及びｄｃ−ｄｃコンバータ
JP2013051357A (ja) * 2011-08-31 2013-03-14 Sanken Electric Co Ltd 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005955B2 (en) * 2003-04-23 2006-02-28 Hewlett-Packard Development Company, L.P. Inductor or transformer having a ferromagnetic core that is formed on a printed circuit board
JP2007318954A (ja) * 2006-05-29 2007-12-06 Fuji Electric Device Technology Co Ltd 超小型ｄｃ−ｄｃコンバータモジュール
US7531407B2 (en) * 2006-07-18 2009-05-12 International Business Machines Corporation Semiconductor integrated circuit devices having high-Q wafer backside inductors and methods of fabricating same
US7884696B2 (en) * 2007-11-23 2011-02-08 Alpha And Omega Semiconductor Incorporated Lead frame-based discrete power inductor
US20090315162A1 (en) * 2008-06-20 2009-12-24 Yong Liu Micro-Modules with Molded Passive Components, Systems Using the Same, and Methods of Making the Same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020074145A1 (en) * 2000-11-15 2002-06-20 Klaus Fischer System and method for converting a DC input voltage to a DC ouput voltage
JP2008099378A (ja) * 2006-10-10 2008-04-24 Sigma Denshi Kk ハイブリッドｉｃ回路及びｄｃ−ｄｃコンバータ
JP2013051357A (ja) * 2011-08-31 2013-03-14 Sanken Electric Co Ltd 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035819A (zh) * 2019-12-05 2021-06-25 三菱电机株式会社 半导体模块以及功率转换装置

Also Published As

Publication number Publication date
CN104103618A (zh) 2014-10-15
CN104103618B (zh) 2016-09-14
US20140299977A1 (en) 2014-10-09
US9142606B2 (en) 2015-09-22

Similar Documents

Publication Publication Date Title
US10685895B2 (en) Power module with lead component and manufacturing method thereof
US7920039B2 (en) Thermally enhanced magnetic transformer
US11134570B2 (en) Electronic module with a magnetic device
US7262973B2 (en) Power conversion module device and power unit using the same
WO2015049944A1 (ja) 半導体モジュール
KR101138031B1 (ko) 인덕터
JP2000331835A (ja) 積層電子部品及び回路モジュール
WO2014154139A1 (zh) 一种电子件安装结构及制作方法、电子件产品
US20140306791A1 (en) Power converter
US20160155559A1 (en) Electronic package
TWI446462B (zh) 功率模組
JP2008211043A (ja) 電子機器
JP2014204626A (ja) 半導体装置
JP2008099378A (ja) ハイブリッドｉｃ回路及びｄｃ−ｄｃコンバータ
JP5477157B2 (ja) 半導体装置
JP2008301594A (ja) 電源ユニット
JP6065501B2 (ja) 半導体装置
JP6651999B2 (ja) 複合デバイス
JP2010251582A (ja) Ｄｃ−ｄｃコンバータ
JP2001359280A (ja) 電源装置
JP5737080B2 (ja) 半導体装置およびその製造方法
JP2010251559A (ja) 電子回路装置
JPWO2016111059A1 (ja) パワー半導体のパッケージ素子
JP4810898B2 (ja) 半導体装置
CN106601694B (zh) 堆叠结构及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170630