JP2013051357A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2013051357A
JP2013051357A JP2011189435A JP2011189435A JP2013051357A JP 2013051357 A JP2013051357 A JP 2013051357A JP 2011189435 A JP2011189435 A JP 2011189435A JP 2011189435 A JP2011189435 A JP 2011189435A JP 2013051357 A JP2013051357 A JP 2013051357A
Authority
JP
Japan
Prior art keywords
semiconductor device
inductor
divided
circuit element
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011189435A
Other languages
English (en)
Other versions
JP5737080B2 (ja
Inventor
Kenji Furuhara
健二 古原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2011189435A priority Critical patent/JP5737080B2/ja
Publication of JP2013051357A publication Critical patent/JP2013051357A/ja
Application granted granted Critical
Publication of JP5737080B2 publication Critical patent/JP5737080B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】厚み寸法の増大を抑えつつ平面寸法を小さくした半導体装置およびその製造方法を提供することを課題とする。
【解決手段】半導体装置10は、リードフレームRMの主面側MFに搭載された回路素子Dと、リードフレームRMの裏面側BFに搭載されたインダクタ12と、回路素子Dおよびインダクタ12を樹脂封止する樹脂体14と、を備えている。回路素子Dには、モノリシック集積回路であるMIC18が含まれる。
【選択図】図1

Description

本発明は、インダクタを有する半導体装置およびその製造方法に関する。
電源電圧を所定の動作電圧に変換する電力変換装置としてDC−DCコンバータを備えた半導体装置が知られている。このような半導体装置では、フレームの主面側に、インダクタ(コイル)、IC、およびコンデンサを搭載した、小型低背のSON型半導体装置が一般的に知られている。
特開2007−173712号公報
ところで、SON型半導体装置では基板の一方の平面に部品を搭載することで低背にすることはできるが、搭載面積を広くする必要があり、平面寸法が大きくなる。
本発明は上記課題に鑑みてなされたものであり、厚み寸法の増大を抑えつつ平面寸法を小さくした半導体装置およびその製造方法を提供することを課題とする。
上記課題を解決するために、本発明に係る半導体装置は、リードフレームの主面側に搭載された回路素子と、前記リードフレームの裏面側に搭載されたインダクタと、前記回路素子および前記インダクタを樹脂封止する樹脂体と、を備えることを特徴とする。
また、本発明に係る半導体装置の製造方法は、リードフレームの主面側に搭載された回路素子と、前記リードフレームの裏面側に搭載されたインダクタと、前記回路素子および前記インダクタを樹脂封止する樹脂体と、を備え、前記リードフレームは、分割されて相互に非連続とされた複数の分割フレームで構成され、前記回路素子および前記インダクタが前記分割フレームに直接に実装されている半導体装置、または、装置内部で発生した熱を装置外方へ放熱する放熱板が更に設けられた半導体装置、の製造方法であって、所定形状の前記分割フレームを製造する工程と、前記回路素子を前記分割フレームの主面側に実装する工程と、前記インダクタを前記分割フレームの裏面側に実装する工程と、前記回路素子および前記インダクタを樹脂封止することで前記樹脂体を形成する工程と、を備えることを特徴とする。
本発明によれば、厚み寸法の増大を抑えつつ平面寸法を小さくした半導体装置およびその製造方法を提供することができる。
図1(a)〜(c)は、それぞれ、本発明の一実施形態に係る半導体装置の内部構成を説明する正面図、側面図、および、背面図である。 図2(a)および(b)は、本発明の本実施形態の外観構成を説明する半導体装置の正面図および側面図である。 図3(a)〜(d)は、本実施形態に係る半導体装置の製造工程を説明する工程毎の説明図である。
以下、添付図面を参照して、本発明の実施の形態について説明する。図1(a)〜(c)は、それぞれ、本発明の一実施形態(以下、本実施形態という)に係る半導体装置の内部構成を説明する正面図、側面図、および、背面図である。図2(a)および(b)は、本発明の本実施形態の外観構成を説明する半導体装置の正面図および側面図である。
本実施形態に係る半導体装置10は、SIP型樹脂封止半導体装置であり、インダクタ内蔵型3端子モジュール(インダクタ内蔵型3端子レギュレータ)である。
半導体装置10は、リードフレームRMと、リードフレームRMの主面側MF(表面側)に搭載された回路素子Dと、リードフレームRMの裏面側BFに搭載されたインダクタ(コイル)12と、回路素子Dおよびインダクタ12を樹脂封止する樹脂体14と、裏面側BFであって樹脂体14の外壁にビス止めされ、装置内部で発生した熱を装置外方へ放熱する放熱板15とを備えている。
リードフレームRMは、銅または銅合金などの金属製である。本実施形態では、リードフレームRMは、分割されて相互に非連続とされた3つの分割フレーム16p〜rからなる。すなわち、分割フレーム同士は電気的に相互に絶縁されている。
図1(a)に示すように、半導体装置10を正面側から見て、分割フレーム16p、16qは左右位置に、分割フレーム16rは中央位置にそれぞれ配置されている。
また、本実施形態では、回路素子Dとして、MIC(モノリシック集積回路)18と、基板20p、20qと、チップコンデンサ22a、22bとが搭載されている。
MIC18は分割フレーム16rに搭載されている。チップコンデンサ22aは分割フレーム16p、16rに跨って実装されており、チップコンデンサ22bは分割フレーム16q、16rに跨って実装されている。
基板20pは分割フレーム16pに配置されており、基板20qは分割フレーム16qに配置されている。そして、チップコンデンサ22cは基板20pに実装されており、チップコンデンサ22dは基板20qに実装されている。
そして、図1(b)および(c)に示すように、インダクタ12の実装面側の両サイド側に電気接続面12p、12qが形成されており、この電気接続面12p、12qがそれぞれ分割フレーム16q、16pに面接触するようにインダクタ12がリードフレームRMの裏面側BFに実装されている。しかも、主面側MFのMIC18と裏面側BFのインダクタ12とがリードフレームRMを挟むように配置されている。
回路素子Dや基板20を分割フレーム16に配置する際、基板20については、接着剤で分割フレーム16に接着させることで分割フレーム16に固定しており、回路素子Dやインダクタ12については、実装時に、銀ペーストを塗布して熱硬化させることや、あるいはリフローなどのはんだ付けをすることで、分割フレーム16に固定している。
また、半導体装置10は、樹脂体14から延び出す複数本のアウターリードERを有する。そして、樹脂体14は、MIC18、基板20、チップコンデンサ22、および、分割フレーム16のアウターリード以外の部分を樹脂封止するように、モールド樹脂等で形成されている。樹脂体14のうち半導体装置上部(アウターリードERの延び出し側とは反対側の部分)には、ビスが挿通可能な貫通孔14Hが形成されている。なお、分割フレーム16p、16qの半導体装置上部は、この貫通孔14Hに露出しない形状、配置にされている。
また、放熱板15は、ビス係合孔15H(雌ネジ。図2(b)参照)が形成されていて樹脂体14の外壁に当接する平板状の放熱基板15bと、放熱基板15bに立設するように配列された複数本の放熱フィン15fと、を有するものであり、半導体装置10を製造する前に予め製造しておいたものである。放熱板15の材質は、例えば、銅やアルミニウムである。
(半導体装置の製造方法)
図3(a)〜(d)は、本実施形態に係る半導体装置10の製造工程を説明する説明図である。以下、半導体装置10の製造方法について、図3を参照しつつ説明する。なお、以下の製造手順は一例であり、手順を適宜入れ替えてもよい。
半導体装置10を製造するには、まず、所定形状の分割フレーム16p〜rを、薬品を使ったエッチングにより製造する(図3(a)参照)。なお、エッチングに代えて、パンチダイを使ったプレスカットなどで製造してもよい。
そして、MIC18を分割フレーム16rの所定位置に直接に実装する。また、絶縁性の接着剤を用いて、基板20pを分割フレーム16pに固定するとともに基板20qを分割フレーム16qに固定する。そして、チップコンデンサ22cを基板20pに実装するとともに、チップコンデンサ22dを基板20qに実装する(図3(b)参照)。
そして、MIC18と基板20p、20qと分割フレーム16p〜rとを金線(Au線)でワイヤボンディングするとともに、チップコンデンサ22a、22bを分割フレーム16rに跨るように直接に実装する(図3(c)参照)。
更に、分割フレーム16の裏面側BFにインダクタ12を直接に実装する(図3(d)参照)。
これらの実装では、銀ペーストを塗布し、塗布した銀ペーストを熱硬化させることで相互位置を固定してもよいし、半田付けで固定してもよい。
その後、モールド樹脂などで樹脂封止することで樹脂体14を形成する。樹脂封止する方法は、例えばトランスファーモールド方法である。
ここで、分割フレーム16p〜rを製造した際、複数組の分割フレーム16p〜rを配列させて製造しており、各製造工程では複数組の分割フレーム16p〜rに対して回路素子D、インダクタ12の実装や基板20の接着を行っている。このため、このようにして樹脂封止されたものは、複数の半導体装置10が1枚の板状に連なった製品群となっている。よって、この後、この製品群を切断(例えば、プレスカット)することで、放熱板15を取り付ける前の段階の個々の半導体装置が多数得られる。
この切断を行った後、裏面側BFの樹脂体外壁に放熱板15を当接させ、外周側に雄ネジが形成されたビスV(図2(b)参照)を樹脂体14の貫通孔14Hに挿通させ、放熱基板15bのビス係合孔15Hにビス止め(ネジ係合)することで、半導体装置10が得られる。
なお、上述したように、これらの製造行程の手順は適宜入れ替えることが可能である。例えば、基板20p、20qにそれぞれチップコンデンサ22c、22dを予めはんだ接合しておき、この基板20p、20qを分割フレーム16p、16qにそれぞれ接着剤で接着してもよい。また、切断する前に放熱板15を樹脂体14にビス止めし、その後に切断して多数の半導体装置10を製造することも可能である。
以上説明したように、本実施形態では、リードフレームRMを形成している分割フレーム16p〜rの主面側MFに回路素子Dが搭載され、分割フレーム16p〜rの主面側MFとは反対面側である裏面側BFにインダクタ12が搭載されており、実装可能なスペースを有効利用している。従って、回路素子Dとインダクタ12とを主面側MFにのみ実装する場合に比べ、リードフレームRM(分割フレーム16p〜r)の面積を大幅に小さくすることが可能になる。よって、厚み寸法(高さ寸法)を抑えつつ平面寸法を大幅に小さくした半導体装置10とすることができる。
そして、半導体装置10は、主面側MFにMIC18を搭載し、裏面側BFにインダクタ12を搭載することにより、ネジ締め等の機械的応力に対して強い構造にされている。
また、リードフレームRMが、相互に分割された複数(3つ)の分割フレーム16からなる。従って、分割フレーム同士が絶縁されているので、回路素子D(MIC18、基板20p、20q、チップコンデンサ22a、22b)およびインダクタ12を分割フレーム16に直接に実装することが可能になる。従って、インダクタ12の通電量を従来に比べて大きくすることができるので、インダクタ12として、従来よりも容量が大きいものを用いることができる。また、回路素子Dやインダクタ12から発生した熱を金属製の分割フレーム16に直接に伝達することができるので、放熱特性の優れた半導体装置10とすることができる。
更に、図2(a)から明らかなように、本実施形態では、分割フレーム16p〜rの形状が、中心線Cに対して略線対称とされている。これにより、熱応力による内部歪の発生を抑え易い構成にした半導体装置10とすることができる。
また、放熱フィン15fを有する放熱板15が、リードフレームRMの裏面側BFであって樹脂体14の外壁に設けられている。これにより、半導体装置10の装置外方への放熱特性が更に向上しており、半導体装置10を更にハイパワーで作動させることが可能である。
なお、以上の説明では、リードフレームRMが分割フレーム16p〜rからなる例で説明したが、リードフレームRMを1枚の連続したものにし、表面側に回路素子Dを配置するとともに裏面側BFにインダクタ12を配置した半導体装置とすることも可能である。この場合、絶縁性の基板上にリードフレームRMを載置してリードフレームRMと基板裏面側とを絶縁させ、リードフレームRMが設けられていない基板裏面側にインダクタ12を配置することが、短絡を防ぐ観点で好ましい。
また、本実施形態では、回路素子Dとして、MIC18、基板20およびチップコンデンサ22を挙げたが、これら以外の他のもの(特に発熱量が多いもの)が含まれている構成であってもよい。
また、樹脂体14を形成する際に放熱板15を配置し、放熱基板15bの当接面側(樹脂体側)の部位も併せて樹脂封止してもよい。これにより、インダクタ12などの樹脂封止された発熱源からの熱が放熱基板15bに効率良く伝わるので、放熱フィン15fから高い効率で放熱することができる。また、放熱板15を主面側MFに設けてもよく、更には、主面側MF、裏面側BFの両方に設けてもよい。
また、樹脂体14の主面側MFの厚みを、樹脂体14の裏面側BFの厚みの1.7倍以下にすることが好ましく、これにより、樹脂体14内に発生する熱応力を抑え易い構成にすることができる。
以上、本発明の実施の形態を説明したが、上記実施形態は、本発明の技術的思想を具体化するための例示であって、構成部品の材質、形状、構造、配置等を上記のものに特定するものではない。本発明は、要旨を逸脱しない範囲内で種々変更して実施できる。また、図面は模式的なものであり、寸法比などは現実のものとは異なることに留意すべきである。従って、具体的な寸法比などは以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
以上のように、本発明に係る半導体装置およびその製造方法は、リードフレームの裏面側にインダクタが搭載され、実装可能なスペースを有効利用しており、リードフレームの面積を大幅に小さくすることが可能になるので、厚み寸法を抑えつつ平面寸法を大幅に小さくした半導体装置およびその製造方法として用いるのに好適である。
10 半導体装置
12 インダクタ
14 樹脂体
15 放熱板
16p 分割フレーム
16q 分割フレーム
16r 分割フレーム
18 MIC(回路素子)
22a チップコンデンサ(回路素子)
22b チップコンデンサ(回路素子)
D 回路素子
BF 裏面側
MF 主面側
RM リードフレーム

Claims (4)

  1. リードフレームの主面側に搭載された回路素子と、
    前記リードフレームの裏面側に搭載されたインダクタと、
    前記回路素子および前記インダクタを樹脂封止する樹脂体と、
    を備えることを特徴とする半導体装置。
  2. 前記リードフレームは、分割されて相互に非連続とされた複数の分割フレームで構成され、前記回路素子および前記インダクタが前記分割フレームに直接に実装されていることを特徴とする請求項1に記載の半導体装置。
  3. 装置内部で発生した熱を装置外方へ放熱する放熱板が設けられたことを特徴とする請求項1または2に記載の半導体装置。
  4. 請求項2または3に記載の半導体装置の製造方法であって、
    所定形状の前記分割フレームを製造する工程と、
    前記回路素子を前記分割フレームの主面側に実装する工程と、
    前記インダクタを前記分割フレームの裏面側に実装する工程と、
    前記回路素子および前記インダクタを樹脂封止することで前記樹脂体を形成する工程と、
    を備えることを特徴とする半導体装置の製造方法。
JP2011189435A 2011-08-31 2011-08-31 半導体装置およびその製造方法 Active JP5737080B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011189435A JP5737080B2 (ja) 2011-08-31 2011-08-31 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011189435A JP5737080B2 (ja) 2011-08-31 2011-08-31 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2013051357A true JP2013051357A (ja) 2013-03-14
JP5737080B2 JP5737080B2 (ja) 2015-06-17

Family

ID=48013182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011189435A Active JP5737080B2 (ja) 2011-08-31 2011-08-31 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5737080B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192467A (ja) * 2013-03-28 2014-10-06 Sanken Electric Co Ltd 半導体装置
JP2014204626A (ja) * 2013-04-09 2014-10-27 サンケン電気株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964248A (ja) * 1995-08-28 1997-03-07 Hitachi Ltd 半導体装置及びその製造方法
JPH11163250A (ja) * 1997-11-29 1999-06-18 Toko Inc 複合部品
JP2001127238A (ja) * 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体モジュール及び半導体モジュール用絶縁基板
JP2005123239A (ja) * 2003-10-14 2005-05-12 Matsushita Electric Ind Co Ltd 電子回路装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964248A (ja) * 1995-08-28 1997-03-07 Hitachi Ltd 半導体装置及びその製造方法
JPH11163250A (ja) * 1997-11-29 1999-06-18 Toko Inc 複合部品
JP2001127238A (ja) * 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体モジュール及び半導体モジュール用絶縁基板
JP2005123239A (ja) * 2003-10-14 2005-05-12 Matsushita Electric Ind Co Ltd 電子回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192467A (ja) * 2013-03-28 2014-10-06 Sanken Electric Co Ltd 半導体装置
JP2014204626A (ja) * 2013-04-09 2014-10-27 サンケン電気株式会社 半導体装置

Also Published As

Publication number Publication date
JP5737080B2 (ja) 2015-06-17

Similar Documents

Publication Publication Date Title
JP4634497B2 (ja) 電力用半導体モジュール
US10312184B2 (en) Semiconductor systems having premolded dual leadframes
TW201631722A (zh) 功率轉換電路的封裝模組及其製造方法
JP5432085B2 (ja) 電力半導体装置
JP2010129867A (ja) 電力用半導体装置
JP2004303900A (ja) 半導体装置
JP2012199436A (ja) 半導体装置及びその製造方法
JP6160698B2 (ja) 半導体装置
US9147630B2 (en) Power semiconductor assembly and module
WO2018018847A1 (zh) 一种智能功率模块及其制造方法
JP2011159951A (ja) Ledモジュール装置及びその製造方法
JP2007123579A (ja) 半導体装置およびその製造方法ならびにその実装構造
JP5737080B2 (ja) 半導体装置およびその製造方法
CN117293101A (zh) 一种功率模组及其制作方法、功率设备
JP6065501B2 (ja) 半導体装置
JP6065500B2 (ja) 半導体装置
JP5477157B2 (ja) 半導体装置
CN214099627U (zh) 智能功率模块
KR20150039402A (ko) 외부접속단자부, 이를 이용한 반도체 패키지 및 그 제조 방법
JP2012182253A (ja) 半導体装置
JP4810898B2 (ja) 半導体装置
CN210984717U (zh) 散热封装结构
JP2004022968A (ja) 半導体装置およびその製造方法
US9142606B2 (en) Semiconductor device having an inductor mounted on a back face of a lead frame
JP2014072347A (ja) 半導体装置の製造方法、および、半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150406

R150 Certificate of patent or registration of utility model

Ref document number: 5737080

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250