JP2014072347A - 半導体装置の製造方法、および、半導体装置 - Google Patents
半導体装置の製造方法、および、半導体装置 Download PDFInfo
- Publication number
- JP2014072347A JP2014072347A JP2012216798A JP2012216798A JP2014072347A JP 2014072347 A JP2014072347 A JP 2014072347A JP 2012216798 A JP2012216798 A JP 2012216798A JP 2012216798 A JP2012216798 A JP 2012216798A JP 2014072347 A JP2014072347 A JP 2014072347A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- inductor
- lead frame
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】厚み寸法の増大を抑えつつ平面寸法を小さくするとともに、インダクタで発生した熱によるICへの悪影響を懸念しなくてもよい半導体装置の製造方法、および、半導体装置を提供することを課題とする。
【解決手段】リードフレームRMの主面側MFに電子部品が、裏面側BFにインダクタ12がそれぞれ実装されてなる被封止体11を金型内に配置して樹脂封止することで樹脂体12を形成する。その際、樹脂体部分14pを成形する表面側金型内壁面KFのうち電子部品よりも樹脂注入口G側の所定位置に、樹脂注入方向に直交する方向に沿った凸部Tを設ける。そして、裏面側金型内壁面KBからインダクタ12の表面12sまでの距離LBが、表面側金型内壁面KFから電子部品の表面22cfまでの距離よりも大きく、かつ、所定距離以下となるように、被封止体11を金型内に配置して樹脂成形する。
【選択図】図1
【解決手段】リードフレームRMの主面側MFに電子部品が、裏面側BFにインダクタ12がそれぞれ実装されてなる被封止体11を金型内に配置して樹脂封止することで樹脂体12を形成する。その際、樹脂体部分14pを成形する表面側金型内壁面KFのうち電子部品よりも樹脂注入口G側の所定位置に、樹脂注入方向に直交する方向に沿った凸部Tを設ける。そして、裏面側金型内壁面KBからインダクタ12の表面12sまでの距離LBが、表面側金型内壁面KFから電子部品の表面22cfまでの距離よりも大きく、かつ、所定距離以下となるように、被封止体11を金型内に配置して樹脂成形する。
【選択図】図1
Description
本発明は、樹脂封止を行って半導体装置を製造する半導体装置の製造方法、および、半導体装置に関する。
電源電圧を所定の動作電圧に変換する電力変換装置としてDC−DCコンバータを備えた半導体装置が知られている。このような半導体装置では、フレームの主面側に、インダクタ(コイル)、IC、およびコンデンサを搭載した、小型低背のSON型半導体装置が一般的に知られている(例えば特許文献1参照)。
ところで、SON型半導体装置では基板の一方の平面に部品を搭載することで低背にすることはできるが、搭載面積を広くする必要があり、平面寸法が大きくなる。
また、発熱体であるインダクタがICの脇に位置している。このため、インダクタの熱によってIC動作に悪影響が出るという懸念が考えられる。
本発明は上記課題に鑑みてなされたものであり、厚み寸法の増大を抑えつつ平面寸法を小さくするとともに、インダクタで発生した熱によるICへの悪影響を懸念しなくてもよい半導体装置の製造方法、および、半導体装置を提供することを課題とする。
上記課題を解決するために、本発明に係る半導体装置の製造方法は、樹脂封止を行って半導体装置を製造する半導体装置の製造方法であって、所定形状のリードフレームを製造する工程と、電子部品を前記リードフレームの主面側に実装する工程と、インダクタを前記リードフレームの裏面側に実装する工程と、前記リードフレームに前記電子部品および前記インダクタが実装されてなる被封止体を金型内に配置して樹脂封止することで樹脂体を形成する工程と、を備え、前記樹脂体を形成する工程では、前記リードフレームの主面側の樹脂体部分を成形する表面側金型内壁面のうち前記電子部品よりも樹脂注入口側の所定位置に、樹脂注入方向に直交する方向に沿った凸部を設けることで、前記樹脂注入口から注入した樹脂を前記インダクタの表面と前記裏面側金型内壁面との間に流入させ易くしておき、前記裏面側金型内壁面から前記インダクタの表面までの距離が、前記表面側金型内壁面から前記電子部品の表面までの距離よりも大きく、かつ、所定距離以下となるように、前記被封止体を前記金型内に配置して樹脂成形することを特徴とする。
また、本発明に係る半導体装置は、請求項1に記載の半導体装置の製造方法を用いて製造した半導体装置であって、前記凸部によって、樹脂成形時の樹脂注入方向に直交する方向に沿った溝が前記リードフレームの表面側の樹脂体部分に形成されていることを特徴とする。
本発明によれば、厚み寸法の増大を抑えつつ平面寸法を小さくするとともに、インダクタで発生した熱によるICへの悪影響を懸念しなくてもよい半導体装置の製造方法、および、半導体装置を提供することができる。
以下、添付図面を参照して、本発明の実施の形態について説明する。図1(a)〜(c)は、それぞれ、本発明の一実施形態(以下、本実施形態という)に係る半導体装置の内部構成を説明する正面図、側面図、および、背面図である。図2(a)および(b)は、本実施形態の外観構成を説明する半導体装置の正面図および側面図である。
本実施形態に係る半導体装置10は、SIP型樹脂封止半導体装置であり、インダクタ内蔵型3端子モジュール(インダクタ内蔵型3端子レギュレータ)である。
半導体装置10は、リードフレームRMと、リードフレームRMの主面側MF(表面側)に電子部品として搭載された回路素子Dと、リードフレームRMの裏面側BFに搭載されたインダクタ(コイル)12と、回路素子Dおよびインダクタ12を樹脂封止する樹脂体14と、裏面側BFであって樹脂体14の外壁にビス止めされ、装置内部で発生した熱を装置外方へ放熱する放熱板15とを備えている。
リードフレームRMは、銅または銅合金などの金属製である。本実施形態では、リードフレームRMは、分割されて相互に非連続とされた主に3つの分割フレーム16p〜rからなる。すなわち、分割フレーム同士は電気的に相互に絶縁されている。
図1(a)に示すように、半導体装置10を正面側から見て、分割フレーム16p、16qは左右位置に、分割フレーム16rは中央位置にそれぞれ配置されている。
また、本実施形態では、回路素子Dとして、MIC(モノリシック集積回路)18と、基板(有機基板)20pと、チップコンデンサ22a〜cとが搭載されている。
MIC18は分割フレーム16rに搭載されている。チップコンデンサ22aは分割フレーム16p、16rに跨って実装されており、チップコンデンサ22bは分割フレーム16q、16rに跨って実装されている。
基板20pは分割フレーム16pに配置されている。そして、チップコンデンサ22cは基板20pに実装されている。
そして、図1(b)および(c)に示すように、インダクタ12の実装面側の両サイド側に電気接続面12p、12qが形成されており、この電気接続面12p、12qがそれぞれ分割フレーム16p、16qに面接触するようにインダクタ12がリードフレームRMの裏面側BFに実装されている。しかも、主面側MFのMIC18と裏面側BFのインダクタ12とがリードフレームRMを挟むように配置されている。本実施形態ではインダクタ12は、多角柱状(例えば図1(c)に示すような八角柱状)であるが、円柱状であってもよい。
回路素子Dや基板20を分割フレーム16に配置する際、基板20については、接着剤で分割フレーム16に接着させることで分割フレーム16に固定しており、回路素子Dやインダクタ12については、実装時に、銀ペーストを塗布して熱硬化させることや、あるいはリフローなどのはんだ付けをすることで、分割フレーム16に固定している。
また、半導体装置10は、樹脂体14から延び出す複数本の外部リードERを有する。そして、樹脂体14は、MIC18、基板20、チップコンデンサ22、および、分割フレーム16の外部リード以外のフレーム部分を樹脂封止するように、モールド樹脂等で形成されている。樹脂体14のうち半導体装置上部(外部リードERの延び出し側とは反対側の部分)には、ビスが挿通可能な貫通孔14hが形成されている。なお、分割フレーム16p、16qの半導体装置上部は、この貫通孔14hに露出しない形状、配置にされている。
また、放熱板15は、ビス係合孔15h(雌ネジ。図2(b)参照)が形成され樹脂体14の外壁に当接する平板状の放熱基板15bと、放熱基板15bに立設するように配列された複数本の放熱フィン15fと、を有するものであり、半導体装置10を製造する前に予め製造しておいたものである。放熱板15の材質は、例えば、銅やアルミニウムである。
ここで、樹脂体14のうちリードフレームRMの主面側を形成する樹脂体部分14pでは、電子部品から樹脂体表面14fまでの距離(樹脂体の厚み)が最も小さいのは、基板20p上に配置されたチップコンデンサ22cから樹脂体表面14fまでの距離(厚み)LF(例えば0.4mm)である。そして、この距離(厚み)LFよりも、インダクタ12の表面12sから樹脂体裏面14Bまでの距離LB(例えば0.75mm)が大きくされている。そして、距離LBは、所定距離(所定厚み)以下とされている。ここで所定距離とは、インダクタ12で発生した熱を、リードフレームRMの裏面側を形成する樹脂体部分14qに伝えて放熱させる上で支障のない距離(厚み)であり、インダクタ12の発熱量、厚みなどによって決められる。
そして、リードフレームRMの主面側を形成する樹脂体部分14pには、樹脂成形する際の流動樹脂の注入方向に直交する方向(半導体装置10の横幅方向)に沿って溝19が形成されている。溝19の断面は、樹脂体表面14f側が底辺となる台形状である(図2(b)参照)。
(半導体装置の製造方法)
図3(a)〜(d)は、本実施形態に係る半導体装置10の製造工程を説明する説明図である。以下、半導体装置10の製造方法について、図3を参照しつつ説明する。なお、以下の製造手順は一例であり、手順を適宜入れ替えてもよい。
図3(a)〜(d)は、本実施形態に係る半導体装置10の製造工程を説明する説明図である。以下、半導体装置10の製造方法について、図3を参照しつつ説明する。なお、以下の製造手順は一例であり、手順を適宜入れ替えてもよい。
半導体装置10を製造するには、まず、所定形状の分割フレーム16p〜rを、薬品を使ったエッチングにより製造する(図3(a)参照)。なお、エッチングに代えて、パンチダイを使ったプレスカットなどで製造してもよい。
そして、MIC18を分割フレーム16rの所定位置に直接に実装する。また、絶縁性の接着剤を用いて、基板20pを分割フレーム16pに固定する。そして、チップコンデンサ22cを基板20pに実装する(図3(b)参照)。
そして、MIC18と基板20pと分割フレーム16p〜rとを金線(Au線)でワイヤボンディングするとともに、チップコンデンサ22a、22bをそれぞれリード間に跨るようにリードに直接に実装する(図3(c)参照)。
更に、分割フレーム16の裏面側BFにインダクタ12を直接に実装する(図3(d)参照)。
これらの実装では、銀ペーストを塗布し、塗布した銀ペーストを熱硬化させることで相互位置を固定してもよいし、半田付けで固定してもよい。
その後、モールド樹脂などで樹脂封止することで樹脂体14を形成する。樹脂封止する方法は、例えばトランスファーモールド方法である。
この樹脂封止では、樹脂成形用の金型を用いる。この金型には、キャビティ内に連通する樹脂注入口G(ゲート。図1(b)参照)が形成されている。本実施形態では、樹脂注入口Gはスリット状であり、樹脂注入口Gの横幅(樹脂注入口Gのスリット幅に直交する方向の長さ)が半導体装置10の横幅Wに対応した同等の長さにされている。本実施形態では、樹脂成形する際、樹脂注入口GがリードフレームRMの裏面側に位置するようになっている。
そして、この金型のうち、リードフレームRMの主面側MFの樹脂体部分14pを成形する表面側金型内壁面KFに、チップコンデンサ22pよりも樹脂注入口G側の所定位置に、樹脂注入口Gからの樹脂注入方向に直交する方向に沿った細長状の凸部T(図1(b)参照)を設ける。凸部Tは予め金型に一体的に形成しておいてもよいし、金型に着脱自在に取り付けられるようにしてもよい。
この凸部Tを設ける上記の所定位置は、リードフレームRMに電子部品(MIC、チップコンデンサ22a〜cなど)およびインダクタ12が実装されてなる被封止体11を金型内の樹脂封止用位置に配置したときに、樹脂注入口Gから射出された樹脂の流動方向が凸部Tによって変えられ、従来に比べ、リードフレームRMの主面側MFに流入した樹脂をリードフレームRMの裏面側BFに大量に流動する位置であり、より多くの樹脂がインダクタ12の表面12sと樹脂体裏面14bとの間に注入されるような位置にされている。なお、凸部Tが形成されている結果、樹脂体部分14pに溝19が形成されている。
従って、樹脂注入口Gから注入した樹脂を、リードフレームRMの裏面側BFの樹脂体部分14qを成形する裏面側金型内壁面KBとインダクタ12の表面12sとの間に流入させ易くすることができ、樹脂充填を充分に良好に行うことができる。従って、インダクタ12の表面12sと樹脂体裏面14bとの間を形成する樹脂体部分14iには、ピンホールやエクボ(凹部)などの不具合が発生し難いので、樹脂体部分14iと放熱板15との密着性が良い。そして、樹脂体部分14iの厚み、すなわち距離LBは、上記の所定距離以下となっているので、インダクタ12で発生した熱を、樹脂体部分14qに伝えて放熱板15から放熱させる上で支障のない距離とされている。従って、インダクタ12から発生した熱を放熱板15から良好に放熱することが確保されており、インダクタ12で発生した熱によるMIC18への悪影響を懸念しなくてもよい。
ここで、分割フレーム16p〜rを製造した際、複数組の分割フレーム16p〜rを配列させて製造しており、各製造工程では複数組の分割フレーム16p〜rに対して回路素子D、インダクタ12の実装や基板20の接着を行っている。このため、このようにして樹脂封止されたものは、図4に示すように、複数の半導体装置10が1枚の板状に連なった製品群となっている。よって、この後、この製品群を切断(例えば、プレスカット)することで、放熱板15を取り付ける前の段階の個々の半導体装置が多数得られる。
この切断を行った後、裏面側BFの樹脂体外壁に放熱板15を当接させ、外周側に雄ネジが形成されたビスV(図2(b)参照)を樹脂体14の貫通孔14hに挿通させ、放熱基板15bのビス係合孔15hにビス止め(ネジ係合)することで、半導体装置10が得られる。
なお、上述したように、これらの製造行程の手順は適宜入れ替えることが可能である。例えば、基板20pにチップコンデンサ22cを予めはんだ接合しておき、この基板20pを分割フレーム16pに接着剤で接着してもよい。また、切断する前に放熱板15を樹脂体14にビス止めし、その後に切断して多数の半導体装置10を製造することも可能である。
以上説明したように、本実施形態では、リードフレームRMを形成している分割フレーム16p〜rの主面側MFに回路素子Dが搭載され、分割フレーム16p〜rの主面側MFとは反対面側である裏面側BFにインダクタ12が搭載されており、実装可能なスペースを有効利用している。従って、回路素子Dとインダクタ12とを主面側MFにのみ実装する場合に比べ、リードフレームRM(分割フレーム16p〜r)の面積を大幅に小さくすることが可能になる。よって、厚み寸法(高さ寸法)を抑えつつ平面寸法を大幅に小さくした半導体装置10とすることができる。
そして、この金型には、樹脂注入口Gからの樹脂注入方向に直交する方向に沿って細長状の凸部T(図1(b)参照)が設けられており、しかも距離LBが距離LFよりも大きくされている。よって、インダクタ12の表面12sと樹脂体裏面14bとの間での樹脂充填性を従来に比べて大幅に良好にすることができ、この領域に充填された樹脂体部分14iにピンホールやエクボ等の不具合の発生が充分に抑えられている。従って、金型内に凸部Tを設けるという簡易な手段により、インダクタ12で発生した熱によるMIC18への悪影響を懸念しなくてもよい半導体装置10を製造できる。
また、熱の影響を受け易いMIC18とチップコンデンサ22との両者を電子部品として搭載しても、このような効果が奏される。
また、インダクタ12の外形が六角形以上の多角柱状(図1(c)では一例として八角形状)とされており、このような面取り形状にすることで、金型内に注入した樹脂がインダクタ12の周囲を流動し易い。なお、インダクタ12の外形が円柱状であっても、同様に、インダクタ12の周囲を樹脂が流動し易い。
また、半導体装置10は、主面側MFにMIC18を搭載し、裏面側BFにインダクタ12を搭載することにより、ネジ締め等の機械的応力に対して強い構造にされている。
また、リードフレームRMが、相互に分割された複数(3つ)の分割フレーム16からなる。従って、分割フレーム同士が絶縁されているので、回路素子D(MIC18、基板20p、チップコンデンサ22a、22b)およびインダクタ12を分割フレーム16に直接に実装することが可能になる。従って、インダクタ12の通電量を従来に比べて大きくすることができるので、インダクタ12として、従来よりも容量が大きいものを用いることができる。また、回路素子Dやインダクタ12から発生した熱を金属製の分割フレーム16に直接に伝達することができるので、放熱特性の優れた半導体装置10とすることができる。
更に、図2(a)から明らかなように、本実施形態では、分割フレーム16p〜rの形状が、中心線Cに対して略線対称とされている。これにより、熱応力による内部歪の発生を抑え易い構成にした半導体装置10とすることができる。
また、放熱フィン15fを有する放熱板15が、リードフレームRMの裏面側BFであって樹脂体14の外壁に設けられており、インダクタ12の表面(上面)からは放熱板15とインダクタ12との間の樹脂層を経由して放熱板15から熱が放散され、インダクタ12の裏面(下面)からはリードフレームRMの外部リード(リード端子)ERから外部へ熱が放散され、インダクタ12の両面側から効率良く熱が放散される構成になっている。これにより、半導体装置10の装置外方への放熱特性が更に向上しており、半導体装置10を更にハイパワーで作動させることが可能である。
なお、以上の説明では、リードフレームRMが分割フレーム16p〜rからなる例で説明したが、リードフレームRMを1枚の連続したものにし、表面側に回路素子Dを配置するとともに裏面側BFにインダクタ12を配置した半導体装置とすることも可能である。この場合、絶縁性の基板上にリードフレームRMを載置してリードフレームRMと基板裏面側とを絶縁させ、リードフレームRMが設けられていない基板裏面側にインダクタ12を配置することが、短絡を防ぐ観点で好ましい。
また、本実施形態では、回路素子Dとして、MIC18、基板20およびチップコンデンサ22を挙げたが、これら以外の他のもの(特に発熱量が多いもの)が含まれている構成であってもよい。
また、樹脂体14を形成する際に放熱板15を配置し、放熱基板15bの当接面側(樹脂体側)の部位も併せて樹脂封止してもよい。これにより、インダクタ12などの樹脂封止された発熱源からの熱が放熱基板15bに効率良く伝わるので、放熱フィン15fから高い効率で放熱することができる。また、放熱板15を主面側MFに設けてもよく、更には、主面側MF、裏面側BFの両方に設けてもよい。
また、樹脂体14の主面側MFの厚みを、樹脂体14の裏面側BFの厚みの1.7倍以下にすることが好ましく、これにより、樹脂体14内に発生する熱応力を抑え易い構成にすることができる。
以上、本発明の実施の形態を説明したが、上記実施形態は、本発明の技術的思想を具体化するための例示であって、構成部品の材質、形状、構造、配置等を上記のものに特定するものではない。本発明は、要旨を逸脱しない範囲内で種々変更して実施できる。また、図面は模式的なものであり、寸法比などは現実のものとは異なることに留意すべきである。従って、具体的な寸法比などは以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
以上のように、本発明に係る半導体装置およびその製造方法は、リードフレームの裏面側にインダクタが搭載され、実装可能なスペースを有効利用してリードフレームの面積を大幅に小さくすることが可能になり、しかもインダクタと樹脂体裏面との間に樹脂を良好に充填させることができるので、厚み寸法の増大を抑えつつ平面寸法を大幅に小さくするとともに、インダクタで発生した熱によるICへの悪影響を懸念しなくてもよい半導体装置およびその製造方法として用いるのに好適である。
10 半導体装置
12 インダクタ
12s 表面
14 樹脂体
14f 樹脂体表面(表面)
12s 表面
14b 樹脂体裏面(裏面)
18 MIC(IC素子、電子部品)
19 溝
22a〜c チップコンデンサ(チップ)
22cf 表面
LB 距離
LF 距離
RM リードフレーム(リードフレーム、フレーム)
12 インダクタ
12s 表面
14 樹脂体
14f 樹脂体表面(表面)
12s 表面
14b 樹脂体裏面(裏面)
18 MIC(IC素子、電子部品)
19 溝
22a〜c チップコンデンサ(チップ)
22cf 表面
LB 距離
LF 距離
RM リードフレーム(リードフレーム、フレーム)
Claims (4)
- 樹脂封止を行って半導体装置を製造する半導体装置の製造方法であって、
所定形状のリードフレームを製造する工程と、
電子部品を前記リードフレームの主面側に実装する工程と、
インダクタを前記リードフレームの裏面側に実装する工程と、
前記リードフレームに前記電子部品および前記インダクタが実装されてなる被封止体を金型内に配置して樹脂封止することで樹脂体を形成する工程と、
を備え、
前記樹脂体を形成する工程では、前記リードフレームの主面側の樹脂体部分を成形する表面側金型内壁面のうち前記電子部品よりも樹脂注入口側の所定位置に、樹脂注入方向に直交する方向に沿った凸部を設けることで、前記樹脂注入口から注入した樹脂を前記インダクタの表面と前記裏面側金型内壁面との間に流入させ易くしておき、
前記裏面側金型内壁面から前記インダクタの表面までの距離が、前記表面側金型内壁面から前記電子部品の表面までの距離よりも大きく、かつ、所定距離以下となるように、前記被封止体を前記金型内に配置して樹脂成形することを特徴とする半導体装置の製造方法。 - 前記インダクタの外形を、円柱状または六角形以上の多角柱状としたことを特徴とする請求項1に記載の半導体装置の製造方法。
- 請求項1に記載の半導体装置の製造方法を用いて製造した半導体装置であって、
前記凸部によって、樹脂成形時の樹脂注入方向に直交する方向に沿った溝が前記リードフレームの表面側の樹脂体部分に形成されていることを特徴とする半導体装置。 - 前記電子部品がIC素子とコンデンサで構成されることを特徴とする請求項3に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012216798A JP2014072347A (ja) | 2012-09-28 | 2012-09-28 | 半導体装置の製造方法、および、半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012216798A JP2014072347A (ja) | 2012-09-28 | 2012-09-28 | 半導体装置の製造方法、および、半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014072347A true JP2014072347A (ja) | 2014-04-21 |
Family
ID=50747304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012216798A Pending JP2014072347A (ja) | 2012-09-28 | 2012-09-28 | 半導体装置の製造方法、および、半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014072347A (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6165753U (ja) * | 1984-10-03 | 1986-05-06 | ||
JPH0316346U (ja) * | 1989-06-29 | 1991-02-19 | ||
JPH1022131A (ja) * | 1996-06-28 | 1998-01-23 | Nippon Electric Ind Co Ltd | 高周波トランスの巻線 |
JPH11163250A (ja) * | 1997-11-29 | 1999-06-18 | Toko Inc | 複合部品 |
JP3165911B2 (ja) * | 1997-01-12 | 2001-05-14 | 綜合警備保障株式会社 | エレベータ制御装置 |
JP2011054623A (ja) * | 2009-08-31 | 2011-03-17 | Sanyo Electric Co Ltd | 回路装置及びその製造方法 |
US20110316494A1 (en) * | 2010-06-28 | 2011-12-29 | Toshiba Lighting & Technology Corporation | Switching power supply device, switching power supply circuit, and electrical equipment |
JP2012016108A (ja) * | 2010-06-30 | 2012-01-19 | Toshiba Lighting & Technology Corp | スイッチング電源モジュールおよび電気機器 |
-
2012
- 2012-09-28 JP JP2012216798A patent/JP2014072347A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6165753U (ja) * | 1984-10-03 | 1986-05-06 | ||
JPH0316346U (ja) * | 1989-06-29 | 1991-02-19 | ||
JPH1022131A (ja) * | 1996-06-28 | 1998-01-23 | Nippon Electric Ind Co Ltd | 高周波トランスの巻線 |
JP3165911B2 (ja) * | 1997-01-12 | 2001-05-14 | 綜合警備保障株式会社 | エレベータ制御装置 |
JPH11163250A (ja) * | 1997-11-29 | 1999-06-18 | Toko Inc | 複合部品 |
JP2011054623A (ja) * | 2009-08-31 | 2011-03-17 | Sanyo Electric Co Ltd | 回路装置及びその製造方法 |
US20110316494A1 (en) * | 2010-06-28 | 2011-12-29 | Toshiba Lighting & Technology Corporation | Switching power supply device, switching power supply circuit, and electrical equipment |
JP2012016108A (ja) * | 2010-06-30 | 2012-01-19 | Toshiba Lighting & Technology Corp | スイッチング電源モジュールおよび電気機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9892998B2 (en) | Package module of power conversion circuit and manufacturing method thereof | |
JP4634497B2 (ja) | 電力用半導体モジュール | |
CN106098638B (zh) | 包括流体冷却通道的电子模块及其制造方法 | |
KR101208332B1 (ko) | 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지 | |
JP2010129867A (ja) | 電力用半導体装置 | |
JP2006165534A (ja) | 半導体装置 | |
US9961798B2 (en) | Package and a method of manufacturing the same | |
JP2005123495A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2007184501A (ja) | 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法 | |
JP2019071412A (ja) | チップパッケージ | |
US20090127681A1 (en) | Semiconductor package and method of fabricating the same | |
US9484289B2 (en) | Semiconductor device with heat spreader | |
JP2012199436A (ja) | 半導体装置及びその製造方法 | |
CN110959191A (zh) | 半导体装置 | |
US20080073763A1 (en) | Semiconductor device and method of manufacturing the same | |
CN117293101A (zh) | 一种功率模组及其制作方法、功率设备 | |
KR20160038440A (ko) | 전력 모듈 패키지와 이의 제작방법 | |
CN110676232B (zh) | 一种半导体器件封装结构及其制作方法、一种电子设备 | |
JP6065501B2 (ja) | 半導体装置 | |
JP5737080B2 (ja) | 半導体装置およびその製造方法 | |
JP6065500B2 (ja) | 半導体装置 | |
US20220173006A1 (en) | Chip package, semiconductor arrangement, method of forming a chip package, and method of forming a semiconductor arrangement | |
CN112420649B (zh) | 芯片封装结构及电子产品 | |
KR20150039402A (ko) | 외부접속단자부, 이를 이용한 반도체 패키지 및 그 제조 방법 | |
JP2014072347A (ja) | 半導体装置の製造方法、および、半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160524 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161206 |