JP2014192167A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2014192167A JP2014192167A JP2013063251A JP2013063251A JP2014192167A JP 2014192167 A JP2014192167 A JP 2014192167A JP 2013063251 A JP2013063251 A JP 2013063251A JP 2013063251 A JP2013063251 A JP 2013063251A JP 2014192167 A JP2014192167 A JP 2014192167A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron
- electron transit
- transit layer
- corner region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】 HFET1は、電子走行層14、電子供給層15、電子供給層15を貫通して電子走行層14の所定深さに達するトレンチ内に設けられている絶縁ゲート部25、及びn型のコーナー領域32,34を備えている。電子走行層14は、絶縁ゲート部25の底面の一部に接している。電子供給層15は、絶縁ゲート部25の側面の一部に接している。コーナー領域32,34は、電子走行層14が絶縁ゲート部25の底面に接する部分と電子供給層15が絶縁ゲート部25の側面に接する部分の間において、絶縁ゲート部25の少なくとも一部に接する。
【選択図】 図1
Description
(第1特徴)本明細書で開示される半導体装置の一実施形態は、半導体の電子走行層、半導体の電子供給層、絶縁ゲート部及びn型の半導体のコーナー領域を備えていてもよい。電子走行層は、絶縁ゲート部の底面の一部に接していてもよい。電子供給層は、電子走行層上に設けられており、電子走行層とヘテロ接合してもよい。また、電子供給層は、絶縁ゲート部の側面の一部に接していてもよい。絶縁ゲート部は、電子供給層を貫通して電子走行層の所定深さに達するゲート用トレンチ内に設けられていてもよい。コーナー領域は、電子走行層が絶縁ゲート部の底面に接する部分と電子供給層が絶縁ゲート部の側面に接する部分の間において、絶縁ゲート部の少なくとも一部に接していてもよい。ここで、電子走行層、電子供給層及びコーナー領域の半導体の材料は、特に限定されるものではない。コーナー領域は、絶縁ゲート部のドレイン側のコーナー部とソース側のコーナー部の少なくともいずれか一方に設けられていればよい。コーナー領域が絶縁ゲート部のドレイン側のコーナー部とソース側のコーナー部の双方に設けられていると、チャネル抵抗を低下させる効果が大きいので望ましい。
(第2特徴)電子走行層、電子供給層及びコーナー領域の半導体は、窒化物半導体であってもよい。
(第3特徴)本明細書で開示される半導体装置の製造方法の一実施形態は、(1)半導体の電子走行層の表面の一部にn型のコーナー領域を形成する工程、(2)コーナー領域を形成した後に、電子走行層上に電子走行層とヘテロ接合する半導体の電子供給層を形成する工程、(3)電子供給層を貫通して電子走行層の所定深さに達するゲート用トレンチを形成する工程、及び(4)ゲート用トレンチ内に絶縁ゲート部を形成する工程、を備えていてもよい。ゲート用トレンチを形成する工程では、ゲート用トレンチの側面の一部がコーナー領域に接するとともに、ゲート用トレンチの底面がコーナー領域及び電子走行層に接する位置関係でゲート用トレンチを形成してもよい。この製造方法によると、絶縁ゲート部のコーナー部に対応してコーナー領域を選択的に形成することができる。
(第4特徴)第3特徴において、コーナー領域を形成する工程は、電子走行層の表面の一部にn型の不純物を導入することを有していてもよい。
(第5特徴)第3特徴において、コーナー領域を形成する工程は、電子走行層の表面の一部にコーナー領域用トレンチを形成することと、コーナー領域用トレンチ内にコーナー領域を充填することと、を有していてもよい。コーナー領域は、結晶成長技術を利用してコーナー領域用トレンチ内に充填されてもよい。この製造方法によると、イオン注入技術を利用しないでコーナー領域を形成することができるので、コーナー領域と絶縁ゲート部の界面状態が良好となり、コーナー領域と絶縁ゲート部の間のリーク電流が抑えられる。
(第6特徴)本明細書で開示される半導体装置の製造方法の一実施形態は、(1)半導体の電子走行層と、電子走行層上に設けられているとともに電子走行層とヘテロ接合する半導体の電子供給層と、を有する半導体積層を用意する工程、(2)電子供給層を貫通して電子走行層の所定深さに達するゲート用トレンチを形成する工程、(3)ゲート用トレンチの内壁にn型の半導体の内壁領域を形成する工程、(4)ゲート用トレンチの底面の一部を露出させるとともに、ゲート用トレンチのコーナー部に内壁領域の一部を残存させてコーナー領域を形成する工程、(5)ゲート用トレンチ内に絶縁ゲート部を形成する工程、を備えていてもよい。この製造方法によると、コーナー領域を形成するためのマスクとゲート用トレンチを形成するためのマスクを兼用することができる。
まず、図2に示されるように、基板12、バッファ層13及び電子走行層14が積層した積層体を準備する。この積層体は、MOCVD技術を利用して、基板12上に結晶成長させることで形成することができる。次に、電子走行層14の表面にマスク層42をパターニングした後に、イオン注入技術を利用して、電子走行層14の表面の一部にマスク層42の開口部からn型の不純物を導入し、ドレイン側コーナー領域32とソース側コーナー領域34を形成する。マスク層42は、ドレイン側コーナー領域32とソース側コーナー領域34の形成後に除去される。
まず、図5に示されるように、基板12、バッファ層13及び電子走行層14が積層した積層体を準備する。この積層体は、MOCVD技術を利用して、基板12上に結晶成長させることで形成することができる。次に、電子走行層14の表面にマスク層46をパターニングした後に、RIE技術を利用して、電子走行層14の表面の一部にコーナー領域用トレンチ46a,46bを形成する。コーナー領域用トレンチ46aはドレイン側コーナー領域32に対応した位置に形成されており、コーナー領域用トレンチ46bはソース側コーナー領域34に対応した位置に形成されている。マスク層46は、トレンチ形成後に除去される。
まず、図8に示されるように、基板12、バッファ層13、電子走行層14、電子供給層15及びキャップ層16が積層した積層体を準備する。この積層体は、MOCVD技術を利用して、基板12上に結晶成長させることで形成することができる。次に、キャップ層16の表面にマスク層48をパターニングした後に、RIE技術を利用して、キャップ層16と電子供給層15を貫通して電子走行層14の所定深さに達するゲート用トレンチ48aを形成する。
12:基板
13:バッファ層
14:電子走行層
15:電子供給層
16:キャップ層
22:ドレイン電極
24:絶縁ゲート膜
25:絶縁ゲート部
26:ゲート電極
28:ソース電極
32:ドレイン側コーナー領域
34:ソース側コーナー領域
Claims (6)
- 半導体の電子走行層と、
前記電子走行層上に設けられており、前記電子走行層とヘテロ接合する半導体の電子供給層と、
前記電子供給層を貫通して前記電子走行層の所定深さに達するゲート用トレンチ内に設けられている絶縁ゲート部と、
n型の半導体のコーナー領域と、を備えており、
前記電子走行層は、前記絶縁ゲート部の底面の一部に接しており、
前記電子供給層は、前記絶縁ゲート部の側面の一部に接しており、
前記コーナー領域は、前記電子走行層が前記絶縁ゲート部の底面に接する部分と前記電子供給層が前記絶縁ゲート部の側面に接する部分の間において、前記絶縁ゲート部の少なくとも一部に接する半導体装置。 - 前記電子走行層、前記電子供給層、及び前記コーナー領域の半導体は、窒化物半導体である請求項1に記載の半導体装置。
- 半導体の電子走行層の表面の一部にn型のコーナー領域を形成する工程と、
前記コーナー領域を形成した後に、前記電子走行層上に前記電子走行層とヘテロ接合する半導体の電子供給層を形成する工程と、
前記電子供給層を貫通して前記電子走行層の所定深さに達するゲート用トレンチを形成する工程と、
前記ゲート用トレンチ内に絶縁ゲート部を形成する工程と、を備えており、
前記ゲート用トレンチを形成する工程では、前記ゲート用トレンチの側面の一部が前記コーナー領域に接するとともに、前記ゲート用トレンチの底面が前記コーナー領域及び前記電子走行層に接する位置関係で前記ゲート用トレンチを形成する半導体装置の製造方法。 - 前記コーナー領域を形成する工程は、
前記電子走行層の表面の一部にn型の不純物を導入すること、を有する請求項3に記載の半導体装置の製造方法。 - 前記コーナー領域を形成する工程は、
前記電子走行層の表面の一部にコーナー領域用トレンチを形成することと、
前記コーナー領域用トレンチ内にコーナー領域を充填することと、を有する請求項3に記載の半導体装置の製造方法。 - 半導体の電子走行層と、前記電子走行層上に設けられているとともに前記電子走行層とヘテロ接合する半導体の電子供給層と、を有する半導体積層を用意する工程と、
前記電子供給層を貫通して前記電子走行層の所定深さに達するゲート用トレンチを形成する工程と、
前記ゲート用トレンチの内壁にn型の半導体の内壁領域を形成する工程と、
前記ゲート用トレンチの底面の一部を露出させるとともに、前記ゲート用トレンチのコーナー部に前記内壁領域の一部を残存させてコーナー領域を形成する工程と、
前記ゲート用トレンチ内に絶縁ゲート部を形成する工程と、を備えている半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013063251A JP5954831B2 (ja) | 2013-03-26 | 2013-03-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013063251A JP5954831B2 (ja) | 2013-03-26 | 2013-03-26 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014192167A true JP2014192167A (ja) | 2014-10-06 |
JP5954831B2 JP5954831B2 (ja) | 2016-07-20 |
Family
ID=51838203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013063251A Active JP5954831B2 (ja) | 2013-03-26 | 2013-03-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5954831B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016149404A (ja) * | 2015-02-10 | 2016-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
JP2017073525A (ja) * | 2015-10-09 | 2017-04-13 | 株式会社デンソー | 窒化物半導体装置 |
JP2017539073A (ja) * | 2014-10-30 | 2017-12-28 | インテル・コーポレーション | 窒化ガリウムトランジスタにおける2d電子ガスに対する低接触抵抗のためのソース/ドレインの再成長 |
US10388777B2 (en) | 2015-06-26 | 2019-08-20 | Intel Corporation | Heteroepitaxial structures with high temperature stable substrate interface material |
US10573647B2 (en) | 2014-11-18 | 2020-02-25 | Intel Corporation | CMOS circuits using n-channel and p-channel gallium nitride transistors |
US10658471B2 (en) | 2015-12-24 | 2020-05-19 | Intel Corporation | Transition metal dichalcogenides (TMDCS) over III-nitride heteroepitaxial layers |
US10665708B2 (en) | 2015-05-19 | 2020-05-26 | Intel Corporation | Semiconductor devices with raised doped crystalline structures |
US10756183B2 (en) | 2014-12-18 | 2020-08-25 | Intel Corporation | N-channel gallium nitride transistors |
US10930500B2 (en) | 2014-09-18 | 2021-02-23 | Intel Corporation | Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon CMOS-compatible semiconductor devices |
US11177376B2 (en) | 2014-09-25 | 2021-11-16 | Intel Corporation | III-N epitaxial device structures on free standing silicon mesas |
US11233053B2 (en) | 2017-09-29 | 2022-01-25 | Intel Corporation | Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication |
CN114068677A (zh) * | 2021-11-19 | 2022-02-18 | 西南交通大学 | 一种AlGaN沟槽的增强型高压GaN基垂直HFET装置 |
EP4044252A1 (fr) * | 2021-02-16 | 2022-08-17 | Commissariat à l'Energie Atomique et aux Energies Alternatives | Transistor |
EP4044251A1 (fr) * | 2021-02-16 | 2022-08-17 | Commissariat à l'Energie Atomique et aux Energies Alternatives | Transistor |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011243978A (ja) * | 2010-04-23 | 2011-12-01 | Advanced Power Device Research Association | 窒化物系半導体装置 |
JP2014187344A (ja) * | 2013-02-25 | 2014-10-02 | Renesas Electronics Corp | 半導体装置 |
-
2013
- 2013-03-26 JP JP2013063251A patent/JP5954831B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011243978A (ja) * | 2010-04-23 | 2011-12-01 | Advanced Power Device Research Association | 窒化物系半導体装置 |
JP2014187344A (ja) * | 2013-02-25 | 2014-10-02 | Renesas Electronics Corp | 半導体装置 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10930500B2 (en) | 2014-09-18 | 2021-02-23 | Intel Corporation | Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon CMOS-compatible semiconductor devices |
US11177376B2 (en) | 2014-09-25 | 2021-11-16 | Intel Corporation | III-N epitaxial device structures on free standing silicon mesas |
JP2017539073A (ja) * | 2014-10-30 | 2017-12-28 | インテル・コーポレーション | 窒化ガリウムトランジスタにおける2d電子ガスに対する低接触抵抗のためのソース/ドレインの再成長 |
US10573647B2 (en) | 2014-11-18 | 2020-02-25 | Intel Corporation | CMOS circuits using n-channel and p-channel gallium nitride transistors |
US10756183B2 (en) | 2014-12-18 | 2020-08-25 | Intel Corporation | N-channel gallium nitride transistors |
JP2016149404A (ja) * | 2015-02-10 | 2016-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
US10665708B2 (en) | 2015-05-19 | 2020-05-26 | Intel Corporation | Semiconductor devices with raised doped crystalline structures |
US10388777B2 (en) | 2015-06-26 | 2019-08-20 | Intel Corporation | Heteroepitaxial structures with high temperature stable substrate interface material |
JP2017073525A (ja) * | 2015-10-09 | 2017-04-13 | 株式会社デンソー | 窒化物半導体装置 |
US10658471B2 (en) | 2015-12-24 | 2020-05-19 | Intel Corporation | Transition metal dichalcogenides (TMDCS) over III-nitride heteroepitaxial layers |
US11233053B2 (en) | 2017-09-29 | 2022-01-25 | Intel Corporation | Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication |
US11728346B2 (en) | 2017-09-29 | 2023-08-15 | Intel Corporation | Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication |
EP4044252A1 (fr) * | 2021-02-16 | 2022-08-17 | Commissariat à l'Energie Atomique et aux Energies Alternatives | Transistor |
EP4044251A1 (fr) * | 2021-02-16 | 2022-08-17 | Commissariat à l'Energie Atomique et aux Energies Alternatives | Transistor |
FR3119933A1 (fr) * | 2021-02-16 | 2022-08-19 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Transistor |
CN114068677A (zh) * | 2021-11-19 | 2022-02-18 | 西南交通大学 | 一种AlGaN沟槽的增强型高压GaN基垂直HFET装置 |
CN114068677B (zh) * | 2021-11-19 | 2023-03-28 | 西南交通大学 | 一种AlGaN沟槽的增强型高压GaN基垂直HFET装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5954831B2 (ja) | 2016-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5954831B2 (ja) | 半導体装置の製造方法 | |
CN105405877B (zh) | 具有埋置场板的高电子迁移率晶体管 | |
JP5611653B2 (ja) | 窒化物半導体素子 | |
US9837520B2 (en) | Group III-nitride-based enhancement mode transistor having a multi-heterojunction fin structure | |
US9461122B2 (en) | Semiconductor device and manufacturing method for the same | |
US9647104B2 (en) | Group III-nitride-based enhancement mode transistor having a heterojunction fin structure | |
JP5693831B2 (ja) | トランジスタ | |
CN110392929A (zh) | 氮化镓晶体管 | |
US20140091363A1 (en) | Normally-off high electron mobility transistor | |
JP5271022B2 (ja) | 半導体装置 | |
TWI650861B (zh) | 半導體裝置及其製造方法 | |
US20130234146A1 (en) | Semiconductor device and method | |
JP2014078537A (ja) | 横型半導体装置 | |
CN114270532B (zh) | 半导体装置及其制造方法 | |
JP2018056298A (ja) | 半導体装置 | |
JP2016134599A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5707463B2 (ja) | 半導体装置とその製造方法 | |
JP2010263087A (ja) | トランジスタ | |
JP5000159B2 (ja) | 電界効果トランジスタ | |
JP2017143231A (ja) | 半導体装置 | |
US10319851B2 (en) | Semiconductor device and method for manufacturing same | |
JP2017143230A (ja) | 半導体装置 | |
JP2015162641A (ja) | 絶縁ゲート型窒化物半導体トランジスタ | |
CN117650175B (zh) | 一种垂直型GaN HEMT半导体器件及其制造方法 | |
JP5914097B2 (ja) | 半導体装置、及び、半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160517 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160609 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5954831 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |