JP2014183482A - 送受信システム、送信装置、受信装置、及び送受信システムの制御方法 - Google Patents

Abstract

【課題】複数のインタフェース回路をフレキシブルに利用しながら、１つのインタフェース回路に接続される１本以上の信号路が不通状態になった場合でも通信を継続できるようにする。
【解決手段】送信装置６０１は、インタフェース回路６１２とインタフェース回路６１３とを用いて、通信回線６０３中の複数の信号路へ信号を送信し、受信装置６０２は、インタフェース回路６２２とインタフェース回路６２３とを用いて信号を受信する。インタフェース回路６１２及びインタフェース回路６２２は、通信回線６０３中の１本以上の信号路６３１に接続され、インタフェース回路６１３及びインタフェース回路６２３は、残りの信号路６３２に接続される。信号路６３１が不通状態になった場合、制御回路６１４は、送信回路６１１が信号路６３２を介して信号を送信するように制御し、制御回路６２４は、受信回路６２１が信号路６３２から信号を受信するように制御する。
【選択図】図６

Description

本発明は、送受信システム、送信装置、受信装置、及び送受信システムの制御方法に関する。

近年、複数の情報処理装置（コンピュータ）を通信ネットワークで接続した情報処理システムにおいて、通信データレートの向上と、システムの大規模化に伴う伝送距離の増大が顕著になっている。これに伴い、複数の情報処理装置の間の中長距離通信において、電気通信の代わりに光通信が広く利用されるようになっている。大規模なシステムにおいては、電気ケーブルに比べて光ケーブルの方が重量を軽くできる点も、光通信を用いる利点である。

図１は、従来の光通信を用いた情報処理システムの構成例を示している。図１の情報処理システムは、情報処理装置１０１、情報処理装置１０２、及び光伝送リンク１０３を含む。

情報処理装置１０１は、送受信回路１１１及びインタフェース回路１１２を含み、情報処理装置１０２は、送受信回路１２１及びインタフェース回路１２２を含む。光伝送リンク１０３は、情報処理装置１０１と情報処理装置１０２の間の通信回線であり、４本の信号路を含む。光伝送リンク１０３に含まれる個々の信号路は、レーンと呼ばれることがある。

送受信回路１１１とインタフェース回路１１２は、配線１１３−１〜配線１１３−４により接続されており、送受信回路１２１とインタフェース回路１２２は、配線１２３−１〜配線１２３−４により接続されている。配線１１３−ｉ及び配線１２３−ｉ（ｉ＝１〜４）は、光伝送リンク１０３に含まれる４本のレーンのうちｉ番目のレーンに属する。

インタフェース回路１１２及びインタフェース回路１２２は、光伝送リンク１０３へ送信する電気信号を光信号に変換する送信用変換素子と、光伝送リンク１０３から受信した光信号を電気信号に変換する受信用変換素子とを含む。各変換素子は所定数のレーン毎に１つ設けられることが多い。この例では、図２に示すように、１つの変換素子２０１が４本のレーンに対して設けられている。

ところが、インタフェース回路１１２及びインタフェース回路１２２に設けられる変換素子は、比較的故障しやすいという特性があり、例えば、１０Ｇｂｐｓの変換素子では、１レーン当たりの故障率が５０ｆｉｔ程度である。変換素子を２０個程度用いる小規模なシステムでは、変換素子の故障率は問題にならないが、変換素子を数千個から数万個用いる大規模なシステムにおいては、変換素子の故障率が問題になる。

変換素子２０１の故障の１つの形態は、図３に示すように、その変換素子２０１に接続された複数のレーンのうち１つのレーンのみが信号を送受信できない状態（不通状態）になる１レーン故障である。１レーン故障に対する対策としては、Peripheral Components Interconnect Express（ＰＣＩ−Ｅｘｐｒｅｓｓ）、ＩｎｆｉｎｉＢａｎｄ等の標準インタフェース規格で採用されている、動的レーン縮退の技術が広く利用されている。動的レーン縮退を行えば、光伝送リンクとして使用されている複数のレーンのうち一部のレーンが不通状態になった場合、残りの正常なレーンを使用して通信を継続することができる。

一方、図４に示すように、情報処理装置の電源系統又は制御系統の故障によって、変換素子２０１のすべてのレーンが不通状態になる全レーン故障が発生する場合もある。このため、変換素子を採用する情報処理システムでは、変換素子の故障が発生することを想定して光伝送リンクを冗長化することで、故障の影響を抑える対策が行われることがある。

図５は、光伝送リンクを冗長化した情報処理システムの構成例を示している。図５の情報処理システムは、情報処理装置１０１、情報処理装置１０２、光伝送リンク１０３、及び光伝送リンク５０１を含む。

図５の情報処理装置１０１は、図１の情報処理装置１０１にインタフェース回路５１１を追加した構成を有し、図５の情報処理装置１０２は、図１の情報処理装置１０２にインタフェース回路５２１を追加した構成を有する。

送受信回路１１１とインタフェース回路５１１は、配線５１２−１〜配線５１２−４により接続されており、送受信回路１２１とインタフェース回路５２１は、配線５２２−１〜配線５２２−４により接続されている。光伝送リンク５０１に含まれる４本のレーンのうちｉ番目（ｉ＝１〜４）のレーンは、配線５１２−ｉと配線５２２−ｉを通る。

このような情報処理システムによれば、情報処理装置１０１と情報処理装置１０２の間で、光伝送リンク１０３の４レーンと光伝送リンク５０１の４レーンを併せた８本のレーンを用いて通信を行うことができる。この場合、情報処理装置１０１のインタフェース回路１１２又はインタフェース回路５１１の変換素子の全レーン故障が発生しても、他方のインタフェース回路に接続された４レーンを使用して通信を継続することができる。

移動通信システムにおいて、伝送線路や対移動局アンテナの障害を生じた場合であっても、閉空間内の移動通信サービスを継続することのできる無線中継システムも知られている（例えば、特許文献１を参照）。この無線中継システムでは、基地局からの電波が到達しない地下街やトンネル内等の閉空間内に複数のアンテナが設けられる。それらのアンテナは複数の群に分割され、各アンテナのサービス領域が、異なる群に属し隣接するアンテナのサービス領域と重合するように、配置される。そして、無線中継装置は、各群に対応する伝送路を通じて、各群に属するアンテナに給電する。

光信号の分離、挿入、又は再生中継を行う多重化装置の障害に対して、復旧能力を有するリングネットワークも知られている（例えば、特許文献２を参照）。このリングネットワークのノード装置は、光信号を入出力する光伝送路を切り替える光スイッチと、光スイッチからの波長多重信号を分離する波長分離器と、光スイッチへの光信号を波長多重化する波長多重器とを備える。ノード装置は、さらに、波長分離器と波長多重器との間に設けられ、分離された各波長の光信号の分離、挿入、又は再生中継を行う多重化装置を備える。

マルチレーン伝送において、一部のレーンにおいて生じた障害を回避し、正常なレーンのみを使用し、且つ通信容量を低減することで、リンク全体の接続を維持する伝送システムも知られている（例えば、特許文献３を参照）。この伝送システムでは、送信機と中継機は第１伝送路によって接続され、中継機と受信機は第２伝送路によって接続され、送信機、中継機、及び受信機は、仮想レーンを備える。送信機は、使用レーン情報に基づいて、使用可能な仮想レーンの数のデータ列に送信データを分割する。中継機は、第１伝送路の各伝送レーン、及び各仮想レーンの障害を監視する。そして、受信機は、第２伝送路の各伝送レーン、及び各仮想レーンの障害を監視し、使用可能な仮想レーンを決定し、使用レーン情報を送信機に送信し、分割されたデータ列を送信データに復元する。

特開平７−２４０７１０号公報 特開平１１−２２５１１８号公報 特開２０１０−２３２７８７号公報

上述した従来の情報処理システムには、以下のような問題がある。
図５に示した情報処理システムでは、変換素子の全レーン故障が発生しても通信を継続できるように、情報処理装置１０１と情報処理装置１０２の間で、図１に示した情報処理システムの２倍の数のレーンを用いて通信が行われる。この場合、追加されたインタフェース回路５１１及びインタフェース回路５２１は、光伝送リンク１０３と同じ通信のために使用され、第３の情報処理装置との通信のような別の用途には使用されない。したがって、情報処理装置に含まれるインタフェース回路の用途が限定されるという問題がある。

なお、かかる問題は、光伝送リンクに含まれる複数のレーンを用いて通信を行う情報処理システムに限らず、通信回線に含まれる複数の信号路を用いて通信を行う他のシステムにおいても生ずるものである。

１つの側面において、本発明は、複数のインタフェース回路をフレキシブルに利用しながら、１つのインタフェース回路に接続される１本以上の信号路が不通状態になった場合でも通信を継続できるようにすることを目的とする。

１つの案では、送受信システムは、送信装置と受信装置を有する。
送信装置は、送信回路、第１のインタフェース回路、第２のインタフェース回路、及び第１の制御回路を含む。送信回路は、送信装置と受信装置の間の通信回線に含まれる複数の信号路を介して、受信装置へ信号を送信する。第１のインタフェース回路は、送信回路に接続されるとともに、複数の信号路のうち１本以上の信号路に接続される。第２のインタフェース回路は、送信回路に接続されるとともに、複数の信号路のうち上記１本以上の信号路を除く残りの信号路に接続される。

第１の制御回路は、上記１本以上の信号路が不通状態になった場合、複数の信号路を介して信号を送信する動作を、第２のインタフェース回路に接続される残りの信号路を介して信号を送信する動作に変更する。

受信装置は、受信回路、第３のインタフェース回路、第４のインタフェース回路、及び第２の制御回路を含む。受信回路は、複数の信号路を介して、送信装置から信号を受信する。第３のインタフェース回路は、受信回路に接続されるとともに、上記１本以上の信号路に接続される。第４のインタフェース回路は、受信回路に接続されるとともに、上記残りの信号路に接続される。

第２の制御回路は、上記１本以上の信号路が不通状態になった場合、複数の信号路を介して信号を受信する動作を、第４のインタフェース回路に接続される上記残りの信号路を介して信号を受信する動作に変更する。

実施形態の送受信システムによれば、複数のインタフェース回路をフレキシブルに利用しながら、１つのインタフェース回路に接続される１本以上の信号路が不通状態になった場合でも通信を継続することができる。

従来の情報処理システムの構成図である。 変換素子を示す図である。 １レーン故障を示す図である。 全レーン故障を示す図である。 従来の光伝送リンクを冗長化した情報処理システムの構成図である。 送受信システムの構成図である。 送受信システムの制御方法のフローチャートである。 第１の情報処理システムの構成図である。 回路間の接続関係を示す図である。 レーン制御のフローチャートである。 第２の情報処理システムの構成図である。

以下、図面を参照しながら、実施形態を詳細に説明する。
図６は、実施形態の送受信システムの構成例を示している。図６の送受信システムは、送信装置６０１と受信装置６０２を有する。

送信装置６０１は、送信回路６１１、第１のインタフェース回路６１２、第２のインタフェース回路６１３、及び第１の制御回路６１４を含む。送信回路６１１は、送信装置６０１と受信装置６０２の間の通信回線６０３に含まれる複数の信号路を介して、受信装置６０２へ信号を送信する。第１のインタフェース回路６１２は、送信回路６１１に接続されるとともに、複数の信号路のうち１本以上の信号路６３１に接続される。第２のインタフェース回路６１３は、送信回路６１１に接続されるとともに、複数の信号路のうち１本以上の信号路６３１を除く残りの信号路６３２に接続される。

受信装置６０２は、受信回路６２１、第３のインタフェース回路６２２、第４のインタフェース回路６２３、及び第２の制御回路６２４を含む。受信回路６２１は、複数の信号路を介して、送信装置６０１から信号を受信する。第３のインタフェース回路６２２は、受信回路６２１に接続されるとともに、１本以上の信号路６３１に接続される。第４のインタフェース回路６２３は、受信回路６２１に接続されるとともに、残りの信号路６３２に接続される。

図７は、図６の送受信システムの制御方法の例を示すフローチャートである。まず、送信装置６０１は、第１のインタフェース回路６１２と第２のインタフェース回路６１３とを用いて、通信回線６０３に含まれる複数の信号路へ信号を送信する（ステップ７０１）。次に、受信装置６０２は、第３のインタフェース回路６２２と第４のインタフェース回路６２３とを用いて、複数の信号路から信号を受信する（ステップ７０２）。

そして、１本以上の信号路６３１が不通状態になった場合、第１の制御回路６１４は、複数の信号路を介して信号を送信する動作を、残りの信号路６３２を介して信号を送信する動作に変更するように、送信回路６１１を制御する（ステップ７０３）。このとき、第２の制御回路６２４は、複数の信号路から信号を受信する動作を、残りの信号路６３２から信号を受信する動作に変更するように、受信回路６２１を制御する。

このような送受信システムによれば、１本以上の信号路６３１が不通状態になった場合でも、残りの信号路６３２を用いて通信を継続することができる。

また、送信装置６０１において、通信回線６０３に含まれる複数の信号路のうち、一部の信号路６３１のみが第１のインタフェース回路６１２に接続されるため、別の用途の信号路を第１のインタフェース回路６１２に接続することが可能になる。同様に、一部の信号路６３２のみが第２のインタフェース回路６１３に接続されるため、別の用途の信号路を第２のインタフェース回路６１３に接続することが可能になる。

一方、受信装置６０２において、通信回線６０３に含まれる複数の信号路のうち、一部の信号路６３１のみが第３のインタフェース回路６２２に接続されるため、別の用途の信号路を第３のインタフェース回路６２２に接続することが可能になる。同様に、一部の信号路６３２のみが第４のインタフェース回路６２３に接続されるため、別の用途の信号路を第４のインタフェース回路６２３に接続することが可能になる。

したがって、送受信システムに含まれる複数のインタフェース回路をフレキシブルに利用しながら、１つのインタフェース回路に接続される１本以上の信号路が不通状態になった場合でも通信を継続することができる。

図８は、実施形態の情報処理システムの構成例を示している。図８の情報処理システムは、図６の送受信システムの一例であり、情報処理装置８０１、情報処理装置８０２、及び光伝送リンク８０３〜光伝送リンク８０５を含む。情報処理装置８０１及び情報処理装置８０２の各々は、図６の送信装置６０１及び受信装置６０２の両方の機能を有し、光伝送リンク８０３は、図６の通信回線６０３に対応する。

情報処理装置８０１は、中央処理装置（Central Processing Unit，ＣＰＵ）８１１、送受信回路８１２、インタフェース回路８１３、及びインタフェース回路８１４を含む。送受信回路８１２は、制御回路８２１、レーン処理回路８２２、及びレーン処理回路８２３を含む。

インタフェース回路８１３及びインタフェース回路８１４は、例えば、図６の第１のインタフェース回路６１２及び第２のインタフェース回路６１３に対応する。レーン処理回路８２３は、例えば、図６の送信回路６１１に対応し、制御回路８２１は、例えば、第１の制御回路６１４に対応する。

情報処理装置８０２は、ＣＰＵ８３１、送受信回路８３２、インタフェース回路８３３、及びインタフェース回路８３４を含む。送受信回路８３２は、制御回路８４１、レーン処理回路８４２、及びレーン処理回路８４３を含む。

インタフェース回路８３３及びインタフェース回路８３４は、例えば、図６の第３のインタフェース回路６２２及び第４のインタフェース回路６２３に対応する。レーン処理回路８４３は、例えば、図６の受信回路６２１に対応し、制御回路８４１は、例えば、第２の制御回路６２４に対応する。

送受信回路８１２及び送受信回路８３２は、例えば、ＰＣＩ−Ｅｘｐｒｅｓｓ、ＩｎｆｉｎｉＢａｎｄ等の規格に従って双方向シリアル通信を行う回路である。

光伝送リンク８０３は、情報処理装置８０１と情報処理装置８０２の間の通信回線である。光伝送リンク８０４は、情報処理装置８０１と別の情報処理装置（不図示）の間の通信回線であり、光伝送リンク８０５は、情報処理装置８０２と別の情報処理装置（不図示）の間の通信回線である。光伝送リンク８０４と光伝送リンク８０５の接続先の情報処理装置は、同じ情報処理装置であってもよく、異なる情報処理装置であってもよい。

各光伝送リンクは、４本のレーンを含み、各レーンは、送信信号用の１本の光ファイバと受信信号用の１本の光ファイバを含む。したがって、各光伝送リンクは、８本の光ファイバを含む。

光伝送リンク８０３の２本のレーンはインタフェース回路８１３及びインタフェース回路８３３に接続され、残りの２本のレーンはインタフェース回路８１４及びインタフェース回路８３４に接続されている。光伝送リンク８０４の２本のレーンはインタフェース回路８１３に接続され、残りの２本のレーンはインタフェース回路８１４に接続されている。光伝送リンク８０５の２本のレーンはインタフェース回路８３３に接続され、残りの２本のレーンはインタフェース回路８３４に接続されている。

このように、各情報処理装置内において、各光伝送リンクは２つのインタフェース回路に跨って接続されている。

情報処理装置８０１のレーン処理回路８２２とインタフェース回路８１３は、配線８１５−１、配線８１５−２、配線８１５−５、及び配線８１５−６により接続されている。レーン処理回路８２２とインタフェース回路８１４は、配線８１５−３、配線８１５−４、配線８１５−７、及び配線８１５−８により接続されている。配線８１５−１〜配線８１５−４は、４本のレーンの送信信号用の配線であり、配線８１５−５〜配線８１５−８は、それらのレーンの受信信号用の配線である。

また、レーン処理回路８２３とインタフェース回路８１３は、配線８１６−１、配線８１６−２、配線８１６−５、及び配線８１６−６により接続されている。レーン処理回路８２３とインタフェース回路８１４は、配線８１６−３、配線８１６−４、配線８１６−７、及び配線８１６−８により接続されている。配線８１６−１〜配線８１６−４は、４本のレーンの送信信号用の配線であり、配線８１６−５〜配線８１６−８は、それらのレーンの受信信号用の配線である。

情報処理装置８０２のレーン処理回路８４２とインタフェース回路８３３は、配線８３５−１、配線８３５−２、配線８３５−５、及び配線８３５−６により接続されている。レーン処理回路８４２とインタフェース回路８３４は、配線８３５−３、配線８３５−４、配線８３５−７、及び配線８３５−８により接続されている。配線８３５−１〜配線８３５−４は、４本のレーンの受信信号用の配線であり、配線８３５−５〜配線８３５−８は、それらのレーンの送信信号用の配線である。

また、レーン処理回路８４３とインタフェース回路８３３は、配線８３６−１、配線８３６−２、配線８３６−５、及び配線８３６−６により接続されている。レーン処理回路８４３とインタフェース回路８３４は、配線８３６−３、配線８３６−４、配線８３６−７、及び配線８３６−８により接続されている。配線８３６−１〜配線８３６−４は、４本のレーンの受信信号用の配線であり、配線８３６−５〜配線８３６−８は、それらのレーンの送信信号用の配線である。

図９は、図８のレーン処理回路８２２、レーン処理回路８２３、インタフェース回路８１３、インタフェース回路８１４、インタフェース回路８３３、インタフェース回路８３４、レーン処理回路８４２、及びレーン処理回路８４３の間の接続関係を示している。

レーン処理回路８２２は、デマルチプレクサ（ＤＥＭＵＸ）９０１及びマルチプレクサ（ＭＵＸ）９０２を含み、レーン処理回路８２３は、ＤＥＭＵＸ９０３及びＭＵＸ９０４を含む。インタフェース回路８１３は、電気信号を光信号に変換する送信用変換素子９１１と、光信号を電気信号に変換する受信用変換素子９１２とを含む。インタフェース回路８１４は、送信用変換素子９１３及び受信用変換素子９１４を含む。

レーン処理回路８４２は、ＭＵＸ９０５及びＤＥＭＵＸ９０６を含み、レーン処理回路８４３は、ＭＵＸ９０７及びＤＥＭＵＸ９０８を含む。インタフェース回路８３３は、受信用変換素子９１５及び送信用変換素子９１６を含み、インタフェース回路８３４は、受信用変換素子９１７及び送信用変換素子９１８を含む。

ＤＥＭＵＸ９０１と送信用変換素子９１１は、配線８１５−１及び配線８１５−２により接続されており、ＤＥＭＵＸ９０１と送信用変換素子９１３は、配線８１５−３及び配線８１５−４により接続されている。ＭＵＸ９０２と受信用変換素子９１２は、配線８１５−５及び配線８１５−６により接続されており、ＭＵＸ９０２と受信用変換素子９１４は、配線８１５−７及び配線８１５−８により接続されている。

ＤＥＭＵＸ９０３と送信用変換素子９１１は、配線８１６−１及び配線８１６−２により接続されており、ＤＥＭＵＸ９０３と送信用変換素子９１３は、配線８１６−３及び配線８１６−４により接続されている。ＭＵＸ９０４と受信用変換素子９１２は、配線８１６−５及び配線８１６−６により接続されており、ＭＵＸ９０４と受信用変換素子９１４は、配線８１６−７及び配線８１６−８により接続されている。

ＭＵＸ９０５と受信用変換素子９１５は、配線８３５−１及び配線８３５−２により接続されており、ＭＵＸ９０５と受信用変換素子９１７は、配線８３５−３及び配線８３５−４により接続されている。ＤＥＭＵＸ９０６と送信用変換素子９１６は、配線８３５−５及び配線８３５−６により接続されており、ＤＥＭＵＸ９０６と送信用変換素子９１８は、配線８３５−７及び配線８３５−８により接続されている。

ＭＵＸ９０７と受信用変換素子９１５は、配線８３６−１及び配線８３６−２により接続されており、ＭＵＸ９０７と受信用変換素子９１７は、配線８３６−３及び配線８３６−４により接続されている。ＤＥＭＵＸ９０８と送信用変換素子９１６は、配線８３６−５及び配線８３６−６により接続されており、ＤＥＭＵＸ９０８と送信用変換素子９１８は、配線８３６−７及び配線８３６−８により接続されている。

送信用変換素子９１１と受信用変換素子９１５は、光ファイバ９２１−３及び光ファイバ９２１−４により接続されており、送信用変換素子９１６と受信用変換素子９１２は、光ファイバ９２１−７及び光ファイバ９２１−８により接続されている。送信用変換素子９１３と受信用変換素子９１７は、光ファイバ９２２−３及び光ファイバ９２２−４により接続されており、送信用変換素子９１８と受信用変換素子９１４は、光ファイバ９２２−７及び光ファイバ９２２−８により接続されている。

送信用変換素子９１１は、光ファイバ９２１−１及び光ファイバ９２１−２により別の情報処理装置に接続されており、受信用変換素子９１２は、光ファイバ９２１−５及び光ファイバ９２１−６により別の情報処理装置に接続されている。送信用変換素子９１３は、光ファイバ９２２−１及び光ファイバ９２２−２により別の情報処理装置に接続されており、受信用変換素子９１４は、光ファイバ９２２−５及び光ファイバ９２２−６により別の情報処理装置に接続されている。

受信用変換素子９１５は、光ファイバ９２３−１及び光ファイバ９２３−２により別の情報処理装置に接続されており、送信用変換素子９１６は、光ファイバ９２３−３及び光ファイバ９２３−４により別の情報処理装置に接続されている。受信用変換素子９１７は、光ファイバ９２４−１及び光ファイバ９２４−２により別の情報処理装置に接続されており、送信用変換素子９１８は、光ファイバ９２４−３及び光ファイバ９２４−４により別の情報処理装置に接続されている。

配線８１５−１、配線８１５−５、光ファイバ９２１−１、及び光ファイバ９２１−５は、光伝送リンク８０４に含まれる１番目のレーンに属する。配線８１５−２、配線８１５−６、光ファイバ９２１−２、及び光ファイバ９２１−６は、光伝送リンク８０４に含まれる２番目のレーンに属する。

配線８１５−３、配線８１５−７、光ファイバ９２２−１、及び光ファイバ９２２−５は、光伝送リンク８０４に含まれる３番目のレーンに属する。配線８１５−４、配線８１５−８、光ファイバ９２２−２、及び光ファイバ９２２−６は、光伝送リンク８０４に含まれる４番目のレーンに属する。

配線８３５−１、配線８３５−５、光ファイバ９２３−１、及び光ファイバ９２３−３は、光伝送リンク８０５に含まれる１番目のレーンに属する。配線８３５−２、配線８３５−６、光ファイバ９２３−２、及び光ファイバ９２３−４は、光伝送リンク８０５に含まれる２番目のレーンに属する。

配線８３５−３、配線８３５−７、光ファイバ９２４−１、及び光ファイバ９２４−３は、光伝送リンク８０５に含まれる３番目のレーンに属する。配線８３５−４、配線８３５−８、光ファイバ９２４−２、及び光ファイバ９２４−４は、光伝送リンク８０５に含まれる４番目のレーンに属する。

配線８１６−１、配線８１６−５、光ファイバ９２１−３、光ファイバ９２１−７、配線８３６−１、配線８３６−５は、光伝送リンク８０３に含まれる１番目のレーンに属する。配線８１６−２、配線８１６−６、光ファイバ９２１−４、光ファイバ９２１−８、配線８３６−２、配線８３６−６は、光伝送リンク８０３に含まれる２番目のレーンに属する。

配線８１６−３、配線８１６−７、光ファイバ９２２−３、光ファイバ９２２−７、配線８３６−３、配線８３６−７は、光伝送リンク８０３に含まれる３番目のレーンに属する。配線８１６−４、配線８１６−８、光ファイバ９２２−４、光ファイバ９２２−８、配線８３６−４、配線８３６−８は、光伝送リンク８０３に含まれる４番目のレーンに属する。

ＤＥＭＵＸ９０１は、制御回路８２１からの制御信号９３３に従って、ＣＰＵ８１１からの送信信号９３１を、配線８１５−１〜配線８１５−４のうち１本以上の配線に分配して出力する。ＭＵＸ９０２は、制御回路８２１からの制御信号９３４に従って、配線８１５−５〜配線８１５−８のうち１本以上の配線からの入力信号を多重化して、受信信号９３２をＣＰＵ８１１へ出力する。

ＤＥＭＵＸ９０３は、制御回路８２１からの制御信号９４３に従って、ＣＰＵ８１１からの送信信号９４１を、配線８１６−１〜配線８１６−４のうち１本以上の配線に分配して出力する。ＭＵＸ９０４は、制御回路８２１からの制御信号９４４に従って、配線８１６−５〜配線８１６−８のうち１本以上の配線からの入力信号を多重化して、受信信号９４２をＣＰＵ８１１へ出力する。

ＭＵＸ９０５は、制御回路８４１からの制御信号９５３に従って、配線８３５−１〜配線８３５−４のうち１本以上の配線からの入力信号を多重化して、受信信号９５１をＣＰＵ８３１へ出力する。ＤＥＭＵＸ９０６は、制御回路８４１からの制御信号９５４に従って、ＣＰＵ８３１からの送信信号９５２を、配線８３５−５〜配線８３５−８のうち１本以上の配線に分配して出力する。

ＭＵＸ９０７は、制御回路８４１からの制御信号９６３に従って、配線８３６−１〜配線８３６−４のうち１本以上の配線からの入力信号を多重化して、受信信号９６１をＣＰＵ８３１へ出力する。ＤＥＭＵＸ９０８は、制御回路８４１からの制御信号９６４に従って、ＣＰＵ８３１からの送信信号９６２を、配線８３６−５〜配線８３６−８のうち１本以上の配線に分配して出力する。

このようにして、レーン処理回路８２３とレーン処理回路８４３の間で、光伝送リンク８０３に含まれる４本のレーンを用いて信号の送受信が行われる。

情報処理装置８０１において、ＣＰＵ８１１以外の回路が送信信号９３１及び送信信号９４１を生成してもよく、ＣＰＵ８１１以外の回路が受信信号９３２及び受信信号９４２を受信してもよい。また、情報処理装置８０２において、ＣＰＵ８３１以外の回路が、送信信号９５２及び送信信号９６２を生成してもよく、ＣＰＵ８３１以外の回路が、受信信号９５１及び受信信号９６１を受信してもよい。

図１０は、図８の制御回路８２１及び制御回路８４１の各々が行うレーン制御の例を示すフローチャートである。このレーン制御は、各情報処理装置において所定の周期で行われてもよく、各情報処理装置が信号を送信するときのように、所定の契機に行われてもよい。

以下では、情報処理装置８０１の制御回路８２１が、光伝送リンク８０３に含まれるレーンを制御する場合を例として、レーン制御の手順を説明するが、光伝送リンク８０４に含まれるレーンを制御する場合についても同様である。また、情報処理装置８０２の制御回路８４１が、光伝送リンク８０３及び光伝送リンク８０５に含まれるレーンを制御する場合についても同様である。

まず、制御回路８２１は、光伝送リンク８０３にトレーニングシーケンスを送信する（ステップ１００１）。このとき、制御回路８２１は、トレーニングシーケンスを送信信号９４１としてＤＥＭＵＸ９０３に入力し、トレーニングシーケンスが配線８１６−１〜配線８１６−４に出力されるように、制御信号９４３によりＤＥＭＵＸ９０３を制御する。これにより、光伝送リンク８０３に含まれる４本のレーンにトレーニングシーケンスが送信される。

光伝送リンク８０３の接続先の情報処理装置８０２は、トレーニングシーケンスを受信した場合、トレーニングシーケンスを応答として送信する。制御回路８２１は、配線８１６−５〜配線８１６−８から入力されるトレーニングシーケンスが受信信号９４２として出力されるように、制御信号９４４によりＭＵＸ９０４を制御する。

次に、制御回路８２１は、受信信号９４２を監視し、トレーニングシーケンスの送信から一定時間内に、情報処理装置８０２からトレーニングシーケンスを受信したか否かを検知する（ステップ１００２）。情報処理装置８０２から一定時間内にトレーニングシーケンスを受信しなかった場合（ステップ１００２，ＮＯ）、制御回路８２１は、エラー処理を行って（ステップ１０１０）、レーン制御を終了する。

一方、情報処理装置８０２から一定時間内にトレーニングシーケンスを受信した場合（ステップ１００２，ＹＥＳ）、制御回路８２１は、光伝送リンク８０３で使用するレーンの数Ｎを決定する（ステップ１００３）。

このとき、制御回路８２１は、情報処理装置８０２からトレーニングシーケンスを受信したレーンを特定し、そのレーンの数に基づいてＮを決定する。制御回路８２１は、例えば、情報処理装置８０２からトレーニングシーケンスを受信したレーンの数をＮとして用いてもよく、そのレーンの数を超えない最大の偶数をＮとして用いてもよい。

次に、制御回路８２１は、情報処理装置８０２からトレーニングシーケンスを受信したレーンの中からＮ本のレーンを選択し、選択したＮ本のレーンに、０からＮ−１までの通し番号をレーン番号として割り当てる（ステップ１００４）。

例えば、インタフェース回路８１３の送信用変換素子９１１又は受信用変換素子９１２の全レーン故障が発生して、光伝送リンク８０３の１番目及び２番目のレーンが不通状態になった場合、Ｎ＝２に決定される。そして、正常なインタフェース回路８１４に接続されている、光伝送リンク８０３の３番目及び４番目のレーンが選択され、レーン番号として０及び１がそれぞれ割り当てられる。

次に、制御回路８２１は、０からＮ−１までのＮ個のレーン番号の情報を含むトレーニングシーケンスを、選択したレーンに送信する（ステップ１００５）。このとき、制御回路８２１は、トレーニングシーケンスを送信信号９４１としてＤＥＭＵＸ９０３に入力し、トレーニングシーケンスが選択したレーンの配線に出力されるように、制御信号９４３によりＤＥＭＵＸ９０３を制御する。

情報処理装置８０２は、トレーニングシーケンスを受信した場合、受信したＮ個のレーン番号の情報を含むトレーニングシーケンスを応答として送信する。制御回路８２１は、選択したレーンの配線から入力されるトレーニングシーケンスが受信信号９４２として出力されるように、制御信号９４４によりＭＵＸ９０４を制御する。

次に、制御回路８２１は、受信信号９４２を監視し、トレーニングシーケンスの送信から一定時間内に、選択したすべてのレーンから、送信したレーン番号の情報を含むトレーニングシーケンスを受信したか否かを検知する（ステップ１００６）。

選択したいずれかのレーンから一定時間内に、送信したレーン番号の情報を含むトレーニングシーケンスを受信しなかった場合（ステップ１００６，ＮＯ）、制御回路８２１は、Ｎが１より大きいか否かをチェックする（ステップ１００８）。Ｎが１より大きい場合（ステップ１００８，ＹＥＳ）、制御回路８２１は、レーンの数Ｎをより小さい数に変更して（ステップ１００９）、ステップ１００４以降の動作を繰り返す。

このとき、制御回路８２１は、送信したレーン番号の情報を含むトレーニングシーケンスを受信したレーンを特定し、そのレーンの数に基づいて変更後のＮを決定する。制御回路８２１は、例えば、送信したレーン番号の情報を含むトレーニングシーケンスを受信したレーンの数を変更後のＮとして用いてもよく、そのレーンの数を超えない最大の偶数を変更後のＮとして用いてもよい。

一方、Ｎが１である場合（ステップ１００８，ＮＯ）、制御回路８２１は、エラー処理を行って（ステップ１０１０）、レーン制御を終了する。

選択したすべてのレーンから一定時間内に、送信したレーン番号の情報を含むトレーニングシーケンスを受信した場合（ステップ１００６，ＹＥＳ）、制御回路８２１は、選択したレーンを使用して情報処理装置８０２と通信する制御を行う（ステップ１００７）。

このとき、制御回路８２１は、ＣＰＵ８１１からの信号を送信信号９４１としてＤＥＭＵＸ９０３に入力し、送信信号９４１が選択したレーンの配線に出力されるように、制御信号９４３によりＤＥＭＵＸ９０３を制御する。また、制御回路８２１は、選択したレーンの配線から入力される信号が受信信号９４２として出力されるように、制御信号９４４によりＭＵＸ９０４を制御し、受信信号９４２をＣＰＵ８１１へ転送する。

これにより、インタフェース回路８１３の全レーン故障が発生した場合でも、ＣＰＵ８１１は、不通状態になっていない正常なレーンのみを使用して、情報処理装置８０２との通信を継続することができる。

制御回路８２１は、同様にして、光伝送リンク８０４に含まれるレーンを制御することもできる。これにより、インタフェース回路８１３の全レーン故障が発生した場合でも、ＣＰＵ８１１は、正常なレーンのみを使用して、光伝送リンク８０４の接続先の情報処理装置との通信を継続することができる。

ステップ１００８及びステップ１００９の動作を行ってステップ１００４以降の動作を繰り返すことで、最終的に、情報処理装置８０１及び情報処理装置８０２が共に使用可能なレーンが選択される。したがって、情報処理装置８０１が検知した正常なレーンの数と情報処理装置８０２が検知した正常なレーンの数が異なる場合でも、双方に共通する正常なレーンのみを用いて通信を継続することができる。

図１１は、実施形態の情報処理システムの別の構成例を示している。図１１の情報処理システムは、図６の送受信システムの一例であり、情報処理装置１１０１、情報処理装置１１０２、及び光伝送リンク１１０３〜光伝送リンク１１０９を含む。情報処理装置１１０１及び情報処理装置１１０２の各々は、図６の送信装置６０１及び受信装置６０２の両方の機能を有し、光伝送リンク１１０３は、図６の通信回線６０３に対応する。

情報処理装置１１０１は、ＣＰＵ１１１１、送受信回路１１１２、インタフェース回路１１１３〜インタフェース回路１１１６を含む。送受信回路１１１２は、制御回路１１２１、レーン処理回路１１２２〜レーン処理回路１１２５を含む。

インタフェース回路１１１５及びインタフェース回路１１１６は、例えば、図６の第１のインタフェース回路６１２及び第２のインタフェース回路６１３に対応する。レーン処理回路１１２５は、例えば、図６の送信回路６１１に対応し、制御回路１１２１は、例えば、第１の制御回路６１４に対応する。

情報処理装置１１０２は、ＣＰＵ１１４１、送受信回路１１４２、インタフェース回路１１４３〜インタフェース回路１１４６を含む。送受信回路１１４２は、制御回路１１５１、レーン処理回路１１５２〜レーン処理回路１１５５を含む。

インタフェース回路１１４５及びインタフェース回路１１４６は、例えば、図６の第３のインタフェース回路６２２及び第４のインタフェース回路６２３に対応する。レーン処理回路１１５５は、例えば、図６の受信回路６２１に対応し、制御回路１１５１は、例えば、第２の制御回路６２４に対応する。

送受信回路１１１２及び送受信回路１１４２は、例えば、ＰＣＩ−Ｅｘｐｒｅｓｓ、ＩｎｆｉｎｉＢａｎｄ等の規格に従って双方向シリアル通信を行う回路である。

光伝送リンク１１０３は、情報処理装置１１０１と情報処理装置１１０２の間の通信回線である。光伝送リンク１１０４〜光伝送リンク１１０６は、情報処理装置１１０１と別の情報処理装置（不図示）の間の通信回線であり、光伝送リンク１１０７〜光伝送リンク１１０９は、情報処理装置１１０２と別の情報処理装置（不図示）の間の通信回線である。光伝送リンク１１０４〜光伝送リンク１１０９の接続先の情報処理装置は、同じ情報処理装置であってもよく、異なる情報処理装置であってもよい。各光伝送リンクは、４本のレーンを含む。

光伝送リンク１１０３の２本のレーンはインタフェース回路１１１５及びインタフェース回路１１４５に接続され、残りの２本のレーンはインタフェース回路１１１６及びインタフェース回路１１４６に接続されている。光伝送リンク１１０４の２本のレーンはインタフェース回路１１１５に接続され、残りの２本のレーンはインタフェース回路１１１６に接続されている。光伝送リンク１１０７の２本のレーンはインタフェース回路１１４５に接続され、残りの２本のレーンはインタフェース回路１１４６に接続されている。

光伝送リンク１１０５の２本のレーンはインタフェース回路１１１３に接続され、残りの２本のレーンはインタフェース回路１１１４に接続されている。光伝送リンク１１０６の２本のレーンはインタフェース回路１１１３に接続され、残りの２本のレーンはインタフェース回路１１１４に接続されている。

光伝送リンク１１０８の２本のレーンはインタフェース回路１１４３に接続され、残りの２本のレーンはインタフェース回路１１４４に接続されている。光伝送リンク１１０９の２本のレーンはインタフェース回路１１４３に接続され、残りの２本のレーンはインタフェース回路１１４４に接続されている。

このように、各情報処理装置内において、各光伝送リンクは２つのインタフェース回路に跨って接続されている。

情報処理装置１１０１のレーン処理回路１１２２とインタフェース回路１１１３は、配線１１３１−１、配線１１３１−２、配線１１３１−５、及び配線１１３１−６により接続されている。レーン処理回路１１２２とインタフェース回路１１１４は、配線１１３１−３、配線１１３１−４、配線１１３１−７、及び配線１１３１−８により接続されている。配線１１３１−１〜配線１１３１−４は、４本のレーンの送信信号用の配線であり、配線１１３１−５〜配線１１３１−８は、それらのレーンの受信信号用の配線である。

レーン処理回路１１２３とインタフェース回路１１１３は、配線１１３２−１、配線１１３２−２、配線１１３２−５、及び配線１１３２−６により接続されている。レーン処理回路１１２３とインタフェース回路１１１４は、配線１１３２−３、配線１１３２−４、配線１１３２−７、及び配線１１３２−８により接続されている。配線１１３２−１〜配線１１３２−４は、４本のレーンの送信信号用の配線であり、配線１１３２−５〜配線１１３２−８は、それらのレーンの受信信号用の配線である。

レーン処理回路１１２４とインタフェース回路１１１５は、配線１１３３−１、配線１１３３−２、配線１１３３−５、及び配線１１３３−６により接続されている。レーン処理回路１１２４とインタフェース回路１１１６は、配線１１３３−３、配線１１３３−４、配線１１３３−７、及び配線１１３３−８により接続されている。配線１１３３−１〜配線１１３３−４は、４本のレーンの送信信号用の配線であり、配線１１３３−５〜配線１１３３−８は、それらのレーンの受信信号用の配線である。

レーン処理回路１１２５とインタフェース回路１１１５は、配線１１３４−１、配線１１３４−２、配線１１３４−５、及び配線１１３４−６により接続されている。レーン処理回路１１２５とインタフェース回路１１１６は、配線１１３４−３、配線１１３４−４、配線１１３４−７、及び配線１１３４−８により接続されている。配線１１３４−１〜配線１１３４−４は、４本のレーンの送信信号用の配線であり、配線１１３４−５〜配線１１３４−８は、それらのレーンの受信信号用の配線である。

情報処理装置１１０２のレーン処理回路１１５２とインタフェース回路１１４３は、配線１１６１−１、配線１１６１−２、配線１１６１−５、及び配線１１６１−６により接続されている。レーン処理回路１１５２とインタフェース回路１１４４は、配線１１６１−３、配線１１６１−４、配線１１６１−７、及び配線１１６１−８により接続されている。配線１１６１−１〜配線１１６１−４は、４本のレーンの受信信号用の配線であり、配線１１６１−５〜配線１１６１−８は、それらのレーンの送信信号用の配線である。

レーン処理回路１１５３とインタフェース回路１１４３は、配線１１６２−１、配線１１６２−２、配線１１６２−５、及び配線１１６２−６により接続されている。レーン処理回路１１５３とインタフェース回路１１４４は、配線１１６２−３、配線１１６２−４、配線１１６２−７、及び配線１１６２−８により接続されている。配線１１６２−１〜配線１１６２−４は、４本のレーンの受信信号用の配線であり、配線１１６２−５〜配線１１６２−８は、それらのレーンの送信信号用の配線である。

レーン処理回路１１５４とインタフェース回路１１４５は、配線１１６３−１、配線１１６３−２、配線１１６３−５、及び配線１１６３−６により接続されている。レーン処理回路１１５４とインタフェース回路１１４６は、配線１１６３−３、配線１１６３−４、配線１１６３−７、及び配線１１６３−８により接続されている。配線１１６３−１〜配線１１６３−４は、４本のレーンの受信信号用の配線であり、配線１１６３−５〜配線１１６３−８は、それらのレーンの送信信号用の配線である。

レーン処理回路１１５５とインタフェース回路１１４５は、配線１１６４−１、配線１１６４−２、配線１１６４−５、及び配線１１６４−６により接続されている。レーン処理回路１１５５とインタフェース回路１１４６は、配線１１６４−３、配線１１６４−４、配線１１６４−７、及び配線１１６４−８により接続されている。配線１１６４−１〜配線１１６４−４は、４本のレーンの受信信号用の配線であり、配線１１６４−５〜配線１１６４−８は、それらのレーンの送信信号用の配線である。

図１１のレーン処理回路１１２４、レーン処理回路１１２５、インタフェース回路１１１５、及びインタフェース回路１１１６の間の接続関係は、図９と同様である。インタフェース回路１１４５、インタフェース回路１１４６、レーン処理回路１１５４、及びレーン処理回路１１５５の間の接続関係も、図９と同様である。また、インタフェース回路１１１５、インタフェース回路１１１６、インタフェース回路１１４５、及びインタフェース回路１１４６の間の接続関係も、図９と同様である。

図１１の制御回路１１２１及び制御回路１１５１の各々が行うレーン制御の例は、図１０と同様である。例えば、インタフェース回路１１１５の送信用変換素子又は受信用変換素子の全レーン故障が発生して、光伝送リンク１１０３の２本のレーンが不通状態になった場合、正常なインタフェース回路１１１６に接続されている残りの２本のレーンが選択される。そして、情報処理装置１１０１は、選択した２本のレーンを使用して、情報処理装置１１０２との通信を継続することができる。この場合、情報処理装置１１０１は、インタフェース回路１１１６に接続されている別の２本のレーンを使用して、光伝送リンク１１０４の接続先の情報処理装置との通信を継続することもできる。

また、インタフェース回路１１１３の送信用変換素子又は受信用変換素子の全レーン故障が発生して、光伝送リンク１１０５の２本のレーンが不通状態になった場合、正常なインタフェース回路１１１４に接続されている残りの２本のレーンが選択される。そして、情報処理装置１１０１は、選択した２本のレーンを使用して、光伝送リンク１１０５の接続先の情報処理装置との通信を継続することができる。この場合、情報処理装置１１０１は、インタフェース回路１１１４に接続されている別の２本のレーンを使用して、光伝送リンク１１０６の接続先の情報処理装置との通信を継続することもできる。

図６に示した送受信システムの構成と、図８、図９、及び図１１に示した情報処理システムの構成は一例に過ぎず、送受信システム又は情報処理システムが行う処理に応じて一部の構成要素を省略又は変更してもよい。

例えば、図８及び図１１の情報処理システムでは、各インタフェース回路に２本の光伝送リンクが接続されているが、１つのインタフェース回路に接続される光伝送リンクの数は２以上の整数であればよい。また、図８及び図１１の情報処理システムでは、各光伝送リンクが２つのインタフェース回路に跨って接続されているが、各光伝送リンクが３つ以上のインタフェース回路に跨って接続されても構わない。

１つの光伝送リンクに含まれるレーンの数は、４本に限られず、２以上の整数であればよく、１つのインタフェース回路に接続されるレーンの数も、２以上の整数であればよい。

さらに、光伝送リンクの代わりに電気伝送リンクを用いることもできる。電気伝送リンクを用いた場合、各インタフェース回路は、送信用変換素子及び受信用変換素子の代わりに、リピータ又はリタイマを含む。

図７及び図１０のフローチャートは一例に過ぎず、送受信システム又は情報処理システムの構成や条件に応じて一部の動作を省略又は変更してもよい。例えば、図１１のレーン制御において、情報処理装置８０１が検知した正常なレーンの数と情報処理装置８０２が検知した正常なレーンの数が常に同じになる場合は、ステップ１００８及びステップ１００９の動作を省略することができる。

開示の実施形態とその利点について詳しく説明したが、当業者は、特許請求の範囲に明確に記載した本発明の範囲から逸脱することなく、様々な変更、追加、省略をすることができるであろう。

（付記１）送信装置と受信装置を有する送受信システムであって、
前記送信装置は、
前記送信装置と前記受信装置の間の通信回線に含まれる複数の信号路を介して、前記受信装置へ信号を送信する送信回路と、
前記送信回路に接続されるとともに、前記複数の信号路のうち１本以上の信号路に接続される第１のインタフェース回路と、
前記送信回路に接続されるとともに、前記複数の信号路のうち前記１本以上の信号路を除く残りの信号路に接続される第２のインタフェース回路と、
前記１本以上の信号路が不通状態になった場合、前記複数の信号路を介して前記信号を送信する動作を、前記第２のインタフェース回路に接続される前記残りの信号路を介して前記信号を送信する動作に変更する第１の制御回路とを含み、
前記受信装置は、
前記複数の信号路を介して、前記送信装置から前記信号を受信する受信回路と、
前記受信回路に接続されるとともに、前記１本以上の信号路に接続される第３のインタフェース回路と、
前記受信回路に接続されるとともに、前記残りの信号路に接続される第４のインタフェース回路と、
前記１本以上の信号路が不通状態になった場合、前記複数の信号路を介して前記信号を受信する動作を、前記第４のインタフェース回路に接続される前記残りの信号路を介して前記信号を受信する動作に変更する第２の制御回路とを含む、
ことを特徴とする送受信システム。
（付記２）前記送信回路は、前記通信回線とは異なる別の通信回線に含まれる複数の信号路を介して、前記送信装置及び前記受信装置とは異なる別の装置へ前記信号とは異なる別の信号を送信し、前記第１のインタフェース回路は、前記別の通信回線に含まれる前記複数の信号路のうち１本以上の信号路に接続され、前記第２のインタフェース回路は、前記別の通信回線に含まれる前記複数の信号路のうち前記１本以上の信号路を除く残りの信号路に接続され、前記第１の制御回路は、前記別の通信回線に含まれる前記１本以上の信号路が不通状態になった場合、前記別の通信回線に含まれる前記複数の信号路を介して前記別の信号を送信する動作を、前記第２のインタフェース回路に接続される、前記別の通信回線に含まれる前記残りの信号路を介して前記別の信号を送信する動作に変更することを特徴とする付記１記載の送受信システム。
（付記３）前記受信回路は、前記通信回線とは異なる別の通信回線に含まれる複数の信号路を介して、前記送信装置及び前記受信装置とは異なる別の装置から前記信号とは異なる別の信号を受信し、前記第３のインタフェース回路は、前記別の通信回線に含まれる前記複数の信号路のうち１本以上の信号路に接続され、前記第４のインタフェース回路は、前記別の通信回線に含まれる前記複数の信号路のうち前記１本以上の信号路を除く残りの信号路に接続され、前記第２の制御回路は、前記別の通信回線に含まれる前記１本以上の信号路が不通状態になった場合、前記別の通信回線に含まれる前記複数の信号路を介して前記別の信号を受信する動作を、前記第４のインタフェース回路に接続される、前記別の通信回線に含まれる前記残りの信号路を介して前記別の信号を受信する動作に変更することを特徴とする付記１記載の送受信システム。
（付記４）前記送信回路は、前記信号を前記複数の信号路へ送信するデマルチプレクサを含み、前記第１の制御回路は、第１のトレーニングシーケンスを前記複数の信号路へ送信し、前記複数の信号路のうち前記第１のトレーニングシーケンスに対する応答を受信した信号路の数に基づいて、前記信号の送信に使用する信号路の数を決定し、前記複数の信号路のうち決定した数の信号路へ前記信号を送信するように前記デマルチプレクサを制御し、前記受信回路は、前記複数の信号路から前記信号を受信するマルチプレクサを含み、前記第２の制御回路は、第２のトレーニングシーケンスを前記複数の信号路へ送信し、前記複数の信号路のうち前記第２のトレーニングシーケンスに対する応答を受信した信号路の数に基づいて、前記信号の受信に使用する信号路の数を決定し、前記複数の信号路のうち決定した数の信号路から前記信号を受信するように前記マルチプレクサを制御することを特徴とする付記１記載の送受信システム。
（付記５）受信装置に接続される通信回線に含まれる複数の信号路を介して、前記受信装置へ信号を送信する送信回路と、
前記送信回路に接続されるとともに、前記複数の信号路のうち１本以上の信号路に接続される第１のインタフェース回路と、
前記送信回路に接続されるとともに、前記複数の信号路のうち前記１本以上の信号路を除く残りの信号路に接続される第２のインタフェース回路と、
前記１本以上の信号路が不通状態になった場合、前記複数の信号路を介して前記信号を送信する動作を、前記第２のインタフェース回路に接続される前記残りの信号路を介して前記信号を送信する動作に変更する制御回路と、
を備えることを特徴とする送信装置。
（付記６）送信装置に接続される通信回線に含まれる複数の信号路を介して、前記送信装置から信号を受信する受信回路と、
前記受信回路に接続されるとともに、前記複数の信号路のうち１本以上の信号路に接続される第１のインタフェース回路と、
前記受信回路に接続されるとともに、前記複数の信号路のうち前記１本以上の信号路を除く残りの信号路に接続される第２のインタフェース回路と、
前記１本以上の信号路が不通状態になった場合、前記複数の信号路を介して前記信号を受信する動作を、前記第２のインタフェース回路に接続される前記残りの信号路を介して前記信号を受信する動作に変更する制御回路と、
を備えることを特徴とする受信装置。
（付記７）送信装置と受信装置を有する送受信システムの制御方法であって、
前記送信装置が、前記送信装置と前記受信装置の間の通信回線に含まれる複数の信号路のうち１本以上の信号路に接続される第１のインタフェース回路と、前記複数の信号路のうち前記１本以上の信号路を除く残りの信号路に接続される第２のインタフェース回路とを用いて、前記複数の信号路へ信号を送信し、
前記受信装置が、前記１本以上の信号路に接続される第３のインタフェース回路と、前記残りの信号路に接続される第４のインタフェース回路とを用いて、前記複数の信号路から前記信号を受信し、
前記１本以上の信号路が不通状態になった場合、前記複数の信号路へ前記信号を送信する動作を、前記複数の信号路のうち前記残りの信号路へ前記信号を送信する動作に変更するように、前記送信装置を制御し、前記複数の信号路から前記信号を受信する動作を、前記複数の信号路のうち前記残りの信号路から前記信号を受信する動作に変更するように、前記受信装置を制御する、
ことを特徴とする送受信システムの制御方法。

１０１、１０２、８０１、８０２、１１０１、１１０２ 情報処理装置
１１１、１２１、８１２、８３２、１１１２、１１４２ 送受信回路
１１２、１２２、５１１、５２１、８１３、８１４、８３３、８３４、１１１３〜１１１６、１１４３〜１１４６ インタフェース回路
１０３、５０１、８０３〜８０５、１１０３〜１１０９ 光伝送リンク
１１３−１〜１１３−４、１２３−１〜１２３−４、５１２−１〜５１２−４、５２２−１〜５２２−４、８１５−１〜８１５−８、８１６−１〜８１６−８、８３５−１〜８３５−８、８３６−１〜８３６−８、１１３１−１〜１１３１−８、１１３２−１〜１１３２−８、１１３３−１〜１１３３−８、１１３４−１〜１１３４−８、１１６１−１〜１１６１−８、１１６２−１〜１１６２−８、１１６３−１〜１１６３−８、１１６４−１〜１１６４−８ 配線
２０１ 変換素子
６０１ 送信装置
６０２ 受信装置
６０３ 通信回線
６１１ 送信回路
６１２ 第１のインタフェース回路
６１３ 第２のインタフェース回路
６１４ 第１の制御回路
６２１ 受信回路
６２２ 第３のインタフェース回路
６２３ 第４のインタフェース回路
６２４ 第２の制御回路
６３１ １本以上の信号路
６３２ 残りの信号路
８１１、８３１、１１１１、１１４１ ＣＰＵ
８２１、８４１、１１２１、１１５１ 制御回路
８２２、８２３、８４２、８４３、１１２２〜１１２５、１１５２〜１１５５ レーン処理回路
９０１、９０３、９０６、９０８ ＤＥＭＵＸ
９０２、９０４、９０５、９０７ ＭＵＸ
９１１、９１３、９１６、９１８ 送信用変換素子
９１２、９１４、９１５、９１７ 受信用変換素子
９２１−１〜９２１−８、９２２−１〜９２２−８、９２３−１〜９２３−４、９２４−１〜９２４−４ 光ファイバ
９３１、９４１、９５２、９６２ 送信信号
９３２、９４２、９５１、９６１ 受信信号
９３３、９３４、９４３、９４４、９５３、９５４、９６３、９６４ 制御信号

Claims (6)

1. 送信装置と受信装置を有する送受信システムであって、
   前記送信装置は、
   前記送信装置と前記受信装置の間の通信回線に含まれる複数の信号路を介して、前記受信装置へ信号を送信する送信回路と、
   前記送信回路に接続されるとともに、前記複数の信号路のうち１本以上の信号路に接続される第１のインタフェース回路と、
   前記送信回路に接続されるとともに、前記複数の信号路のうち前記１本以上の信号路を除く残りの信号路に接続される第２のインタフェース回路と、
   前記１本以上の信号路が不通状態になった場合、前記複数の信号路を介して前記信号を送信する動作を、前記第２のインタフェース回路に接続される前記残りの信号路を介して前記信号を送信する動作に変更する第１の制御回路とを含み、
   前記受信装置は、
   前記複数の信号路を介して、前記送信装置から前記信号を受信する受信回路と、
   前記受信回路に接続されるとともに、前記１本以上の信号路に接続される第３のインタフェース回路と、
   前記受信回路に接続されるとともに、前記残りの信号路に接続される第４のインタフェース回路と、
   前記１本以上の信号路が不通状態になった場合、前記複数の信号路を介して前記信号を受信する動作を、前記第４のインタフェース回路に接続される前記残りの信号路を介して前記信号を受信する動作に変更する第２の制御回路とを含む
   ことを特徴とする送受信システム。
2. 前記送信回路は、前記通信回線とは異なる別の通信回線に含まれる複数の信号路を介して、前記送信装置及び前記受信装置とは異なる別の装置へ前記信号とは異なる別の信号を送信し、前記第１のインタフェース回路は、前記別の通信回線に含まれる前記複数の信号路のうち１本以上の信号路に接続され、前記第２のインタフェース回路は、前記別の通信回線に含まれる前記複数の信号路のうち前記１本以上の信号路を除く残りの信号路に接続され、前記第１の制御回路は、前記別の通信回線に含まれる前記１本以上の信号路が不通状態になった場合、前記別の通信回線に含まれる前記複数の信号路を介して前記別の信号を送信する動作を、前記第２のインタフェース回路に接続される、前記別の通信回線に含まれる前記残りの信号路を介して前記別の信号を送信する動作に変更することを特徴とする請求項１記載の送受信システム。
3. 前記受信回路は、前記通信回線とは異なる別の通信回線に含まれる複数の信号路を介して、前記送信装置及び前記受信装置とは異なる別の装置から前記信号とは異なる別の信号を受信し、前記第３のインタフェース回路は、前記別の通信回線に含まれる前記複数の信号路のうち１本以上の信号路に接続され、前記第４のインタフェース回路は、前記別の通信回線に含まれる前記複数の信号路のうち前記１本以上の信号路を除く残りの信号路に接続され、前記第２の制御回路は、前記別の通信回線に含まれる前記１本以上の信号路が不通状態になった場合、前記別の通信回線に含まれる前記複数の信号路を介して前記別の信号を受信する動作を、前記第４のインタフェース回路に接続される、前記別の通信回線に含まれる前記残りの信号路を介して前記別の信号を受信する動作に変更することを特徴とする請求項１記載の送受信システム。
4. 受信装置に接続される通信回線に含まれる複数の信号路を介して、前記受信装置へ信号を送信する送信回路と、
   前記送信回路に接続されるとともに、前記複数の信号路のうち１本以上の信号路に接続される第１のインタフェース回路と、
   前記送信回路に接続されるとともに、前記複数の信号路のうち前記１本以上の信号路を除く残りの信号路に接続される第２のインタフェース回路と、
   前記１本以上の信号路が不通状態になった場合、前記複数の信号路を介して前記信号を送信する動作を、前記第２のインタフェース回路に接続される前記残りの信号路を介して前記信号を送信する動作に変更する制御回路と、
   を備えることを特徴とする送信装置。
5. 送信装置に接続される通信回線に含まれる複数の信号路を介して、前記送信装置から信号を受信する受信回路と、
   前記受信回路に接続されるとともに、前記複数の信号路のうち１本以上の信号路に接続される第１のインタフェース回路と、
   前記受信回路に接続されるとともに、前記複数の信号路のうち前記１本以上の信号路を除く残りの信号路に接続される第２のインタフェース回路と、
   前記１本以上の信号路が不通状態になった場合、前記複数の信号路を介して前記信号を受信する動作を、前記第２のインタフェース回路に接続される前記残りの信号路を介して前記信号を受信する動作に変更する制御回路と、
   を備えることを特徴とする受信装置。
6. 送信装置と受信装置を有する送受信システムの制御方法であって、
   前記送信装置が、前記送信装置と前記受信装置の間の通信回線に含まれる複数の信号路のうち１本以上の信号路に接続される第１のインタフェース回路と、前記複数の信号路のうち前記１本以上の信号路を除く残りの信号路に接続される第２のインタフェース回路とを用いて、前記複数の信号路へ信号を送信し、
   前記受信装置が、前記１本以上の信号路に接続される第３のインタフェース回路と、前記残りの信号路に接続される第４のインタフェース回路とを用いて、前記複数の信号路から前記信号を受信し、
   前記１本以上の信号路が不通状態になった場合、前記複数の信号路へ前記信号を送信する動作を、前記複数の信号路のうち前記残りの信号路へ前記信号を送信する動作に変更するように、前記送信装置を制御し、前記複数の信号路から前記信号を受信する動作を、前記複数の信号路のうち前記残りの信号路から前記信号を受信する動作に変更するように、前記受信装置を制御する
   ことを特徴とする送受信システムの制御方法。

Images