JP2014178188A - 半導体装置 - Google Patents

Abstract

【課題】差動回路の立ち上がり又は立下りのテストの容易化を図ることができる半導体装置を提供することである。
【解決手段】実施の形態の半導体装置は、差動回路と、電圧保持回路と、電圧比較回路とを有する。差動回路は、データ信号に応じた差動信号を出力する。電圧保持回路は、データ信号の変化点から第１の所定の時間経過後に、少なくとも差動信号の一方の電圧を保持する。電圧比較回路は、データ信号の変化点から第２の所定の時間経過後に、電圧保持回路で保持した電圧とリファレンス電圧とを比較する。
【選択図】図２

Description

本発明の実施の形態は、半導体装置に関する。

従来、デジタルカメラやパーソナルコンピュータ等に用いられる半導体装置では、差動信号を出力する差動回路を備えている。このような半導体装置では、差動回路が出力する差動信号の立ち上がり時間及び立ち下がり時間が、信号伝送時の遅延時間に関する重要なパラメーラとなる。そのため、これらの立ち上がり及び立ち下がり時間を出荷検査することが望まれている。

しなしながら、一般的な差動回路では、立ち上がり及び立ち下がり時間が仕様書に記載されているが、出荷検査では測定環境の構築が難しいため、設計段階での評価で動作を補償する設計保証となっている場合が多いという問題がある。

また、テスタのプローブを高周波の信号出力に対応することができるプローブに変更することで出荷検査を行うことができる場合もあるが、このようなプローブは高価であり、コストへの影響が大きいという問題がある。

特開２００５−２９２１３４号公報 特開２００２−３１１１０９号公報 特開２００４−２７１４６３号公報

本発明の実施の形態の課題は、差動信号の立ち上がり又は立下りのテストの容易化を図ることができる半導体装置を提供することである。

実施の形態の半導体装置は、差動回路と、電圧保持回路と、電圧比較回路とを有する。差動回路は、データ信号に応じた差動信号を出力する。電圧保持回路は、データ信号の変化点から第１の所定の時間経過後に、少なくとも差動信号の一方の電圧を保持する。電圧比較回路は、データ信号の変化点から第２の所定の時間経過後に、電圧保持回路で保持した電圧とリファレンス電圧とを比較する。

第１の実施の形態に係る半導体装置の構成を示す図である。 データ送信回路１３の詳細な構成について説明するための図である。 ドライバの詳細な構成について説明するための図である。 第１の実施の形態に係る半導体装置１のテスト時の動作のタイミングチャートを説明するための図である。 第２の実施の形態に係る半導体装置１のテスト時の動作のタイミングチャートを説明するための図である。

以下、図面を参照して本発明の実施の形態について詳細に説明する。

（第１の実施の形態）
まず、図１に基づき、第１の実施の形態に係る半導体装置の構成について説明する。

図１は、第１の実施の形態に係る半導体装置の構成を示す図である。

本実施の形態の半導体装置１は、例えばデジタルカメラに用いられる半導体チップであり、実使用時では、コントローラ２に接続されて使用される。半導体装置１は、後述する撮像素子１１で撮像された撮像信号を差動信号でコントローラ２に送信する。コントローラ２には、例えば表示部としてのＬＣＤ３及び記憶部としてのメモリ４が接続される。コントローラ２は、半導体装置１から送信された差動信号を受信し、受信した差動信号に応じたデータをＬＣＤ３に表示する、あるいは、メモリ４に記憶する制御を行う。

また、半導体装置１は、出荷検査が行われる場合、テスタ５に接続され、後述する差動信号の立ち上がり時間や立ち下がり時間のテストが実施される。テスタ５は、出荷検査を行う際に、接続された半導体装置１にテスト用の制御信号を出力するとともに、半導体装置１から出力されたテスト結果に対して、例えば期待値比較を行い、出荷検査の合否を判定する。

半導体装置１は、撮像素子１１と、パラレルシリアル変換回路（以下、Ｐ／Ｓ変換回路という）１２と、データ送信回路１３と、平均値演算回路１４とを有して構成されている。また、コントローラ２は、データ受信回路１５を有して構成されている。

撮像素子１１は、被写体を撮像して得られた撮像信号をＰ／Ｓ変換回路１２に出力する。Ｐ／Ｓ変換回路１２は、撮像素子１１から出力されたパラレルデータである撮像信号をシリアルデータに変換し、シリアルデータに変換したデータ信号をデータ送信回路１３に出力する。

差動回路としてのデータ送信回路１３は、入力されたデータ信号に応じた差動信号を生成し、コントローラ２のデータ受信回路１５に出力する。

データ送信回路１３は、出荷検査が行われる場合、後述する差動信号の立ち上がり時間や立ち下がり時間のテスト結果を平均値演算回路１４に出力する。平均値演算回路１４は、データ送信回路１３から出力されたテスト結果の平均値を演算し、その演算結果をテスタ５に出力する。テスタ５は、平均値演算回路１４から出力された演算結果に基づいて、出荷検査の合否を判定する。 また、データ受信回路１５は、コンパレータと、コンパレータの２つの入力端子間に接続された抵抗とにより構成されており、入力された差動信号の電位差に応じて、ＨレベルまたはＬレベルのデータ信号を出力する。コントローラ２は、データ受信回路１５から出力されたデータ信号をＬＣＤ３に表示したり、メモリ４に記憶する制御を行う。

ここで、データ送信回路１３の詳細な構成について、図２及び図３を用いて説明する。

図２は、データ送信回路１３の詳細な構成について説明するための図であり、図３は、ドライバ２２の詳細な構成について説明するための図である。

データ送信回路１３は、定電流源２１と、ドライバ２２と、定電流源２３と、電圧保持回路２４と、リファレンス電圧発生回路２５と、電圧比較回路２６と、制御回路２７とを有して構成されている。

ドライバ２２は、図３に示すように定電流源２１を介して電源（Ｖｄｄ）に接続され、定電流源２３を介してグランド（ＧＮＤ）に接続されている。ドライバ２２には、Ｐ／Ｓ変換回路１２からのデータ信号に応じた差動信号を出力する。図３に示すように、ドライバ２２は、直列に接続されたスイッチ３１、抵抗Ｒ、及びスイッチ３２を有して構成されている。

スイッチ３１及び抵抗Ｒ間から差動信号の＋信号が出力され、スイッチ３２及び抵抗Ｒ間から差動信号の−信号が出力される。そして、スイッチ３１及び抵抗Ｒ間に電圧保持回路２４が接続されおり、電圧保持回路２４は差動信号の一方（本実施の形態では、＋信号）の電圧を保持する。なお、本実施の形態では、電圧保持回路２４が差動信号の＋信号の電圧を保持するように構成されているが、−信号の電圧を保持するように構成されていてもよいし、＋信号及び−信号の双方の電圧を保持するように構成されていてもよい。

スイッチ３１及びスイッチ３２は、それぞれ端子ａ、端子ｂ及び端子ｃを備えており、データ信号に応じて接続先を切り替える。具体的には、スイッチ３１及び３２のそれぞれは、データ信号がＨレベルの場合、端子ａと端子ｂとが接続されるように切り替わる。この結果、スイッチ３１の端子ｂが定電流源２１を介して電源（Ｖｄｄ）に接続されることにより、＋信号がＨレベルとなる。スイッチ３２の端子ｂが定電流源２３を介してグランド（ＧＮＤ）に接続されることにより、−信号がＬレベルとなる。したがって、＋信号がＨレベル、−信号がＬレベルの差動信号が出力される。

一方、スイッチ３１及び３２のそれぞれは、データ信号がＬレベルの場合、端子ａと端子ｃとが接続されるように切り替わる。この結果、スイッチ３２の端子ｃが定電流源２３を介してグランド（ＧＮＤ）に接続されることにより、＋信号がＬレベルとなる。スイッチ３１の端子ｃが定電流源２１を介して電源（Ｖｄｄ）に接続されることにより、−信号がＨレベルとなる。したがって、＋信号がＬレベル、−信号がＨレベルの差動信号が出力される。

図２に戻り、電圧保持回路２４は、制御回路２７から出力される電圧保持のための制御信号に基づいて、差動信号の電圧を保持する。この電圧保持のための制御信号は、データ信号がＨレベルからＬレベル、あるいは、ＬレベルからＨレベルへ変化する変化点から、第１の所定の時間が経過した時点での差動信号の電圧を保持させるための制御信号である。そのため、電圧保持回路２４は、この電圧保持のための制御信号に基づいて、データ信号の変化点から第１の所定の時間が経過した時点での差動信号の電圧を保持する。このように保持された電圧は電圧比較回路２６に出力される。

リファレンス電圧発生回路２５は、電圧比較用のリファレンス電圧を生成し、電圧比較回路２６に出力する。なお、このリファレンス電圧は、テスタ５から電圧比較回路２６に直接入力するようにしてもよい。

電圧比較回路２６は、制御回路２７から出力される電圧比較のための制御信号に基づいて、電圧保持回路２４によって保持された差動信号の電圧と、リファレンス電圧発生回路２５が生成したリファレンス電圧とを比較する。電圧比較のための制御信号は、第１の所定時間経過後に保持された差動信号の電圧と、リファレンス電圧とを、データ信号の変化点から第２の所定の時間が経過した時点で比較するための制御信号である。そのため、電圧比較回路２６は、この電圧比較のための制御信号に基づいて、第２の所定の時間が経過した時点で、差動信号の電圧とリファレンス電圧とを比較し、その比較結果を平均値演算回路１４に出力する。

平均値演算回路１４は、電圧比較回路２６から出力された複数の比較結果の平均値を演算し、その演算結果をテスタ５に出力する。そして、テスタ５は、平均値演算回路１４からの演算結果を用いて、出荷検査の合否を判定する。なお、電圧比較回路２６から出力された複数の比較結果をテスタ５に直接入力し、テスタ５でこれらの比較結果から出荷検査の合否を判定するようにしてもよい。

制御回路２７は、例えば５０ｐｓの遅延素子を複数有する遅延素子群２８を有している。制御回路２７には、テスタ５から第１の所定の時間及び第２の所定の時間に関する遅延情報が入力される。制御回路２７は、データ信号に信号レベルに変化があると、テスタ５からの遅延情報に基づき、遅延素子群２８の複数の遅延素子を用いて、第１の所定の時間遅延された電圧保持のための制御信号と、第２の所定の時間遅延された電圧比較のための制御信号とを生成する。

制御回路２７は、このように生成された電圧保持のための制御信号を電圧保持回路２４に出力し、電圧比較のための制御信号を電圧比較回路２６に出力する。なお、電圧保持のための制御信号及び電圧比較のための制御信号は、それぞれテスタ５から電圧保持回路２４及び電圧比較回路２６に直接入力するようにしてもよい。

ここで、このように構成された半導体装置１のテスト時の動作について説明する。図４は、第１の実施の形態に係る半導体装置１のテスト時の動作のタイミングチャートを説明するための図である。一例として、データ信号が、ＬレベルからＨレベルへの変化点での信号の立ち上がりのテスト時のタイミングチャートを表している。

ドライバ２２に入力されるデータ信号がＬレベルの場合、差動信号の＋信号がＬレベルとなり、差動信号の−信号がＨレベルとなる。ここで、データ信号がＬレベルからＨレベルに切り替わると、ドライバ２２のスイッチ３１及び３２の接続先が切り替わることで、＋信号がＬレベルからＨレベルに切り替わり、−信号がＨレベルからＬレベルに切り替わる。

入力されるデータ信号の信号レベルに変化があると、データ信号の変化点から第１の所定の時間ｔ１だけ遅延された、電圧保持のための制御信号が制御回路２７から電圧保持回路２４に出力される。電圧保持回路２４では、電圧保持のための制御信号の立ち下がりエッジにおいて、差動信号の＋信号の電圧が保持される。

また、入力されるデータ信号の信号レベルに変化があると、データ信号の変化点から第２の所定の時間ｔ２だけ遅延された、電圧比較のための制御信号が制御回路２７から電圧比較回路２６に出力される。電圧比較回路２６では、電圧比較のための制御信号の立ち下がりエッジにおいて、データ信号の変化点から第１の所定期間ｔ１経過後の差動信号の＋信号の電圧と、リファレンス電圧とが比較される。このとき、電圧保持回路２４で差動信号の電圧を保持した後でなければ、リファレンス電圧との比較が行えないため、第２の所定の時間ｔ２は、第１の所定の時間ｔ１より長くなる。

電圧比較回路２６では、データ信号の変化点から第１の所定期間ｔ１経過後の差動信号の＋信号の電圧がリファレンス電圧以上か否かが比較され、その比較結果が出力される。例えば、データ信号の変化点から第１の所定期間ｔ１経過後の差動信号の＋信号の電圧がリファレンス電圧以上の場合、比較結果として、Ｈレベルの信号が出力される。データ信号の変化点から第１の所定期間ｔ１経過後の差動信号の＋信号の電圧がリファレンス電圧より低い場合、比較結果として、Ｌレベルの信号が出力される。

テスタ５は、比較結果としてＨレベルの信号が入力された場合、差動信号が所定の時間内に立ち上がっていると判定する（テストＯＫ）。比較結果としてＬレベルの信号が入力された場合、差動信号が所定の時間内に立ち上がっていないと判定する（テストＮＧ）。また、データ信号がＨレベルからＬレベルに変化したときに、上述した説明と同様に、電圧保持のための制御信号及び電圧比較のための制御信号をそれぞれ電圧保持回路２４及び電圧比較回路２６に入力することで、立ち下がり時間についてもテストを実行することができる。

なお、差動信号の立ち上がり及び立ち下がり時間のテスト方法は、上述したリファレンス電圧との比較に限定されるものではない。例えば、リファレンス電圧発生回路２５及び電圧比較回路２６に代わり、アナログ／デジタル（以下、Ａ／Ｄという）変換回路を用いるようにしてもよい。このＡ／Ｄ変換回路は、電圧保持回路２４が保持したアナログ信号である電圧を、デジタル信号に変換する。テスタ５では、このデジタル信号を期待値と比較することで、差動信号の立ち上がり及び立ち下がり時間のテストを実行する。

以上のように、半導体装置１は、データ信号が変化したときに、電圧保持回路２４で第１の所定の時間ｔ１経過後の差動信号の電圧を保持し、電圧比較回路２６で第２の所定の時間ｔ２経過後に、電圧保持回路２４が保持した電圧とリファレンス電圧とを比較するようにした。このように、半導体装置１は、差動信号の立ち上がり及び立ち下がり時間のテストを行うことができる各回路部を設けることで、高価な計測器具を用いずに、差動信号の立ち上がり及び立ち下がり時間の出荷検査を行うことができる。

よって、本実施の形態の半導体装置によれば、差動信号の立ち上がり又は立下りのテストの容易化を図ることができる。

（第２の実施の形態）
次に、第２の実施の形態について説明する。

第２の実施の形態では、差動信号の立ち上がりまたは立ち下がりの信号の傾きを検出することで、立ち上がりまたは立ち下がり時間が仕様を満たしているか否かを判定する半導体装置について説明する。なお、第２の実施の形態の半導体装置１は、第１の実施の形態の半導体装置１と同様の構成であるので、詳細は省略する。電圧の保持及び比較のタイミング及び回数が第１の実施の形態と異なっている部分について、以下説明を行う。

図５は、第２の実施の形態に係る半導体装置１のテスト時の動作のタイミングチャートを説明するための図である。

入力されるデータ信号の信号レベルに変化（Ｌ→Ｈ）があると、制御回路２７はデータ信号の変化点から第１の所定の時間ｔ３だけ遅延した電圧保持のための制御信号を電圧保持回路２４に出力する。電圧保持回路２４は、電圧保持のための制御信号に基づいて、第１の所定の時間ｔ３経過後の差動信号の電圧を保持する。次に、制御回路２７はデータ信号の変化点から第２の所定の時間ｔ５だけ遅延した電圧比較のための制御信号を電圧比較回路２６に出力する。電圧比較回路２６は、第２の所定の時間ｔ５経過後に、第１の所定の時間ｔ３経過後に保持された差動信号の電圧と第１のリファレンス電圧と比較する。ここで、第１のリファレンス電圧は、リファレンス電圧発生回路によって生成される。

次のデータ信号の信号レベルに変化点（Ｌ→Ｈ）において、制御回路２７はデータ信号の変化点から第３の所定の時間ｔ４だけ遅延した電圧保持のための制御信号を電圧保持回路２４に出力する。ここで、第３の所定の時間ｔ４は、第１の所定の時間ｔ３より長くする。これにより、一方の差動信号の立ち上がりを、異なるタイミングの電圧を保持することができる。

次に、制御回路２７はデータ信号の変化点から第４の所定の時間ｔ６だけ遅延した電圧比較のための制御信号を電圧比較回路２６に出力する。電圧比較回路２６は、第４の所定の時間ｔ６経過後に、第３の所定の時間ｔ４経過後に保持された差動信号の電圧と第２のリファレンス電圧と比較する。ここで、第２のリファレンス電圧は、リファレンス電圧発生回路によって生成される。第２のリファレンス電圧は、第１のリファレンス電圧より高い。これらの比較結果は、半導体装置１からテスタ５に出力される。

テスタ５は、比較結果が、第１の所定の時間ｔ３経過後に保持された差動信号の電圧が第１のリファレンス電圧より低く、かつ、第３の所定の時間ｔ４経過後に保持された差動信号の電圧が第２のリファレンス電圧よい高い場合、差動信号の立ち上がりの傾きが所定の傾きより大きいため、差動信号が所定の時間内に立ち上がっていると判定し（テストＯＫ）する。一方、テスタ５は、比較結果が、上記以外の場合、差動信号の立ち上がりの傾きが所定の傾きより小さいため、差動信号が所定の時間内に立ち上がっていないと判定する（テストＮＧ）。また、データ信号がＨレベルからＬレベルに変化したときに、上述した説明と同様に、信号の立ち下がりを、異なるタイミングで電圧を保持し、それぞれ異なるリファレンス電圧と比較することで、立ち下がり時間についてもテストを実行することができる。

なお、本実施の形態では、差動信号の異なる変化点における立ち上がりまたは立ち下がりを、異なるタイミングで電圧を保持し、それぞれ異なるリファレンス電圧と比較している。しかし、差動信号の同一の変化点における立ち上がりまたは立ち下がりの期間に異なるタイミングで２回電圧を保持し、それぞれ異なるリファレンス電圧と比較するようにしてもよい。

以上のように、半導体装置１は、差動信号の立ち上がりまたは立ち下がりを、異なるタイミングで電圧を保持し、それぞれ異なるリファレンス電圧で比較するようにした。そして、半導体装置１は、これらの比較結果に基づいて、差動信号の立ち上がりまたは立ち下がりの傾きを検出することで、立ち上がりまたは立ち下がり時間のより詳しいテストを行うことができる。

よって、本実施の形態の半導体装置によれば、第１の実施の形態と同様に、差動信号の立ち上がり又は立下りのテストの容易化を図ることができる。

本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…半導体装置、２…コントローラ、３…ＬＣＤ、４…メモリ、５…テスタ、１１…撮像素子、１２…パラレルシリアル変換回路、１３…データ送信回路、１４…平均値演算回路、１５…データ受信回路、２１，２３…定電流源、２２…ドライバ、２４…電圧保持回路、２５…リファレンス電圧発生回路、２６…電圧比較回路、２７…制御回路、２８…遅延素子群、３１，３２…スイッチ。

Claims (6)

1. データ信号に応じた差動信号を出力する差動回路と、
   前記データ信号の変化点から第１の所定の時間経過後に、少なくとも前記差動信号の一方の電圧を保持する電圧保持回路と、
   リファレンス電圧を発生するリファレンス電圧発生回路と、
   前記データ信号の変化点から第２の所定の時間経過後に、前記電圧保持回路で保持した電圧と前記リファレンス電圧とを比較する電圧比較回路と、
   前記電圧比較回路で比較した複数の比較結果の平均値を演算する平均値演算回路と、
   前記電圧保持のための制御信号及び前記電圧比較のための制御信号を生成し、それぞれ前記電圧保持回路及び前記電圧比較回路に出力する制御回路と、
   を有することを特徴とする半導体装置。
2. データ信号に応じた差動信号を出力する差動回路と、
   前記データ信号の変化点から第１の所定の時間経過後に、少なくとも前記差動信号の一方の電圧を保持する電圧保持回路と、
   前記データ信号の変化点から第２の所定の時間経過後に、前記電圧保持回路で保持した電圧とリファレンス電圧とを比較する電圧比較回路と、
   を有することを特徴とする半導体装置。
3. 前記電圧比較回路で比較した複数の比較結果の平均値を演算する平均値演算回路を有することを特徴とする請求項２に記載の半導体装置。
4. 前記リファレンス電圧を発生するリファレンス電圧発生回路を有することを特徴とする請求項２に記載の半導体装置。
5. 前記電圧保持回路は、前記第１の所定の時間より長い第３の所定の時間経過後に前記差動信号の一方の電圧をさらに保持し、
   前記電圧比較回路は、前記保持した複数の電圧とそれぞれ異なる複数のリファレンス電圧とを比較することを特徴とする請求項２に記載の半導体装置。
6. 前記電圧保持回路が保持した電圧をデジタル信号に変換する変換回路を有することを特徴とする請求項２に記載の半導体装置。

Images