JP2014175372A - 接合材料およびそれを用いた半導体装置、ならびに配線材料およびそれを用いた電子素子用配線 - Google Patents
接合材料およびそれを用いた半導体装置、ならびに配線材料およびそれを用いた電子素子用配線 Download PDFInfo
- Publication number
- JP2014175372A JP2014175372A JP2013044735A JP2013044735A JP2014175372A JP 2014175372 A JP2014175372 A JP 2014175372A JP 2013044735 A JP2013044735 A JP 2013044735A JP 2013044735 A JP2013044735 A JP 2013044735A JP 2014175372 A JP2014175372 A JP 2014175372A
- Authority
- JP
- Japan
- Prior art keywords
- nanoparticles
- bonding
- wiring
- layer
- particles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Powder Metallurgy (AREA)
- Die Bonding (AREA)
- Conductive Materials (AREA)
Abstract
【解決手段】全金属ナノ粒子に対して、Cuナノ粒子を98〜90質量%且つNiナノ粒子を2〜10質量%含有する接合材料。直径が1〜1000nmの範囲にある金属ナノ粒子が個数基準で全金属粒子の99%以上である接合材料。及び、半導体素子1、基板2、および前記半導体素子と前記基板とを接合する接合層3a,3bを備えており、前記接合層が前記接合材料により形成されたCuとNiとの混合物層半導体装置。
【選択図】図1
Description
先ず、本発明の接合材料について説明する。本発明の接合材料はCuナノ粒子とNiナノ粒子とを所定の割合で含有するものである。本発明の接合材料は、低温(具体的には400℃以下)での熱処理により焼結し、接合強度が高い接合層を形成することができる。また、本発明の接合材料を用いると、熱処理時に無加圧でも、接合強度が高い接合層を形成することができる。
本発明においては、直径が1〜1000nmの範囲にあるCu粒子を「Cuナノ粒子」という。Cu粒子の直径は、透過型電子顕微鏡(TEM)観察において測定することができ、本発明においては、以下に示す全Cu粒子に対するCuナノ粒子の割合およびCu粒子(Cuナノ粒子を含む)の平均粒子径を、前記TEM観察において、無作為に200個のCu粒子を抽出し、これらの直径を測定することによって求められる値とする。
本発明においては、直径が1〜1000nmの範囲にあるNi粒子を「Niナノ粒子」という。Ni粒子の直径は、透過型電子顕微鏡(TEM)観察において測定することができ、本発明においては、以下に示す全Ni粒子に対するNiナノ粒子の割合およびNi粒子(Niナノ粒子を含む)の平均粒子径は、前記TEM観察において、無作為に200個のNi粒子を抽出し、これらの直径を測定することによって求められる値とする。
本発明の接合材料は、このようなCuナノ粒子とNiナノ粒子とを所定の割合で含有するものである。本発明の接合材料におけるCuナノ粒子とNiナノ粒子の割合は、全金属ナノ粒子に対して、Cuナノ粒子が98〜90質量%であり且つNiナノ粒子が2〜10質量%である。Niナノ粒子の含有量が前記下限未満になる(すなわち、Cuナノ粒子の含有量が前記上限を超える)と、Niナノ粒子の添加効果が十分に得られず、Cuナノ粒子の表面が大気中で酸化されやすく、その結果、接合材料中でCuナノ粒子同士の凝集が起こったり、接合時の熱処理で十分に酸化成分を除去できず、接合強度が低下する。他方、Niナノ粒子の含有量が前記上限を超える(すなわち、Cuナノ粒子の含有量が前記下限未満になる)と、接合層中にCu−Ni合金層が形成されるため、接合強度が低下する。また、接合強度がより高くなるという観点から、Cuナノ粒子の含有量が98〜93質量%であり且つNiナノ粒子の含有量が2〜7質量%であることが好ましく、Cuナノ粒子の含有量が98〜95質量%であり且つNiナノ粒子の含有量が2〜5質量%であることがより好ましい。なお、Cuナノ粒子とNiナノ粒子の割合において、これらの合計量は全金属ナノ粒子に対して100質量%である。
次に、本発明の半導体装置について説明する。本発明の半導体装置は、半導体素子、基板、および前記半導体素子と前記基板とを接合する接合層を備えており、前記接合層が本発明の接合材料により形成されたCuとNiとの混合物層である。また、本発明の半導体装置においては、前記混合物層の両面に、Ni、CoおよびAgのうちの少なくとも1種の金属からなる密着層を更に備えていることが好ましい。この場合、一方の密着層は前記半導体素子の接合部に接するように配置され、他方の密着層は前記基板の接合部に接するように配置されている。
次に、本発明の配線材料について説明する。本発明の配線材料はCuナノ粒子とNiナノ粒子とを所定の割合で含有するものである。これにより、抵抗率が低い配線を低温(具体的には400℃以下)で形成することが可能となる。
本発明においては、直径が1〜1000nmの範囲にあるCu粒子を「Cuナノ粒子」という。Cu粒子の直径は、透過型電子顕微鏡(TEM)観察において測定することができ、本発明においては、以下に示す全Cu粒子に対するCuナノ粒子の割合およびCu粒子(Cuナノ粒子を含む)の平均粒子径を、前記TEM観察において、無作為に200個のCu粒子を抽出し、これらの直径を測定することによって求められる値とする。
本発明においては、直径が1〜1000nmの範囲にあるNi粒子を「Niナノ粒子」という。Ni粒子の直径は、透過型電子顕微鏡(TEM)観察において測定することができ、本発明においては、以下に示す全Ni粒子に対するNiナノ粒子の割合およびNi粒子(Niナノ粒子を含む)の平均粒子径は、前記TEM観察において、無作為に200個のNi粒子を抽出し、これらの直径を測定することによって求められる値とする。
本発明の配線材料は、このようなCuナノ粒子とNiナノ粒子とを所定の割合で含有するものである。本発明の配線材料におけるCuナノ粒子とNiナノ粒子の割合は、全金属ナノ粒子に対して、Cuナノ粒子が99.99〜99.1質量%であり且つNiナノ粒子が0.01〜0.9質量%である。Niナノ粒子の含有量が前記下限未満になる(すなわち、Cuナノ粒子の含有量が前記上限を超える)と、Niナノ粒子の添加効果が十分に得られず、配線の焼結密度が高くならないため、抵抗率が十分に低下しない。他方、Niナノ粒子の含有量が前記上限を超える(すなわち、Cuナノ粒子の含有量が前記下限未満になる)と、配線中においてNiナノ粒子が不純物として作用するため、抵抗率が高くなる。また、抵抗率がより低下するという観点から、Cuナノ粒子の含有量が99.92〜99.4質量%であり且つNiナノ粒子の含有量が0.08〜0.6質量%であることが好ましく、Cuナノ粒子の含有量が99.5〜99.9質量%であり且つNiナノ粒子の含有量が0.1〜0.5質量%であることがより好ましい。なお、Cuナノ粒子とNiナノ粒子の割合において、これらの合計量は全金属ナノ粒子に対して100質量%である。
次に、本発明の電子素子用配線について説明する。本発明の電子素子用配線は、基板や半導体素子などの表面に、本発明の配線材料を用いて形成された配線である。このような配線は、基板や半導体素子などの表面に本発明の配線材料を所定のパターンで塗布し、加熱処理を施して配線材料を焼結させることによって形成される。
<Cuナノ粒子の調製>
Cuナノ粒子は、特開2012−46779号公報に記載の方法に従って調製した。すなわち、フラスコにエチレングリコール(HO(CH2)2OH)600mlを入れ、これに炭酸銅(CuCO3・Cu(OH)2・H2O)120mmolを添加したところ、炭酸銅はエチレングリコールにほとんど溶解せずに沈殿した。これに、デカン酸(C9H19COOH)180mmolおよびデシルアミン(C10H21NH2)60mmolを添加した後、窒素ガスを0.5L/minで流しながら、エチレングリコールの沸点で1時間加熱還流させたところ、微粒子が生成した。得られた微粒子をヘキサン中に分散させて回収し、アセトンおよびエタノールを順次添加して洗浄した後、遠心分離(3000rpm、20min)により回収し、真空乾燥(35℃、30min)を施した。
<Niナノ粒子の調製>
フラスコにジフェニルエーテル(Ph2O)200mlを入れ、これにニッケルアセチルアセトナート(Ni(C5H7O2)2)10mmol、オレイン酸(C17H33COOH)60mmol、オレイルアミン(C18H35NH2)60mmolおよび1,2−ヘキサデカンジオール(C14H29CH(OH)CH2OH)50mmolを添加した後、窒素ガスを0.5L/minで流しながら、ジフェニルエーテルの沸点で1時間加熱還流させたところ、微粒子が生成した。得られた微粒子を回収し、アセトンを添加して洗浄した後、遠心分離(3000rpm、20min)により回収し、真空乾燥(35℃、30min)を施した。
調製例1で調製したCuナノ粒子と調製例2で調製したNiナノ粒子とを乳鉢ですりつぶして混合し、全金属ナノ粒子に対して98質量%のCuナノ粒子と2質量%のNiナノ粒子を含有する混合粉末を調製した。この混合粉末10gにデカノール500μlおよびテルピネオール500μlを添加し、自転・公転ミキサーにより撹拌して接合材料ペーストを調製した。
リードフレームや半導体素子などにより構成される半導体装置において、接合層の接合強度を直接測定することは困難である。従って、得られた接合材料により形成される接合層の接合強度は、図5に示すせん断強度測定用接合体を用いて、以下の方法により測定した。
Cuナノ粒子およびNiナノ粒子の含有量を表1に示す割合に変更した以外は実施例1−1と同様にして接合材料ペーストを調製し、さらに、せん断強度測定用接合体を作製して接合層の接合強度を求めた。その結果を表1および図6に示す。
Niナノ粒子を混合しなかった以外は実施例1−1と同様にして接合材料ペーストを調製し、さらに、せん断強度測定用接合体を作製して接合層の接合強度を求めた。その結果を表1および図6に示す。
Cuナノ粒子およびNiナノ粒子の含有量を表1に示す割合に変更した以外は実施例1−1と同様にして接合材料ペーストを調製し、さらに、せん断強度測定用接合体を作製して接合層の接合強度を求めた。その結果を表1および図6に示す。
接合温度を250℃に変更した以外は実施例1−2と同様にしてせん断強度測定用接合体を作製して接合層の接合強度を求めた。その結果を表2および図7に示す。なお、図7には実施例1−2の結果も示した。
接合温度を300℃に変更した以外は実施例1−2と同様にしてせん断強度測定用接合体を作製して接合層の接合強度を求めた。その結果を表2および図7に示す。
接合温度を400℃に変更した以外は実施例1−2と同様にしてせん断強度測定用接合体を作製して接合層の接合強度を求めた。その結果を表2および図7に示す。
接合温度を250℃に変更した以外は比較例1−1と同様にしてせん断強度測定用接合体を作製して接合層の接合強度を求めた。その結果を表2および図7に示す。なお、図7には比較例1−1の結果も示した。
接合温度を300℃に変更した以外は比較例1−1と同様にしてせん断強度測定用接合体を作製して接合層の接合強度を求めた。その結果を表2および図7に示す。
接合温度を400℃に変更した以外は比較例1−1と同様にしてせん断強度測定用接合体を作製して接合層の接合強度を求めた。その結果を表2および図7に示す。
接合温度を300℃に変更した以外は実施例1−3と同様にしてせん断強度測定用接合体を作製して接合層の接合強度を求めた。その結果を表3および図8に示す。
接合時の加圧量を1MPaに変更した以外は実施例1−8と同様にしてせん断強度測定用接合体を作製して接合層の接合強度を求めた。その結果を表3および図8に示す。
接合時の加圧量を1MPaに変更した以外は比較例1−6と同様にしてせん断強度測定用接合体を作製して接合層の接合強度を求めた。その結果を表3および図8に示す。なお、図8には比較例1−6の結果も示した。
実施例1−2と同様にして接合材料ペースト(Niナノ粒子含有量:3質量%)を調製し、これに、平均粒子径が1.2μmのCu粉(全Cu粒子に対する直径1〜1000nmの範囲にあるCuナノ粒子の割合(個数基準):20%)を前記接合材料ペースト中の全ナノ粒子:Cu粉=48:52の質量比で添加し、全Cu粒子に対する直径1〜1000nmの範囲にあるCuナノ粒子の割合が99.5%(個数基準)の接合材料ペースト(Niナノ粒子含有量:1.4質量%)を調製した。この接合材料ペーストを用いた以外は実施例1−7と同様にしてせん断強度測定用接合体を作製して接合層の接合強度を求めた。その結果を表4に示す。
実施例1−4で得られた接合材料ペーストをスライドガラス基板上に塗布し、90質量%のCuナノ粒子と10質量%のNiナノ粒子を含有する混合物層を形成した。この混合物層に水素雰囲気中、200℃で10分間の予備加熱を施した後、350℃で5分間の加熱処理を施した。
調製例1で調製したCuナノ粒子と調製例2で調製したNiナノ粒子とを乳鉢ですりつぶして混合し、全金属ナノ粒子に対して99.99質量%のCuナノ粒子と0.01質量%のNiナノ粒子を含有する混合粉末を調製した。この混合粉末10gにテトラデカン9mlおよび1−ブタノール1mlを添加し、自転・公転ミキサーにより撹拌して配線材料インクを調製した。
図10に示すように、シリコン基板11a上に形成されたコンタクトメタル11bおよび酸化シリコン層11c(厚さ300nm)の表面にRFスパッタリング法により厚さ10nmのNi密着層12を形成した。このNi密着層12の表面にスピンコート法により配線材料インクを塗布し、70℃で20分間乾燥して溶媒を除去し、厚さ2μmの配線材料層を形成した。この配線材料層にN2/O2混合ガス雰囲気中、300℃で30分間の熱処理を施し、さらに、N2/H2混合ガス雰囲気中、300℃で30分間の熱処理を施して、電子素子11上にNiを含有するCu配線13を形成した。
Cuナノ粒子およびNiナノ粒子の含有量を表5に示す割合に変更した以外は実施例2−1と同様にして配線材料インクを調製し、さらに、電子素子上にNiを含有するCu配線を形成して抵抗率を求めた。その結果を表5および図11に示す。
Niナノ粒子を混合しなかった以外は実施例2−1と同様にして配線材料インクを調製し、さらに、電子素子上にCu配線を形成して抵抗率を求めた。その結果を表5および図11に示す。
Cuナノ粒子およびNiナノ粒子の含有量を表5に示す割合に変更した以外は実施例2−1と同様にして配線材料インクを調製し、さらに、電子素子上にNiを含有するCu配線を形成して抵抗率を求めた。その結果を表5および図11に示す。
調製例1で調製したCuナノ粒子と調製例2で調製したNiナノ粒子とを乳鉢ですりつぶして混合し、全金属ナノ粒子に対して99.87質量%のCuナノ粒子と0.13質量%のNiナノ粒子を含有する混合粉末を調製した。この混合粉末10gにデカノール500μlおよびテルピネオール500μlを添加し、自転・公転ミキサーにより撹拌して配線材料ペーストを調製した。この配線材料ペーストをスクリーン印刷法により塗布した以外は実施例2−1と同様にして電子素子上にNiを含有するCu配線を形成して抵抗率を求めた。その結果を表6に示す。
Niナノ粒子を混合しなかった以外は実施例2−5と同様にして配線材料ペーストを調製し、さらに、電子素子上にCu配線を形成して抵抗率を求めた。その結果を表6に示す。
実施例2−5と同様にして配線材料ペースト(Niナノ粒子含有量:0.13質量%)を調製し、これに、平均粒子径が1.2μmのCu粉(全Cu粒子に対する直径1〜1000nmの範囲にあるCuナノ粒子の割合(個数基準):20%)を前記配線材料ペースト中の全ナノ粒子:Cu粉=1:1の質量比で添加し、全Cu粒子に対する直径1〜1000nmの範囲にあるCuナノ粒子の割合が95%(個数基準)の配線材料ペースト(Niナノ粒子含有量:0.065質量%)を調製した。この配線材料ペーストを塗布した以外は実施例2−5と同様にして電子素子上にNiを含有するCu配線を形成して抵抗率を求めた。その結果を表7に示す。
比較例2−3と同様にして配線材料ペースト(Niナノ粒子含有量:0質量%)を調製し、これに、平均粒子径が1.2μmのCu粉(全Cu粒子に対する直径1〜1000nmの範囲にあるCuナノ粒子の割合(個数基準):20%)をCuナノ粒子:Cu粉=1:1の質量比で添加し、全Cu粒子に対する直径1〜1000nmの範囲にあるCuナノ粒子の割合が95%(個数基準)の配線材料ペースト(Niナノ粒子含有量:0質量%)を調製した。この配線材料ペーストを塗布した以外は実施例2−5と同様にして電子素子上にCu配線を形成して抵抗率を求めた。その結果を表7に示す。
Claims (7)
- 全金属ナノ粒子に対して、Cuナノ粒子を98〜90質量%且つNiナノ粒子を2〜10質量%含有することを特徴とする接合材料。
- 直径が1〜1000nmの範囲にある金属ナノ粒子が個数基準で全金属粒子の99%以上であることを特徴とする請求項1に記載の接合材料。
- 半導体素子、基板、および前記半導体素子と前記基板とを接合する接合層を備えており、
前記接合層が請求項1または2に記載の接合材料により形成されたCuとNiとの混合物層であることを特徴とする半導体装置。 - 前記混合物層の両面にNi、CoおよびAgからなる群から選択される少なくとも1種の金属からなる密着層を更に備えており、
一方の密着層が前記半導体素子の接合部に接するように配置され、他方の密着層が前記基板の接合部に接するように配置されていることを特徴とする請求項3に記載の半導体装置。 - 全金属ナノ粒子に対して、Cuナノ粒子を99.99〜99.1質量%且つNiナノ粒子を0.01〜0.9質量%含有することを特徴とする配線材料。
- 直径が1〜1000nmの範囲にある金属ナノ粒子が個数基準で全金属粒子の90%以上であることを特徴とする請求項5に記載の配線材料。
- 請求項5または6に記載の配線材料により形成されたCuとNiとの混合物からなることを特徴とする電子素子用配線。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013044735A JP5733638B2 (ja) | 2013-03-06 | 2013-03-06 | 接合材料およびそれを用いた半導体装置、ならびに配線材料およびそれを用いた電子素子用配線 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013044735A JP5733638B2 (ja) | 2013-03-06 | 2013-03-06 | 接合材料およびそれを用いた半導体装置、ならびに配線材料およびそれを用いた電子素子用配線 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014175372A true JP2014175372A (ja) | 2014-09-22 |
JP5733638B2 JP5733638B2 (ja) | 2015-06-10 |
Family
ID=51696338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013044735A Expired - Fee Related JP5733638B2 (ja) | 2013-03-06 | 2013-03-06 | 接合材料およびそれを用いた半導体装置、ならびに配線材料およびそれを用いた電子素子用配線 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5733638B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014210947A (ja) * | 2013-04-17 | 2014-11-13 | 株式会社豊田中央研究所 | 金属ナノ粒子材料、それを含有する接合材料、およびそれを用いた半導体装置 |
JP2018111856A (ja) * | 2017-01-11 | 2018-07-19 | 日立化成株式会社 | 接合用銅ペースト、焼結体、接合体、半導体装置及びそれらの製造方法 |
US11810885B2 (en) * | 2018-08-31 | 2023-11-07 | Waseda University | Semiconductor element bonding structure, method for producing semiconductor element bonding structure, and electrically conductive bonding agent |
JP7441570B1 (ja) | 2022-11-09 | 2024-03-01 | ニホンハンダ株式会社 | 銅微粒子の製造方法、銅微粒子含有ペーストの製造方法、銅微粒子含有インクの製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006086194A (ja) * | 2004-09-14 | 2006-03-30 | Casio Micronics Co Ltd | 配線基板、その製造方法、及び半導体装置 |
JP2006202938A (ja) * | 2005-01-20 | 2006-08-03 | Kojiro Kobayashi | 半導体装置及びその製造方法 |
-
2013
- 2013-03-06 JP JP2013044735A patent/JP5733638B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006086194A (ja) * | 2004-09-14 | 2006-03-30 | Casio Micronics Co Ltd | 配線基板、その製造方法、及び半導体装置 |
JP2006202938A (ja) * | 2005-01-20 | 2006-08-03 | Kojiro Kobayashi | 半導体装置及びその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014210947A (ja) * | 2013-04-17 | 2014-11-13 | 株式会社豊田中央研究所 | 金属ナノ粒子材料、それを含有する接合材料、およびそれを用いた半導体装置 |
JP2018111856A (ja) * | 2017-01-11 | 2018-07-19 | 日立化成株式会社 | 接合用銅ペースト、焼結体、接合体、半導体装置及びそれらの製造方法 |
US11810885B2 (en) * | 2018-08-31 | 2023-11-07 | Waseda University | Semiconductor element bonding structure, method for producing semiconductor element bonding structure, and electrically conductive bonding agent |
JP7441570B1 (ja) | 2022-11-09 | 2024-03-01 | ニホンハンダ株式会社 | 銅微粒子の製造方法、銅微粒子含有ペーストの製造方法、銅微粒子含有インクの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5733638B2 (ja) | 2015-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6153077B2 (ja) | 金属ナノ粒子ペースト、それを含有する接合材料、およびそれを用いた半導体装置 | |
EP3217424B1 (en) | Electroconductive assembly for electronic component, semiconductor device in which said assembly is used, and method for manufacturing electroconductive assembly | |
WO2017043545A1 (ja) | 接合用銅ペースト、接合体の製造方法及び半導体装置の製造方法 | |
JP6337909B2 (ja) | 電子部品モジュールの製造方法 | |
KR102219208B1 (ko) | 금속 나노 입자 분산체, 금속 나노 입자 분산체의 제조방법 및 접합방법 | |
JP5416153B2 (ja) | 導電性ペースト、及びその製造方法、並びに導電接続部材 | |
JP6032110B2 (ja) | 金属ナノ粒子材料、それを含有する接合材料、およびそれを用いた半導体装置 | |
KR20190003516A (ko) | 접합용 구리 페이스트, 접합체의 제조 방법 및 반도체 장치의 제조 방법 | |
JP6848549B2 (ja) | 接合用銅ペースト及び半導体装置 | |
WO2014155834A1 (ja) | フレーク状の微小粒子 | |
WO2019188511A1 (ja) | 銅ペースト、接合方法および接合体の製造方法 | |
JP5733638B2 (ja) | 接合材料およびそれを用いた半導体装置、ならびに配線材料およびそれを用いた電子素子用配線 | |
JP6153076B2 (ja) | 金属ナノ粒子ペースト、それを含有する接合材料、及びそれを用いた半導体装置 | |
JP6617049B2 (ja) | 導電性ペースト及び半導体装置 | |
JP2020020015A (ja) | 接合用金属ペースト、接合体及び接合体の製造方法 | |
JP6270241B2 (ja) | 接合材料及びそれを用いた半導体装置 | |
Choi et al. | Characterization of the die-attach process via low-temperature reduction of Cu formate in air | |
JP7380256B2 (ja) | 接合用シート | |
CN114450107A (zh) | 接合用铜糊料、接合体的制造方法及接合体 | |
Park et al. | Low-pressure sintering bonding with Cu and CuO flake paste for power devices | |
CN114521271A (zh) | 氧化铜糊剂及电子部件的制造方法 | |
JP2021529258A (ja) | 焼結ダイアタッチ及び類似した用途のためのナノ銅ペースト及びフィルム | |
JP2014043382A (ja) | 半導体装置とその製造方法 | |
TW202100266A (zh) | 金屬糊、接合方法及接合體之製造方法 | |
US11938543B2 (en) | Silver sintering preparation and the use thereof for the connecting of electronic components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140922 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150320 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150402 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5733638 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |