JP2014170976A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2014170976A JP2014170976A JP2014132143A JP2014132143A JP2014170976A JP 2014170976 A JP2014170976 A JP 2014170976A JP 2014132143 A JP2014132143 A JP 2014132143A JP 2014132143 A JP2014132143 A JP 2014132143A JP 2014170976 A JP2014170976 A JP 2014170976A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- thickness
- semiconductor device
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
厚い配線を形成すると、絶縁膜との間に剥離が生じやすい。
【解決手段】
半導体装置は、半導体基板と、半導体基板上方に形成された第1絶縁キャップ層と、第1絶縁キャップ層上方に形成され、ビア孔と前記ビア孔上のトレンチとを含み、トレンチはビア孔上方で段差形状の側壁を有する層間絶縁膜と、ビア孔内に形成されたビア導電体と、トレンチ内に形成された配線であって、ビア導電体とは断面形状が異なる配線と、層間絶縁膜上方に形成された第2絶縁キャップ層と、を含み、ここで、ビア孔上方の配線は、ビア孔上方に設けられ、第1の厚さを有する主部分と、主部分に亘って設けられ、第1の厚さより薄い第2の厚さを持ち、主部分の側部から外側に張り出す、張り出し部分と、を含み、層間絶縁膜の材料は、第1絶縁キャップ層の材料及び第2絶縁キャップ層の材料とは異なる。
【選択図】 図5−1
Description
半導体基板と、
前記半導体基板上方に形成された第1絶縁キャップ層と、
前記第1絶縁キャップ層上方に形成され、ビア孔と前記ビア孔上のトレンチとを含み、前記トレンチは前記ビア孔上方で段差形状の側壁を有する層間絶縁膜と、
前記ビア孔内に形成されたビア導電体と、
前記トレンチ内に形成された配線であって、前記ビア導電体とは断面形状が異なる配線と、
前記層間絶縁膜上方に形成された第2絶縁キャップ層と、
を含み、
ここで、前記ビア上方の前記配線は、前記ビア上方に設けられ、第1の厚さを有する主部分と、前記主部分に亘って設けられ、前記第1の厚さより薄い第2の厚さを持ち、前記主部分の側部から外側に張り出す、張り出し部分と、を含み、
前記層間絶縁膜の材料は、前記第1絶縁キャップ層の材料及び前記第2絶縁キャップ層の材料とは異なる、半導体装置
が提供される。
ID 層間絶縁膜、
W 配線、
BM バリアメタル、
TR トレンチ、
CAP キャップ層、
MW 主配線領域、
t 主配線領域の厚さ、
EXW 張り出し配線領域、
L 張り出し配線領域の幅、
h 張り出し配線領域の高さ、
LD 下地絶縁膜、
11 酸化シリコン膜、
12 ハードマスク膜、
14 バリアメタル膜、
15 銅層、
16 キャップ膜、
17 絶縁膜、
18 パッシベーション膜、
RM レジストマスク、
21,22 (エッチング特性の異なる)絶縁膜、
58 Al配線、
57,59 TiN膜。
(実施例1)
図5Aは、実施例1による半導体装置の上層配線の構造を示す。ダマシン配線の側壁に1段構造の張り出し配線領域を設けている。複数のトランジスタを形成したシリコン基板、下層配線を含む下部構造LSの上に、下地絶縁膜LDとしてSiC膜が形成されている。下地絶縁膜LDの上に、SiO2膜11、SiC膜12が積層され、層間絶縁膜を構成している。SiC膜12、SiO2膜11をエッチングして配線パターンを収容するトレンチが形成されている。トレンチは、主トレンチの外側に張り出し部を有する。トレンチ内に、バリアメタル膜14、銅配線層15が埋め込まれて銅配線を構成している。銅配線は、厚さtが3300nmの主配線領域MW、その外側に連続して形成され、高さhが330nm、幅Lが300nmの張り出し配線領域EXWを有する。銅配線、層間絶縁膜を覆って、SiC膜16、SiO2膜17、SiN膜18が積層されている。なお、作成サンプルにおいては、主配線領域の幅は10μm、配線長は100μmとした。
(実施例2)
実施例1ではトレンチの段差部分をコントロールエッチによって作成した。エッチストッパ構造を用いれば、段差構造をより容易に、かつ安定性よく作成することができる。
(実施例3)
図7Aは、実施例3による半導体装置の上層配線の構造を示す。ダマシン配線の側壁に2段構造の張り出し配線領域を設けている。実施例1同様、下部構造LSの上に、下地絶縁膜LDとしてSiC膜が形成され、下地絶縁膜LDの上に、厚さ3200nmのSiO2膜11、厚さ100nmのSiC膜12が積層され、層間絶縁膜を構成している。SiC膜12、SiO2膜11をエッチングして、側壁に2段の段差構造を有するトレンチが形成されている。トレンチは、主トレンチの外側に2段構造の張り出し部を有する。主トレンチに続く、張り出し部第1段は、幅L1=150nm、高さh1=330nmである。第1段に続く第2段も、幅L2=150nm、高さh2=330nmである。表面からの第1段の深さは660nmとなる。
(実施例4)
図8Aは、実施例4による配線の平面パターンを示す平面図である。配線15は、X方向に沿う直進部とY方向に沿う直進部とが接続され、屈曲位置で方向が90度変わっている。配線15は、全厚さを有する主配線領域MWと、主配線領域MWに連続して、その外側に形成され、上面から中間深さまでの低減した厚さを有する張り出し配線領域EXWを有し、張り出し配線領域EXWの幅は、配線の屈曲部で配線の直進部より広くなっている。
(実施例5)
図12Aは、Al配線の構造を示す。複数のトランジスタを形成したシリコン基板、下層配線を含む下部構造LSの上に、厚さ50nmのTiNバリアメタル膜57、厚さ3300nmのAl膜58、厚さ50nmのTiNバリアメタル膜の積層でAl配線が形成されている。Al配線の断面形状は、前述の実施例同様、矩形断面の主配線領域MWとその上部に連続して外側に張り出す張り出し配線領域EXWを有する。張り出し配線領域EXWは、例えば幅300nm。高さ330nmを有する。Al配線を囲むようにSiO2等の絶縁膜51が形成されている。
半導体基板と、
前記半導体基板上方に形成された絶縁膜と、
前記絶縁膜中に形成された第1の厚さを有する主配線領域と、
前記主配線領域の側壁から1つ以上の段差を形成して外側に張り出し、前記第1の厚さより薄い第2の厚さを有する張り出し配線領域と、
を有する半導体装置。
前記張り出し配線領域は、前記主配線領域と面一の上面を有する付記1記載の半導体装置。
前記絶縁膜と前記主配線領域の間にバリアメタル膜を有する付記1または2記載の半導体装置。
前記絶縁膜と前記張り出し配線領域の間にバリアメタル膜を有する付記1〜3の何れか1項記載の半導体装置。
前記主配線領域と前記張り出し配線領域上に形成された絶縁キャップ層をさらに有する付記1〜4のいずれか1項記載の半導体装置。
前記主配線領域と前記張り出し配線領域は、銅を含む材料からなる付記1〜5のいずれか1項記載の半導体装置。
前記第1の厚さは、600nm以上である付記1〜6のいずれか1項記載の半導体装置。
前記張り出し配線領域の第2の厚さが、660nm以下である付記1〜7のいずれか1項記載の半導体装置。
前記張り出し配線領域の張り出し量が、150nm以上である付記1〜8のいずれか1項記載の半導体装置。
前記主配線領域が複数の直線部分を接続位置で接続した平面形状を有し、前記張り出し配線領域の張り出し量が前記接続位置周辺でその他の位置より大きい付記1〜9の何れか1項記載の半導体装置。
前記接続位置周辺の前記張り出し配線領域が、角型または円弧型の平面形状を有する付記10記載の半導体装置。
前記主配線領域と前記張り出し配線領域が、全体としておおむね四角形状ないし八角形状のインダクタを構成する付記1〜11のいずれか1項記載の半導体装置。
前記絶縁膜が、金属微粒子を含む付記12記載の半導体装置。
前記半導体基板上方の絶縁膜中に半導体基板表面とほぼ平行に延在し、異なるレベルの配線またはパッドとの接続領域を含む平面形状を有し、第1の厚さを有する主配線領域と、前記主配線領域の側壁から1つ以上の段差を形成して外側に張り出し、前記第1の厚さより薄い第2の厚さを有する張り出し配線領域とを形成する、
半導体装置の製造方法。
前記主配線領域と前記張り出し配線領域とを形成する工程が、層間絶縁膜を形成し、層間絶縁膜に上部で階段的に配線幅が拡がる配線用トレンチを形成し、配線用トレンチ表面にバリアメタル層を形成し、バリアメタル層の上に銅を含む材料からなる配線層を形成し、前記層間絶縁膜上の不要金属層を除去して前記トレンチ内に前記主配線領域と前記張り出し配線領域とを残す工程を含み、
前記主配線領域、前記張り出し配線領域、前記層間絶縁膜の上に銅拡散防止機能を有する絶縁性キャップ層を形成する工程をさらに含む付記14記載の半導体装置の製造方法。
前記主配線領域と前記張り出し配線領域とを形成する工程が、下層層間絶縁膜上に下部配線パターンを形成し、前記下部配線パターンを覆って下部絶縁膜を形成し、前記下部絶縁膜を上方から除去して前記下部配線パターンを露出し、前記下部配線パターン上に配線幅が下部配線パターンより広い上部配線パターンを形成し、上部配線パターンを覆って上部絶縁膜を形成する工程を含む、
付記14記載の半導体装置の製造方法。
Claims (17)
- 半導体基板と、
前記半導体基板上方に形成された第1絶縁キャップ層と、
前記第1絶縁キャップ層上方に形成され、ビア孔と前記ビア孔上のトレンチとを含み、前記トレンチは前記ビア孔上方で段差形状の側壁を有する層間絶縁膜と、
前記ビア孔内に形成されたビア導電体と、
前記トレンチ内に形成された配線であって、前記ビア導電体とは断面形状が異なる配線と、
前記層間絶縁膜上方に形成された第2絶縁キャップ層と、
を含み、
ここで、前記ビア上方の前記配線は、前記ビア上方に設けられ、第1の厚さを有する主部分と、前記主部分に亘って設けられ、前記第1の厚さより薄い第2の厚さを持ち、前記主部分の側部から外側に張り出す、張り出し部分と、を含み、
前記層間絶縁膜の材料は、前記第1絶縁キャップ層の材料及び前記第2絶縁キャップ層の材料とは異なる、半導体装置。 - 前記張り出し部分は、前記主部分の両側に形成されている請求項1に記載の半導体装置。
- 前記層間絶縁膜と前記配線の間に形成されたバリアメタル膜をさらに有する請求項1に記載の半導体装置。
- 前記配線は、銅を含む請求項1に記載の半導体装置。
- 前記第1の厚さは、600nm以上である請求項1に記載の半導体装置。
- 前記第2の厚さは、660nm以下である請求項1に記載の半導体装置。
- 前記張り出し部分は、前記主部分の側部から150nm以上延在している請求項1に記載の半導体装置。
- 前記配線は、複数の直線部と前記直線部を接続する少なくとも1つのコーナー部とを有し、前記コーナー部において張り出し部分が対応する主部分から張り出す量は、前記直線部において張り出し部分が対応する主部分から張り出す量より大きい請求項1に記載の半導体装置。
- 前記コーナー部に含まれる前記張り出し部分の平面形状は、角型または円弧型を有する請求項8に記載の半導体装置。
- 前記配線は、インダクタを構成する請求項1に記載の半導体装置。
- 前記層間絶縁膜が、金属微粒子を含む請求項10記載の半導体装置。
- 前記層間絶縁膜は、第1絶縁膜と第2絶縁膜とを含み、前記第1絶縁膜は前記主部分の側面に接し、前記第2絶縁膜は前記張り出し部分の側面に接する請求項1に記載の半導体装置。
- 前記第1絶縁膜と前記第2絶縁膜のエッチング特性は異なる、請求項12に記載の半導体装置。
- 断面視における前記張り出し部分は、段差形状を有し、第1、第2のサブ部を有し、第1のサブ部は第3の厚さを有し、第2のサブ部は第4の厚さを有し、第3及び第4の厚さの各々は第1の厚さより薄く、第1のサブ部は前記主部の側部から外側に張り出し、前記第2のサブ部は前記第1のサブ部の側部から外側に張り出す、請求項1に記載の半導体装置。
- 半導体基板上方に第1絶縁キャップ層を形成し、
前記第1絶縁キャップ層上方に層間絶縁膜を形成し、
前記層間絶縁膜中にビア孔と前記ビア孔上方に段差形状を有するトレンチを形成し、
前記ビア孔内にビア導電体を形成し、
前記トレンチ内に配線を形成し、
前記配線を覆って第2絶縁キャップ層を形成する、
半導体装置の製造方法であって、
配線の形成は、第1の厚さを有する主部分を形成すること、前記第1の厚さより薄い第2の厚さを有する張り出し部分を、前記主部分の側部から外側に張り出すように形成することを含む、半導体装置の製造方法。 - 前記配線の形成前に、前記トレンチ内にバリアメタル層を形成することをさらに含む、請求項15に記載の半導体装置の製造方法。
- 前記張り出し部分の形成が、第1、第2のサブ部を含む段差形状を有する張り出し部分を形成すること、第3の厚さを有する第1のサブ部を形成すること、第4の厚さを有する第2のサブ部を形成すること、第3及び第4の厚さの各々を第1の厚さより薄くすること、前記主部分の側部から外側に前記第1のサブ部を配置し、前記第1のサブ部の側部から外側に第2のサブ部を配置こと、を含む請求項16に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014132143A JP5822000B2 (ja) | 2014-06-27 | 2014-06-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014132143A JP5822000B2 (ja) | 2014-06-27 | 2014-06-27 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008329258A Division JP2010153543A (ja) | 2008-12-25 | 2008-12-25 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014170976A true JP2014170976A (ja) | 2014-09-18 |
JP5822000B2 JP5822000B2 (ja) | 2015-11-24 |
Family
ID=51693085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014132143A Expired - Fee Related JP5822000B2 (ja) | 2014-06-27 | 2014-06-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5822000B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017057263A1 (ja) * | 2015-09-29 | 2017-04-06 | 大日本印刷株式会社 | 配線構造体およびその製造方法、半導体装置、多層配線構造体およびその製造方法、半導体素子搭載用基板、パターン構造体の形成方法、インプリント用のモールドおよびその製造方法、インプリントモールドセット、ならびに多層配線基板の製造方法 |
CN109791923A (zh) * | 2016-08-16 | 2019-05-21 | 英特尔公司 | 用于减小应力的圆化的金属迹线拐角 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01140645A (ja) * | 1987-11-26 | 1989-06-01 | Nec Corp | 半導体集積回路装置の製造方法 |
JPH0382031A (ja) * | 1989-08-24 | 1991-04-08 | Mitsubishi Electric Corp | 半導体集積回路およびその製造方法 |
JPH05182966A (ja) * | 1991-12-27 | 1993-07-23 | Sony Corp | 多層配線形成方法 |
JPH09321046A (ja) * | 1996-06-03 | 1997-12-12 | Nec Corp | 半導体装置およびその製造方法 |
JPH1154705A (ja) * | 1997-08-04 | 1999-02-26 | Nec Corp | 半導体集積回路装置及びその製造方法 |
JPH11214508A (ja) * | 1998-01-26 | 1999-08-06 | Nec Corp | 半導体装置 |
JP2001015508A (ja) * | 1999-06-28 | 2001-01-19 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2001351920A (ja) * | 2000-06-07 | 2001-12-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2003324102A (ja) * | 2002-04-26 | 2003-11-14 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2004172337A (ja) * | 2002-11-20 | 2004-06-17 | Sony Corp | 半導体装置およびその製造方法 |
JP2005294818A (ja) * | 2004-03-12 | 2005-10-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2007299850A (ja) * | 2006-04-28 | 2007-11-15 | Seiko Epson Corp | 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器 |
-
2014
- 2014-06-27 JP JP2014132143A patent/JP5822000B2/ja not_active Expired - Fee Related
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01140645A (ja) * | 1987-11-26 | 1989-06-01 | Nec Corp | 半導体集積回路装置の製造方法 |
JPH0382031A (ja) * | 1989-08-24 | 1991-04-08 | Mitsubishi Electric Corp | 半導体集積回路およびその製造方法 |
JPH05182966A (ja) * | 1991-12-27 | 1993-07-23 | Sony Corp | 多層配線形成方法 |
JPH09321046A (ja) * | 1996-06-03 | 1997-12-12 | Nec Corp | 半導体装置およびその製造方法 |
JPH1154705A (ja) * | 1997-08-04 | 1999-02-26 | Nec Corp | 半導体集積回路装置及びその製造方法 |
JPH11214508A (ja) * | 1998-01-26 | 1999-08-06 | Nec Corp | 半導体装置 |
JP2001015508A (ja) * | 1999-06-28 | 2001-01-19 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2001351920A (ja) * | 2000-06-07 | 2001-12-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2003324102A (ja) * | 2002-04-26 | 2003-11-14 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2004172337A (ja) * | 2002-11-20 | 2004-06-17 | Sony Corp | 半導体装置およびその製造方法 |
JP2005294818A (ja) * | 2004-03-12 | 2005-10-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2007299850A (ja) * | 2006-04-28 | 2007-11-15 | Seiko Epson Corp | 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017057263A1 (ja) * | 2015-09-29 | 2017-04-06 | 大日本印刷株式会社 | 配線構造体およびその製造方法、半導体装置、多層配線構造体およびその製造方法、半導体素子搭載用基板、パターン構造体の形成方法、インプリント用のモールドおよびその製造方法、インプリントモールドセット、ならびに多層配線基板の製造方法 |
US11191164B2 (en) | 2015-09-29 | 2021-11-30 | Dai Nippon Printing Co., Ltd. | Wiring structure and method of manufacturing the same, semiconductor device, multilayer wiring structure and method of manufacturing the same, semiconductor element mounting substrate, method of forming pattern structure, imprint mold and method of manufacturing the same, imprint mold set, and method of manufacturing multilayer wiring board |
CN109791923A (zh) * | 2016-08-16 | 2019-05-21 | 英特尔公司 | 用于减小应力的圆化的金属迹线拐角 |
Also Published As
Publication number | Publication date |
---|---|
JP5822000B2 (ja) | 2015-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2020038982A (ja) | 配線構造体 | |
JP2010153543A (ja) | 半導体装置およびその製造方法 | |
JP2006032864A (ja) | 多層配線構造と多層配線構造を有する半導体装置とこれらの製造方法 | |
US7781892B2 (en) | Interconnect structure and method of fabricating same | |
JP2009026989A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR20030040468A (ko) | 초저 k 유전체를 갖는 금속을 집적시키는 방법 | |
KR100650907B1 (ko) | 구리 금속으로 된 집적회로 인덕터 및 그 제조 방법 | |
JP5822000B2 (ja) | 半導体装置 | |
US7291557B2 (en) | Method for forming an interconnection structure for ic metallization | |
JP2008172051A (ja) | 半導体装置およびその製造方法 | |
KR100731075B1 (ko) | 반도체 소자 및 그 제조방법 | |
JP2004040109A (ja) | 高誘電率および低誘電率の物質の両方を同じ誘電体領域上に形成する方法およびこれらの物質の混合モード回路への適用方法 | |
JP2005136335A (ja) | 半導体装置およびその製造方法 | |
JP2006114724A (ja) | 半導体装置及びその製造方法 | |
CN113035772A (zh) | 半导体结构及其制备方法 | |
JP2009016619A (ja) | 半導体装置及びその製造方法 | |
KR20080001905A (ko) | 반도체 소자의 금속 배선 형성방법 | |
KR101095998B1 (ko) | 반도체 소자의 형성 방법 | |
JP2000306998A (ja) | 半導体装置及びその製造方法 | |
CN210984722U (zh) | 半导体结构 | |
US8278758B1 (en) | Multilevel reservoirs for integrated circuit interconnects | |
TWI553803B (zh) | 具有不同深寬比之接觸結構的半導體結構及其製造方法 | |
US6709975B2 (en) | Method of forming inter-metal dielectric | |
JP2008041783A (ja) | 半導体装置の製造方法 | |
JP2006324388A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140627 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150921 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5822000 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |