JP2014160707A - Method for manufacturing conjugant, method for manufacturing power module, and power module - Google Patents

Method for manufacturing conjugant, method for manufacturing power module, and power module Download PDF

Info

Publication number
JP2014160707A
JP2014160707A JP2013029863A JP2013029863A JP2014160707A JP 2014160707 A JP2014160707 A JP 2014160707A JP 2013029863 A JP2013029863 A JP 2013029863A JP 2013029863 A JP2013029863 A JP 2013029863A JP 2014160707 A JP2014160707 A JP 2014160707A
Authority
JP
Japan
Prior art keywords
layer
power module
bonding
semiconductor element
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013029863A
Other languages
Japanese (ja)
Inventor
Shuji Nishimoto
修司 西元
Toyo Ohashi
東洋 大橋
Yoshiyuki Nagatomo
義幸 長友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2013029863A priority Critical patent/JP2014160707A/en
Publication of JP2014160707A publication Critical patent/JP2014160707A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a conjugant capable of discharging a gas by decompression reaction of an organic material or reductive reaction of a metal oxide particle to the outside of a joint layer and sufficiently joining a first member and a second member when joining the first member and the second member using a metal paste including a metal particle and an organic material or an oxide paste including a reducing agent composed of a metal oxide particle and an organic material.SOLUTION: A method for manufacturing a conjugant comprises: a joint material arrangement step for arranging a joint material including at least one or both of a metal particle and a metal oxide particle and an organic material between a first member 3 and a second member 12; and a burning step for forming a joining layer 38 by burning the joint material interposed between the first member and the second member. In the joint material arrangement step, the joint material is arranged so that a groove opened to peripheral parts of the joint surfaces of the first member and the second member is formed between the first member and the second member.

Description

この発明は、第一部材と第二部材とが接合されてなる接合体の製造方法、この接合体の製造方法を用いたパワーモジュールの製造方法、及び、前述のパワーモジュールの製造方法によって製造されたパワーモジュールに関するものである。   The present invention is manufactured by a method of manufacturing a joined body in which a first member and a second member are joined, a method of manufacturing a power module using the method of manufacturing the joined body, and the method of manufacturing a power module described above. It relates to the power module.

ＬＥＤやパワーモジュール等の半導体装置においては、導電材料からなる回路層の上に半導体素子が接合された構造とされている。
例えば、特許文献１に示すパワーモジュールにおいては、セラミックス基板の一方の面に金属からなる回路層が形成されたパワーモジュール用基板と、この回路層上に接合される半導体素子と、を備えた構造とされている。そして、パワーモジュール用基板の他方側に放熱板が接合されており、半導体素子で発生した熱を、パワーモジュール用基板側に伝達し、放熱板を介して外部へ放散する構成とされている。 A semiconductor device such as an LED or a power module has a structure in which a semiconductor element is bonded on a circuit layer made of a conductive material.
For example, in the power module shown in Patent Document 1, a structure including a power module substrate in which a circuit layer made of a metal is formed on one surface of a ceramic substrate, and a semiconductor element bonded on the circuit layer. It is said that. A heat radiating plate is bonded to the other side of the power module substrate, and heat generated in the semiconductor element is transmitted to the power module substrate side and dissipated to the outside through the heat radiating plate.

ここで、半導体素子等の電子部品を回路層上に接合する際には、例えば特許文献１に示すように、はんだ材を用いた方法が広く使用されている。最近では、環境保護の観点から、例えばＳｎ−Ａｇ系、Ｓｎ−Ｉｎ系、若しくはＳｎ−Ａｇ−Ｃｕ系等の鉛フリーはんだが主流となっている。   Here, when an electronic component such as a semiconductor element is bonded on a circuit layer, a method using a solder material is widely used as disclosed in Patent Document 1, for example. Recently, lead-free solders such as Sn—Ag, Sn—In, or Sn—Ag—Cu are becoming mainstream from the viewpoint of environmental protection.

ところで、特許文献１に記載されたように、はんだ材を介して半導体素子等の電子部品と回路層とを接合した場合には、高温環境下で使用した際にはんだの一部が溶融し、半導体素子等の電子部品と回路層との接合信頼性が低下するおそれがあった。
特に、最近では、シリコン半導体からＳｉＣ又はＧａＮなど化合物半導体素子の実用化が期待されており、半導体素子自体の耐熱性が向上しており、従来のようにはんだ材で接合した構造では対応が困難となってきている。 By the way, as described in Patent Document 1, when an electronic component such as a semiconductor element and a circuit layer are joined via a solder material, a part of the solder melts when used in a high temperature environment, There is a possibility that the bonding reliability between the electronic component such as a semiconductor element and the circuit layer is lowered.
In particular, the compound semiconductor device such as SiC or GaN is expected to be put into practical use from silicon semiconductors recently, and the heat resistance of the semiconductor device itself has been improved, and it is difficult to cope with the conventional structure joined with a solder material. It has become.

そこで、はんだ材の代替として、特許文献２、３には、金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストを用いて、半導体素子等の電子部品を回路上に接合する技術が提案されている。
金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストにおいては、金属酸化物粒子が還元剤によって還元されることによって生成する金属粒子が焼結することで、導電性の焼成体からなる接合層が形成され、この接合層を介して半導体素子等の電子部品が回路上に接合されることになる。 Therefore, as an alternative to the solder material, Patent Documents 2 and 3 disclose a technique for joining an electronic component such as a semiconductor element on a circuit using an oxide paste containing metal oxide particles and a reducing agent made of an organic substance. Proposed.
In an oxide paste containing metal oxide particles and an organic reducing agent, the metal particles produced by the reduction of the metal oxide particles by the reducing agent are sintered to form a conductive fired body. A bonding layer is formed, and an electronic component such as a semiconductor element is bonded onto the circuit through the bonding layer.

また、特許文献４には、金属粒子と有機物とを有する金属ペーストを用いて半導体素子を接合する技術が提案されている。
特許文献４に記載された金属ペーストにおいては、金属粒子と有機物とを含有しており、金属粒子が焼結することで、導電性の焼成体からなる接合層が形成され、この接合層を介して半導体素子などの電子部品が回路層上に接合されることになる。 Patent Document 4 proposes a technique for joining semiconductor elements using a metal paste having metal particles and an organic substance.
The metal paste described in Patent Document 4 contains metal particles and organic matter, and the metal particles are sintered to form a bonding layer made of a conductive fired body. Thus, an electronic component such as a semiconductor element is bonded onto the circuit layer.

このように、金属粒子の焼成体によって接合層を形成した場合には、比較的低温条件で接合層を形成できるとともに接合層自体の融点は高くなるため、高温環境下においても接合強度が大きく低下しない。   As described above, when the bonding layer is formed of the fired body of metal particles, the bonding layer can be formed at a relatively low temperature and the melting point of the bonding layer itself is increased, so that the bonding strength is greatly reduced even in a high temperature environment. do not do.

特開２００４−１７２３７８号公報JP 2004-172378 A 特開２００８−２０８４４２号公報JP 2008-208442 A 特開２００９−２６７３７４号公報JP 2009-267374 A 特開２００６−２０２９３８号公報JP 2006-202938 A

ところで、特許文献２，３に記載されたように、金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストを用いた場合には、この酸化物ペーストを焼成して導電性の焼成体を形成することになる。ここで、酸化物ペーストが焼結される際には、金属酸化物粒子の還元反応によるガスが発生する。
また、特許文献４に記載されたように、金属粒子と有機物とを有する金属ペーストを焼成する際には、有機物の分解反応によってガスが発生する。 By the way, as described in Patent Documents 2 and 3, when an oxide paste containing metal oxide particles and a reducing agent made of an organic material is used, the oxide paste is fired to form a conductive fired body. Will be formed. Here, when the oxide paste is sintered, a gas is generated by a reduction reaction of the metal oxide particles.
Further, as described in Patent Document 4, when a metal paste having metal particles and an organic substance is baked, gas is generated by a decomposition reaction of the organic substance.

ここで、例えば上述したパワーモジュールにおいて、半導体素子と回路層とを金属ペースト又は酸化物ペーストによって接合する場合、金属ペースト又は酸化物ペーストの焼結は、温度の不均一性などから半導体素子と回路層の接合面の周縁部から中央部に向けて進行してしまう場合がある。このため、接合面の中央部で金属ペースト又は酸化物ペーストが焼結する時点では、接合面の周縁部の焼結が完了しており、接合面の中央部で発生した有機物の分解反応や金属酸化物粒子の還元反応によるガスが接合層内部に残存してしまい、半導体素子と回路層とを接合できなくなるおそれがあった。このため、半導体素子と回路層との間の熱抵抗が大きくなり、半導体素子から発生する熱をパワーモジュール用基板側へ効率よく伝達することができなくなるおそれがあった。
このような問題は、上述したパワーモジュールのみでなく、ＬＥＤなどの他の半導体装置においても同様である。 Here, for example, in the above-described power module, when the semiconductor element and the circuit layer are bonded with a metal paste or an oxide paste, the sintering of the metal paste or the oxide paste is performed due to temperature non-uniformity. In some cases, the process proceeds from the peripheral edge of the bonding surface of the layers toward the center. For this reason, at the time when the metal paste or oxide paste is sintered at the center of the joint surface, the sintering of the peripheral portion of the joint surface has been completed. There is a possibility that the gas due to the reduction reaction of the oxide particles remains in the bonding layer, and the semiconductor element and the circuit layer cannot be bonded. For this reason, the thermal resistance between the semiconductor element and the circuit layer is increased, and there is a possibility that heat generated from the semiconductor element cannot be efficiently transmitted to the power module substrate side.
Such a problem applies not only to the power module described above but also to other semiconductor devices such as LEDs.

この発明は、前述した事情に鑑みてなされたものであって、第一部材と第二部材とを、金属粒子と有機物とを有する金属ペーストや金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストを用いて接合する際に、有機物の分解反応や金属酸化物粒子の還元反応によるガスを接合層の外部へと排出し、第一部材と第二部材とを十分に接合することが可能な接合体の製造方法、この接合体の製造方法を用いたパワーモジュールの製造方法、及び、前述のパワーモジュールの製造方法によって製造されたパワーモジュールを提供することを目的とする。   The present invention has been made in view of the above-described circumstances, and includes a first member and a second member, a metal paste having metal particles and an organic substance, and a reducing agent made of metal oxide particles and an organic substance. When joining using the oxide paste, the gas from the decomposition reaction of the organic matter and the reduction reaction of the metal oxide particles is discharged to the outside of the joining layer, and the first member and the second member can be joined sufficiently. It is an object of the present invention to provide a method for manufacturing a bonded body, a method for manufacturing a power module using the method for manufacturing a bonded body, and a power module manufactured by the above-described method for manufacturing a power module.

前述の課題を解決するために、本発明の接合体の製造方法は、第一部材と第二部材とが接合層によって接合されてなる接合体の製造方法であって、前記第一部材と前記第二部材との間に、金属粒子及び金属酸化物粒子の少なくとも一方又は両方と有機物とを含む接合材を配置する接合材配置工程と、前記第一部材と前記第二部材との間に介在させた前記接合材を焼結して前記接合層を形成する焼成工程と、を備え、前記接合材配置工程においては、前記接合材を前記第一部材と前記第二部材との間に、前記第一部材と前記第二部材の接合面の周縁部に開口する溝部が形成されるように配置することを特徴としている。   In order to solve the above-described problems, a method for manufacturing a joined body according to the present invention is a method for producing a joined body in which a first member and a second member are joined together by a joining layer, the first member and the A bonding material arranging step of arranging a bonding material containing at least one or both of metal particles and metal oxide particles and an organic material between the second member and the first member and the second member; Firing the bonding material formed to form the bonding layer, and in the bonding material arranging step, the bonding material is disposed between the first member and the second member. It arrange | positions so that the groove part opened to the peripheral part of the joint surface of a 1st member and said 2nd member may be formed.

この構成の接合体の製造方法によれば、第一部材と第二部材との間に接合材を配置する工程において、接合材を第一部材と第二部材との間に第一部材と第二部材の接合面の周縁部に開口する溝部が形成されるように配置するので、接合材を焼結する焼成工程において、第一部材及び第二部材の接合面の周縁部から中央部に向けて焼結が進行しても、接合面の中央部で発生する有機物の分解反応や金属酸化物粒子の還元反応によるガスが前述の溝部を介して外部へと排出されることになり、接合材の焼成体からなる接合層内にガスが残存しない。よって、第一部材と第二部材とを確実に接合することが可能となる。   According to the manufacturing method of the joined body having this configuration, in the step of arranging the joining material between the first member and the second member, the joining material is disposed between the first member and the second member. Since it arrange | positions so that the groove part opened to the peripheral part of the joint surface of two members may be formed, in the baking process which sinters a joining material, it faces toward the center part from the peripheral part of the joint surface of a 1st member and a 2nd member. Even if sintering progresses, the gas generated by the decomposition reaction of the organic matter generated at the center of the joining surface and the reduction reaction of the metal oxide particles will be discharged to the outside through the groove, and the joining material No gas remains in the bonding layer made of the fired body. Therefore, it becomes possible to join the 1st member and the 2nd member reliably.

ここで、前記第一部材の接合面及び第二部材の接合面の少なくとも一方に、下地層が形成されていることが好ましい。
この場合、第一部材又は第二部材が、上述の接合層と接合し難い場合であっても、第一部材及び第二部材の接合面の少なくとも一方に下地層が形成されているので、接合層を介して第一部材及び第二部材を良好に接合することができる。 Here, it is preferable that a base layer is formed on at least one of the bonding surface of the first member and the bonding surface of the second member.
In this case, even if the first member or the second member is difficult to join to the above-described joining layer, the base layer is formed on at least one of the joining surfaces of the first member and the second member. A 1st member and a 2nd member can be favorably joined through a layer.

ここで、前記接合層の面積に対する前記溝部の面積の比率が０．１％以上７．５％以下とされていることが好ましい。
この場合、溝部の面積比が０．１％以上とされているので、金属酸化物の還元反応によるガスを接合層の外部へと円滑に排出することができる。
一方、溝部の面積比が７．５％以下とされているので、溝部の面積が必要以上に大きくならず、半導体素子と回路層との間の熱抵抗が大きくなることを抑制できる。 Here, it is preferable that the ratio of the area of the groove to the area of the bonding layer is 0.1% or more and 7.5% or less.
In this case, since the groove area ratio is 0.1% or more, the gas due to the reduction reaction of the metal oxide can be smoothly discharged to the outside of the bonding layer.
On the other hand, since the area ratio of the groove portion is 7.5% or less, the area of the groove portion is not increased more than necessary, and it is possible to suppress an increase in the thermal resistance between the semiconductor element and the circuit layer.

また、前記溝部の幅が、８０μｍ以上１５００μｍ以下、前記溝部の深さが１μｍ以上２００μｍ以下、前記溝部の長さが０．５ｍｍ以上３ｍｍ以下、とされていることが好ましい。
この場合、溝部の幅が８０μｍ以上、深さが１μｍ以上、長さが０．５ｍｍ以上とされているので、金属酸化物の還元反応によるガスを接合層の外部へと円滑に排出することができる。
一方、溝部の幅が１５００μｍ以下、長さが３ｍｍ以下とされているので、溝部のサイズが必要以上に大きくならず、半導体素子と回路層との間の熱抵抗が大きくなることを抑制できる。さらに、溝部の深さが２００μｍ以下とされているので、接合時に半導体素子等に曲げ応力が負荷されることを抑制でき、半導体素子の破損を未然に防止することができる。 Moreover, it is preferable that the width of the groove is 80 μm to 1500 μm, the depth of the groove is 1 μm to 200 μm, and the length of the groove is 0.5 mm to 3 mm.
In this case, since the groove has a width of 80 μm or more, a depth of 1 μm or more, and a length of 0.5 mm or more, the gas from the metal oxide reduction reaction can be smoothly discharged to the outside of the bonding layer. it can.
On the other hand, since the width of the groove is 1500 μm or less and the length is 3 mm or less, the size of the groove is not increased more than necessary, and it is possible to suppress an increase in thermal resistance between the semiconductor element and the circuit layer. Furthermore, since the depth of the groove is 200 μm or less, it is possible to suppress the bending stress from being applied to the semiconductor element or the like at the time of bonding, and to prevent damage to the semiconductor element.

本発明のパワーモジュールの製造方法は、絶縁層の一方の面に金属からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールの製造方法であって、前記回路層と前記半導体素子とを、前述の接合体の製造方法によって接合することを特徴としている。   A power module manufacturing method according to the present invention includes a power module substrate in which a circuit layer made of metal is disposed on one surface of an insulating layer, and a semiconductor element mounted on the circuit layer. In this manufacturing method, the circuit layer and the semiconductor element are bonded by the manufacturing method of the bonded body.

この構成のパワーモジュールの製造方法によれば、半導体素子と回路層との間の接合層内に、有機物の分解反応や金属酸化物粒子の還元反応によるガスが残存することを抑制でき、半導体素子と回路層とを確実に接合することができる。よって、半導体素子と回路層との間の熱抵抗を抑えることができ、半導体素子から発生する熱をパワーモジュール用基板側へ効率よく伝達することができる。   According to the method for manufacturing a power module having this configuration, it is possible to suppress a gas remaining due to a decomposition reaction of an organic substance or a reduction reaction of metal oxide particles in a bonding layer between the semiconductor element and the circuit layer. Can be reliably bonded to the circuit layer. Therefore, the thermal resistance between the semiconductor element and the circuit layer can be suppressed, and the heat generated from the semiconductor element can be efficiently transmitted to the power module substrate side.

本発明のパワーモジュールは、絶縁層の一方の面に金属からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールであって、前記回路層と前記半導体素子とが、前述の接合体の製造方法によって接合されており、前記回路層と前記半導体素子との間に、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材の焼成体からなる接合層が形成されていることを特徴としている。   A power module of the present invention is a power module comprising a power module substrate in which a circuit layer made of metal is disposed on one surface of an insulating layer, and a semiconductor element mounted on the circuit layer. The circuit layer and the semiconductor element are bonded by the above-described manufacturing method of the joined body, and at least one or both of metal particles and metal oxide particles and an organic substance are interposed between the circuit layer and the semiconductor element. And a bonding layer made of a fired body of a bonding material including:

この構成のパワーモジュールによれば、半導体素子と回路層とが金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材の焼成体からなる接合層を介して接合されており、この接合層内に有機物の分解反応や金属酸化物粒子の還元反応によるガスが残存することが抑制されることから、半導体素子と回路層との間の熱抵抗が小さく、半導体素子で発生する熱をパワーモジュール用基板側へと効率良く伝達することが可能となる。   According to the power module of this configuration, the semiconductor element and the circuit layer are bonded via a bonding layer made of a fired body of a bonding material containing at least one or both of metal particles and metal oxide particles and an organic material, Since the gas due to the decomposition reaction of the organic matter and the reduction reaction of the metal oxide particles is suppressed in the bonding layer, the thermal resistance between the semiconductor element and the circuit layer is small, and the heat generated in the semiconductor element Can be efficiently transmitted to the power module substrate side.

本発明によれば、第一部材と第二部材とを、金属粒子と有機物とを有する金属ペーストや金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストを用いて接合する際に、有機物の分解反応や金属酸化物粒子の還元反応によるガスを接合層の外部へと排出し、第一部材と第二部材とを十分に接合することが可能な接合体の製造方法、この接合体の製造方法を用いたパワーモジュールの製造方法、及び、前述のパワーモジュールの製造方法によって製造されたパワーモジュールを提供することができる。   According to the present invention, when the first member and the second member are joined using a metal paste having metal particles and an organic substance or an oxide paste containing a metal oxide particle and a reducing agent made of an organic substance, A method for producing a joined body capable of sufficiently joining the first member and the second member by discharging gas from the decomposition reaction of the organic matter and the reduction reaction of the metal oxide particles to the outside of the joining layer. The manufacturing method of the power module using the manufacturing method of (1) and the power module manufactured by the manufacturing method of the power module described above can be provided.

本発明の一実施形態であるパワーモジュールの概略説明図である。It is a schematic explanatory drawing of the power module which is one Embodiment of this invention. 図１に示すパワーモジュールの回路層と半導体素子との接合界面の拡大説明図である。FIG. 2 is an enlarged explanatory view of a bonding interface between a circuit layer and a semiconductor element of the power module shown in FIG. 1. 図１に示すパワーモジュールを上面からみた概略説明図である。It is the schematic explanatory drawing which looked at the power module shown in FIG. 1 from the upper surface. 図１に示すパワーモジュールの製造方法を示すフロー図である。It is a flowchart which shows the manufacturing method of the power module shown in FIG. 本発明の他の実施形態であるパワーモジュールを上面からみた概略説明図である。It is the schematic explanatory drawing which looked at the power module which is other embodiment of this invention from the upper surface. 本発明の他の実施形態であるパワーモジュールを上面からみた概略説明図である。It is the schematic explanatory drawing which looked at the power module which is other embodiment of this invention from the upper surface. 本発明の他の実施形態である半導体装置（ＬＥＤ装置）の概略説明図である。It is a schematic explanatory drawing of the semiconductor device (LED device) which is other embodiment of this invention.

以下に、本発明の実施形態について、添付した図面を参照して説明する。
本実施形態である接合体の製造方法は、半導体素子３を第一部材とし、パワーモジュール用基板１０の回路層１２を第二部材とし、これら半導体素子３と回路層１２（パワーモジュール用基板１０）とを接合することにより、接合体としてのパワーモジュール１を製造するものである。図１に、本実施形態であるパワーモジュール１を示す。 Embodiments of the present invention will be described below with reference to the accompanying drawings.
The manufacturing method of the joined body which is this embodiment uses the semiconductor element 3 as the first member, the circuit layer 12 of the power module substrate 10 as the second member, and the semiconductor element 3 and the circuit layer 12 (power module substrate 10). ) Are joined together to manufacture the power module 1 as a joined body. FIG. 1 shows a power module 1 according to this embodiment.

このパワーモジュール１は、回路層１２が配設されたパワーモジュール用基板１０と、回路層１２の一方の面（図１において上面）に接合された半導体素子３と、パワーモジュール用基板１０の他方側に配設された冷却器４０とを備えている。   The power module 1 includes a power module substrate 10 on which a circuit layer 12 is disposed, a semiconductor element 3 bonded to one surface of the circuit layer 12 (upper surface in FIG. 1), and the other of the power module substrate 10. And a cooler 40 disposed on the side.

パワーモジュール用基板１０は、図１に示すように、絶縁層を構成するセラミックス基板１１と、このセラミックス基板１１の一方の面（図１において上面）に配設された回路層１２と、セラミックス基板１１の他方の面（図１において下面）に配設された金属層１３とを備えている。   As shown in FIG. 1, the power module substrate 10 includes a ceramic substrate 11 constituting an insulating layer, a circuit layer 12 disposed on one surface (the upper surface in FIG. 1) of the ceramic substrate 11, and a ceramic substrate. 11 and a metal layer 13 disposed on the other surface (the lower surface in FIG. 1).

セラミックス基板１１は、回路層１２と金属層１３との間の電気的接続を防止するものであって、絶縁性の高いＡｌＮ（窒化アルミ）、Ｓｉ３Ｎ４（窒化ケイ素）、Ａｌ２Ｏ３（アルミナ）等で構成されている。本実施形態では、放熱性の優れたＡｌＮ（窒化アルミ）で構成されている。また、セラミックス基板１１の厚さは、０．２〜１．５ｍｍの範囲内に設定されており、本実施形態では、０．６３５ｍｍに設定されている。 The ceramic substrate 11 prevents electrical connection between the circuit layer 12 and the metal layer 13, and has high insulating properties such as AlN (aluminum nitride), Si 3 N 4 (silicon nitride), and Al 2 O 3. (Alumina) or the like. In this embodiment, it is comprised with AlN (aluminum nitride) excellent in heat dissipation. In addition, the thickness of the ceramic substrate 11 is set within a range of 0.2 to 1.5 mm, and in this embodiment is set to 0.635 mm.

回路層１２は、セラミックス基板１１の一方の面に、導電性を有するアルミニウム、銅等の金属板が接合されることにより形成されている。本実施形態においては、回路層１２は、純度９９．９９質量％以上のアルミニウムの圧延板を接合することで形成されている。なお、回路層１２の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．６ｍｍに設定されている。また、この回路層１２には、回路パターンが形成されており、その一方の面（図１において上面）が、半導体素子３が接合される接合面とされている。
この回路層１２の一方の面には、後述するガラス含有Ａｇペーストの焼成体からなる下地層３１が形成されている。 The circuit layer 12 is formed by bonding a conductive metal plate such as aluminum or copper to one surface of the ceramic substrate 11. In the present embodiment, the circuit layer 12 is formed by joining rolled aluminum sheets having a purity of 99.99% by mass or more. Note that the thickness of the circuit layer 12 is set in a range of 0.1 mm or more and 1.0 mm or less, and is set to 0.6 mm in the present embodiment. Further, a circuit pattern is formed on the circuit layer 12, and one surface (the upper surface in FIG. 1) is a bonding surface to which the semiconductor element 3 is bonded.
On one surface of the circuit layer 12, a base layer 31 made of a sintered body of a glass-containing Ag paste described later is formed.

金属層１３は、セラミックス基板１１の他方の面に、アルミニウム又はアルミニウム合金、銅又は銅合金等の金属板が接合されることにより形成されている。本実施形態においては、この金属板（金属層１３）は、純度が９９質量％以上のアルミニウム又はアルミニウム合金の圧延板とされており、より具体的には、純度が９９．９９質量％以上のアルミニウム（いわゆる４Ｎアルミニウム）の圧延板とされている。ここで、金属層１３の厚さは、０．２ｍｍ以上３．０ｍｍ以下の範囲内に設定されており、本実施形態では、１．６ｍｍに設定されている。   The metal layer 13 is formed by bonding a metal plate such as aluminum or aluminum alloy, copper or copper alloy to the other surface of the ceramic substrate 11. In this embodiment, the metal plate (metal layer 13) is a rolled plate of aluminum or aluminum alloy having a purity of 99% by mass or more, more specifically, a purity of 99.99% by mass or more. It is a rolled plate of aluminum (so-called 4N aluminum). Here, the thickness of the metal layer 13 is set within a range of 0.2 mm to 3.0 mm, and is set to 1.6 mm in the present embodiment.

冷却器４０は、前述のパワーモジュール用基板１０を冷却するためのものであり、パワーモジュール用基板１０と接合される天板部４１と、この天板部４１から下方に向けて垂設された放熱フィン４２と、冷却媒体（例えば冷却水）を流通するための流路４３とを備えている。この冷却器４０（天板部４１）は、熱伝導性が良好な材質で構成されることが望ましく、本実施形態においては、Ａ６０６３（アルミニウム合金）で構成されている。   The cooler 40 is for cooling the power module substrate 10 described above. The top plate portion 41 joined to the power module substrate 10 and the top plate portion 41 are suspended downward. The heat radiation fin 42 and the flow path 43 for distribute | circulating a cooling medium (for example, cooling water) are provided. The cooler 40 (top plate portion 41) is preferably made of a material having good thermal conductivity, and is made of A6063 (aluminum alloy) in the present embodiment.

半導体素子３は、Ｓｉ等の半導体材料で構成されており、回路層１２との接合面には、Ｎｉ、Ａｕ等からなる表面処理膜３ａが形成されている。   The semiconductor element 3 is made of a semiconductor material such as Si, and a surface treatment film 3 a made of Ni, Au, or the like is formed on the joint surface with the circuit layer 12.

そして、図１に示すパワーモジュール１においては、回路層１２と半導体素子３との間に、前述した下地層３１及び接合層３８が形成されている。
なお、下地層３１及び接合層３８は、図１に示すように、回路層１２の表面全体には形成されておらず、半導体素子３が配設される部分、すなわち、半導体素子３との接合面にのみ選択的に形成されている。 In the power module 1 shown in FIG. 1, the base layer 31 and the bonding layer 38 described above are formed between the circuit layer 12 and the semiconductor element 3.
As shown in FIG. 1, the base layer 31 and the bonding layer 38 are not formed on the entire surface of the circuit layer 12, and the portion where the semiconductor element 3 is disposed, that is, the bonding with the semiconductor element 3. It is selectively formed only on the surface.

ここで、下地層３１は、ガラス成分を含むガラス含有Ａｇペーストの焼成体とされている。この下地層３１は、図２に示すように、回路層１２側に形成されたガラス層３２と、このガラス層３２上に形成されたＡｇ層３３と、を備えている。
ガラス層３２内部には、粒径が数ナノメートル程度の微細な導電性粒子が分散されている。なお、ガラス層３２内の導電性粒子は、例えば透過型電子顕微鏡（ＴＥＭ）を用いることで観察されるものである。
また、Ａｇ層３３の内部には、粒径が数マイクロメートル程度の微細なガラス粒子が分散されている。 Here, the base layer 31 is a fired body of a glass-containing Ag paste containing a glass component. As shown in FIG. 2, the base layer 31 includes a glass layer 32 formed on the circuit layer 12 side and an Ag layer 33 formed on the glass layer 32.
In the glass layer 32, fine conductive particles having a particle size of about several nanometers are dispersed. In addition, the electroconductive particle in the glass layer 32 is observed by using a transmission electron microscope (TEM), for example.
In addition, fine glass particles having a particle diameter of about several micrometers are dispersed inside the Ag layer 33.

なお、この下地層３１の厚さ方向の電気抵抗値Ｐが０．５Ω以下とされている。ここで、本実施形態においては、下地層３１の厚さ方向における電気抵抗値Ｐは、下地層３１の上面と回路層１２の上面との間の電気抵抗値としている。これは、回路層１２を構成する無酸素銅（ＯＦＣ）の電気抵抗が下地層３１の厚さ方向の電気抵抗に比べて非常に小さいためである。なお、この電気抵抗の測定の際には、下地層３１の上面中央点と、下地層３１の前記上面中央点から下地層３１端部までの距離と同距離分だけ下地層３１端部から離れた回路層１２上の点と、の間の電気抵抗を測定することとしている。   The electrical resistance value P in the thickness direction of the foundation layer 31 is set to 0.5Ω or less. Here, in the present embodiment, the electrical resistance value P in the thickness direction of the foundation layer 31 is an electrical resistance value between the upper surface of the foundation layer 31 and the upper surface of the circuit layer 12. This is because the electrical resistance of oxygen-free copper (OFC) constituting the circuit layer 12 is very small compared to the electrical resistance in the thickness direction of the base layer 31. In measuring the electrical resistance, the center point of the upper surface of the base layer 31 is separated from the end portion of the base layer 31 by the same distance as the distance from the center point of the upper surface of the base layer 31 to the end portion of the base layer 31. The electrical resistance between the points on the circuit layer 12 is measured.

下地層３１を構成するガラス含有Ａｇペーストは、Ａｇ粉末と、ＺｎＯを含有する無鉛ガラス粉末と、樹脂と、溶剤と、分散剤と、を含有しており、Ａｇ粉末と無鉛ガラス粉末とからなる粉末成分の含有量が、ガラス含有Ａｇペースト全体の６０質量％以上９０質量％以下とされており、残部が樹脂、溶剤、分散剤とされている。なお、本実施形態では、Ａｇ粉末と無鉛ガラス粉末とからなる粉末成分の含有量は、ガラス含有Ａｇペースト全体の８５質量％とされている。
無鉛ガラス粉末は、主成分としてＢｉ２Ｏ３、ＺｎＯ、Ｂ２Ｏ３を含むものとされており、そのガラス転移温度が３００℃以上４５０℃以下、軟化温度が６００℃以下、結晶化温度が４５０℃以上とされている。
また、このガラス含有Ａｇペーストは、その粘度が１０Ｐａ・ｓ以上５００Ｐａ・ｓ以下、より好ましくは５０Ｐａ・ｓ以上３００Ｐａ・ｓ以下に調整されている。 The glass-containing Ag paste constituting the base layer 31 contains Ag powder, lead-free glass powder containing ZnO, resin, solvent, and dispersant, and is composed of Ag powder and lead-free glass powder. The content of the powder component is 60% by mass or more and 90% by mass or less of the entire glass-containing Ag paste, and the remainder is a resin, a solvent, and a dispersant. In addition, in this embodiment, content of the powder component which consists of Ag powder and a lead-free glass powder is 85 mass% of the whole glass containing Ag paste.
The lead-free glass powder contains Bi 2 O 3 , ZnO, and B 2 O 3 as main components, and has a glass transition temperature of 300 ° C. or higher and 450 ° C. or lower, a softening temperature of 600 ° C. or lower, and a crystallization temperature. 450 ° C. or higher.
Further, the viscosity of the glass-containing Ag paste is adjusted to 10 Pa · s or more and 500 Pa · s or less, more preferably 50 Pa · s or more and 300 Pa · s or less.

この下地層３１の上、すなわちＡｇ層３３の上に形成された接合層３８は、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材の焼成体とされており、本実施形態では、後述するように、酸化銀と還元剤とを含む酸化銀ペーストの焼成体とされている。すなわち、接合層３８は、酸化銀が還元されたＡｇの焼成体とされているのである。ここで、酸化銀を還元することにより生成されるＡｇ層３３表面に析出する粒子は、例えば粒径１０ｎｍ〜１μｍと非常に微細であることから、緻密なＡｇの焼成層が形成されることになる。なお、この接合層３８においては、下地層３１のＡｇ層３３で観察されたガラス粒子は存在していない、若しくは、非常に少ない。   The bonding layer 38 formed on the base layer 31, that is, the Ag layer 33, is a fired body of a bonding material containing at least one or both of metal particles and metal oxide particles and an organic material. In the embodiment, as described later, a fired body of a silver oxide paste containing silver oxide and a reducing agent is used. That is, the bonding layer 38 is an Ag fired body obtained by reducing silver oxide. Here, since the particles deposited on the surface of the Ag layer 33 generated by reducing silver oxide are very fine, for example, with a particle diameter of 10 nm to 1 μm, a dense Ag fired layer is formed. Become. In the bonding layer 38, the glass particles observed in the Ag layer 33 of the base layer 31 are not present or very few.

この接合層３８を構成する酸化銀ペーストは、酸化銀粉末と、還元剤と、樹脂と、溶剤と、を含有しており、本実施形態では、これらに加えて有機金属化合物粉末を含有している。
酸化銀粉末の含有量が酸化銀ペースト全体の６０質量％以上９２質量％以下とされ、還元剤の含有量が酸化銀ペースト全体の５質量％以上１５質量％以下とされ、有機金属化合物粉末の含有量が酸化銀ペースト全体の０質量％以上１０質量％以下とされており、残部が溶剤とされている。この酸化銀ペーストにおいては、焼結によって得られる接合層３８に未反応の有機物が残存することを抑制するために、分散剤及び樹脂は添加していない。
還元剤は、還元性を有する有機物とされており、例えば、アルコール、有機酸を用いることができる。
有機金属化合物は、熱分解によって生成する有機酸によって酸化銀の還元反応や有機物の分解反応を促進させる作用を有するものであり、例えば蟻酸Ａｇ、酢酸Ａｇ、プロピオン酸Ａｇ、安息香酸Ａｇ、シュウ酸Ａｇなどのカルボン酸系金属塩等が適用される。
なお、この酸化銀ペーストは、その粘度が１０Ｐａ・ｓ以上１００Ｐａ・ｓ以下、より好ましくは３０Ｐａ・ｓ以上８０Ｐａ・ｓ以下に調整されている。 The silver oxide paste constituting the bonding layer 38 contains a silver oxide powder, a reducing agent, a resin, and a solvent. In this embodiment, in addition to these, an organic metal compound powder is contained. Yes.
The content of the silver oxide powder is 60% by mass or more and 92% by mass or less of the entire silver oxide paste, and the content of the reducing agent is 5% by mass or more and 15% by mass or less of the entire silver oxide paste. The content is 0% by mass or more and 10% by mass or less of the entire silver oxide paste, and the remainder is a solvent. In this silver oxide paste, a dispersant and a resin are not added in order to suppress the unreacted organic matter from remaining in the bonding layer 38 obtained by sintering.
The reducing agent is an organic substance having reducibility, and for example, alcohol and organic acid can be used.
The organometallic compound has an action of promoting the reduction reaction of silver oxide and the decomposition reaction of organic substances by the organic acid generated by thermal decomposition, for example, formic acid Ag, acetic acid Ag, propionic acid Ag, benzoic acid Ag, oxalic acid. A carboxylic acid metal salt such as Ag is applied.
The silver oxide paste has a viscosity adjusted to 10 Pa · s to 100 Pa · s, more preferably 30 Pa · s to 80 Pa · s.

そして、本実施形態においては、図２及び図３に示すように、接合層３８には、半導体素子３の回路層１２との接合面の周縁部に開口する溝部３５が形成されている。すなわち、溝部３５は、接合層３８が形成された領域の周縁部にまで延在するように形成されているのである。
また、溝部３５の部分には接合層３８が形成されていない。 In the present embodiment, as shown in FIGS. 2 and 3, the bonding layer 38 is formed with a groove 35 that opens to the peripheral edge of the bonding surface with the circuit layer 12 of the semiconductor element 3. That is, the groove 35 is formed so as to extend to the peripheral edge of the region where the bonding layer 38 is formed.
Further, the bonding layer 38 is not formed in the groove portion 35.

ここで、溝部３５の幅Ｗは、８０μｍ≦Ｗ≦１５００μｍ、溝部３５の深さＨは、１μｍ≦Ｈ≦２００μｍ、溝部３５の長さＬは、０．５ｍｍ≦Ｌ≦３ｍｍ、の範囲内にそれぞれ設定されている。さらに、接合層３８の面積に対する溝部３５の面積の比率は０．１％以上７．５%以下の範囲内に設定されている。
また、本実施形態では、図３に示すように、半導体素子３との接合面の中央部から接合面がなす四角形の各辺に向かう４本の溝部３５が配設されている。 Here, the width W of the groove 35 is 80 μm ≦ W ≦ 1500 μm, the depth H of the groove 35 is 1 μm ≦ H ≦ 200 μm, and the length L of the groove 35 is 0.5 mm ≦ L ≦ 3 mm. Each is set. Further, the ratio of the area of the groove 35 to the area of the bonding layer 38 is set in a range of 0.1% to 7.5%.
Further, in the present embodiment, as shown in FIG. 3, four groove portions 35 are disposed from the central portion of the joint surface with the semiconductor element 3 toward each square side formed by the joint surface.

次に、本実施形態であるパワーモジュール１の製造方法について、図４に示すフロー図を参照して説明する。
まず、セラミックス基板１１の上面に回路層１２となる厚さ０．６ｍｍのアルミニウム板と、下面に金属層１３となる厚さ１．６ｍｍのアルミニウム板を、ろう材を介して積層し、加圧・加熱後冷却することによって、前記アルミニウム板とセラミックス基板１１とを接合する（回路層形成工程Ｓ０１、金属層形成工程Ｓ０２）。なお、このろう付けの温度は、６２０〜６５０℃に設定されている。 Next, the manufacturing method of the power module 1 which is this embodiment is demonstrated with reference to the flowchart shown in FIG.
First, a 0.6 mm thick aluminum plate that becomes the circuit layer 12 on the upper surface of the ceramic substrate 11 and a 1.6 mm thick aluminum plate that becomes the metal layer 13 on the lower surface are laminated via a brazing material and pressed. -The aluminum plate and the ceramic substrate 11 are joined by cooling after heating (circuit layer forming step S01, metal layer forming step S02). In addition, the temperature of this brazing is set to 620-650 degreeC.

次に、金属層１３の他方の面側に、冷却器４０をろう材を介して接合する（冷却器接合工程Ｓ０３）。なお、冷却器４０のろう付けの温度は、５９０〜６１０℃に設定されている。   Next, the cooler 40 is joined to the other surface side of the metal layer 13 via a brazing material (cooler joining step S03). Note that the brazing temperature of the cooler 40 is set to 590 to 610 ° C.

次に、回路層１２の表面に下地層３１となるガラス含有Ａｇペーストを塗布する（下地ペースト塗布工程Ｓ０４）。
なお、ガラス含有Ａｇペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によってガラス含有Ａｇペーストを回路層１２の半導体素子３が接合される接合面に形成した。 Next, a glass-containing Ag paste to be the base layer 31 is applied to the surface of the circuit layer 12 (base paste application step S04).
In addition, when apply | coating a glass containing Ag paste, various means, such as a screen printing method, an offset printing method, and a photosensitive process, are employable. In this embodiment, the glass-containing Ag paste is formed on the bonding surface to which the semiconductor element 3 of the circuit layer 12 is bonded by a screen printing method.

次に、回路層１２表面にガラス含有Ａｇペーストを塗布した状態で乾燥した後、加熱炉内に装入してガラス含有Ａｇペーストの焼成を行う（第一焼成工程Ｓ０５）。なお、このときの焼成温度は３５０〜６４５℃に設定されている。
このようにして、回路層１２の一方の面に下地層３１が形成されたパワーモジュール用基板１０が製造されることになる。 Next, after drying with the glass-containing Ag paste applied to the surface of the circuit layer 12, the glass-containing Ag paste is baked by being placed in a heating furnace (first baking step S05). In addition, the firing temperature at this time is set to 350-645 degreeC.
In this way, the power module substrate 10 having the base layer 31 formed on one surface of the circuit layer 12 is manufactured.

次に、下地層３１の表面に、接合層３８となる酸化銀ペースト（接合材）を塗布するとともに、溝部３５が形成される（酸化銀ペースト塗布工程Ｓ０６）。
なお、酸化銀ペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によって酸化銀ペーストを塗布した。
ここで、酸化銀ペースト塗布工程Ｓ０６においては、酸化銀ペーストを、溝部３５を形成する領域には塗布しないように、酸化銀ペースト（接合材）を配置することになる。 Next, a silver oxide paste (bonding material) to be the bonding layer 38 is applied to the surface of the base layer 31 and a groove 35 is formed (silver oxide paste application step S06).
In addition, when apply | coating a silver oxide paste, various means, such as a screen printing method, an offset printing method, and a photosensitive process, are employable. In this embodiment, the silver oxide paste was applied by screen printing.
Here, in the silver oxide paste application step S06, the silver oxide paste (bonding material) is arranged so that the silver oxide paste is not applied to the region where the groove 35 is formed.

次に、酸化銀ペーストを塗布した状態で乾燥（例えば、室温、大気雰囲気で２４時間保管）した後、酸化銀ペーストの上に半導体素子３を積層する（半導体素子積層工程Ｓ０７）。
そして、半導体素子３とパワーモジュール用基板１０とを積層した状態で加熱炉内に装入し、酸化銀ペーストの焼成を行う（第二焼成工程Ｓ０８）。このとき、荷重を０〜１０ＭＰａとし、焼成温度を１５０〜４００℃とする。
また、望ましくは半導体素子３とパワーモジュール用基板１０とを積層方向に加圧した状態で加熱することによって、より確実に接合することができる。この場合、加圧圧力は、０．５〜１０ＭＰａが望ましい。
この第二焼成工程Ｓ０８においては、酸化銀ペーストが焼成される際に、酸化銀の還元反応及び有機成分の分解によるガスが発生する。 Next, after the silver oxide paste is applied and dried (for example, stored at room temperature in an air atmosphere for 24 hours), the semiconductor element 3 is stacked on the silver oxide paste (semiconductor element stacking step S07).
Then, the semiconductor element 3 and the power module substrate 10 are stacked in the heating furnace, and the silver oxide paste is baked (second baking step S08). At this time, the load is set to 0 to 10 MPa, and the firing temperature is set to 150 to 400 ° C.
Desirably, the semiconductor element 3 and the power module substrate 10 can be bonded more reliably by heating them while being pressed in the stacking direction. In this case, the pressurizing pressure is desirably 0.5 to 10 MPa.
In the second firing step S08, when the silver oxide paste is fired, gas is generated due to the reduction reaction of the silver oxide and the decomposition of the organic components.

このようにして、下地層３１の上に溝部３５が形成された接合層３８によって半導体素子３と回路層１２とが接合される。これにより、本実施形態であるパワーモジュール１が製造される。   In this way, the semiconductor element 3 and the circuit layer 12 are bonded by the bonding layer 38 in which the groove 35 is formed on the base layer 31. Thereby, the power module 1 which is this embodiment is manufactured.

以上のような構成とされた本実施形態によれば、回路層１２のうち半導体素子３との接合面に形成された下地層３１の上に、酸化銀ペースト（接合材）を半導体素子３と回路層１２との間に、半導体素子３の接合面の周縁部（接合層３８の周縁部）に開口する溝部３５を形成されるように塗布することにより、酸化銀ペーストの焼成によって接合面の中央部で酸化銀の還元反応及び有機物の分解反応によるガスが発生しても、このガスを、溝部３５を介して外部へと排出することができ、半導体素子３と下地層３１との間に形成される接合層３８の内部にガスが残存することを抑制できる。よって、半導体素子３と回路層１２とを確実に接合でき、半導体素子３と回路層１２との間の熱抵抗を抑えられ、半導体素子３から発生する熱をパワーモジュール用基板１０側へ効率よく伝達することができる。   According to the present embodiment configured as described above, the silver oxide paste (bonding material) is applied to the semiconductor element 3 on the base layer 31 formed on the bonding surface of the circuit layer 12 to the semiconductor element 3. By applying so as to form a groove 35 that opens to the peripheral portion of the bonding surface of the semiconductor element 3 (peripheral portion of the bonding layer 38) between the circuit layer 12 and the circuit layer 12, the bonding surface of the bonding surface is formed by baking the silver oxide paste. Even if gas due to silver oxide reduction reaction and organic substance decomposition reaction is generated in the central portion, this gas can be discharged to the outside through the groove 35, and between the semiconductor element 3 and the underlayer 31. It is possible to suppress the gas from remaining inside the bonding layer 38 to be formed. Therefore, the semiconductor element 3 and the circuit layer 12 can be reliably bonded, the thermal resistance between the semiconductor element 3 and the circuit layer 12 can be suppressed, and the heat generated from the semiconductor element 3 can be efficiently transferred to the power module substrate 10 side. Can communicate.

また、本実施形態では、下地層３１の上に形成された接合層３８に、溝部３５を形成しているので、回路層１２や下地層３１に加工を行う必要がなく、溝部３５の形状を比較的自由に設計することができ、酸化銀の還元反応によるガスを確実に接合層３８の外部へと排出することができる。   In the present embodiment, since the groove portion 35 is formed in the bonding layer 38 formed on the base layer 31, there is no need to process the circuit layer 12 or the base layer 31, and the shape of the groove portion 35 is changed. It can be designed relatively freely, and the gas due to the silver oxide reduction reaction can be reliably discharged to the outside of the bonding layer 38.

また、本実施形態では、前記接合層３８の面積に対する溝部３５の面積の比率が０．１％以上７．５％以下とされているので、酸化銀の還元反応によるガスを接合層３８の外部へと円滑に排出することができる。
また、溝部３５の面積比が７．５％以下とされているので、溝部３５のサイズが必要以上に大きくならず、半導体素子３と回路層１２との間の熱抵抗が大きくなることを抑制できる。 In the present embodiment, the ratio of the area of the groove 35 to the area of the bonding layer 38 is 0.1% or more and 7.5% or less. Can be discharged smoothly.
In addition, since the area ratio of the groove 35 is 7.5% or less, the size of the groove 35 is not increased more than necessary, and the thermal resistance between the semiconductor element 3 and the circuit layer 12 is prevented from increasing. it can.

また、本実施形態では、溝部３５の幅ＷがＷ≧８０μｍ、溝部３５の深さＨがＨ≧１μｍ、溝部３５の長さＬがＬ≧０．５ｍｍ、とされているので、酸化銀の還元反応によるガスを接合層３８の外部へと円滑に排出することができる。
また、溝部３５の幅ＷがＷ≦１５００μｍ、溝部３５の長さＬがＬ≦３ｍｍとされているので、溝部３５のサイズが必要以上に大きくならず、半導体素子３と回路層１２との間の熱抵抗が大きくなることを抑制できる。さらに、溝部３５の深さＨがＨ≦２００μｍとされているので、接合時に半導体素子３に曲げ応力が負荷されることを抑制でき、半導体素子３の破損を未然に防止することができる。 In the present embodiment, the width W of the groove 35 is W ≧ 80 μm, the depth H of the groove 35 is H ≧ 1 μm, and the length L of the groove 35 is L ≧ 0.5 mm. Gas due to the reduction reaction can be smoothly discharged to the outside of the bonding layer 38.
In addition, since the width W of the groove 35 is W ≦ 1500 μm and the length L of the groove 35 is L ≦ 3 mm, the size of the groove 35 is not increased more than necessary, and the gap between the semiconductor element 3 and the circuit layer 12 is increased. It is possible to suppress an increase in the thermal resistance. Furthermore, since the depth H of the groove 35 is set to H ≦ 200 μm, it is possible to prevent a bending stress from being applied to the semiconductor element 3 at the time of bonding, and to prevent the semiconductor element 3 from being damaged.

また、本実施形態では、酸化銀ペーストの粘度が１０Ｐａ・ｓ以上とされているので、下地層３１の上に溝部３５が形成されるように塗布した際に、溝部３５の領域に酸化銀ペーストが濡れ広がることを防止できる。また、酸化銀ペーストの粘度が１００Ｐａ・ｓ以下とされているので、例えば、スクリーン印刷法により酸化銀ペースト（接合材）を塗布した場合に、かすれや目詰まり等を防止でき、酸化銀ペースト（接合材）を均一に塗布することができる。   Further, in this embodiment, since the viscosity of the silver oxide paste is 10 Pa · s or more, the silver oxide paste is applied to the region of the groove 35 when applied so that the groove 35 is formed on the base layer 31. Can be prevented from spreading wet. Further, since the viscosity of the silver oxide paste is 100 Pa · s or less, for example, when the silver oxide paste (bonding material) is applied by a screen printing method, it is possible to prevent blurring or clogging, and the silver oxide paste ( Bonding material) can be applied uniformly.

また、本実施形態では、下地層３１が、回路層１２の一方の面に形成されたガラス層３２と、このガラス層３２上に積層されたＡｇ層３３と、を備えているので、回路層１２の表面に形成されている酸化皮膜をガラス層３２に反応させて除去することができ、回路層１２と半導体素子３とを確実に接合することができる。
しかも、本実施形態では、ガラス層３２内部に、粒径が数ナノメートル程度とされた微細な導電性粒子が分散されていて、ガラス層３２においても導電性が確保されており、具体的には、ガラス層３２を含めた下地層３１の厚さ方向の電気抵抗値Ｐが０．５Ω以下に設定されているので、下地層３１及び接合層３８を介して半導体素子３と回路層１２との間で電気を確実に導通することが可能となり、信頼性の高いパワーモジュール１を構成することができる。 In the present embodiment, the base layer 31 includes the glass layer 32 formed on one surface of the circuit layer 12 and the Ag layer 33 laminated on the glass layer 32, so that the circuit layer The oxide film formed on the surface of 12 can be removed by reacting with the glass layer 32, and the circuit layer 12 and the semiconductor element 3 can be reliably bonded.
Moreover, in the present embodiment, fine conductive particles having a particle diameter of about several nanometers are dispersed inside the glass layer 32, and the conductivity is ensured also in the glass layer 32. Specifically, Since the electrical resistance value P in the thickness direction of the base layer 31 including the glass layer 32 is set to 0.5Ω or less, the semiconductor element 3 and the circuit layer 12 are connected via the base layer 31 and the bonding layer 38. It is possible to reliably conduct electricity between the two, and a highly reliable power module 1 can be configured.

また、本実施形態では、接合層３８が、酸化銀と還元剤とを含む酸化銀ペーストの焼成体とされているので、酸化銀ペーストを焼成する際に、酸化銀が還元剤によって還元されて微細な銀粒子となり、接合層３８を緻密な構造とすることができる。また、還元剤は、酸化銀を還元する際に分解されるため、接合層３８中に残存しにくく、接合層３８における導電性及び強度を確保することができる。さらに、例えば３００℃といった比較的低温条件で焼成することが可能となるため、半導体素子３の接合温度を低く抑えることができ、半導体素子３への熱負荷を低減することができる。   In this embodiment, since the bonding layer 38 is a fired body of silver oxide paste containing silver oxide and a reducing agent, the silver oxide is reduced by the reducing agent when the silver oxide paste is fired. It becomes fine silver particles, and the bonding layer 38 can have a dense structure. Further, since the reducing agent is decomposed when the silver oxide is reduced, it is difficult to remain in the bonding layer 38 and the conductivity and strength in the bonding layer 38 can be ensured. Furthermore, since firing can be performed under a relatively low temperature condition such as 300 ° C., the junction temperature of the semiconductor element 3 can be kept low, and the thermal load on the semiconductor element 3 can be reduced.

以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、本実施形態では、回路層の一方の面に下地層を形成する場合について説明したが、下地層を形成せずに回路層と半導体素子とを、接合層を介して接合する構成とされても良い。 As mentioned above, although embodiment of this invention was described, this invention is not limited to this, It can change suitably in the range which does not deviate from the technical idea of the invention.
For example, in the present embodiment, the case where the base layer is formed on one surface of the circuit layer has been described. However, the circuit layer and the semiconductor element are bonded via the bonding layer without forming the base layer. May be.

また、本実施形態では、回路層及び金属層をアルミニウム板で構成したものとして説明したが、これに限定されることはなく、回路層及び金属層がアルミニウム合金板、銅板又は銅合金板で構成されていてもよい。あるいは、回路層が銅板又は銅合金板で構成され、金属層がアルミニウム板又はアルミニウム合金板で構成されていてもよい。   In the present embodiment, the circuit layer and the metal layer are described as being configured by an aluminum plate. However, the present invention is not limited thereto, and the circuit layer and the metal layer are configured by an aluminum alloy plate, a copper plate, or a copper alloy plate. May be. Alternatively, the circuit layer may be composed of a copper plate or a copper alloy plate, and the metal layer may be composed of an aluminum plate or an aluminum alloy plate.

また、本実施形態では、図３に示すパターンで溝部３５を形成したもので説明したが、溝部の形成パターンに限定はない。例えば、図５に示すように、回路層１１２上に形成された接合層１３８において、接合面の中央から接合面がなす四角形の角部に向かうように溝部３３５を形成してもよい。
あるいは、図６に示すように、回路層２１２上に形成された接合層２３８において、接合面の中央から接合面がなす四角形の各辺に向かうように複数の溝部２３５を形成してもよい。 In the present embodiment, the groove portion 35 is formed with the pattern shown in FIG. 3. However, the groove portion formation pattern is not limited. For example, as shown in FIG. 5, in the bonding layer 138 formed on the circuit layer 112, the groove 335 may be formed so as to go from the center of the bonding surface to a square corner formed by the bonding surface.
Alternatively, as illustrated in FIG. 6, in the bonding layer 238 formed on the circuit layer 212, a plurality of groove portions 235 may be formed so as to go from the center of the bonding surface toward each side of the quadrangle formed by the bonding surface.

また、本実施形態では、半導体装置として、パワーモジュールを例に挙げて説明したが、これに限定されることはなく、導電性材料からなる回路層上に半導体素子が搭載された半導体装置であればよい。
例えば、図７に示すように、ＬＥＤ素子（半導体素子）を搭載したＬＥＤ装置（半導体装置）であってもよい。 In the present embodiment, the power module is described as an example of the semiconductor device. However, the present invention is not limited to this, and the semiconductor device may be a semiconductor device in which a semiconductor element is mounted on a circuit layer made of a conductive material. That's fine.
For example, as shown in FIG. 7, an LED device (semiconductor device) on which an LED element (semiconductor element) is mounted may be used.

図７に示すＬＥＤ装置３０１は、発光素子３０３と、導電性材料からなる回路層３１２と、を備えている。なお、発光素子３０３は、ボンディングワイヤ３０７によって回路層３１２と電気的に接続されており、発光素子３０３及びボンディングワイヤ３０７が封止材３０８によって封止された構造とされている。回路層３１２の一方の面には、下地層３３１が設けられており、発光素子３０３の裏面には、導電性反射膜３１６及び保護膜３１５が設けられている。そして、下地層３３１の上に、金属粒子及び金属酸化物粒子の少なくとも一方又は両方と有機物とを含む接合材の焼成体からなる接合層３３８が形成されており、発光素子３０３と回路層３１２とが、下地層３３１及び接合層３３８を介して接合された構造とされている。
このようなＬＥＤ装置３０１においても、回路層３１２の接合面、発光素子３０３の接合面又は接合層３３８の少なくともいずれかに、接合面の周縁部に開口する溝部を形成することで、有機物の分解反応や金属酸化物粒子の還元反応によるガスを、溝部を介して外部へと排出することができ、接合層３３８内にガスが残存することを抑制できる。 The LED device 301 shown in FIG. 7 includes a light emitting element 303 and a circuit layer 312 made of a conductive material. Note that the light-emitting element 303 is electrically connected to the circuit layer 312 with a bonding wire 307, and the light-emitting element 303 and the bonding wire 307 are sealed with a sealing material 308. A base layer 331 is provided on one surface of the circuit layer 312, and a conductive reflective film 316 and a protective film 315 are provided on the back surface of the light emitting element 303. On the base layer 331, a bonding layer 338 formed of a fired body of a bonding material containing at least one or both of metal particles and metal oxide particles and an organic material is formed. The light-emitting element 303, the circuit layer 312, Are bonded through the base layer 331 and the bonding layer 338.
Also in such an LED device 301, the organic substance is decomposed by forming a groove opening at a peripheral portion of the bonding surface in at least one of the bonding surface of the circuit layer 312, the bonding surface of the light emitting element 303, or the bonding layer 338. The gas resulting from the reaction or the reduction reaction of the metal oxide particles can be discharged to the outside through the groove, and the gas can be prevented from remaining in the bonding layer 338.

以下に、本発明の効果を確認すべく行った確認実験の結果について説明する。
本実施形態で例示したパワーモジュール用基板を用いて、溝部の形状、パターンを変更し、本発明例１−９のパワーモジュールを作製した。本発明例１−６は回路層をアルミニウム板で構成し、本発明例７−９は回路層を銅板で構成した。
また、従来例として、溝部を形成せずに、回路層と半導体素子とを接合し、パワーモジュールを作製した。なお、従来例１は回路層をアルミニウム板で構成し、従来例２は銅板で構成した。 Below, the result of the confirmation experiment performed in order to confirm the effect of this invention is demonstrated.
Using the power module substrate exemplified in this embodiment, the shape and pattern of the groove were changed, and a power module of Invention Example 1-9 was produced. Inventive Example 1-6, the circuit layer was composed of an aluminum plate, and Inventive Example 7-9, the circuit layer was composed of a copper plate.
Further, as a conventional example, a power module was manufactured by bonding a circuit layer and a semiconductor element without forming a groove. In Conventional Example 1, the circuit layer was formed of an aluminum plate, and in Conventional Example 2 was formed of a copper plate.

本発明例１−６及び、従来例１のパワーモジュール用基板については、まず、セラミックス基板の両方の面に回路層および金属層となるアルミニウム板を接合した。ここで、セラミックス基板は、ＡｌＮとし、サイズは２７ｍｍ×１７ｍｍ×０．６ｍｍとした。回路層となるアルミニウム板は、純度９９．９９質量％以上の４Ｎアルミニウムとし、サイズは２５ｍｍ×１５ｍｍ×０．３ｍｍとした。金属層となるアルミニウム板は、純度９９．９９％以上の４Ｎアルミニウムとし、サイズは２５ｍｍ×１５ｍｍ×０．６ｍｍとした。   Regarding the power module substrate of Invention Example 1-6 and Conventional Example 1, first, an aluminum plate serving as a circuit layer and a metal layer was bonded to both surfaces of the ceramic substrate. Here, the ceramic substrate was AlN, and the size was 27 mm × 17 mm × 0.6 mm. The aluminum plate used as the circuit layer was 4N aluminum having a purity of 99.99% by mass or more, and the size was 25 mm × 15 mm × 0.3 mm. The aluminum plate used as the metal layer was 4N aluminum having a purity of 99.99% or more, and the size was 25 mm × 15 mm × 0.6 mm.

半導体素子は、ＩＧＢＴ素子とし、サイズは、１３ｍｍ×１０ｍｍ×０．２５ｍｍのものを使用した。
次に、実施形態で例示したガラス含有Ａｇペーストを用いて下地層を形成した。なお、焼成条件は、ガラス含有Ａｇペーストの塗布厚さを１０μｍとし、焼成温度を５７５℃、焼成時間を１０分とした。 The semiconductor element was an IGBT element, and a size of 13 mm × 10 mm × 0.25 mm was used.
Next, an underlayer was formed using the glass-containing Ag paste exemplified in the embodiment. The firing conditions were such that the coating thickness of the glass-containing Ag paste was 10 μm, the firing temperature was 575 ° C., and the firing time was 10 minutes.

そして、実施形態で例示した酸化銀ペーストを用いて、半導体素子と回路層とを接合した。この酸化銀ペーストをパターン上に形成することで、溝部を形成した。従来例１のパワーモジュールについては、溝部を形成しなかった。
なお、焼成条件は、酸化銀ペーストの塗布厚さを５０μｍとし、焼成温度を３００℃、焼成時間を２時間とした。また、ここでは、半導体素子とパワーモジュール用基板とに加圧を行わなかった。 And the semiconductor element and the circuit layer were joined using the silver oxide paste illustrated by embodiment. Grooves were formed by forming this silver oxide paste on the pattern. For the power module of Conventional Example 1, no groove was formed.
The firing conditions were a silver oxide paste coating thickness of 50 μm, a firing temperature of 300 ° C., and a firing time of 2 hours. Here, no pressure was applied to the semiconductor element and the power module substrate.

次に、本発明例７−９及び、従来例２のパワーモジュール用基板については、まず、セラミックス基板の一方の面に回路層となる銅板を接合し、セラミックス基板の他方の面に金属層となるアルミニウム板を接合した。ここで、セラミックス基板は、ＡｌＮとし、サイズは２７ｍｍ×１７ｍｍ×０．６ｍｍとした。回路層となるアルミニウム板は、純度９９．９９質量％以上の４Ｎアルミニウムとし、サイズは２５ｍｍ×１５ｍｍ×０．３ｍｍとした。金属層となるアルミニウム板は、純度９９．９９％以上の４Ｎアルミニウムとし、サイズは２５ｍｍ×１５ｍｍ×０．６ｍｍとした。   Next, for the power module substrate of Invention Example 7-9 and Conventional Example 2, first, a copper plate serving as a circuit layer is bonded to one surface of the ceramic substrate, and a metal layer is bonded to the other surface of the ceramic substrate. The aluminum plate which becomes is joined. Here, the ceramic substrate was AlN, and the size was 27 mm × 17 mm × 0.6 mm. The aluminum plate used as the circuit layer was 4N aluminum having a purity of 99.99% by mass or more, and the size was 25 mm × 15 mm × 0.3 mm. The aluminum plate used as the metal layer was 4N aluminum having a purity of 99.99% or more, and the size was 25 mm × 15 mm × 0.6 mm.

半導体素子は、ＩＧＢＴ素子とし、サイズは、１３ｍｍ×１０ｍｍ×０．２５ｍｍのものを使用した。
次に、実施形態で例示したガラス含有Ａｇペーストを用いて下地層を形成した。なお、焼成条件は、ガラス含有Ａｇペーストの塗布厚さを１０μｍとし、焼成温度を５７５℃、焼成時間を１０分とした。 The semiconductor element was an IGBT element, and a size of 13 mm × 10 mm × 0.25 mm was used.
Next, an underlayer was formed using the glass-containing Ag paste exemplified in the embodiment. The firing conditions were such that the coating thickness of the glass-containing Ag paste was 10 μm, the firing temperature was 575 ° C., and the firing time was 10 minutes.

そして、実施形態で例示した酸化銀ペーストを用いて、半導体素子と回路層とを接合した。この酸化銀ペーストをパターン上に形成することで、溝部を形成した。従来例２のパワーモジュールについては、溝部を形成しなかった。
なお、焼成条件は、酸化銀ペーストの塗布厚さを５０μｍとし、焼成温度を３００℃、焼成時間を２時間とした。また、ここでは、半導体素子とパワーモジュール用基板とに加圧を行わなかった。 And the semiconductor element and the circuit layer were joined using the silver oxide paste illustrated by embodiment. Grooves were formed by forming this silver oxide paste on the pattern. For the power module of Conventional Example 2, no groove was formed.
The firing conditions were a silver oxide paste coating thickness of 50 μm, a firing temperature of 300 ° C., and a firing time of 2 hours. Here, no pressure was applied to the semiconductor element and the power module substrate.

得られた各種パワーモジュールについて、初期接合率、熱抵抗を評価した。
接合率は、超音波探傷装置を用いて評価し、以下の式から算出した。ここで、初期接合面積とは、接合前における接合すべき面積、すなわち半導体素子面積とした。超音波探傷像において非接合部分は接合部内の白色部で示されることから、この白色部の面積を非接合面積とした。
接合率（％） ＝ （初期接合面積−非接合面積）／初期接合面積 ×１００ About the obtained various power modules, the initial joining rate and the thermal resistance were evaluated.
The joining rate was evaluated using an ultrasonic flaw detector and calculated from the following equation. Here, the initial bonding area is an area to be bonded before bonding, that is, a semiconductor element area. In the ultrasonic flaw detection image, the non-bonded portion is indicated by the white portion in the bonded portion. Therefore, the area of the white portion is defined as the non-bonded area.
Bonding rate (%) = (initial bonding area−non-bonding area) / initial bonding area × 100

熱抵抗は、次のようにして測定した。半導体素子としてヒータチップを接合し、ヒータチップを１００Ｗの電力で加熱し、熱電対を用いてヒータチップの温度を実測した。また、ヒートシンクを流通する冷却媒体（エチレングリコール：水＝９：１）の温度を実測した。そして、ヒータチップの温度と冷却媒体の温度差を電力で割った値を熱抵抗とした。
なお、溝部（スリット）を形成しなかった従来例１、２をそれぞれの基準として１とし、この従来例との比率で評価した。回路層をアルミニウム板で構成した本発明例１−６及び従来例１の評価結果を表１に示す。また、回路層を銅板で構成した本発明例７−９及び従来例２の評価結果を表２に示す。 The thermal resistance was measured as follows. A heater chip was bonded as a semiconductor element, the heater chip was heated with a power of 100 W, and the temperature of the heater chip was measured using a thermocouple. Further, the temperature of the cooling medium (ethylene glycol: water = 9: 1) flowing through the heat sink was measured. And the value which divided the temperature difference of a heater chip | tip and the temperature of a cooling medium with electric power was made into thermal resistance.
In addition, the conventional examples 1 and 2 which did not form a groove part (slit) were set to 1 as each reference | standard, and it evaluated by the ratio with this conventional example. Table 1 shows the evaluation results of Invention Examples 1-6 and Conventional Example 1 in which the circuit layer is made of an aluminum plate. Table 2 shows the evaluation results of Invention Example 7-9 and Conventional Example 2 in which the circuit layer is made of a copper plate.

Figure 2014160707
Figure 2014160707

Figure 2014160707
Figure 2014160707

溝部を形成しなかった従来例１及び従来例２においては、初期接合率が７０％、７１％と低かった。これは、酸化銀の還元反応や有機成分の分解反応によるガスが接合層内部に残存したためと推測される。
一方、溝部を形成した本発明例１−６及び本発明例７−９においては、初期接合率が高く、熱抵抗も、従来例１及び従来例２に比べて低くなっていることが確認される。酸化銀の還元反応や有機成分の分解反応によるガスが接合層の外部へと排出されたためと推測される。 In Conventional Example 1 and Conventional Example 2 where no groove was formed, the initial bonding rate was as low as 70% and 71%. This is presumably because gas due to the reduction reaction of silver oxide or the decomposition reaction of organic components remained in the bonding layer.
On the other hand, in Invention Example 1-6 and Invention Example 7-9 in which the groove was formed, it was confirmed that the initial bonding rate was high and the thermal resistance was also lower than in Conventional Example 1 and Conventional Example 2. The This is presumably because the gas due to the reduction reaction of silver oxide or the decomposition reaction of organic components was discharged to the outside of the bonding layer.

１ パワーモジュール（接合体）
３ 半導体素子（第一部材）
１０ パワーモジュール用基板
１１ セラミックス基板（絶縁層）
１２、１１２、２１２、３１２ 回路層（第二部材）
３５、１３５、２３５ 溝部
３８、１３８、２３８、３３８ 接合層
３０１ ＬＥＤ装置（接合体）
３０３ 発光素子（第一部材） 1 Power module (joint)
3 Semiconductor element (first member)
10 Power Module Substrate 11 Ceramic Substrate (Insulating Layer)
12, 112, 212, 312 Circuit layer (second member)
35, 135, 235 Groove 38, 138, 238, 338 Bonding layer 301 LED device (bonded body)
303 Light Emitting Element (First Member)

Claims (6)

第一部材と第二部材とが接合層によって接合されてなる接合体の製造方法であって、
前記第一部材と前記第二部材との間に、金属粒子及び金属酸化物粒子の少なくとも一方又は両方と有機物とを含む接合材を配置する接合材配置工程と、
前記第一部材と前記第二部材との間に介在させた前記接合材を焼結して前記接合層を形成する焼成工程と、を備え、
前記接合材配置工程においては、前記接合材を前記第一部材と前記第二部材との間に、前記第一部材と前記第二部材の接合面の周縁部に開口する溝部が形成されるように配置することを特徴とする接合体の製造方法。 A method for producing a joined body in which a first member and a second member are joined by a joining layer,
Between the first member and the second member, a bonding material arrangement step of arranging a bonding material containing at least one or both of metal particles and metal oxide particles and an organic substance,
A sintering step of sintering the bonding material interposed between the first member and the second member to form the bonding layer,
In the bonding material arranging step, a groove portion is formed between the first member and the second member so as to open a groove portion at a peripheral edge portion of the bonding surface of the first member and the second member. A method for producing a joined body, comprising: 前記第一部材の接合面及び前記第二部材の接合面の少なくとも一方に、下地層を形成することを特徴とする請求項１に記載の接合体の製造方法。   The method for manufacturing a joined body according to claim 1, wherein a base layer is formed on at least one of the joining surface of the first member and the joining surface of the second member. 前記接合層の面積に対する前記溝部の面積の比率が０．１％以上７．５％以下とされていることを特徴とする請求項１又は請求項２に記載の接合体の製造方法。   3. The method for manufacturing a joined body according to claim 1, wherein a ratio of an area of the groove portion to an area of the joining layer is 0.1% or more and 7.5% or less. 前記溝部の幅が８０μｍ以上１５００μｍ以下、前記溝部の深さが１μｍ以上２００μｍ以下、前記溝部の長さが０．５ｍｍ以上３ｍｍ以下、とされていることを特徴とする請求項１から請求項３までのいずれか一項に記載の接合体の製造方法。   The width of the groove is 80 μm or more and 1500 μm or less, the depth of the groove is 1 μm or more and 200 μm or less, and the length of the groove is 0.5 mm or more and 3 mm or less. The manufacturing method of the conjugate | zygote as described in any one of the above. 絶縁層の一方の面に金属からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールの製造方法であって、
前記回路層と前記半導体素子とを、請求項１から請求項４までのいずれか一項に記載の接合体の製造方法によって接合することを特徴とするパワーモジュールの製造方法。 A power module manufacturing method comprising: a power module substrate in which a circuit layer made of metal is disposed on one surface of an insulating layer; and a semiconductor element mounted on the circuit layer,
The method for manufacturing a power module, wherein the circuit layer and the semiconductor element are bonded by the method for manufacturing a bonded body according to any one of claims 1 to 4. 絶縁層の一方の面に金属からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールであって、
前記回路層と前記半導体素子とが、請求項１から請求項４までのいずれか一項に記載の接合体の製造方法によって接合されており、前記回路層と前記半導体素子との間に、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材の焼成体からなる接合層が形成されていることを特徴とするパワーモジュール。 A power module comprising a power module substrate in which a circuit layer made of metal is disposed on one surface of an insulating layer, and a semiconductor element mounted on the circuit layer,
The said circuit layer and the said semiconductor element are joined by the manufacturing method of the conjugate | zygote as described in any one of Claim 1- Claim 4, Between the said circuit layer and the said semiconductor element, metal A power module comprising a bonding layer made of a sintered body of a bonding material containing at least one or both of particles and metal oxide particles and an organic substance.
JP2013029863A 2013-02-19 2013-02-19 Method for manufacturing conjugant, method for manufacturing power module, and power module Pending JP2014160707A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013029863A JP2014160707A (en) 2013-02-19 2013-02-19 Method for manufacturing conjugant, method for manufacturing power module, and power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013029863A JP2014160707A (en) 2013-02-19 2013-02-19 Method for manufacturing conjugant, method for manufacturing power module, and power module

Publications (1)

Publication Number Publication Date
JP2014160707A true JP2014160707A (en) 2014-09-04

Family

ID=51612211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013029863A Pending JP2014160707A (en) 2013-02-19 2013-02-19 Method for manufacturing conjugant, method for manufacturing power module, and power module

Country Status (1)

Country Link
JP (1) JP2014160707A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014029964A (en) * 2012-07-31 2014-02-13 Mitsubishi Materials Corp Joint body manufacturing method, power module manufacturing method, and power module
DE102015214729A1 (en) 2014-08-06 2016-02-11 Fuji Jukogyo K.K. Occupant protection device for a vehicle
WO2022196411A1 (en) * 2021-03-15 2022-09-22 三菱電機株式会社 Semiconductor device and power conversion device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010227963A (en) * 2009-03-26 2010-10-14 Honda Motor Co Ltd Joining method using metal nanoparticle
JP2010232369A (en) * 2009-03-26 2010-10-14 Honda Motor Co Ltd Semiconductor device
WO2013004543A1 (en) * 2011-07-04 2013-01-10 Robert Bosch Gmbh Method for producing structured sintering connection layers and semiconductor component comprising a structured sintering connection layer
JP2013012706A (en) * 2011-05-31 2013-01-17 Mitsubishi Materials Corp Power module and manufacturing method of the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010227963A (en) * 2009-03-26 2010-10-14 Honda Motor Co Ltd Joining method using metal nanoparticle
JP2010232369A (en) * 2009-03-26 2010-10-14 Honda Motor Co Ltd Semiconductor device
JP2013012706A (en) * 2011-05-31 2013-01-17 Mitsubishi Materials Corp Power module and manufacturing method of the same
WO2013004543A1 (en) * 2011-07-04 2013-01-10 Robert Bosch Gmbh Method for producing structured sintering connection layers and semiconductor component comprising a structured sintering connection layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014029964A (en) * 2012-07-31 2014-02-13 Mitsubishi Materials Corp Joint body manufacturing method, power module manufacturing method, and power module
DE102015214729A1 (en) 2014-08-06 2016-02-11 Fuji Jukogyo K.K. Occupant protection device for a vehicle
WO2022196411A1 (en) * 2021-03-15 2022-09-22 三菱電機株式会社 Semiconductor device and power conversion device

Similar Documents

Publication Publication Date Title
JP5664625B2 (en) Semiconductor device, ceramic circuit board, and semiconductor device manufacturing method
JP6146007B2 (en) Manufacturing method of joined body, manufacturing method of power module, power module substrate and power module
JP6369325B2 (en) Power module substrate, manufacturing method thereof, and power module
JP5889488B2 (en) Electronic circuit equipment
TW201935640A (en) Power module substrate with heatsink and method of producing power module substrate with heatsink
JP6613929B2 (en) Metal member with Ag underlayer, insulated circuit substrate with Ag underlayer, semiconductor device, insulating circuit substrate with heat sink, and method for producing metal member with Ag underlayer
JP6142584B2 (en) Metal composite, circuit board, semiconductor device, and method for manufacturing metal composite
JP6399906B2 (en) Power module
JP6677886B2 (en) Semiconductor device
JP2015216160A (en) Electric power semiconductor device and manufacturing method of electric power semiconductor device
JP2014160707A (en) Method for manufacturing conjugant, method for manufacturing power module, and power module
JP6115215B2 (en) Manufacturing method of power module substrate and manufacturing method of power module
KR102380037B1 (en) SUBSTRATE FOR POWER MODULE WITH Ag UNDERLAYER AND POWER MODULE
JP6160037B2 (en) Manufacturing method of joined body, manufacturing method of power module, joined body, power module, and substrate for power module
JP6269116B2 (en) Metal member with underlayer, insulated circuit board, semiconductor device, insulated circuit board with heat sink, and method for producing metal member with underlayer
JP6354147B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2017118061A (en) Circuit board production method, circuit board, and semiconductor device
WO2013021983A1 (en) Semiconductor device and method for manufacturing same
JP6171912B2 (en) Ag base layer-attached metal member, insulated circuit board, semiconductor device, heat sink-equipped insulating circuit board, and method for manufacturing Ag base layer-attached metal member
TWI745572B (en) Electronic parts installation module
TWI733011B (en) Manufacturing method of electronic component mounting module
JP2016100430A (en) Method for manufacturing joined body, method for manufacturing heat sink-equipped power module substrate, method for manufacturing heat sink, joined body, heat sink-equipped power module substrate, and heat sink
JP6443178B2 (en) Manufacturing method of power module substrate with Ag underlayer, power module substrate with Ag underlayer, and power module
JP2015135850A (en) Manufacturing method of circuit board for power module with heat sink

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161028

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170131