JP6146007B2 - Manufacturing method of joined body, manufacturing method of power module, power module substrate and power module - Google Patents

Manufacturing method of joined body, manufacturing method of power module, power module substrate and power module Download PDF

Info

Publication number
JP6146007B2
JP6146007B2 JP2012283971A JP2012283971A JP6146007B2 JP 6146007 B2 JP6146007 B2 JP 6146007B2 JP 2012283971 A JP2012283971 A JP 2012283971A JP 2012283971 A JP2012283971 A JP 2012283971A JP 6146007 B2 JP6146007 B2 JP 6146007B2
Authority
JP
Japan
Prior art keywords
layer
bonding
power module
circuit layer
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012283971A
Other languages
Japanese (ja)
Other versions
JP2013229561A (en
Inventor
修司 西元
修司 西元
東洋 大橋
東洋 大橋
長友　義幸
義幸 長友
長瀬　敏之
敏之 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2012283971A priority Critical patent/JP6146007B2/en
Publication of JP2013229561A publication Critical patent/JP2013229561A/en
Application granted granted Critical
Publication of JP6146007B2 publication Critical patent/JP6146007B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

この発明は、第一部材と第二部材とが接合されてなる接合体の製造方法、この接合体の製造方法を用いたパワーモジュールの製造方法、このパワーモジュールの製造方法に用いられるパワーモジュール用基板、及び、前述のパワーモジュールの製造方法によって製造されたパワーモジュールに関するものである。   The present invention relates to a method for manufacturing a joined body in which a first member and a second member are joined, a method for producing a power module using the method for producing the joined body, and a power module used in the method for producing the power module. The present invention relates to a substrate and a power module manufactured by the above-described power module manufacturing method.

ＬＥＤやパワーモジュール等の半導体装置においては、導電材料からなる回路層の上に半導体素子が接合された構造とされている。
例えば、特許文献１に示すパワーモジュールにおいては、セラミックス基板の一方の面に金属からなる回路層が形成されたパワーモジュール用基板と、この回路層上に接合される半導体素子と、を備えた構造とされている。そして、パワーモジュール用基板の他方側に放熱板が接合されており、半導体素子で発生した熱を、パワーモジュール用基板側に伝達し、放熱板を介して外部へ放散する構成とされている。 A semiconductor device such as an LED or a power module has a structure in which a semiconductor element is bonded on a circuit layer made of a conductive material.
For example, in the power module shown in Patent Document 1, a structure including a power module substrate in which a circuit layer made of a metal is formed on one surface of a ceramic substrate, and a semiconductor element bonded on the circuit layer. It is said that. A heat radiating plate is bonded to the other side of the power module substrate, and heat generated in the semiconductor element is transmitted to the power module substrate side and dissipated to the outside through the heat radiating plate.

ここで、半導体素子等の電子部品を回路層上に接合する際には、例えば特許文献１に示すように、はんだ材を用いた方法が広く使用されている。最近では、環境保護の観点から、例えばＳｎ−Ａｇ系、Ｓｎ−Ｉｎ系、若しくはＳｎ−Ａｇ−Ｃｕ系等の鉛フリーはんだが主流となっている。   Here, when an electronic component such as a semiconductor element is bonded on a circuit layer, a method using a solder material is widely used as disclosed in Patent Document 1, for example. Recently, lead-free solders such as Sn—Ag, Sn—In, or Sn—Ag—Cu are becoming mainstream from the viewpoint of environmental protection.

ところで、特許文献１に記載されたように、はんだ材を介して半導体素子等の電子部品と回路層とを接合した場合には、高温環境下で使用した際にはんだの一部が溶融し、半導体素子等の電子部品と回路層と接合信頼性が低下するおそれがあった。
特に、最近では、シリコン半導体からＳｉＣ又はＧａＮなど化合物半導体素子の実用化が期待され、半導体素子自体の耐熱性が向上しており、従来のようにはんだ材で接合した構造では対応が困難となってきている。 By the way, as described in Patent Document 1, when an electronic component such as a semiconductor element and a circuit layer are joined via a solder material, a part of the solder melts when used in a high temperature environment, There is a possibility that the bonding reliability between the electronic component such as a semiconductor element and the circuit layer is lowered.
In particular, in recent years, compound semiconductor elements such as SiC or GaN are expected to be put into practical use from silicon semiconductors, and the heat resistance of the semiconductor elements themselves has been improved, and it is difficult to cope with the conventional structure joined with a solder material. It is coming.

そこで、はんだ材の代替として、特許文献２、３には、金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストを用いて、半導体素子等の電子部品を回路上に接合する技術が提案されている。
金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストにおいては、金属酸化物粒子が還元剤によって還元されることによって生成する金属粒子が焼結することで、導電性の焼成体からなる接合層が形成され、この接合層を介して半導体素子等の電子部品が回路上に接合されることになる。 Therefore, as an alternative to the solder material, Patent Documents 2 and 3 disclose a technique for joining an electronic component such as a semiconductor element on a circuit using an oxide paste containing metal oxide particles and a reducing agent made of an organic substance. Proposed.
In an oxide paste containing metal oxide particles and an organic reducing agent, the metal particles produced by the reduction of the metal oxide particles by the reducing agent are sintered to form a conductive fired body. A bonding layer is formed, and an electronic component such as a semiconductor element is bonded onto the circuit through the bonding layer.

また、特許文献４には、金属粒子と有機物とを有する金属ペーストを用いて半導体素子を接合する技術が提案されている。
特許文献４に記載された金属ペーストにおいては、金属粒子と有機物とを含有しており、金属粒子が焼結することで、導電性の焼成体からなる接合層が形成され、この接合層を介して半導体素子等の電子部品が回路層上に接合されることになる。 Patent Document 4 proposes a technique for joining semiconductor elements using a metal paste having metal particles and an organic substance.
The metal paste described in Patent Document 4 contains metal particles and organic matter, and the metal particles are sintered to form a bonding layer made of a conductive fired body. Thus, an electronic component such as a semiconductor element is bonded onto the circuit layer.

このように、金属粒子の焼成体によって接合層を形成した場合には、比較的低温条件で接合層を形成できるとともに接合層自体の融点は高くなるため、高温環境下においても接合強度が大きく低下しない。   As described above, when the bonding layer is formed of the fired body of metal particles, the bonding layer can be formed at a relatively low temperature and the melting point of the bonding layer itself is high, so the bonding strength is greatly reduced even in a high temperature environment. do not do.

特開２００４−１７２３７８号公報JP 2004-172378 A 特開２００８−２０８４４２号公報JP 2008-208442 A 特開２００９−２６７３７４号公報JP 2009-267374 A 特開２００６−２０２９３８号公報JP 2006-202938 A

ところで、特許文献２，３に記載されたように、金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストを用いた場合には、この酸化物ペーストを焼成して導電性の焼成体を形成することになる。ここで、酸化物ペーストが焼結される際には、金属酸化物粒子の還元反応や有機物の分解反応によるガスが発生する。
また、特許文献４に記載されたように、金属粒子と有機物とを有する金属ペーストを焼成する際には、有機物の分解反応によってガスが発生する。 By the way, as described in Patent Documents 2 and 3, when an oxide paste containing metal oxide particles and a reducing agent made of an organic material is used, the oxide paste is fired to form a conductive fired body. Will be formed. Here, when the oxide paste is sintered, gas is generated due to reduction reaction of metal oxide particles and decomposition reaction of organic matter.
Further, as described in Patent Document 4, when a metal paste having metal particles and an organic substance is baked, gas is generated by a decomposition reaction of the organic substance.

例えば、上述したパワーモジュールにおいて、半導体素子と回路層とを金属ペースト又は酸化物ペーストによって接合する場合、金属ペースト又は酸化物ペーストの焼結は、温度の不均一性などから半導体素子と回路層の接合面の周縁部から中央部に向けて進行してしまう場合がある。このため、接合面の中央部で金属ペースト又は酸化物ペーストが焼結する時点では、接合面の周縁部の焼結が完了しており、接合面の中央部で発生した有機物の分解反応や金属酸化物粒子の還元反応によるガスが接合層内部に残存してしまい、半導体素子と回路層とを接合できなくなるおそれがあった。このため、半導体素子と回路層との間の熱抵抗が大きくなり、半導体素子から発生する熱をパワーモジュール用基板側へ効率よく伝達することができなくなるおそれがあった。
このような問題は、上述したパワーモジュールのみでなく、ＬＥＤ等の他の半導体装置においても同様である。 For example, in the above-described power module, when the semiconductor element and the circuit layer are bonded with a metal paste or an oxide paste, the sintering of the metal paste or the oxide paste is performed between the semiconductor element and the circuit layer due to temperature non-uniformity. In some cases, the joint surface may progress from the peripheral edge toward the center. For this reason, at the time when the metal paste or oxide paste is sintered at the center of the joint surface, the sintering of the peripheral portion of the joint surface has been completed. There is a possibility that the gas due to the reduction reaction of the oxide particles remains in the bonding layer, and the semiconductor element and the circuit layer cannot be bonded. For this reason, the thermal resistance between the semiconductor element and the circuit layer is increased, and there is a possibility that heat generated from the semiconductor element cannot be efficiently transmitted to the power module substrate side.
Such a problem applies not only to the power module described above but also to other semiconductor devices such as LEDs.

この発明は、前述した事情に鑑みてなされたものであって、第一部材と第二部材とを、金属粒子と有機物とを有する金属ペーストや金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストを用いて接合する際に、有機物の分解反応や金属酸化物粒子の還元反応によるガスを接合層の外部へと排出し、第一部材と第二部材とを十分に接合することが可能な接合体の製造方法、この接合体の製造方法を用いたパワーモジュールの製造方法、このパワーモジュールの製造方法に用いられるパワーモジュール用基板、及び、前述のパワーモジュールの製造方法によって製造されたパワーモジュールを提供することを目的とする。   The present invention has been made in view of the above-described circumstances, and includes a first member and a second member, a metal paste having metal particles and an organic substance, and a reducing agent made of metal oxide particles and an organic substance. When joining using the oxide paste, the gas from the decomposition reaction of the organic matter and the reduction reaction of the metal oxide particles is discharged to the outside of the joining layer, and the first member and the second member can be joined sufficiently. Produced by a manufacturing method of a possible bonded body, a manufacturing method of a power module using the manufacturing method of the bonded body, a power module substrate used in the manufacturing method of the power module, and the manufacturing method of the power module described above An object is to provide a power module.

このような課題を解決して、前記目的を達成するために、本発明の接合体の製造方法は、第一部材と第二部材とが接合層によって接合されてなる接合体の製造方法であって、前記接合層と前記第一部材との接合面における前記第一部材の接合面側及び前記接合層と前記第二部材との接合面における前記第二部材の接合面側の少なくとも一方に、前記接合面の周縁部に開口する溝部を形成する溝部形成工程と、前記第一部材と前記第二部材との間に、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材を配置する接合材配置工程と、前記第一部材と前記第二部材との間に介在させた前記接合材を焼結する焼成工程と、を備え、前記第一部材の接合面側及び前記第二部材の接合面側の少なくとも一方に、ガラス層とこのガラス層上に形成されたＡｇ層とを備えた下地層が形成されており、前記溝部形成工程では、前記下地層に前記溝部を形成するとともに、前記接合面の面積に対する前記溝部の面積の比率が１．０８％以上５．４０％以下とされ、前記溝部の長さが１．５ｍｍ以上とされており、前記第一部材と前記第二部材とを、前記接合材の焼成体からなる接合層を介して接合することを特徴としている。 In order to solve such problems and achieve the above object, a method for manufacturing a joined body according to the present invention is a method for producing a joined body in which a first member and a second member are joined by a joining layer. At least one of the bonding surface side of the first member in the bonding surface of the bonding layer and the first member and the bonding surface side of the second member in the bonding surface of the bonding layer and the second member, A groove portion forming step for forming a groove portion that opens at a peripheral edge portion of the bonding surface, and bonding including at least one or both of metal particles and metal oxide particles and an organic substance between the first member and the second member. A bonding material arranging step of arranging a material, and a firing step of sintering the bonding material interposed between the first member and the second member, the bonding surface side of the first member and the At least one of the bonding surfaces of the second member has a glass layer and An underlayer comprising an Ag layer formed on the glass layer is formed, and in the groove portion forming step, the groove portion is formed in the underlayer, and the area of the groove portion with respect to the area of the bonding surface is The ratio is 1.08% or more and 5.40% or less, the length of the groove is 1.5 mm or more, and the first member and the second member are made of a sintered body of the bonding material. It is characterized by bonding through a bonding layer.

この構成の接合体の製造方法によれば、前記接合層と前記第一部材との接合面における前記第一部材の接合面側及び前記接合層と前記第二部材との接合面における前記第二部材の接合面側の少なくとも一方に、前記接合面の周縁部に開口する溝部を形成する溝部形成工程を備えているので、前記第一部材と前記第二部材との間に介在させた前記接合材を焼結する焼成工程において、第一部材及び第二部材の接合面の周縁部から中央部に向けて焼結が進行しても、接合面の中央部で発生する有機物の分解反応や金属酸化物粒子の還元反応によるガスが前述の溝部を介して外部へと排出されることになり、接合材の焼成体からなる接合層内にガスが残存しない。よって、第一部材と第二部材とを確実に接合することが可能となる。 According to the method for manufacturing a bonded body having this configuration, the second surface at the bonding surface side of the first member at the bonding surface between the bonding layer and the first member and the second bonding surface at the bonding surface between the bonding layer and the second member. Since the groove part formation process which forms the groove part opened to the peripheral part of the said joint surface is provided in at least one of the joint surface side of a member, the said joining interposed between said 1st member and said 2nd member In the firing process of sintering the material, even if the sintering proceeds from the peripheral part of the joint surface of the first member and the second member toward the central part, the decomposition reaction of the organic matter generated at the central part of the joint surface and the metal The gas due to the reduction reaction of the oxide particles is discharged to the outside through the above-described groove portion, and no gas remains in the bonding layer made of the sintered body of the bonding material. Therefore, it becomes possible to join the 1st member and the 2nd member reliably.

また、前記第一部材の接合面側及び前記第二部材の接合面側の少なくとも一方に、ガラス層とこのガラス層上に形成されたＡｇ層とを備えた下地層が形成され、この下地層に前記溝部を形成する構成とされているので、前記第一部材及び前記第二部材の少なくとも一方を加工する必要がなく、下地層をパターン状に設けることで上述の溝部を形成することが可能となる。また、溝部の寸法や形状を比較的簡単に設定することができ、接合面の中央部で発生する有機物の分解反応や金属酸化物粒子の還元反応によるガスを、確実に接合層の外部へと排出することが可能となる。 In addition, an underlayer including a glass layer and an Ag layer formed on the glass layer is formed on at least one of the bonding surface side of the first member and the bonding surface side of the second member. Therefore, it is not necessary to process at least one of the first member and the second member, and the above-mentioned groove portion can be formed by providing a base layer in a pattern. It becomes. In addition, the size and shape of the groove can be set relatively easily, and the gas generated by the decomposition reaction of the organic matter generated at the center of the bonding surface and the reduction reaction of the metal oxide particles is reliably transferred to the outside of the bonding layer. It becomes possible to discharge.

また、前記接合層の面積に対する溝部の面積の比率が前記接合面の面積に対する前記溝部の面積の比率が１．０８％以上とされているので、有機物の分解反応や金属酸化物粒子の還元反応によるガスを接合層の外部へと円滑に排出することができる。
一方、溝部の面積比が５．４０％以下とされているので、溝部の面積が必要以上に大きくならず、半導体素子と回路層との間の熱抵抗が大きくなることを抑制できる。 In addition, since the ratio of the area of the groove to the area of the bonding layer is 1.08% or more, the ratio of the area of the groove to the area of the bonding surface is 1.08% or more. Can be smoothly discharged to the outside of the bonding layer.
On the other hand, since the area ratio of the groove portion is 5.40% or less , the area of the groove portion is not increased more than necessary, and an increase in the thermal resistance between the semiconductor element and the circuit layer can be suppressed.

また、前記第一部材の接合面側及び前記第二部材の接合面側の少なくとも一方に形成される溝部の幅が８０μｍ以上１５００μｍ以下、前記溝部の深さが１μｍ以上２００μｍ以下、前記溝部の長さが１．５ｍｍ以上３ｍｍ以下、とされていることが好ましい。
この場合、溝部の幅が８０μｍ以上、深さが１μｍ以上、長さが１．５ｍｍ以上とされているので、有機物の分解反応や金属酸化物粒子の還元反応によるガスを接合層の外部へと円滑に排出することができる。
一方、溝部の幅が１５００μｍ以下、長さが３ｍｍ以下とされているので、溝部のサイズが必要以上に大きくならず、半導体素子と回路層との間の熱抵抗が大きくなることを抑制できる。さらに、溝部の深さが２００μｍ以下とされているので、接合時に半導体素子等に曲げ応力が負荷されることを抑制でき、半導体素子の破損を未然に防止することができる。 Further, the width of the groove formed on at least one of the bonding surface side of the first member and the bonding surface side of the second member is 80 μm to 1500 μm, the depth of the groove is 1 μm to 200 μm, and the length of the groove Is preferably 1.5 mm or more and 3 mm or less.
In this case, since the width of the groove is 80 μm or more, the depth is 1 μm or more, and the length is 1.5 mm or more , the gas due to the decomposition reaction of the organic matter or the reduction reaction of the metal oxide particles is transferred to the outside of the bonding layer. It can be discharged smoothly.
On the other hand, since the width of the groove is 1500 μm or less and the length is 3 mm or less, the size of the groove is not increased more than necessary, and it is possible to suppress an increase in thermal resistance between the semiconductor element and the circuit layer. Furthermore, since the depth of the groove is 200 μm or less, it is possible to suppress the bending stress from being applied to the semiconductor element or the like at the time of bonding, and to prevent damage to the semiconductor element.

本発明のパワーモジュールの製造方法は、絶縁層の一方の面に金属からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールの製造方法であって、前記回路層の接合面側にガラス層とこのガラス層上に形成されたＡｇ層とを備えた下地層が形成されており、前記回路層と前記半導体素子とを、前述の接合体の製造方法によって接合することを特徴としている。
この構成のパワーモジュールの製造方法によれば、半導体素子と回路層との間の接合層内に、有機物の分解反応や金属酸化物粒子の還元反応によるガスが残存することを抑制でき、半導体素子と回路層とを確実に接合することができる。よって、半導体素子と回路層との間の熱抵抗を抑えることができ、半導体素子から発生する熱をパワーモジュール用基板側へ効率よく伝達することができる。 A power module manufacturing method according to the present invention includes a power module substrate in which a circuit layer made of metal is disposed on one surface of an insulating layer, and a semiconductor element mounted on the circuit layer. A base layer comprising a glass layer and an Ag layer formed on the glass layer is formed on the bonding surface side of the circuit layer, and the circuit layer and the semiconductor element are It joins by the manufacturing method of the above-mentioned joined body.
According to the method for manufacturing a power module having this configuration, it is possible to suppress a gas remaining due to a decomposition reaction of an organic substance or a reduction reaction of metal oxide particles in a bonding layer between the semiconductor element and the circuit layer. Can be reliably bonded to the circuit layer. Therefore, the thermal resistance between the semiconductor element and the circuit layer can be suppressed, and the heat generated from the semiconductor element can be efficiently transmitted to the power module substrate side.

本発明のパワーモジュール用基板は、絶縁層の一方の面に金属からなる回路層が配設されたパワーモジュール用基板であって、前記回路層上に半導体素子が搭載される構成とされており、前記回路層の接合面側にガラス層とこのガラス層上に形成されたＡｇ層とを備えた下地層が形成されており、前記回路層の表面のうち前記半導体素子との接合面に形成された前記下地層に、当該接合面の周縁部に開口する溝部が形成されており、前記接合面の面積に対する前記溝部の面積の比率が１．０８％以上５．４０％以下とされ、前記溝部の長さが１．５ｍｍ以上とされていることを特徴としている。 The power module substrate of the present invention is a power module substrate in which a circuit layer made of metal is disposed on one surface of an insulating layer, and a semiconductor element is mounted on the circuit layer. the and circuit layer underlying layer and a Ag layer formed on the glass layer and the glass layer on the bonding surface side of the is formed, formed on the junction surface between the semiconductor element of the surface of the circuit layer Grooves that open to the peripheral edge of the bonding surface are formed in the underlying layer , and the ratio of the area of the groove to the area of the bonding surface is 1.08% to 5.40%, The length of the groove is 1.5 mm or more .

この構成のパワーモジュール用基板によれば、前記回路層の表面のうち半導体素子との接合面に、当該接合面の周縁部まで延在する溝部が形成されていることから、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材を用いて回路層の表面に半導体素子を接合しても、半導体素子と回路層との間の接合層内に有機物の分解反応や金属酸化物粒子の還元反応によるガスが残存することを抑制でき、半導体素子と回路層とを確実に接合することができる。   According to the power module substrate having this configuration, since the groove portion extending to the peripheral edge portion of the bonding surface is formed on the bonding surface with the semiconductor element on the surface of the circuit layer, the metal particles and the metal oxide are formed. Even if a semiconductor element is bonded to the surface of the circuit layer using a bonding material containing at least one or both of the particles and the organic substance, the organic substance is decomposed or oxidized in the bonding layer between the semiconductor element and the circuit layer. It can suppress that the gas by the reduction reaction of a thing particle remains, and can join a semiconductor element and a circuit layer reliably.

また、前記回路層上に下地層が形成されており、前記下地層に、前記溝部が形成されているので、回路層に加工を行うことなく、下地層をパターン状に設けることで、前述の溝部を形成することが可能となる。 In addition, since the base layer is formed on the circuit layer, and the groove is formed in the base layer, by providing the base layer in a pattern without processing the circuit layer, A groove can be formed.

本発明のパワーモジュールは、絶縁層の一方の面に金属からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールであって、前記回路層と前記半導体素子との間に、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材の焼成体からなる接合層が形成されており、前記回路層の接合面側にガラス層とこのガラス層上に形成されたＡｇ層とを備えた下地層が形成されており、前記回路層の表面のうち前記半導体素子との接合面に形成された前記下地層に、当該接合面の周縁部に開口する溝部が形成されており、前記接合面の面積に対する前記溝部の面積の比率が１．０８％以上５．４０％以下とされ、前記溝部の長さが１．５ｍｍ以上とされていることを特徴としている。 A power module of the present invention is a power module comprising a power module substrate in which a circuit layer made of metal is disposed on one surface of an insulating layer, and a semiconductor element mounted on the circuit layer. , between the circuit layer and the semiconductor element, at least one or bonding layer comprising a sintered body of bonding material including the both the organic matter is formed, the bonding of the circuit layer of the metal particles and metal oxide particles side and the base layer is formed with a Ag layer formed on the glass layer and the glass layer, the undercoat layer formed on the junction surface between the semiconductor element of the surface of the circuit layer A groove portion is formed at the peripheral edge portion of the joint surface, and the ratio of the area of the groove portion to the area of the joint surface is 1.08% to 5.40%, and the length of the groove portion is 1. It has been equal to or greater than .5mm It is characterized in that.

この構成のパワーモジュールによれば、半導体素子と回路層とが金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材の焼成体からなる接合層を介して接合されており、この接合層内に有機物の分解反応や金属酸化物粒子の還元反応によるガスが残存することが抑制されることから、半導体素子と回路層との間の熱抵抗が小さく、半導体素子で発生する熱をパワーモジュール用基板側へと効率良く伝達することが可能となる。   According to the power module of this configuration, the semiconductor element and the circuit layer are bonded via a bonding layer made of a fired body of a bonding material containing at least one or both of metal particles and metal oxide particles and an organic material, Since the gas due to the decomposition reaction of the organic matter and the reduction reaction of the metal oxide particles is suppressed in the bonding layer, the thermal resistance between the semiconductor element and the circuit layer is small, and the heat generated in the semiconductor element Can be efficiently transmitted to the power module substrate side.

本発明によれば、第一部材と第二部材とを、金属粒子と有機物とを有する金属ペーストや金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストを用いて接合する際に、有機物の分解反応や金属酸化物粒子の還元反応によるガスを接合層の外部へと排出し、第一部材と第二部材とを十分に接合することが可能な接合体の製造方法、この接合体の製造方法を用いたパワーモジュールの製造方法、このパワーモジュールの製造方法に用いられるパワーモジュール用基板、及び、前述のパワーモジュールの製造方法によって製造されたパワーモジュールを提供することができる。   According to the present invention, when the first member and the second member are joined using a metal paste having metal particles and an organic substance or an oxide paste containing a metal oxide particle and a reducing agent made of an organic substance, A method for producing a joined body capable of sufficiently joining the first member and the second member by discharging gas from the decomposition reaction of the organic matter and the reduction reaction of the metal oxide particles to the outside of the joining layer. A power module manufacturing method using the manufacturing method, a power module substrate used in the power module manufacturing method, and a power module manufactured by the power module manufacturing method described above can be provided.

本発明の一実施形態であるパワーモジュールの概略説明図である。It is a schematic explanatory drawing of the power module which is one Embodiment of this invention. 図１に示すパワーモジュールの回路層と半導体素子との接合界面の拡大説明図である。FIG. 2 is an enlarged explanatory view of a bonding interface between a circuit layer and a semiconductor element of the power module shown in FIG. 図１に示すパワーモジュールに用いられるパワーモジュール用基板の回路層の上面図である。It is a top view of the circuit layer of the board | substrate for power modules used for the power module shown in FIG. 図１に示すパワーモジュールに用いられるパワーモジュール用基板の断面図である。It is sectional drawing of the board | substrate for power modules used for the power module shown in FIG. 図１に示すパワーモジュールの製造方法を示すフロー図である。It is a flowchart which shows the manufacturing method of the power module shown in FIG. 本発明の他の実施形態であるパワーモジュールの回路層と半導体素子との接合界面の拡大説明図である。It is expansion explanatory drawing of the joining interface of the circuit layer of the power module which is other embodiment of this invention, and a semiconductor element. 本発明の他の実施形態であるパワーモジュールの回路層と半導体素子との接合界面の拡大説明図である。It is expansion explanatory drawing of the joining interface of the circuit layer of the power module which is other embodiment of this invention, and a semiconductor element. 本発明の他の実施形態であるパワーモジュールの回路層と半導体素子との接合界面の拡大説明図である。It is expansion explanatory drawing of the joining interface of the circuit layer of the power module which is other embodiment of this invention, and a semiconductor element. 本発明の他の実施形態であるパワーモジュールに用いられるパワーモジュール用基板の回路層の上面図である。It is a top view of the circuit layer of the board | substrate for power modules used for the power module which is other embodiment of this invention. 本発明の他の実施形態であるパワーモジュールに用いられるパワーモジュール用基板の回路層の上面図である。It is a top view of the circuit layer of the board | substrate for power modules used for the power module which is other embodiment of this invention. 本発明の他の実施形態である半導体装置（ＬＥＤ装置）の概略説明図である。It is a schematic explanatory drawing of the semiconductor device (LED device) which is other embodiment of this invention.

以下に、本発明の実施形態について添付した図面を参照して説明する。
本実施形態である接合体の製造方法は、半導体素子３を第一部材とし、パワーモジュール用基板１０の回路層１２を第二部材とし、これら半導体素子３と回路層１２（パワーモジュール用基板１０）とを接合することにより、接合体としてのパワーモジュール１を製造するものである。図１に、本実施形態であるパワーモジュール１を示す。 Embodiments of the present invention will be described below with reference to the accompanying drawings.
The manufacturing method of the joined body which is this embodiment uses the semiconductor element 3 as the first member, the circuit layer 12 of the power module substrate 10 as the second member, and the semiconductor element 3 and the circuit layer 12 (power module substrate 10). ) Are joined together to manufacture the power module 1 as a joined body. FIG. 1 shows a power module 1 according to this embodiment.

このパワーモジュール１は、回路層１２が配設されたパワーモジュール用基板１０と、回路層１２の一方の面（図１において上面）に接合された半導体素子３と、パワーモジュール用基板１０の他方側に配設された冷却器４０とを備えている。   The power module 1 includes a power module substrate 10 on which a circuit layer 12 is disposed, a semiconductor element 3 bonded to one surface of the circuit layer 12 (upper surface in FIG. 1), and the other of the power module substrate 10. And a cooler 40 disposed on the side.

パワーモジュール用基板１０は、図１に示すように、絶縁層を構成するセラミックス基板１１と、このセラミックス基板１１の一方の面（図１において上面）に配設された回路層１２と、セラミックス基板１１の他方の面（図１において下面）に配設された金属層１３とを備えている。   As shown in FIG. 1, the power module substrate 10 includes a ceramic substrate 11 constituting an insulating layer, a circuit layer 12 disposed on one surface (the upper surface in FIG. 1) of the ceramic substrate 11, and a ceramic substrate. 11 and a metal layer 13 disposed on the other surface (the lower surface in FIG. 1).

セラミックス基板１１は、回路層１２と金属層１３との間の電気的接続を防止するものであって、絶縁性の高いＡｌＮ（窒化アルミ）、Ｓｉ３Ｎ４（窒化ケイ素）、Ａｌ２Ｏ３（アルミナ）等で構成されている。本実施形態では、放熱性の優れたＡｌＮ（窒化アルミ）で構成されている。また、セラミックス基板１１の厚さは、０．２〜１．５ｍｍの範囲内に設定されており、本実施形態では、０．６３５ｍｍに設定されている。 The ceramic substrate 11 prevents electrical connection between the circuit layer 12 and the metal layer 13, and has high insulating properties such as AlN (aluminum nitride), Si 3 N 4 (silicon nitride), and Al 2 O 3. (Alumina) or the like. In this embodiment, it is comprised with AlN (aluminum nitride) excellent in heat dissipation. In addition, the thickness of the ceramic substrate 11 is set within a range of 0.2 to 1.5 mm, and in this embodiment is set to 0.635 mm.

回路層１２は、セラミックス基板１１の一方の面に、導電性を有するアルミニウム、銅等の金属板が接合されることにより形成されている。本実施形態においては、回路層１２は、純度９９．９９質量％以上のアルミニウムの圧延板を接合することで形成されている。なお、回路層１２の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．６ｍｍに設定されている。また、この回路層１２には、回路パターンが形成されており、その一方の面（図１において上面）が、半導体素子３が接合される接合面とされている。
この回路層１２の一方の面には、後述するガラス含有Ａｇペーストの焼成体からなる下地層３１が形成されている。 The circuit layer 12 is formed by bonding a conductive metal plate such as aluminum or copper to one surface of the ceramic substrate 11. In the present embodiment, the circuit layer 12 is formed by joining rolled aluminum sheets having a purity of 99.99% by mass or more. Note that the thickness of the circuit layer 12 is set in a range of 0.1 mm or more and 1.0 mm or less, and is set to 0.6 mm in the present embodiment. Further, a circuit pattern is formed on the circuit layer 12, and one surface (the upper surface in FIG. 1) is a bonding surface to which the semiconductor element 3 is bonded.
On one surface of the circuit layer 12, a base layer 31 made of a sintered body of a glass-containing Ag paste described later is formed.

金属層１３は、セラミックス基板１１の他方の面に、アルミニウム又はアルミニウム合金、銅又は銅合金等の金属板が接合されることにより形成されている。本実施形態においては、この金属板（金属層１３）は、純度が９９質量％以上のアルミニウム又はアルミニウム合金の圧延板とされており、より具体的には、純度が９９．９９質量％以上のアルミニウム（いわゆる４Ｎアルミニウム）の圧延板とされている。ここで、金属層１３の厚さは、０．２ｍｍ以上３．０ｍｍ以下の範囲内に設定されており、本実施形態では、１．６ｍｍに設定されている。   The metal layer 13 is formed by bonding a metal plate such as aluminum or aluminum alloy, copper or copper alloy to the other surface of the ceramic substrate 11. In this embodiment, the metal plate (metal layer 13) is a rolled plate of aluminum or aluminum alloy having a purity of 99% by mass or more, more specifically, a purity of 99.99% by mass or more. It is a rolled plate of aluminum (so-called 4N aluminum). Here, the thickness of the metal layer 13 is set within a range of 0.2 mm to 3.0 mm, and is set to 1.6 mm in the present embodiment.

冷却器４０は、前述のパワーモジュール用基板１０を冷却するためのものであり、パワーモジュール用基板１０と接合される天板部４１と、この天板部４１から下方に向けて垂設された放熱フィン４２と、冷却媒体（例えば冷却水）を流通するための流路４３とを備えている。この冷却器４０（天板部４１）は、熱伝導性が良好な材質で構成されることが望ましく、本実施形態においては、Ａ６０６３（アルミニウム合金）で構成されている。   The cooler 40 is for cooling the power module substrate 10 described above. The top plate portion 41 joined to the power module substrate 10 and the top plate portion 41 are suspended downward. The heat radiation fin 42 and the flow path 43 for distribute | circulating a cooling medium (for example, cooling water) are provided. The cooler 40 (top plate portion 41) is preferably made of a material having good thermal conductivity, and is made of A6063 (aluminum alloy) in the present embodiment.

半導体素子３は、Ｓｉ等の半導体材料で構成されており、回路層１２との接合面には、Ｎｉ、Ａｕ等からなる表面処理膜３ａが形成されている。   The semiconductor element 3 is made of a semiconductor material such as Si, and a surface treatment film 3 a made of Ni, Au, or the like is formed on the joint surface with the circuit layer 12.

そして、図１に示すパワーモジュール１においては、回路層１２と半導体素子３との間に、前述した下地層３１及び接合層３８が形成されている。
なお、下地層３１及び接合層３８は、図１に示すように、回路層１２の表面全体には形成されておらず、半導体素子３が配設される部分、すなわち、半導体素子３との接合面にのみ選択的に形成されている。 In the power module 1 shown in FIG. 1, the base layer 31 and the bonding layer 38 described above are formed between the circuit layer 12 and the semiconductor element 3.
As shown in FIG. 1, the base layer 31 and the bonding layer 38 are not formed on the entire surface of the circuit layer 12, and the portion where the semiconductor element 3 is disposed, that is, the bonding with the semiconductor element 3. It is selectively formed only on the surface.

ここで、下地層３１は、ガラス成分を含むガラス含有Ａｇペーストの焼成体とされている。この下地層３１は、図２に示すように、回路層１２側に形成されたガラス層３２と、このガラス層３２上に形成されたＡｇ層３３と、を備えている。
ガラス層３２内部には、粒径が数ナノメートル程度の微細な導電性粒子が分散されている。なお、ガラス層３２内の導電性粒子は、例えば透過型電子顕微鏡（ＴＥＭ）を用いることで観察されるものである。
また、Ａｇ層３３の内部には、粒径が数マイクロメートル程度の微細なガラス粒子が分散されている。 Here, the base layer 31 is a fired body of a glass-containing Ag paste containing a glass component. As shown in FIG. 2, the base layer 31 includes a glass layer 32 formed on the circuit layer 12 side and an Ag layer 33 formed on the glass layer 32.
In the glass layer 32, fine conductive particles having a particle size of about several nanometers are dispersed. In addition, the electroconductive particle in the glass layer 32 is observed by using a transmission electron microscope (TEM), for example.
In addition, fine glass particles having a particle diameter of about several micrometers are dispersed inside the Ag layer 33.

なお、この下地層３１の厚さ方向の電気抵抗値Ｐが０．５Ω以下とされている。ここで、本実施形態においては、下地層３１の厚さ方向における電気抵抗値Ｐは、下地層３１の上面と回路層１２の上面との間の電気抵抗値としている。これは、回路層１２を構成する無酸素銅（ＯＦＣ）の電気抵抗が下地層３１の厚さ方向の電気抵抗に比べて非常に小さいためである。なお、この電気抵抗の測定の際には、下地層３１の上面中央点と、下地層３１の前記上面中央点から下地層３１端部までの距離と同距離分だけ下地層３１端部から離れた回路層１２上の点と、の間の電気抵抗を測定することとしている。   The electrical resistance value P in the thickness direction of the foundation layer 31 is set to 0.5Ω or less. Here, in the present embodiment, the electrical resistance value P in the thickness direction of the foundation layer 31 is an electrical resistance value between the upper surface of the foundation layer 31 and the upper surface of the circuit layer 12. This is because the electrical resistance of oxygen-free copper (OFC) constituting the circuit layer 12 is very small compared to the electrical resistance in the thickness direction of the base layer 31. In measuring the electrical resistance, the center point of the upper surface of the base layer 31 is separated from the end portion of the base layer 31 by the same distance as the distance from the center point of the upper surface of the base layer 31 to the end portion of the base layer 31. The electrical resistance between the points on the circuit layer 12 is measured.

下地層３１を構成するガラス含有Ａｇペーストは、Ａｇ粉末と、ＺｎＯを含有する無鉛ガラス粉末と、樹脂と、溶剤と、分散剤と、を含有しており、Ａｇ粉末と無鉛ガラス粉末とからなる粉末成分の含有量が、ガラス含有Ａｇペースト全体の６０質量％以上９０質量％以下とされており、残部が樹脂、溶剤、分散剤とされている。なお、本実施形態では、Ａｇ粉末と無鉛ガラス粉末とからなる粉末成分の含有量は、ガラス含有Ａｇペースト全体の８５質量％とされている。
無鉛ガラス粉末は、主成分としてＢｉ２Ｏ３、ＺｎＯ、Ｂ２Ｏ３を含むものとされており、そのガラス転移温度が３００℃以上４５０℃以下、軟化温度が６００℃以下、結晶化温度が４５０℃以上とされている。
また、このガラス含有Ａｇペーストは、その粘度が１０Ｐａ・ｓ以上５００Ｐａ・ｓ以下、より好ましくは５０Ｐａ・ｓ以上３００Ｐａ・ｓ以下に調整されている。 The glass-containing Ag paste constituting the base layer 31 contains Ag powder, lead-free glass powder containing ZnO, resin, solvent, and dispersant, and is composed of Ag powder and lead-free glass powder. The content of the powder component is 60% by mass or more and 90% by mass or less of the entire glass-containing Ag paste, and the remainder is a resin, a solvent, and a dispersant. In addition, in this embodiment, content of the powder component which consists of Ag powder and a lead-free glass powder is 85 mass% of the whole glass containing Ag paste.
The lead-free glass powder contains Bi 2 O 3 , ZnO, and B 2 O 3 as main components, and has a glass transition temperature of 300 ° C. or higher and 450 ° C. or lower, a softening temperature of 600 ° C. or lower, and a crystallization temperature. 450 ° C. or higher.
Further, the viscosity of the glass-containing Ag paste is adjusted to 10 Pa · s or more and 500 Pa · s or less, more preferably 50 Pa · s or more and 300 Pa · s or less.

この下地層３１の上、すなわちＡｇ層３３の上に形成された接合層３８は、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材の焼成体とされており、本実施形態では、後述するように、酸化銀と還元剤とを含む酸化銀ペーストの焼成体とされている。すなわち、接合層３８は、酸化銀が還元されたＡｇの焼成体とされているのである。ここで、酸化銀を還元することにより生成されるＡｇ層３３表面に析出する粒子は、例えば粒径１０ｎｍ〜１μｍと非常に微細であることから、緻密なＡｇの焼成層が形成されることになる。なお、この接合層３８においては、下地層３１のＡｇ層３３で観察されたガラス粒子は存在していない、若しくは、非常に少ない。   The bonding layer 38 formed on the base layer 31, that is, the Ag layer 33, is a fired body of a bonding material containing at least one or both of metal particles and metal oxide particles and an organic material. In the embodiment, as described later, a fired body of a silver oxide paste containing silver oxide and a reducing agent is used. That is, the bonding layer 38 is an Ag fired body obtained by reducing silver oxide. Here, since the particles deposited on the surface of the Ag layer 33 generated by reducing silver oxide are very fine, for example, with a particle diameter of 10 nm to 1 μm, a dense Ag fired layer is formed. Become. In the bonding layer 38, the glass particles observed in the Ag layer 33 of the base layer 31 are not present or very few.

この接合層３８を構成する酸化銀ペーストは、酸化銀粉末と、還元剤と、樹脂と、溶剤と、を含有しており、本実施形態では、これらに加えて有機金属化合物粉末を含有している。
酸化銀粉末の含有量が酸化銀ペースト全体の６０質量％以上９２質量％以下とされ、還元剤の含有量が酸化銀ペースト全体の５質量％以上１５質量％以下とされ、有機金属化合物粉末の含有量が酸化銀ペースト全体の０質量％以上１０質量％以下とされており、残部が溶剤とされている。この酸化銀ペーストにおいては、焼結によって得られる接合層３８に未反応の有機物が残存することを抑制するために、分散剤及び樹脂は添加していない。
還元剤は、還元性を有する有機物とされており、例えば、アルコール、有機酸を用いることができる。
有機金属化合物は、熱分解によって生成する有機酸によって酸化銀の還元反応や有機物の分解反応を促進させる作用を有するものであり、例えば蟻酸Ａｇ、酢酸Ａｇ、プロピオン酸Ａｇ、安息香酸Ａｇ、シュウ酸Ａｇなどのカルボン酸系金属塩等が適用される。
なお、この酸化銀ペーストは、その粘度が１０Ｐａ・ｓ以上１００Ｐａ・ｓ以下、より好ましくは３０Ｐａ・ｓ以上８０Ｐａ・ｓ以下に調整されている。 The silver oxide paste constituting the bonding layer 38 contains a silver oxide powder, a reducing agent, a resin, and a solvent. In this embodiment, in addition to these, an organic metal compound powder is contained. Yes.
The content of the silver oxide powder is 60% by mass or more and 92% by mass or less of the entire silver oxide paste, and the content of the reducing agent is 5% by mass or more and 15% by mass or less of the entire silver oxide paste. The content is 0% by mass or more and 10% by mass or less of the entire silver oxide paste, and the remainder is a solvent. In this silver oxide paste, a dispersant and a resin are not added in order to suppress the unreacted organic matter from remaining in the bonding layer 38 obtained by sintering.
The reducing agent is an organic substance having reducibility, and for example, alcohol and organic acid can be used.
The organometallic compound has an action of promoting the reduction reaction of silver oxide and the decomposition reaction of organic substances by the organic acid generated by thermal decomposition, for example, formic acid Ag, acetic acid Ag, propionic acid Ag, benzoic acid Ag, oxalic acid. A carboxylic acid metal salt such as Ag is applied.
The silver oxide paste has a viscosity adjusted to 10 Pa · s to 100 Pa · s, more preferably 30 Pa · s to 80 Pa · s.

そして、本実施形態においては、図３及び図４に示すように、回路層１２の一方の面のうち半導体素子３との接合面には、この接合面の周縁部に開口する溝部３５が形成されている。すなわち、溝部３５は、回路層１２の一方の面のうち下地層３１が形成された領域の周縁部にまで延在するように形成されているのである。
この溝部３５は、下地層３１がパターン状に配置されることによって画成されたものであり、溝部３５の部分には下地層３１が形成されていない。 In the present embodiment, as shown in FIGS. 3 and 4, a groove 35 that opens to the peripheral edge of the bonding surface is formed on the bonding surface with the semiconductor element 3 on one surface of the circuit layer 12. Has been. That is, the groove 35 is formed so as to extend to the peripheral edge of the region where the foundation layer 31 is formed on one surface of the circuit layer 12.
The groove portion 35 is defined by the base layer 31 being arranged in a pattern, and the base layer 31 is not formed in the groove portion 35.

ここで、溝部３５の幅Ｗは、８０μｍ≦Ｗ≦１５００μｍ、溝部３５の深さＨは、１μｍ≦Ｈ≦２００μｍ、溝部３５の長さＬは、０．５ｍｍ≦Ｌ≦３ｍｍ、の範囲内にそれぞれ設定されている。さらに、半導体素子３（第一部材）の接合面とパワーモジュール用基板１０の回路層１２（第二部材）の接合面とが接合する面積に対する溝部の面積の比率は０．１％以上７．５%以下の範囲内に設定されている。
また、本実施形態では、図３に示すように、半導体素子３との接合面の中央部から接合面がなす四角形の各辺に向かう４本の溝部３５が配設されている。 Here, the width W of the groove 35 is 80 μm ≦ W ≦ 1500 μm, the depth H of the groove 35 is 1 μm ≦ H ≦ 200 μm, and the length L of the groove 35 is 0.5 mm ≦ L ≦ 3 mm. Each is set. Furthermore, the ratio of the groove area to the area where the bonding surface of the semiconductor element 3 (first member) and the bonding surface of the circuit layer 12 (second member) of the power module substrate 10 are bonded is 0.1% or more. It is set within the range of 5% or less.
Further, in the present embodiment, as shown in FIG. 3, four groove portions 35 are disposed from the central portion of the joint surface with the semiconductor element 3 toward each square side formed by the joint surface.

次に、本実施形態であるパワーモジュール１の製造方法について、図５に示すフロー図を参照して説明する。
まず、セラミックス基板１１の上面に回路層１２となる厚さ０．６ｍｍのアルミニウム板と、下面に金属層１３となる厚さ１．６ｍｍのアルミニウム板を、ろう材を介して積層し、加圧・加熱後冷却することによって、前記アルミニウム板とセラミックス基板１１とを接合する（回路層形成工程Ｓ０１、金属層形成工程Ｓ０２）。なお、このろう付けの温度は、６２０℃〜６５０℃に設定されている。 Next, the manufacturing method of the power module 1 which is this embodiment is demonstrated with reference to the flowchart shown in FIG.
First, a 0.6 mm thick aluminum plate that becomes the circuit layer 12 on the upper surface of the ceramic substrate 11 and a 1.6 mm thick aluminum plate that becomes the metal layer 13 on the lower surface are laminated via a brazing material and pressed. -The aluminum plate and the ceramic substrate 11 are joined by cooling after heating (circuit layer forming step S01, metal layer forming step S02). The brazing temperature is set to 620 ° C to 650 ° C.

次に、金属層１３の他方の面側に、冷却器４０をろう材を介して接合する（冷却器接合工程Ｓ０３）。なお、冷却器４０のろう付けの温度は、５９０℃〜６１０℃に設定されている。   Next, the cooler 40 is joined to the other surface side of the metal layer 13 via a brazing material (cooler joining step S03). Note that the brazing temperature of the cooler 40 is set to 590 ° C to 610 ° C.

次に、回路層１２の表面に下地層３１を形成するとともに、溝部３５を形成する（溝部形成工程Ｓ０４）。
まず、回路層１２の表面に、下地層３１となるガラス含有Ａｇペーストを塗布する（下地ペースト塗布工程Ｓ４１）。
なお、ガラス含有Ａｇペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によってガラス含有Ａｇペーストを回路層１２の半導体素子３が接合される接合面に形成した。
このとき、ガラス含有Ａｇペーストを、溝部３５を形成する領域には塗布しないように、パターン状に塗布することになる。 Next, the base layer 31 is formed on the surface of the circuit layer 12, and the groove 35 is formed (groove formation step S04).
First, a glass-containing Ag paste to be the base layer 31 is applied to the surface of the circuit layer 12 (base paste application step S41).
In addition, when apply | coating a glass containing Ag paste, various means, such as a screen printing method, an offset printing method, and a photosensitive process, are employable. In this embodiment, the glass-containing Ag paste is formed on the bonding surface to which the semiconductor element 3 of the circuit layer 12 is bonded by a screen printing method.
At this time, the glass-containing Ag paste is applied in a pattern so as not to be applied to the region where the groove 35 is formed.

次に、回路層１２表面にガラス含有Ａｇペーストを塗布した状態で乾燥した後、加熱炉内に装入してガラス含有Ａｇペーストの焼成を行う（第一焼成工程Ｓ４２）。なお、このときの焼成温度は３５０〜６４５℃に設定されている。
下地ペースト塗布工程Ｓ４１及び第一焼成工程Ｓ４２により、回路層１２の一方の面に、ガラス層３２とＡｇ層３３とを備えた下地層３１が形成される。 Next, after drying with the glass-containing Ag paste applied to the surface of the circuit layer 12, the glass-containing Ag paste is baked by being placed in a heating furnace (first baking step S42). In addition, the firing temperature at this time is set to 350-645 degreeC.
By the base paste application step S41 and the first baking step S42, the base layer 31 including the glass layer 32 and the Ag layer 33 is formed on one surface of the circuit layer 12.

このようにして、回路層１２の一方の面に溝部３５が形成されたパワーモジュール用基板１０が製造されることになる。   In this way, the power module substrate 10 in which the groove 35 is formed on one surface of the circuit layer 12 is manufactured.

次に、下地層３１の表面に、酸化銀ペーストを塗布する（酸化銀ペースト塗布工程Ｓ０５）。
なお、酸化銀ペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によって酸化銀ペーストを印刷した。 Next, a silver oxide paste is applied to the surface of the foundation layer 31 (silver oxide paste application step S05).
In addition, when apply | coating a silver oxide paste, various means, such as a screen printing method, an offset printing method, and a photosensitive process, are employable. In this embodiment, the silver oxide paste was printed by the screen printing method.

次に、酸化銀ペーストを塗布した状態で乾燥（例えば、室温、大気雰囲気で２４時間保管）した後、酸化銀ペーストの上に半導体素子３を積層する（半導体素子積層工程Ｓ０６）。
そして、半導体素子３とパワーモジュール用基板１０とを積層した状態で加熱炉内に装入し、酸化銀ペーストの焼成を行う（第二焼成工程Ｓ０７）。このとき、荷重を０〜１０ＭＰａとし、焼成温度を１５０〜４００℃とする。
また、望ましくは半導体素子３とパワーモジュール用基板１０とを積層方向に加圧した状態で加熱することによって、より確実に接合することができる。この場合、加圧圧力は０．５〜１０ＭＰａが望ましい。
この第二焼成工程Ｓ０７においては、酸化銀ペーストが焼成される際に、酸化銀の還元反応及び有機物の分解反応によるガスが発生する。 Next, after the silver oxide paste is applied and dried (for example, stored at room temperature in an air atmosphere for 24 hours), the semiconductor element 3 is stacked on the silver oxide paste (semiconductor element stacking step S06).
Then, the semiconductor element 3 and the power module substrate 10 are stacked in a heating furnace, and the silver oxide paste is baked (second baking step S07). At this time, the load is set to 0 to 10 MPa, and the firing temperature is set to 150 to 400 ° C.
Desirably, the semiconductor element 3 and the power module substrate 10 can be bonded more reliably by heating them while being pressed in the stacking direction. In this case, the applied pressure is desirably 0.5 to 10 MPa.
In the second baking step S07, when the silver oxide paste is fired, gas is generated due to the silver oxide reduction reaction and the organic decomposition reaction.

このとき、酸化銀ペーストは、下地層３１の表面に存在するため、図２に示すように、下地層３１に形成された溝部３５の領域には、接合層３８が形成されないこととなる。
このようにして、下地層３１の上に接合層３８が形成され、半導体素子３と回路層１２とが接合される。これにより、本実施形態であるパワーモジュール１が製造される。 At this time, since the silver oxide paste is present on the surface of the underlayer 31, the bonding layer 38 is not formed in the region of the groove portion 35 formed in the underlayer 31 as shown in FIG.
In this way, the bonding layer 38 is formed on the base layer 31, and the semiconductor element 3 and the circuit layer 12 are bonded. Thereby, the power module 1 which is this embodiment is manufactured.

以上のような構成とされた本実施形態によれば、回路層１２のうち半導体素子３との接合面に形成された下地層３１に、この接合面の周縁部に開口する溝部３５を形成し、この下地層３１の上に酸化銀ペーストを介在させて半導体素子３を接合しているので、酸化銀ペーストの焼成によって、接合面の中央部で酸化銀の還元反応及び有機物の分解反応によるガスが発生しても、このガスを、溝部３５を介して外部へと排出することができ、半導体素子３と下地層３１との間に形成される接合層３８の内部にガスが残存することを抑制できる。よって、半導体素子と回路層とを確実に接合でき、半導体素子と回路層との間の熱抵抗を抑えられ、半導体素子から発生する熱をパワーモジュール用基板側へ効率よく伝達することができる。   According to the present embodiment configured as described above, the groove 35 that opens to the peripheral portion of the bonding surface is formed in the base layer 31 formed on the bonding surface of the circuit layer 12 with the semiconductor element 3. Since the semiconductor element 3 is bonded to the base layer 31 with the silver oxide paste interposed therebetween, the gas due to the silver oxide reduction reaction and the organic substance decomposition reaction at the center of the bonding surface is obtained by firing the silver oxide paste. Even if this occurs, this gas can be discharged to the outside through the groove 35, and the gas remains inside the bonding layer 38 formed between the semiconductor element 3 and the base layer 31. Can be suppressed. Therefore, the semiconductor element and the circuit layer can be reliably bonded, the thermal resistance between the semiconductor element and the circuit layer can be suppressed, and the heat generated from the semiconductor element can be efficiently transmitted to the power module substrate side.

また、本実施形態では、回路層１２の一方の面に形成された下地層３１に溝部３５を形成しているので、回路層１２自体に加工を行う必要がなく、下地層３１となるガラス含有Ａｇペーストをパターン状に塗布し、焼成することで、溝部３５を形成することが可能となる。よって、溝部３５の形状、パターンを比較的自由に設計することができ、酸化銀の還元反応及び有機物の分解反応によるガスを確実に接合層３８の外部へと排出することができる。   In the present embodiment, since the groove portion 35 is formed in the base layer 31 formed on one surface of the circuit layer 12, there is no need to process the circuit layer 12 itself, and the glass-containing layer that becomes the base layer 31 is included. The groove part 35 can be formed by applying the Ag paste in a pattern and baking it. Therefore, the shape and pattern of the groove 35 can be designed relatively freely, and the gas due to the silver oxide reduction reaction and the organic decomposition reaction can be reliably discharged to the outside of the bonding layer 38.

また、本実施形態では、接合層３８の面積に対する溝部の面積の比率が０．１％以上７．５％以下とされているので、酸化銀の還元反応及び有機物の分解反応によるガスを接合層３８の外部へと円滑に排出することができる。
また、溝部の面積比が７．５％以下とされているので、溝部のサイズが必要以上に大きくならず、半導体素子３と回路層１２との間の熱抵抗が大きくなることを抑制できる。 In this embodiment, since the ratio of the groove area to the bonding layer 38 is 0.1% or more and 7.5% or less, gas from the reduction reaction of the silver oxide and the decomposition reaction of the organic substance is used as the bonding layer. 38 can be smoothly discharged to the outside.
Moreover, since the area ratio of the groove portion is 7.5% or less, the size of the groove portion is not increased more than necessary, and an increase in the thermal resistance between the semiconductor element 3 and the circuit layer 12 can be suppressed.

また、本実施形態では、溝部３５の幅ＷがＷ≧８０μｍ、溝部３５の深さＨがＨ≧１μｍ、溝部３５の長さＬがＬ≧０．５ｍｍ、とされているので、酸化銀の還元反応及び有機物の分解反応によるガスを接合層３８の外部へと円滑に排出することができる。
また、溝部３５の幅ＷがＷ≦１５００μｍ、溝部３５の長さＬがＬ≦３mｍとされているので、溝部３５のサイズが必要以上に大きくならず、半導体素子３と回路層１２との間の熱抵抗が大きくなることを抑制できる。さらに、溝部３５の深さＨがＨ≦２００μｍとされているので、接合時に半導体素子３に曲げ応力が負荷されることを抑制でき、半導体素子３の破損を未然に防止することができる。 In the present embodiment, the width W of the groove 35 is W ≧ 80 μm, the depth H of the groove 35 is H ≧ 1 μm, and the length L of the groove 35 is L ≧ 0.5 mm. The gas resulting from the reduction reaction and the organic substance decomposition reaction can be smoothly discharged to the outside of the bonding layer 38.
In addition, since the width W of the groove 35 is W ≦ 1500 μm and the length L of the groove 35 is L ≦ 3 mm, the size of the groove 35 is not increased more than necessary, and the gap between the semiconductor element 3 and the circuit layer 12 is increased. It is possible to suppress an increase in the thermal resistance. Furthermore, since the depth H of the groove 35 is set to H ≦ 200 μm, it is possible to prevent a bending stress from being applied to the semiconductor element 3 at the time of bonding, and to prevent the semiconductor element 3 from being damaged.

また、本実施形態では、下地層３１が、回路層１２の一方の面に形成されたガラス層３２と、このガラス層３２上に積層されたＡｇ層３３と、を備えているので、回路層１２の表面に形成されている酸化皮膜をガラス層３２に反応させて除去することができ、回路層１２と半導体素子３とを確実に接合することができる。
しかも、本実施形態では、ガラス層３２内部に、粒径が数ナノメートル程度とされた微細な導電性粒子が分散されていて、ガラス層３２においても導電性が確保されており、具体的には、ガラス層３２を含めた下地層３１の厚さ方向の電気抵抗値Ｐが０．５Ω以下に設定されているので、下地層３１及び接合層３８を介して半導体素子３と回路層１２との間で電気を確実に導通することが可能となり、信頼性の高いパワーモジュール１を構成することができる。 In the present embodiment, the base layer 31 includes the glass layer 32 formed on one surface of the circuit layer 12 and the Ag layer 33 laminated on the glass layer 32, so that the circuit layer The oxide film formed on the surface of 12 can be removed by reacting with the glass layer 32, and the circuit layer 12 and the semiconductor element 3 can be reliably bonded.
Moreover, in the present embodiment, fine conductive particles having a particle diameter of about several nanometers are dispersed inside the glass layer 32, and the conductivity is ensured also in the glass layer 32. Specifically, Since the electrical resistance value P in the thickness direction of the base layer 31 including the glass layer 32 is set to 0.5Ω or less, the semiconductor element 3 and the circuit layer 12 are connected via the base layer 31 and the bonding layer 38. It is possible to reliably conduct electricity between the two, and a highly reliable power module 1 can be configured.

また、本実施形態では、接合層３８が、酸化銀と還元剤とを含む酸化銀ペーストの焼成体とされているので、酸化銀ペーストを焼成する際に、酸化銀が還元剤によって還元されて微細な銀粒子となり、接合層３８を緻密な構造とすることができる。また、還元剤は、酸化銀を還元する際に分解されるため、接合層３８中に残存しにくく、接合層３８における導電性及び強度を確保することができる。さらに、例えば３００℃といった比較的低温条件で焼成することが可能となるため、半導体素子３の接合温度を低く抑えることができ、半導体素子３への熱負荷を低減することができる。   In this embodiment, since the bonding layer 38 is a fired body of silver oxide paste containing silver oxide and a reducing agent, the silver oxide is reduced by the reducing agent when the silver oxide paste is fired. It becomes fine silver particles, and the bonding layer 38 can have a dense structure. Further, since the reducing agent is decomposed when the silver oxide is reduced, it is difficult to remain in the bonding layer 38 and the conductivity and strength in the bonding layer 38 can be ensured. Furthermore, since firing can be performed under a relatively low temperature condition such as 300 ° C., the junction temperature of the semiconductor element 3 can be kept low, and the thermal load on the semiconductor element 3 can be reduced.

以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、本実施形態では、回路層及び金属層をアルミニウム板で構成したものとして説明したが、これに限定されることはなく、回路層及び金属層がアルミニウム合金板、銅板又は銅合金板で構成されていてもよい。あるいは、回路層が銅板又は銅合金板で構成され、金属層がアルミニウム板又はアルミニウム合金板で構成されていてもよい。 As mentioned above, although embodiment of this invention was described, this invention is not limited to this, It can change suitably in the range which does not deviate from the technical idea of the invention.
For example, in the present embodiment, the circuit layer and the metal layer have been described as configured by an aluminum plate, but the present invention is not limited thereto, and the circuit layer and the metal layer are configured by an aluminum alloy plate, a copper plate, or a copper alloy plate. May be. Alternatively, the circuit layer may be composed of a copper plate or a copper alloy plate, and the metal layer may be composed of an aluminum plate or an aluminum alloy plate.

また、本実施形態では、回路層の一方の面に形成された下地層に溝部を形成したものとして説明したが、これに限定されることはなく、例えば図６に示すパワーモジュール１０１のように、回路層１１２の一方の面に溝部１３５を形成し、その上に、下地層１３１を形成し、接合層１３８を介して半導体素子１０３を接合してもよい。
なお、回路層１１２の一方の面に溝部１３５を形成する際には、プレス、研削、エッチング、表面処理等の手法を適用することができる。 In the present embodiment, the groove portion is formed in the base layer formed on one surface of the circuit layer. However, the present invention is not limited to this. For example, as in the power module 101 shown in FIG. Alternatively, the groove 135 may be formed on one surface of the circuit layer 112, the base layer 131 may be formed on the groove 135, and the semiconductor element 103 may be bonded through the bonding layer 138.
In forming the groove 135 on one surface of the circuit layer 112, techniques such as pressing, grinding, etching, and surface treatment can be applied.

あるいは、図７に示すパワーモジュール２０１のように、半導体素子２０３の接合面に形成された表面処理膜２０３ａに溝部２３５を形成し、接合層２３８を介して、下地層２３１が形成された回路層２１２と半導体素子２０３とを接合してもよい。
なお、半導体素子２０３の接合面に、Ｎｉ、Ａｕ等の表面処理膜２０３ａをパターン状に形成することで、上述の溝部２３５を形成することができる。 Alternatively, as in the power module 201 shown in FIG. 7, a circuit layer in which a groove 235 is formed in the surface treatment film 203 a formed on the bonding surface of the semiconductor element 203 and the base layer 231 is formed through the bonding layer 238. 212 and the semiconductor element 203 may be joined.
Note that the groove 235 described above can be formed by forming a surface treatment film 203a of Ni, Au, or the like in a pattern on the bonding surface of the semiconductor element 203.

また、本実施形態では、図３に示すパターンで溝部３５を形成したもので説明したが、溝部の形成パターンに限定はない。例えば、図８に示すように、回路層３１２上に形成された下地層３３１において、接合面の中央から接合面がなす四角形の角部に向かうように溝部３３５を形成してもよい。
あるいは、図９に示すように、回路層４１２上に形成された下地層４３１において、接合面の中央から接合面がなす四角形の各辺に向かうように複数の溝部４３５を形成してもよい。 In the present embodiment, the groove portion 35 is formed with the pattern shown in FIG. 3. However, the groove portion formation pattern is not limited. For example, as shown in FIG. 8, in the base layer 331 formed on the circuit layer 312, the groove 335 may be formed so as to go from the center of the joint surface to a square corner formed by the joint surface.
Alternatively, as illustrated in FIG. 9, in the base layer 431 formed on the circuit layer 412, a plurality of groove portions 435 may be formed so as to go from the center of the joint surface to each side of the quadrangle formed by the joint surface.

また、本実施形態では、下地層の表面に酸化銀ペーストを塗布したが、下地層表面及び溝部上部に酸化銀ペーストを塗布してもよい。この場合、図１０に示すパワーモジュール５０１のように、溝部５３５の上部にも接合層５３８が形成されるが、酸化銀ペーストの塗布時に、溝部５３５には酸化銀ペーストが一部しか充填されないため、空隙Ｓが確保される。よって、この空隙Ｓを介して、酸化銀の還元反応及び有機物の分解反応によるガスを接合層５３８の外部へと排出することができる。   Moreover, in this embodiment, although the silver oxide paste was apply | coated to the surface of a base layer, you may apply | coat a silver oxide paste to a base layer surface and a groove part upper part. In this case, as in the power module 501 shown in FIG. 10, the bonding layer 538 is also formed on the upper portion of the groove portion 535, but when the silver oxide paste is applied, the groove portion 535 is only partially filled with the silver oxide paste. The space S is secured. Therefore, the gas due to the reduction reaction of silver oxide and the decomposition reaction of organic substances can be discharged to the outside of the bonding layer 538 through the gap S.

さらに、本実施形態では、酸化銀を含む酸化銀ペーストを用いるものとして説明したが、これに限定されることはなく、銀粉末と、樹脂と、溶剤とからなるＡｇペーストを用いてもよい。この場合、加熱時に銀粉末が焼結するとともに、樹脂や溶剤などの有機物の分解反応によるガスが溝部を介して外部へと排出されることで、緻密な接合層を形成することができる。
また、酸化銀粉末と銀粉末とが混合されたペーストを用いることもできる。さらに、金や銅など他の金属粒子または金属酸化物粒子を含むペーストであってもよい。 Furthermore, in this embodiment, although demonstrated as what uses the silver oxide paste containing silver oxide, it is not limited to this, You may use Ag paste which consists of silver powder, resin, and a solvent. In this case, the silver powder is sintered at the time of heating, and a gas due to a decomposition reaction of an organic substance such as a resin or a solvent is discharged to the outside through the groove portion, whereby a dense bonding layer can be formed.
A paste in which silver oxide powder and silver powder are mixed can also be used. Furthermore, it may be a paste containing other metal particles such as gold or copper or metal oxide particles.

また、本実施形態では、半導体装置として、パワーモジュールを例に挙げて説明したが、これに限定されることはなく、導電性材料からなる回路層上に半導体素子が搭載された半導体装置で有ればよい。
例えば、図１１に示すように、ＬＥＤ素子（半導体素子）を搭載したＬＥＤ装置（半導体装置）であってもよい。 In the present embodiment, the power module has been described as an example of the semiconductor device. However, the present invention is not limited to this, and the semiconductor device may be a semiconductor device in which a semiconductor element is mounted on a circuit layer made of a conductive material. Just do it.
For example, as shown in FIG. 11, an LED device (semiconductor device) on which an LED element (semiconductor element) is mounted may be used.

図１１に示すＬＥＤ装置７０１は、発光素子７０３と、導電性材料からなる回路層７１２と、を備えている。なお、発光素子７０３は、ボンディングワイヤ７０７によって回路層７１２と電気的に接続されており、発光素子７０３及びボンディングワイヤ７０７が封止材７０８によって封止された構造とされている。回路層７１２の一方の面には、下地層７３１が設けられており、発光素子７０３の裏面には、導電性反射膜７１６及び保護膜７１５が設けられている。そして、下地層７３１の上に、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材の焼成体からなる接合層７３８が形成されており、発光素子７０３と回路層７１２とが、下地層７３１及び接合層７３８を介して接合された構造とされている。
このようなＬＥＤ装置７０１においても、回路層７１２の接合面、発光素子７０３の接合面又は接合層７３８の少なくともいずれかに、接合面の周縁部に開口する溝部を形成することで、有機物の分解反応や金属酸化物粒子の還元反応によるガスを、溝部を介して外部へと排出することができ、接合層７３８内にガスが残存することを抑制できる。 An LED device 701 shown in FIG. 11 includes a light emitting element 703 and a circuit layer 712 made of a conductive material. Note that the light-emitting element 703 is electrically connected to the circuit layer 712 through a bonding wire 707 and has a structure in which the light-emitting element 703 and the bonding wire 707 are sealed with a sealing material 708. A base layer 731 is provided on one surface of the circuit layer 712, and a conductive reflective film 716 and a protective film 715 are provided on the back surface of the light emitting element 703. A bonding layer 738 made of a fired body of a bonding material containing at least one or both of metal particles and metal oxide particles and an organic material is formed over the base layer 731, and the light-emitting element 703, the circuit layer 712, However, the structure is bonded through the base layer 731 and the bonding layer 738.
Also in such an LED device 701, the organic substance is decomposed by forming a groove opening at the periphery of the bonding surface on at least one of the bonding surface of the circuit layer 712, the bonding surface of the light emitting element 703, or the bonding layer 738. The gas resulting from the reaction or the reduction reaction of the metal oxide particles can be discharged to the outside through the groove, and the gas can be prevented from remaining in the bonding layer 738.

以下に、本発明の効果を確認すべく行った確認実験の結果について説明する。
まず、本実施形態で例示したパワーモジュール用基板を用いて、溝部の形状、パターンを変更し、本発明例２，５，６，７，９及び参考例１，３，４，８のパワーモジュールを作製した。本発明例２，５，６及び参考例１，３，４は回路層をアルミニウム板で構成し、本発明例７，９及び参考例８は回路層を銅板で構成した。
また、従来例として、溝部を形成せずに、回路層と半導体素子とを接合し、パワーモジュールを作製した。なお、従来例１は回路層をアルミニウム板で構成し、従来例２は銅板で構成した。 Below, the result of the confirmation experiment performed in order to confirm the effect of this invention is demonstrated.
First, by using the power module substrate exemplified in the present embodiment, the shape and pattern of the groove are changed, and the power modules of the present invention examples 2, 5, 6, 7, 9 and the reference examples 1, 3, 4 , 8 Was made. Inventive Examples 2, 5, and 6 and Reference Examples 1, 3, and 4 each constituted a circuit layer with an aluminum plate, and Inventive Examples 7 and 9 and Reference Example 8 constituted a circuit layer with a copper plate.
Further, as a conventional example, a power module was manufactured by bonding a circuit layer and a semiconductor element without forming a groove. In Conventional Example 1, the circuit layer was formed of an aluminum plate, and in Conventional Example 2 was formed of a copper plate.

本発明例２，５，６、参考例１，３，４及び、従来例１のパワーモジュール用基板については、まず、セラミックス基板の両方の面に回路層および金属層となるアルミニウム板を接合した。ここで、セラミックス基板は、ＡｌＮとし、サイズは２７ｍｍ×１７ｍｍ×０．６ｍｍとした。回路層となるアルミニウム板は、純度９９．９９質量％以上の４Ｎアルミニウムとし、サイズは２５ｍｍ×１５ｍｍ×０．３ｍｍとした。金属層となるアルミニウム板は、純度９９．９９％以上の４Ｎアルミニウムとし、サイズは２５ｍｍ×１５ｍｍ×０．６ｍｍとした。
半導体素子は、ＩＧＢＴ素子とし、サイズは、１３ｍｍ×１０ｍｍ×０．２５ｍｍのものを使用した。 For the power module substrates of Invention Examples 2, 5, 6 and Reference Examples 1 , 3 , 4 and Conventional Example 1, first, an aluminum plate serving as a circuit layer and a metal layer was bonded to both surfaces of the ceramic substrate. . Here, the ceramic substrate was AlN, and the size was 27 mm × 17 mm × 0.6 mm. The aluminum plate used as the circuit layer was 4N aluminum having a purity of 99.99% by mass or more, and the size was 25 mm × 15 mm × 0.3 mm. The aluminum plate used as the metal layer was 4N aluminum having a purity of 99.99% or more, and the size was 25 mm × 15 mm × 0.6 mm.
The semiconductor element was an IGBT element, and a size of 13 mm × 10 mm × 0.25 mm was used.

そして、実施形態で例示したガラス含有Ａｇペーストを用いて下地層を形成した。この下地層をパターン状に形成することで、溝部を形成した。従来例１のパワーモジュール用基板については溝部を形成しなかった。なお、焼成条件は、ガラス含有Ａｇペーストの塗布厚さを１０μｍとし、焼成温度を５７５℃、焼成時間を１０分とした。   And the base layer was formed using the glass containing Ag paste illustrated by embodiment. Grooves were formed by forming this foundation layer in a pattern. For the power module substrate of Conventional Example 1, no groove was formed. The firing conditions were such that the coating thickness of the glass-containing Ag paste was 10 μm, the firing temperature was 575 ° C., and the firing time was 10 minutes.

そして、実施形態で例示した酸化銀ペーストを用いて、半導体素子と回路層とを接合した。なお、焼成条件は、酸化銀ペーストの塗布厚さを５０μｍとし、焼成温度を３００℃、焼成時間を２時間とした。さらに、半導体素子の加圧圧力を３ＭＰａとした。   And the semiconductor element and the circuit layer were joined using the silver oxide paste illustrated by embodiment. The firing conditions were a silver oxide paste coating thickness of 50 μm, a firing temperature of 300 ° C., and a firing time of 2 hours. Further, the pressure applied to the semiconductor element was 3 MPa.

次に、本発明例７，９、参考例８及び、従来例２のパワーモジュール用基板については、まず、セラミックス基板の一方の面に回路層となる銅板を接合し、セラミックス基板の他方の面には金属層となるアルミニウム板を接合した。ここで、セラミックス基板は、ＡｌＮとし、サイズは２７ｍｍ×１７ｍｍ×０．６ｍｍとした。回路層となる銅板は、純度９９．９９質量％の無酸素銅とし、サイズは２５ｍｍ×１５ｍｍ×０．３ｍｍとした。金属層となるアルミニウム板は、純度９９．９９％以上の４Ｎアルミニウムとし、サイズは２５ｍｍ×１５ｍｍ×０．６ｍｍとした。
半導体素子は、ＩＧＢＴ素子とし、サイズは、１３ｍｍ×１０ｍｍ×０．２５ｍｍのものを使用した。 Next, for the power module substrates of Invention Examples 7 and 9, Reference Example 8 and Conventional Example 2, first, a copper plate serving as a circuit layer is bonded to one surface of the ceramic substrate, and the other surface of the ceramic substrate is bonded. The aluminum plate used as a metal layer was joined to. Here, the ceramic substrate was AlN, and the size was 27 mm × 17 mm × 0.6 mm. The copper plate used as the circuit layer was oxygen-free copper having a purity of 99.99% by mass, and the size was 25 mm × 15 mm × 0.3 mm. The aluminum plate used as the metal layer was 4N aluminum having a purity of 99.99% or more, and the size was 25 mm × 15 mm × 0.6 mm.
The semiconductor element was an IGBT element, and a size of 13 mm × 10 mm × 0.25 mm was used.

そして、実施形態で例示したガラス含有Ａｇペーストを用いて下地層を形成した。この下地層をパターン状に形成することで、溝部を形成した。従来例２のパワーモジュール用基板については溝部を形成しなかった。なお、焼成条件は、ガラス含有Ａｇペーストの塗布厚さを１０μｍとし、焼成温度を５７５℃、焼成時間を１０分とした。   And the base layer was formed using the glass containing Ag paste illustrated by embodiment. Grooves were formed by forming this foundation layer in a pattern. For the power module substrate of Conventional Example 2, no groove was formed. The firing conditions were such that the coating thickness of the glass-containing Ag paste was 10 μm, the firing temperature was 575 ° C., and the firing time was 10 minutes.

そして、実施形態で例示した酸化銀ペーストを用いて、半導体素子と回路層とを接合した。なお、焼成条件は、酸化銀ペーストの塗布厚さを５０μｍとし、焼成温度を３００℃、焼成時間を２時間とした。さらに、半導体素子の加圧圧力を３ＭＰａとした。   And the semiconductor element and the circuit layer were joined using the silver oxide paste illustrated by embodiment. The firing conditions were a silver oxide paste coating thickness of 50 μm, a firing temperature of 300 ° C., and a firing time of 2 hours. Further, the pressure applied to the semiconductor element was 3 MPa.

得られた各種パワーモジュールについて、初期接合率、熱抵抗を評価した。
接合率は、超音波探傷装置を用いて評価し、以下の式から算出した。ここで、初期接合面積とは、接合前における接合すべき面積、すなわち半導体素子面積とした。超音波探傷像において非接合部分は接合部内の白色部で示されることから、この白色部の面積を非接合面積とした。
接合率 ＝ （初期接合面積−非接合面積）／初期接合面積 About the obtained various power modules, the initial joining rate and the thermal resistance were evaluated.
The joining rate was evaluated using an ultrasonic flaw detector and calculated from the following equation. Here, the initial bonding area is an area to be bonded before bonding, that is, a semiconductor element area. In the ultrasonic flaw detection image, the non-bonded portion is indicated by the white portion in the bonded portion. Therefore, the area of the white portion is defined as the non-bonded area.
Bonding rate = (initial bonding area-non-bonding area) / initial bonding area

熱抵抗は、次のようにして測定した。ヒータチップを１００Ｗの電力で加熱し、熱電対を用いてヒータチップの温度を実測した。また、ヒートシンクを流通する冷却媒体（エチレングリコール：水＝９：１）の温度を実測した。そして、ヒータチップの温度と冷却媒体の温度差を電力で割った値を熱抵抗とした。
なお、溝部を形成しなかった従来例１、２をそれぞれの基準として１とし、この従来例１、２との比率で評価した。回路層をアルミニウム板で構成した本発明例２，５，６、参考例１，３，４及び従来例１の評価結果を表１に示す。回路層を銅板で構成した本発明例７，９、参考例８及び従来例２の評価結果を表２に示す。 The thermal resistance was measured as follows. The heater chip was heated with a power of 100 W, and the temperature of the heater chip was measured using a thermocouple. Further, the temperature of the cooling medium (ethylene glycol: water = 9: 1) flowing through the heat sink was measured. And the value which divided the temperature difference of a heater chip | tip and the temperature of a cooling medium with electric power was made into thermal resistance.
In addition, the conventional examples 1 and 2 which did not form a groove part were set to 1 as each reference | standard, and it evaluated by the ratio with this conventional example 1 and 2. Table 1 shows the evaluation results of Invention Examples 2, 5, and 6, Reference Examples 1, 3, and 4, and Conventional Example 1 in which the circuit layer is made of an aluminum plate. Table 2 shows the evaluation results of Invention Examples 7 and 9, Reference Example 8 and Conventional Example 2 in which the circuit layer is made of a copper plate.

Figure 0006146007
Figure 0006146007

Figure 0006146007
Figure 0006146007

溝部を形成しなかった従来例１及び従来例２においては、初期接合率が７０％、６９％と低かった。これは、酸化銀の還元反応や有機成分の分解反応によるガスが接合層内部に残存したためと推測される。
一方、溝部を形成した本発明例２，５，６、参考例１，３，４及び本発明例７，９、参考例８においては、初期接合率が高く、熱抵抗も、従来例１及び従来例２に比べて低くなっていることが確認される。酸化銀の還元反応や有機成分の分解反応によるガスが接合層の外部へと排出されたためと推測される。 In Conventional Example 1 and Conventional Example 2 in which no groove was formed, the initial bonding rate was as low as 70% and 69%. This is presumably because gas due to the reduction reaction of silver oxide or the decomposition reaction of organic components remained in the bonding layer.
On the other hand, in Invention Examples 2, 5, and 6, Reference Examples 1, 3, and 4, Invention Examples 7 and 9, and Reference Example 8 in which the groove portion is formed, the initial bonding rate is high, and the thermal resistance is the same as in Conventional Example 1 and It is confirmed that it is lower than that of Conventional Example 2. This is presumably because the gas due to the reduction reaction of silver oxide or the decomposition reaction of organic components was discharged to the outside of the bonding layer.

１、１０１、２０１、５０１ パワーモジュール（接合体）
３、１０３、２０３、５０３、７０３ 半導体素子（第一部材）
１０ パワーモジュール用基板
１１ セラミックス基板（絶縁層）
１２、１１２、２１２、３１２、４１２、５１２、７１２ 回路層（第二部材）
３５、１３５、２３５、３３５、４３５、５３５ 溝部
３８、１３８、２３８、５３８、７３８ 接合層
７０１ ＬＥＤ装置（接合体） 1, 101, 201, 501 Power module (joint)
3, 103, 203, 503, 703 Semiconductor element (first member)
10 Power Module Substrate 11 Ceramic Substrate (Insulating Layer)
12, 112, 212, 312, 412, 512, 712 Circuit layer (second member)
35, 135, 235, 335, 435, 535 Groove 38, 138, 238, 538, 738 Bonding layer 701 LED device (bonded body)

Claims (5)

第一部材と第二部材とが接合層によって接合されてなる接合体の製造方法であって、
前記接合層と前記第一部材との接合面における前記第一部材の接合面側及び前記接合層と前記第二部材との接合面における前記第二部材の接合面側の少なくとも一方に、前記接合面の周縁部に開口する溝部を形成する溝部形成工程と、
前記第一部材と前記第二部材との間に、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材を配置する接合材配置工程と、
前記第一部材と前記第二部材との間に介在させた前記接合材を焼結する焼成工程と、を備え、
前記第一部材の接合面側及び前記第二部材の接合面側の少なくとも一方に、ガラス層とこのガラス層上に形成されたＡｇ層とを備えた下地層が形成されており、前記溝部形成工程では、前記下地層に前記溝部を形成するとともに、前記接合面の面積に対する前記溝部の面積の比率が１．０８％以上５．４０％以下とされ、前記溝部の長さが１．５ｍｍ以上とされており、
前記第一部材と前記第二部材とを、前記接合材の焼成体からなる接合層を介して接合することを特徴とする接合体の製造方法。 A method for producing a joined body in which a first member and a second member are joined by a joining layer,
The bonding is performed on at least one of the bonding surface side of the first member in the bonding surface of the bonding layer and the first member and the bonding surface side of the second member in the bonding surface of the bonding layer and the second member. A groove portion forming step of forming a groove portion opening in the peripheral edge portion of the surface;
Between the first member and the second member, a bonding material arrangement step of arranging a bonding material containing at least one or both of metal particles and metal oxide particles and an organic substance,
A sintering step of sintering the bonding material interposed between the first member and the second member,
An underlayer comprising a glass layer and an Ag layer formed on the glass layer is formed on at least one of the bonding surface side of the first member and the bonding surface side of the second member, and the groove portion is formed. In the step, the groove is formed in the base layer, the ratio of the area of the groove to the area of the joint surface is 1.08% or more and 5.40% or less, and the length of the groove is 1.5 mm or more. And
The method for manufacturing a joined body, wherein the first member and the second member are joined through a joining layer made of a fired body of the joining material. 前記第一部材の接合面側及び前記第二部材の接合面側の少なくとも一方に形成される溝部の幅が８０μｍ以上１５００μｍ以下、前記溝部の深さが１μｍ以上２００μｍ以下、前記溝部の長さが１．５ｍｍ以上３ｍｍ以下、とされていることを特徴とする請求項１に記載の接合体の製造方法。 The width of the groove formed on at least one of the bonding surface side of the first member and the bonding surface side of the second member is 80 μm to 1500 μm, the depth of the groove is 1 μm to 200 μm, and the length of the groove is It is set as 1.5 mm or more and 3 mm or less, The manufacturing method of the conjugate | zygote of Claim 1 characterized by the above-mentioned . 絶縁層の一方の面に金属からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールの製造方法であって、
前記回路層の接合面側にガラス層とこのガラス層上に形成されたＡｇ層とを備えた下地層が形成されており、
前記回路層と前記半導体素子とを、請求項１又は請求項２に記載の接合体の製造方法によって接合することを特徴とするパワーモジュールの製造方法。 A power module manufacturing method comprising: a power module substrate in which a circuit layer made of metal is disposed on one surface of an insulating layer; and a semiconductor element mounted on the circuit layer,
An underlayer comprising a glass layer and an Ag layer formed on the glass layer is formed on the bonding surface side of the circuit layer,
The method for manufacturing a power module, wherein the circuit layer and the semiconductor element are bonded by the method for manufacturing a bonded body according to claim 1 . 絶縁層の一方の面に金属からなる回路層が配設されたパワーモジュール用基板であって、
前記回路層上に半導体素子が搭載される構成とされており、前記回路層の接合面側にガラス層とこのガラス層上に形成されたＡｇ層とを備えた下地層が形成されており、前記回路層の表面のうち前記半導体素子との接合面に形成された前記下地層に、当該接合面の周縁部に開口する溝部が形成されており、前記接合面の面積に対する前記溝部の面積の比率が１．０８％以上５．４０％以下とされ、前記溝部の長さが１．５ｍｍ以上とされていることを特徴とするパワーモジュール用基板。 A power module substrate in which a circuit layer made of metal is disposed on one surface of an insulating layer,
A semiconductor element is mounted on the circuit layer, and a base layer including a glass layer and an Ag layer formed on the glass layer is formed on the bonding surface side of the circuit layer, A groove portion that is open to a peripheral portion of the bonding surface is formed in the base layer formed on the bonding surface with the semiconductor element in the surface of the circuit layer, and the area of the groove portion with respect to the area of the bonding surface is A power module substrate , wherein the ratio is 1.08% or more and 5.40% or less, and the length of the groove is 1.5 mm or more . 絶縁層の一方の面に金属からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールであって、
前記回路層と前記半導体素子との間に、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材の焼成体からなる接合層が形成されており、
前記回路層の接合面側にガラス層とこのガラス層上に形成されたＡｇ層とを備えた下地層が形成されており、前記回路層の表面のうち前記半導体素子との接合面に形成された前記下地層に、当該接合面の周縁部に開口する溝部が形成されており、前記接合面の面積に対する前記溝部の面積の比率が１．０８％以上５．４０％以下とされ、前記溝部の長さが１．５ｍｍ以上とされていることを特徴とするパワーモジュール。 A power module comprising a power module substrate in which a circuit layer made of metal is disposed on one surface of an insulating layer, and a semiconductor element mounted on the circuit layer,
Between the circuit layer and the semiconductor element, a bonding layer made of a fired body of a bonding material containing at least one or both of metal particles and metal oxide particles and an organic material is formed,
Wherein and the circuit layer underlying layer and a Ag layer formed on the glass layer and the glass layer on the bonding surface side of the is formed, it is formed on the junction surface between the semiconductor element of the surface of the circuit layer In addition, a groove portion that is opened in a peripheral portion of the joint surface is formed in the base layer , and a ratio of an area of the groove portion to an area of the joint surface is 1.08% or more and 5.40% or less, and the groove portion A power module characterized by having a length of 1.5 mm or more .
JP2012283971A 2012-03-30 2012-12-27 Manufacturing method of joined body, manufacturing method of power module, power module substrate and power module Expired - Fee Related JP6146007B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012283971A JP6146007B2 (en) 2012-03-30 2012-12-27 Manufacturing method of joined body, manufacturing method of power module, power module substrate and power module

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012083248 2012-03-30
JP2012083248 2012-03-30
JP2012283971A JP6146007B2 (en) 2012-03-30 2012-12-27 Manufacturing method of joined body, manufacturing method of power module, power module substrate and power module

Publications (2)

Publication Number Publication Date
JP2013229561A JP2013229561A (en) 2013-11-07
JP6146007B2 true JP6146007B2 (en) 2017-06-14

Family

ID=49676873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012283971A Expired - Fee Related JP6146007B2 (en) 2012-03-30 2012-12-27 Manufacturing method of joined body, manufacturing method of power module, power module substrate and power module

Country Status (1)

Country Link
JP (1) JP6146007B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6160037B2 (en) * 2012-07-31 2017-07-12 三菱マテリアル株式会社 Manufacturing method of joined body, manufacturing method of power module, joined body, power module, and substrate for power module
JP6014419B2 (en) * 2012-08-29 2016-10-25 日立オートモティブシステムズ株式会社 Electronic control unit
WO2017013808A1 (en) * 2015-07-23 2017-01-26 ルネサスエレクトロニクス株式会社 Semiconductor device and method for manufacturing same
JP2017063127A (en) * 2015-09-25 2017-03-30 三菱マテリアル株式会社 Substrate for light-emitting module, light-emitting module, substrate for light-emitting module with cooler, and manufacturing method of substrate for light-emitting module
JP6638282B2 (en) * 2015-09-25 2020-01-29 三菱マテリアル株式会社 Light emitting module with cooler and method of manufacturing light emitting module with cooler
JPWO2017077729A1 (en) * 2015-11-05 2017-11-02 三菱電機株式会社 Semiconductor module and manufacturing method thereof
EP3611761A1 (en) * 2018-08-13 2020-02-19 Heraeus Deutschland GmbH & Co KG Method and metal substrate for contacting a power semiconductor by a contact means with at least one area free of the contact means as a stress reducing structure
JP2023140791A (en) * 2022-03-23 2023-10-05 株式会社 日立パワーデバイス Semiconductor device and power conversion device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62178532U (en) * 1986-04-30 1987-11-12
JPH0236541A (en) * 1988-07-27 1990-02-06 Hitachi Ltd Semiconductor device
JPH06314718A (en) * 1993-04-28 1994-11-08 Nec Corp Semiconductor integrated circuit pellet
JP2009164203A (en) * 2007-12-28 2009-07-23 Mitsubishi Electric Corp Semiconductor device and manufacturing method of semiconductor device
TWI456707B (en) * 2008-01-28 2014-10-11 Renesas Electronics Corp Semiconductor device and method of manufacturing same

Also Published As

Publication number Publication date
JP2013229561A (en) 2013-11-07

Similar Documents

Publication Publication Date Title
JP5664625B2 (en) Semiconductor device, ceramic circuit board, and semiconductor device manufacturing method
JP6146007B2 (en) Manufacturing method of joined body, manufacturing method of power module, power module substrate and power module
JP5614485B2 (en) Power module substrate with heat sink, power module with heat sink, and method for manufacturing power module substrate with heat sink
TWI637466B (en) Jointed body and power module substrate
TW201325330A (en) Wiring substrate and method for manufacturing same and semiconductor device
US11114355B2 (en) Power module and method for manufacturing power module
JP6613929B2 (en) Metal member with Ag underlayer, insulated circuit substrate with Ag underlayer, semiconductor device, insulating circuit substrate with heat sink, and method for producing metal member with Ag underlayer
JP6677886B2 (en) Semiconductor device
JP6399906B2 (en) Power module
KR20200135395A (en) Manufacturing method of electronic component mounting module
JP6142584B2 (en) Metal composite, circuit board, semiconductor device, and method for manufacturing metal composite
JP2014160707A (en) Method for manufacturing conjugant, method for manufacturing power module, and power module
JP6160037B2 (en) Manufacturing method of joined body, manufacturing method of power module, joined body, power module, and substrate for power module
JP6115215B2 (en) Manufacturing method of power module substrate and manufacturing method of power module
JP6269116B2 (en) Metal member with underlayer, insulated circuit board, semiconductor device, insulated circuit board with heat sink, and method for producing metal member with underlayer
JP2017118061A (en) Circuit board production method, circuit board, and semiconductor device
JP4876612B2 (en) Insulated heat transfer structure and power module substrate
TWI745572B (en) Electronic parts installation module
TWI733011B (en) Manufacturing method of electronic component mounting module
JP6443178B2 (en) Manufacturing method of power module substrate with Ag underlayer, power module substrate with Ag underlayer, and power module
JP2018195662A (en) Electronic device and method for manufacturing electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170501

R150 Certificate of patent or registration of utility model

Ref document number: 6146007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees