JP2017118061A - Circuit board production method, circuit board, and semiconductor device - Google Patents
Circuit board production method, circuit board, and semiconductor device Download PDFInfo
- Publication number
- JP2017118061A JP2017118061A JP2015254969A JP2015254969A JP2017118061A JP 2017118061 A JP2017118061 A JP 2017118061A JP 2015254969 A JP2015254969 A JP 2015254969A JP 2015254969 A JP2015254969 A JP 2015254969A JP 2017118061 A JP2017118061 A JP 2017118061A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mol
- circuit board
- glass
- fired
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 95
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 239000011521 glass Substances 0.000 claims abstract description 145
- 239000000203 mixture Substances 0.000 claims abstract description 21
- 238000010304 firing Methods 0.000 claims description 59
- 229910052751 metal Inorganic materials 0.000 claims description 55
- 239000002184 metal Substances 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 53
- 229910052782 aluminium Inorganic materials 0.000 claims description 49
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 15
- 229910000838 Al alloy Inorganic materials 0.000 claims description 15
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 7
- 239000000463 material Substances 0.000 abstract description 41
- 238000005452 bending Methods 0.000 abstract description 7
- 239000011248 coating agent Substances 0.000 abstract description 6
- 238000000576 coating method Methods 0.000 abstract description 6
- 238000005245 sintering Methods 0.000 abstract description 6
- 239000012212 insulator Substances 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 48
- 239000000919 ceramic Substances 0.000 description 46
- NDVLTYZPCACLMA-UHFFFAOYSA-N silver oxide Chemical compound [O-2].[Ag+].[Ag+] NDVLTYZPCACLMA-UHFFFAOYSA-N 0.000 description 34
- 229910000679 solder Inorganic materials 0.000 description 34
- 239000000843 powder Substances 0.000 description 33
- 238000000034 method Methods 0.000 description 27
- 239000002245 particle Substances 0.000 description 22
- 238000005219 brazing Methods 0.000 description 20
- 238000005304 joining Methods 0.000 description 17
- 229910001923 silver oxide Inorganic materials 0.000 description 17
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 16
- 229910052709 silver Inorganic materials 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 229910018125 Al-Si Inorganic materials 0.000 description 7
- 229910018520 Al—Si Inorganic materials 0.000 description 7
- 239000002904 solvent Substances 0.000 description 7
- 239000003638 chemical reducing agent Substances 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000007650 screen-printing Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000004017 vitrification Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000002270 dispersing agent Substances 0.000 description 4
- 239000002105 nanoparticle Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 229910018182 Al—Cu Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000002826 coolant Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 230000009477 glass transition Effects 0.000 description 3
- 239000011812 mixed powder Substances 0.000 description 3
- 238000007645 offset printing Methods 0.000 description 3
- 229910017944 Ag—Cu Inorganic materials 0.000 description 2
- 229910000962 AlSiC Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910020836 Sn-Ag Inorganic materials 0.000 description 2
- 229910020988 Sn—Ag Inorganic materials 0.000 description 2
- 229910018956 Sn—In Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000000498 cooling water Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000004898 kneading Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- CRWNQZTZTZWPOF-UHFFFAOYSA-N 2-methyl-4-phenylpyridine Chemical compound C1=NC(C)=CC(C=2C=CC=CC=2)=C1 CRWNQZTZTZWPOF-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000001856 Ethyl cellulose Substances 0.000 description 1
- ZZSNKZQZMQGXPY-UHFFFAOYSA-N Ethyl cellulose Chemical compound CCOCC1OC(OC)C(OCC)C(OCC)C1OC1C(O)C(O)C(OC)C(CO)O1 ZZSNKZQZMQGXPY-UHFFFAOYSA-N 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- OFOBLEOULBTSOW-UHFFFAOYSA-N Malonic acid Chemical compound OC(=O)CC(O)=O OFOBLEOULBTSOW-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910000416 bismuth oxide Inorganic materials 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 239000004327 boric acid Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- TYIXMATWDRGMPF-UHFFFAOYSA-N dibismuth;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Bi+3].[Bi+3] TYIXMATWDRGMPF-UHFFFAOYSA-N 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229920001249 ethyl cellulose Polymers 0.000 description 1
- 235000019325 ethyl cellulose Nutrition 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910000464 lead oxide Inorganic materials 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- YEXPOXQUZXUXJW-UHFFFAOYSA-N oxolead Chemical compound [Pb]=O YEXPOXQUZXUXJW-UHFFFAOYSA-N 0.000 description 1
- 238000005191 phase separation Methods 0.000 description 1
- 238000004445 quantitative analysis Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
Description
この発明は、絶縁層に重ねて回路層や金属層が形成された回路基板の製造方法、回路基板、および半導体装置に関するものである。 The present invention relates to a method for manufacturing a circuit board in which a circuit layer and a metal layer are formed on an insulating layer, a circuit board, and a semiconductor device.
各種の半導体素子のうち、例えば、電気自動車や電気車両などを制御するために用いられる大電力制御用のパワー素子は、発熱量が多い。こうした大電力制御用のパワー素子を搭載する基板としては、例えばAlN(窒化アルミ)などからなるセラミックス基板上に導電性の優れた金属板を回路層として接合したパワーモジュール用基板(回路基板)が、従来から広く用いられている。
そして、このようなパワーモジュール用基板は、その回路層上に、はんだ材を介してパワー素子としての半導体素子が搭載される(例えば、特許文献1参照)。
Among various semiconductor elements, for example, a power element for high power control used for controlling an electric vehicle or an electric vehicle has a large amount of heat generation. As a substrate on which such a power element for high power control is mounted, for example, a power module substrate (circuit substrate) in which a metal plate having excellent conductivity is bonded as a circuit layer on a ceramic substrate made of AlN (aluminum nitride) or the like. Widely used in the past.
In such a power module substrate, a semiconductor element as a power element is mounted on the circuit layer via a solder material (see, for example, Patent Document 1).
回路層を構成する金属としては、一般的にアルミニウム又はアルミニウム合金、或いは、銅又は銅合金が用いられている。
ここで、アルミニウムからなる回路層においては、表面にアルミニウムの自然酸化膜が形成されるため、はんだ材との接合を良好に行うことが困難である。また、銅からなる回路層においては、溶融したはんだ材と銅とが反応して回路層の内部にはんだ材の成分が侵入し、回路層の導電性が劣化するといった課題があった。
As the metal constituting the circuit layer, aluminum or an aluminum alloy, or copper or a copper alloy is generally used.
Here, in the circuit layer made of aluminum, since a natural oxide film of aluminum is formed on the surface, it is difficult to perform good bonding with the solder material. Further, in the circuit layer made of copper, there has been a problem that the molten solder material reacts with copper and the components of the solder material penetrate into the circuit layer to deteriorate the conductivity of the circuit layer.
一方、はんだ材を使用しない接合方法として、例えば、特許文献2において、Agナノペーストを用いて半導体素子を接合する技術が提案されている。
また、例えば、特許文献3、4には、はんだ材を用いずに金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストを用いて半導体素子を接合する技術が提案されている。
On the other hand, as a joining method that does not use a solder material, for example,
Further, for example, Patent Documents 3 and 4 propose a technique for joining semiconductor elements using an oxide paste containing metal oxide particles and a reducing agent made of an organic substance without using a solder material.
しかしながら、特許文献2に開示されているように、はんだ材を使用せずにAgナノペーストを用いて半導体素子を接合した場合には、Agナノペーストからなる接合層がはんだ材に比べて厚みが薄く形成されるため、熱サイクル負荷時の応力が半導体素子に作用しやすくなり、半導体素子自体が破損してしまうおそれがあった。
However, as disclosed in
また、特許文献3、4に開示されているように、金属酸化物と還元剤とを用いて半導体素子を接合した場合にも、やはり、酸化物ペーストの焼成層が薄く形成されることから、熱サイクル負荷時の応力が半導体素子に作用しやすくなり、パワーモジュールの性能が劣化するおそれがあった。 In addition, as disclosed in Patent Documents 3 and 4, when a semiconductor element is bonded using a metal oxide and a reducing agent, the fired layer of the oxide paste is still formed thinly. The stress at the time of thermal cycle load tends to act on the semiconductor element, and the performance of the power module may be deteriorated.
そこで、例えば、特許文献5〜7には、ガラス含有Agペーストを用いてアルミニウム又は銅からなる回路層上にAg焼成層を形成した後に、はんだ材又はAgペーストを介して回路層と半導体素子を接合する技術が提案されている。この技術では、アルミニウム又は銅からなる回路層の表面に、ガラス含有Agペーストを塗布して焼成することによって、回路層の表面に形成されている酸化被膜をガラスに反応させて除去してAg焼成層を形成し、このAg焼成層が形成された回路層上に、はんだ材を介して半導体素子を接合している。
Therefore, for example, in
ここで、Ag焼成層は、ガラスが回路層の酸化被膜と反応することにより形成されたガラス層と、このガラス層上に形成されたAg層とを備えている。このガラス層には導電性粒子が分散しており、この導電性粒子によってガラス層の導通が確保されている。 Here, the Ag fired layer includes a glass layer formed by reacting glass with an oxide film of a circuit layer, and an Ag layer formed on the glass layer. Conductive particles are dispersed in the glass layer, and conduction of the glass layer is secured by the conductive particles.
しかしながら、従来のガラス含有Agペーストを焼成してAg焼成層を形成する場合、焼成に必要な温度帯が比較的高温(例えば、350℃〜650℃程度)であったために、回路基板を構成する異種材料どうしの熱膨張率の差が大きくなり、回路基板の反り(湾曲)が大きくなりやすい。回路基板の反りが大きくなり過ぎると、絶縁層の破損や、回路層と半導体素子との接合性が低下する虞がある。 However, when a conventional glass-containing Ag paste is fired to form an Ag fired layer, the temperature zone necessary for firing is relatively high (for example, about 350 ° C. to 650 ° C.), so the circuit board is configured. The difference in coefficient of thermal expansion between different types of materials increases, and the warping (curving) of the circuit board tends to increase. If the warp of the circuit board becomes too large, the insulating layer may be damaged, and the bondability between the circuit layer and the semiconductor element may be reduced.
絶縁層を挟んだ両面に回路層、金属層を対称に形成した場合においては、接合時の加熱や冷却や荷重等のばらつきによって、反りが発生することがある。また、絶縁層の一方の側に更に冷却器などを接合した回路基板(一体型回路基板)の場合、絶縁層の両側が非対称な形状となるために特に反りが大きくなり、絶縁層の損傷や、Ag焼成層上に実装する半導体素子の接合不良などを生じやすいという課題があった。また、上記の課題は冷却器を備えた回路基板のみならず、絶縁層を挟んだ両面に回路層、金属層を非対称に形成した回路基板であっても同様である。 When circuit layers and metal layers are formed symmetrically on both sides of an insulating layer, warping may occur due to variations in heating, cooling, load, etc. during bonding. In addition, in the case of a circuit board (integrated circuit board) in which a cooler or the like is further joined to one side of the insulating layer, both sides of the insulating layer have an asymmetric shape, so that warpage is particularly large, and damage to the insulating layer There is a problem that a bonding failure of a semiconductor element mounted on the Ag fired layer is likely to occur. The above problem is not limited to a circuit board provided with a cooler, but also applies to a circuit board in which a circuit layer and a metal layer are formed asymmetrically on both sides of an insulating layer.
この発明は、前述した事情に鑑みてなされたものであって、熱膨張率が互いに異なる異種材料どうしの接合によって生じる反りを低減し、絶縁層の湾曲による損傷防止、および半導体素子の接合性を向上させることが可能な回路基板の製造方法、回路基板、および半導体装置を提供することを目的とする。 The present invention has been made in view of the above-described circumstances, and reduces the warpage caused by joining different types of materials having different thermal expansion coefficients, prevents damage due to the bending of the insulating layer, and improves the bondability of the semiconductor element. It is an object of the present invention to provide a circuit board manufacturing method, a circuit board, and a semiconductor device that can be improved.
上記課題を解決するために、本発明の一実施形態の回路基板の製造方法は、絶縁層の一方の面に形成されたAl又はAl合金からなる回路層と、前記回路層上に形成されたAg焼成層とを少なくとも備えた回路基板の製造方法であって、前記回路層上にガラスを含有するAgペーストを塗布する塗布工程と、塗布した前記Agペーストを焼成し、ガラスを含有するAgペーストの焼成体からなる前記Ag焼成層を形成する焼成工程と、を備え、前記焼成工程における前記Agペーストの焼成温度は、250℃以上、350℃未満であり、前記Agペーストに含有されるガラスは、ガラスの全量を100mol%とした時に、P2O5が30mol%以上、65mol%以下、SnOが30mol%以上、65mol%以下、SiO2が0.1mol%以上、10mol%以下、Al2O3が0.1mol%以上、10mol%以下、B2O3が0.1mol%以上、10mol%以下、の組成をもつことを特徴とする。 In order to solve the above-described problems, a circuit board manufacturing method according to an embodiment of the present invention includes a circuit layer made of Al or an Al alloy formed on one surface of an insulating layer, and formed on the circuit layer. A method of manufacturing a circuit board comprising at least an Ag fired layer, wherein an application step of applying an Ag paste containing glass on the circuit layer, and firing the applied Ag paste to form an Ag paste containing glass A firing step of forming the Ag fired layer made of the fired body, wherein the firing temperature of the Ag paste in the firing step is 250 ° C. or higher and lower than 350 ° C., and the glass contained in the Ag paste is When the total amount of glass is 100 mol%, P 2 O 5 is 30 mol% or more and 65 mol% or less, SnO is 30 mol% or more and 65 mol% or less, and SiO 2 is 0.00. The composition is characterized by having a composition of 1 mol% or more and 10 mol% or less, Al 2 O 3 of 0.1 mol% or more and 10 mol% or less, and B 2 O 3 of 0.1 mol% or more and 10 mol% or less.
本発明の一実施形態の回路基板の製造方法によれば、Agペーストに含有されるガラスが上述した組成を持つことによって、250℃以上、350℃未満といった低い焼成温度でAg焼成層を形成することができる。このような低温焼成によって、Ag焼成層を形成する際に、回路基板を構成する異種材料どうしの間で生じる熱歪を抑制できる。よって、絶縁層が製造過程で大きな反りの発生により損傷することを防止できる。また、回路層に半導体素子を実装した際に、この半導体素子が回路基板の湾曲によって剥離したり、導通不良が生じることを確実に防止できる。 According to the circuit board manufacturing method of one embodiment of the present invention, the glass contained in the Ag paste has the above-described composition, whereby the Ag fired layer is formed at a firing temperature as low as 250 ° C. or higher and lower than 350 ° C. be able to. Such low-temperature firing can suppress thermal strain that occurs between different materials constituting the circuit board when the Ag fired layer is formed. Therefore, it is possible to prevent the insulating layer from being damaged due to a large warp during the manufacturing process. Further, when the semiconductor element is mounted on the circuit layer, it is possible to reliably prevent the semiconductor element from being peeled off due to the curvature of the circuit board or causing a conduction failure.
ここで、P2O5が30mol%未満ではガラス化が困難となることからガラス入りのAgペーストを焼成した際に、ガラス成分と回路層との反応が不十分となり回路層とAg焼成層の密着性が低下する。また、65mol%を超えると、耐水性や耐候性が悪化することにより、Ag焼成層表面の性状が変化し半導体素子をAg焼成層に接合した際に、接合不良を引き起こす。
SnOが、30mol%未満ではガラス転移温度が高くなり、Agペーストを焼成した際に、ガラス成分と回路層との反応が不十分となり回路層とAg焼成層の密着性が低下する。また、65mol%を超えると、ガラス化が困難となる。
SiO2及びAl2O3は耐水性や耐候性を付与するものだが、0.1mol%未満では、効果が無く、耐水性や耐候性が悪化することにより、Ag焼成層表面の性状が変化し半導体素子をAg焼成層に接合した際に、接合不良を引き起こすこととなる。また、10mol%を超えるとガラス転移温度が上昇する。
B2O3は、耐結晶化性を向上させるものだが、0.1mol%未満では効果が無く、ガラス化が困難となることからガラス入りのAgペーストを焼成した際に、ガラス成分と回路層との反応が不十分となり回路層とAg焼成層の密着性が低下することとなる。10mol%を超えると分相が発生しやすくなり、Agペーストを焼成した際にガラス成分と回路層との反応が不均一となり、密着性が低下する。
Here, when P 2 O 5 is less than 30 mol%, vitrification becomes difficult, and when an Ag paste containing glass is baked, the reaction between the glass component and the circuit layer becomes insufficient, and the circuit layer and the Ag baked layer Adhesion decreases. On the other hand, when it exceeds 65 mol%, the water resistance and weather resistance are deteriorated, so that the properties of the Ag fired layer surface change and cause a poor bonding when the semiconductor element is joined to the Ag fired layer.
When SnO is less than 30 mol%, the glass transition temperature becomes high, and when the Ag paste is fired, the reaction between the glass component and the circuit layer becomes insufficient, and the adhesion between the circuit layer and the Ag fired layer is lowered. Moreover, when it exceeds 65 mol%, vitrification will become difficult.
SiO 2 and Al 2 O 3 impart water resistance and weather resistance, but if they are less than 0.1 mol%, there is no effect, and water resistance and weather resistance deteriorate, and the properties of the Ag fired layer surface change. When the semiconductor element is bonded to the Ag fired layer, a bonding failure is caused. Moreover, when it exceeds 10 mol%, a glass transition temperature will rise.
B 2 O 3 improves crystallization resistance, but if it is less than 0.1 mol%, it is ineffective and vitrification becomes difficult. Therefore, when an Ag paste containing glass is fired, the glass component and the circuit layer Reaction becomes insufficient, and the adhesion between the circuit layer and the Ag fired layer is lowered. If it exceeds 10 mol%, phase separation tends to occur, and when the Ag paste is baked, the reaction between the glass component and the circuit layer becomes non-uniform, resulting in a decrease in adhesion.
本発明の一実施形態では、前記塗布工程よりも前に、前記絶縁層の他方の面側に冷却器を形成する冷却器形成工程を更に備えたことを特徴とする。
冷却器を形成した回路基板は、絶縁層を中心とした両面で非対称な構成となるが、Ag焼成層を形成する際の焼成温度を低くできるので、非対称な構成による熱歪の増大を抑制し、大きな反りの発生による絶縁層の損傷を確実に防止できる。そして、冷却器形成工程において絶縁層の他面側に重ねて冷却器を形成する際に、例えば、ろう付けなどによって350℃以上の高温で冷却器を接合した場合、後工程となる焼成工程でAg焼成層を低温で形成できるので、前工程で接合した冷却器が350℃以上の高温に晒されて剥離したり、反りが増大することを確実に防止できる。
In one embodiment of the present invention, a cooler forming step of forming a cooler on the other surface side of the insulating layer is further provided before the applying step.
The circuit board on which the cooler is formed has an asymmetric configuration on both sides centering on the insulating layer, but since the firing temperature when forming the Ag fired layer can be lowered, an increase in thermal strain due to the asymmetric configuration is suppressed. Thus, damage to the insulating layer due to the occurrence of large warpage can be reliably prevented. Then, when forming the cooler over the other side of the insulating layer in the cooler forming step, for example, when the cooler is joined at a high temperature of 350 ° C. or higher by brazing or the like, Since the Ag fired layer can be formed at a low temperature, it is possible to reliably prevent the cooler bonded in the previous step from being exposed to a high temperature of 350 ° C. or more and peeling or increasing warpage.
本発明の別な実施形態の回路基板の製造方法は、絶縁層の一方の面に形成されたAl又はAl合金からなる回路層と、絶縁層の他方の面に形成された金属層と、前記金属層上に形成されたAg焼成層と、を少なくとも備えた回路基板の製造方法であって、前記金属層上にガラスを含有するAgペーストを塗布する塗布工程と、塗布した前記Agペーストを焼成し、ガラスを含有するAgペーストの焼成体からなる前記Ag焼成層を形成する焼成工程と、を備え、前記焼成工程における前記Agペーストの焼成温度は、250℃以上、350℃未満であり、前記Agペーストに含有されるガラスは、ガラスの全量を100mol%とした時に、P2O5が30mol%以上、65mol%以下、SnOが30mol%以上、65mol%以下、SiO2が0.1mol%以上、10mol%以下、Al2O3が0.1mol%以上、10mol%以下、B2O3が0.1mol%以上、10mol%以下、の組成をもつことを特徴とする。
According to another embodiment of the present invention, there is provided a circuit board manufacturing method comprising: a circuit layer made of Al or an Al alloy formed on one surface of an insulating layer; a metal layer formed on the other surface of the insulating layer; A method of manufacturing a circuit board comprising at least an Ag fired layer formed on a metal layer, wherein an application step of applying an Ag paste containing glass on the metal layer, and firing the applied Ag paste And a firing step of forming the Ag fired layer composed of a fired body of an Ag paste containing glass, and the firing temperature of the Ag paste in the firing step is 250 ° C. or higher and lower than 350 ° C., glass contained in the Ag paste, the total amount of the glass when the 100mol%,
本発明の別な実施形態の回路基板の製造方法によれば、Agペーストに含有されるガラスが上述した組成を持つことによって、250℃以上、350℃未満といった低い焼成温度でAg焼成層を形成することができる。このような低温焼成によって、Ag焼成層を形成する際に、回路基板を構成する異種材料どうしの間で生じる熱歪を抑制できる。よって、絶縁層が製造過程で大きな反りの発生により損傷することを防止できる。また、回路層に半導体素子を実装した際に、この半導体素子が回路基板の湾曲によって剥離したり、導通不良が生じることを確実に防止できる。 According to the circuit board manufacturing method of another embodiment of the present invention, the glass contained in the Ag paste has the above-described composition, thereby forming an Ag fired layer at a low firing temperature of 250 ° C. or higher and lower than 350 ° C. can do. Such low-temperature firing can suppress thermal strain that occurs between different materials constituting the circuit board when the Ag fired layer is formed. Therefore, it is possible to prevent the insulating layer from being damaged due to a large warp during the manufacturing process. Further, when the semiconductor element is mounted on the circuit layer, it is possible to reliably prevent the semiconductor element from being peeled off due to the curvature of the circuit board or causing a conduction failure.
本発明の一実施形態では、前記Ag焼成層に重ねて冷却器を形成する冷却器形成工程を更に備えたことを特徴とする。
冷却器を形成した回路基板は、絶縁層を中心とした両面で非対称な構成となるが、Ag焼成層を形成する際の焼成温度を低くできるので、非対称な構成による熱歪の増大を抑制し、大きな反りの発生による絶縁層の損傷を確実に防止できる。
In one embodiment of the present invention, a cooler forming step of forming a cooler on the Ag fired layer is further provided.
The circuit board on which the cooler is formed has an asymmetric configuration on both sides centering on the insulating layer, but since the firing temperature when forming the Ag fired layer can be lowered, an increase in thermal strain due to the asymmetric configuration is suppressed. Thus, damage to the insulating layer due to the occurrence of large warpage can be reliably prevented.
本発明の一実施形態の回路基板は、絶縁層の一方の面に形成されたAl又はAl合金からなる回路層と、前記回路層上に形成されたAg焼成層とを少なくとも備えた回路基板であって、前記Ag焼成層は、ガラスを含有するAgペーストの焼成体であり、前記回路層上に形成されたガラス層と、このガラス層上に形成されたAg層とからなり、前記ガラス層には、P2O5が25mol%以上、57mol%以下、SnOが25mol%以上、57mol%以下含有されており、前記回路基板の反り量が50μm/10mm以下であることを特徴とする。 A circuit board according to an embodiment of the present invention is a circuit board including at least a circuit layer made of Al or an Al alloy formed on one surface of an insulating layer, and an Ag fired layer formed on the circuit layer. The Ag fired layer is a fired body of an Ag paste containing glass, and includes a glass layer formed on the circuit layer and an Ag layer formed on the glass layer. Contains 25 mol% or more and 57 mol% or less of P 2 O 5 and 25 mol% or more and 57 mol% or less of SnO, and the warpage amount of the circuit board is 50 μm / 10 mm or less.
本発明の一実施形態の回路基板によれば、低温で焼成可能なAgペーストを用いてAg焼成層を低温で形成することができるので、回路基板全体の反り量を50μm/10mm以下に抑えることが可能になり、絶縁層が湾曲によって損傷することを防止できる。また、反りの少ない回路基板によって、回路層に半導体素子を実装した際に、半導体素子が反りによって剥離したり、導通不良が発生することを確実に防止できる。
ここで、P2O5が25mol%未満では、ガラス化が不十分なAgペーストを焼成しているので、ガラス成分と回路層との反応が不十分となり、回路層とAg焼成層の密着性が低下する。また、57mol%を超えると、耐水性や耐候性が悪化することにより、Ag焼成層表面の性状が変化し、半導体素子をAg焼成層に接合した際に、接合不良を引き起こすこととなる。
SnOが、25mol%未満ではガラス転移温度が高いガラス成分を有するAgペーストを焼成することとなり、ガラス成分と回路層との反応が不十分となり回路層とAg焼成層の密着性が低下する。また、57mol%を超えると、ガラス化が不十分なAgペーストを焼成しているので、ガラス成分と回路層との反応が不十分となり、回路層とAg焼成層の密着性が低下する。
According to the circuit board of one embodiment of the present invention, an Ag fired layer can be formed at a low temperature using an Ag paste that can be fired at a low temperature, so that the warpage of the entire circuit board is suppressed to 50 μm / 10 mm or less. It is possible to prevent the insulating layer from being damaged by the curvature. In addition, when a semiconductor element is mounted on a circuit layer, a circuit board with less warpage can reliably prevent the semiconductor element from being peeled off due to warpage or causing a conduction failure.
Here, when P 2 O 5 is less than 25 mol%, Ag paste with insufficient vitrification is fired, so that the reaction between the glass component and the circuit layer becomes insufficient, and the adhesiveness between the circuit layer and the Ag fired layer is low. Decreases. On the other hand, if it exceeds 57 mol%, the water resistance and weather resistance deteriorate, the properties of the Ag fired layer surface change, and when the semiconductor element is joined to the Ag fired layer, poor bonding is caused.
If SnO is less than 25 mol%, an Ag paste having a glass component having a high glass transition temperature is fired, and the reaction between the glass component and the circuit layer becomes insufficient, and the adhesion between the circuit layer and the Ag fired layer is lowered. On the other hand, if it exceeds 57 mol%, Ag paste with insufficient vitrification is fired, so that the reaction between the glass component and the circuit layer becomes insufficient, and the adhesion between the circuit layer and the Ag fired layer decreases.
本発明の別な実施形態の回路基板は、絶縁層の一方の面に形成されたAl又はAl合金からなる回路層と、絶縁層の他方の面に形成された金属層と、前記金属層上に形成されたAg焼成層と、を少なくとも備えた回路基板の製造方法であって、前記Ag焼成層は、ガラスを含有するAgペーストの焼成体であり、前記金属層上に形成されたガラス層と、このガラス層上に形成されたAg層とからなり、前記ガラス層には、P2O5が25mol%以上、57mol%以下、SnOが25mol%以上、57mol%以下含有されており、前記回路基板の反り量が50μm/10mm以下であることを特徴とする。 A circuit board according to another embodiment of the present invention includes a circuit layer made of Al or an Al alloy formed on one surface of an insulating layer, a metal layer formed on the other surface of the insulating layer, and the metal layer A circuit board manufacturing method comprising at least an Ag fired layer formed on the glass substrate, wherein the Ag fired layer is a fired body of an Ag paste containing glass, and a glass layer formed on the metal layer And an Ag layer formed on the glass layer, wherein the glass layer contains P 2 O 5 of 25 mol% or more and 57 mol% or less, SnO of 25 mol% or more and 57 mol% or less, The warping amount of the circuit board is 50 μm / 10 mm or less.
本発明の別な実施形態の回路基板によれば、低温で焼成可能なAgペーストを用いてAg焼成層を低温で形成することができるので、回路基板全体の反り量を50μm/10mm以下に抑えることが可能になり、絶縁層が湾曲によって損傷することを防止できる。また、反りの少ない回路基板によって、回路層に半導体素子を実装した際に、半導体素子が反りによって剥離したり、導通不良が発生することを確実に防止できる。 According to the circuit board of another embodiment of the present invention, an Ag fired layer can be formed at a low temperature using an Ag paste that can be fired at a low temperature, so that the warpage of the entire circuit board is suppressed to 50 μm / 10 mm or less. It is possible to prevent the insulating layer from being damaged by bending. In addition, when a semiconductor element is mounted on a circuit layer, a circuit board with less warpage can reliably prevent the semiconductor element from being peeled off due to warpage or causing a conduction failure.
本発明の一実施形態では、前記絶縁層の他方の面に重ねて更に冷却器が形成されていることを特徴とする。
冷却器を備えた一体型の回路基板は、絶縁層を中心とした両面で非対称な構成であっても、Ag焼成層を低い焼成温度で形成できるので、回路基板の反り量を50μm/10mm以下に抑制可能にする。これにより、絶縁層の反りによる損傷を確実に防止できる。また、半導体素子を実装した場合に、反りによる半導体素子の剥離や導通不良を確実に防止することができる。
In one embodiment of the present invention, a cooler is further formed on the other surface of the insulating layer.
An integrated circuit board provided with a cooler can form an Ag fired layer at a low firing temperature even if it has an asymmetrical structure on both sides with an insulating layer as the center, so the amount of warping of the circuit board is 50 μm / 10 mm or less. To suppress. Thereby, the damage by the curvature of an insulating layer can be prevented reliably. In addition, when a semiconductor element is mounted, it is possible to reliably prevent the semiconductor element from being peeled off or poorly connected due to warping.
本発明の一実施形態では、前記Ag焼成層は、その厚さ方向における電気抵抗値が7.5×10−4Ω・m以下であることを特徴とする。
これによって、Ag焼成層及びはんだ層を介して半導体素子と回路層との間で電気を確実に導通することが可能となり、電気的に信頼性の高い回路基板を形成することができる。
In one embodiment of the present invention, the Ag fired layer has an electrical resistance value in the thickness direction of 7.5 × 10 −4 Ω · m or less.
Accordingly, it is possible to reliably conduct electricity between the semiconductor element and the circuit layer through the Ag fired layer and the solder layer, and an electrically reliable circuit board can be formed.
本発明の一実施形態では、前記絶縁層として、AlN、Si3N4又はAl2O3から選択される絶縁基板を用いることを特徴とする。
AlN、Si3N4又はAl2O3から選択されるセラミックス基板は、絶縁性及び強度に優れており、こうしたセラミックス基板を用いることによって、回路基板の信頼性の向上を図ることができる。また、このセラミックス基板上にアルミニウム又はアルミニウム合金からなる金属板を接合することによって、容易に回路層を形成することが可能となる。
In one embodiment of the present invention, an insulating substrate selected from AlN, Si 3 N 4 or Al 2 O 3 is used as the insulating layer.
A ceramic substrate selected from AlN, Si 3 N 4 or Al 2 O 3 is excellent in insulation and strength. By using such a ceramic substrate, the reliability of the circuit substrate can be improved. In addition, it is possible to easily form a circuit layer by bonding a metal plate made of aluminum or an aluminum alloy on the ceramic substrate.
本発明の一実施形態の半導体装置は、前記各項記載の回路基板と、この回路基板の前記回路層に重ねて接合された半導体素子と、を有することを特徴とする。
本発明の一実施形態の半導体装置によれば、250℃以上、350℃未満といった低い焼成温度でAg焼成層が形成されており、回路層に実装された半導体素子が回路基板の湾曲によって剥離したり、導通不良が生じることを確実に防止することができる。
A semiconductor device according to an embodiment of the present invention includes the circuit board described in each of the above items and a semiconductor element that is overlapped and bonded to the circuit layer of the circuit board.
According to the semiconductor device of one embodiment of the present invention, the Ag fired layer is formed at a firing temperature as low as 250 ° C. or higher and lower than 350 ° C., and the semiconductor element mounted on the circuit layer is peeled off by the curvature of the circuit board. Or the occurrence of poor conduction can be reliably prevented.
本発明によれば、低温でAg焼成層の形成を可能にして、反りの低減による絶縁層の損傷防止、および半導体素子の接合性を向上させることが可能な回路基板の製造方法、回路基板、および半導体装置を提供することができる。 According to the present invention, a method for manufacturing a circuit board, which enables formation of an Ag fired layer at a low temperature, prevents damage to an insulating layer due to warpage reduction, and improves the bondability of a semiconductor element, In addition, a semiconductor device can be provided.
以下、図面を参照して、本発明の回路基板の製造方法、回路基板、および半導体装置について説明する。なお、以下に示す各実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。 Hereinafter, a method for manufacturing a circuit board, a circuit board, and a semiconductor device of the present invention will be described with reference to the drawings. Each embodiment described below is specifically described for better understanding of the gist of the invention, and does not limit the present invention unless otherwise specified. In addition, in the drawings used in the following description, in order to make the features of the present invention easier to understand, there is a case where a main part is shown in an enlarged manner for convenience, and the dimensional ratio of each component is the same as the actual one. Not necessarily.
(回路基板:第一実施形態)
図1は、本発明の第一実施形態である回路基板を備えた半導体装置を示す断面図である。
本実施形態では、半導体装置の一例として、大電力制御用のパワー素子からなる半導体素子が実装されたパワーモジュールを例示する。
パワーモジュール(半導体装置)1は、回路層12が配設され、冷却器40を備えた回路基板10と、回路層12の表面にはんだ層2を介して接合された半導体素子(パワーモジュール素子)3とを備えている。
(Circuit board: First embodiment)
FIG. 1 is a cross-sectional view showing a semiconductor device including a circuit board according to a first embodiment of the present invention.
In the present embodiment, as an example of the semiconductor device, a power module on which a semiconductor element including a power element for high power control is mounted is illustrated.
A power module (semiconductor device) 1 includes a
回路基板10は、絶縁層を構成するセラミックス基板(絶縁層)11と、このセラミックス基板11の一面側11a(図1において上面)に配設された回路層12と、セラミックス基板11の他面側11b(図1において下面)に配設された金属層13とを備えている。
The
セラミックス基板(絶縁層)11は、回路層12と金属層13との間の電気的接続を防止するものであって、例えば、絶縁性の高いAlN(窒化アルミニウム)や、Al2O3(酸化アルミニウム)、Si3N4(窒化ケイ素)などから構成されていればよく、本実施形態では、AlNを用いている。また、セラミックス基板11の厚さは、例えば、0.2〜1.5mmの範囲内に設定されており、一例として、本実施形態では、0.635mmに設定されている。
The ceramic substrate (insulating layer) 11 prevents electrical connection between the
回路層12は、セラミックス基板11の一方の面11aに、導電性を有する金属板が接合されることにより形成されている。回路層12としては、Al、またはAlを含む合金から形成されている。例えば、純度99mass%以上のアルミニウム(2N−Al)、純度99.9mass%以上のアルミニウム(3N−Al)や純度99.99mass%以上のアルミニウム(4N−Al)等から形成することができる。また、回路層12の厚さは、例えば、0.1〜2.0mmの範囲内に設定されており、一例として、本実施形態では、0.6mmに設定されている。さらに、本実施形態においては、回路層12は、純度が99.99mass%以上のアルミニウム(いわゆる4Nアルミニウム)の圧延板からなるアルミニウム板がセラミックス基板11に接合されることにより形成されている。
The
金属層13は、セラミックス基板11の他面側11bに、金属板が接合されることにより形成されている。本実施形態においては、金属層13は、回路層12と同様に、純度が99.99mass%以上のアルミニウム(いわゆる4Nアルミニウム)の圧延板からなるアルミニウム板がセラミックス基板11に接合されることで形成されている。また、金属層13の厚さは、例えば、0.1〜3.0mmの範囲内に設定されており、一例として、本実施形態では、0.6mmに設定されている。
The
冷却器40は、前述した回路基板10に生じた熱を伝搬させて放熱することによって、パワーモジュール1全体を冷却するためのものである。こうした冷却器40は、天板部41と、この天板部41から下方に向けて垂設された放熱フィン42,42…と、冷却媒体(例えば冷却水)を流通するための流路43とを備えている。冷却器40(天板部41)は、熱伝導性が良好な材質で構成されることが望ましく、本実施形態においては、例えば、A6063(アルミニウム合金)で構成されている。
The cooler 40 is for cooling the
なお、冷却器40の天板部41と放熱フィン42,42…とは一体の部材として形成された構成であっても、天板部41に複数のフィン42,42…をろう材等で接合した構成であってもよい。天板部41と複数のフィン42,42…とを別部材で構成する場合、天板部41と複数のフィン42,42…とは、互いに異なる材料を用いて形成することもできる。
In addition, even if the
なお、冷却器40は、冷却媒体として冷却水を流路43に流す水冷式の冷却器とする以外にも、例えば、流路43に冷却媒体として空気を流したり、流路43を外気に晒す、いわゆる空冷式の冷却器であってもよい。
また、冷却器40は、熱伝導性に優れた材料などから成る単なる板材などで構成することもでき、特に冷却媒体の流路が形成された形状でなくてもよい。
The cooler 40 is not limited to a water-cooled cooler that allows cooling water to flow through the
The cooler 40 can also be formed of a simple plate made of a material having excellent thermal conductivity, and does not have to have a shape in which a cooling medium flow path is formed.
また、冷却器40の天板部41と金属層13との間には、アルミニウム又はアルミニウム合金若しくはアルミニウムを含む複合材(例えばAlSiC等)からなる緩衝層を設けることもできる。緩衝層としては、例えば、純度が99.99mass%以上のアルミニウム(いわゆる4Nアルミニウム)からなる板材を用いることができる。
Further, a buffer layer made of aluminum, an aluminum alloy, or a composite material containing aluminum (for example, AlSiC) may be provided between the
回路層12の一面側(図1において上面)12aには、後述するガラス入りAgペーストを250℃以上、350℃未満で焼成することによって得られるAg焼成層30が形成されており、このAg焼成層30の表面に、はんだ層2を介して半導体素子3が実装される。
On one side (upper surface in FIG. 1) 12a of the
はんだ層2を形成するはんだ材としては、例えば、Sn−Ag系はんだ、Sn−In系はんだ、若しくはSn−Ag−Cu系はんだなどが挙げられる。
なお、Ag焼成層30は、図1に示すように、回路層12の一面側12aの全体には形成されておらず、少なくとも半導体素子3が配設される部分にのみ選択的に形成されていればよく、その周辺は回路層12を成すアルミニウム板が露呈されている。
Examples of the solder material for forming the
As shown in FIG. 1, the Ag fired
図2は、半導体素子を実装する前の回路基板を示す断面図である。また、図3は、Ag焼成層と回路層との接合部分を示す要部拡大断面図である。
回路基板10においては、回路層12の一面側(図2及び図3において上面)12aに、前述のAg焼成層30が形成されている。このAg焼成層30は、図3に示すように、回路層12側に形成されたガラス層31と、このガラス層31上に形成されたAg層32と、を備えている。そして、このガラス層31内部には、例えば、粒径が数ナノメートル程度の微細な導電性粒子33が分散している。この導電性粒子33は、例えば、Ag又はAlの少なくとも一方を含有する結晶性粒子とされている。
FIG. 2 is a cross-sectional view showing a circuit board before mounting a semiconductor element. FIG. 3 is an enlarged cross-sectional view of a main part showing a joint portion between the Ag fired layer and the circuit layer.
In the
回路層12は、純度99.99mass%のアルミニウムで構成されているが、回路層12の一面側12aは、大気中で自然発生したアルミニウム酸化皮膜(自然酸化膜:Al2O3)12Aによって覆われる。しかし、前述したAg焼成層30が形成された部分においては、アルミニウム酸化皮膜12Aは、Ag焼成層30を形成する際のガラスとの反応によって除去されている。
The
従って、この部分(回路層12のうち、Ag焼成層30と重なる部分)においては、回路層12上にアルミニウム酸化皮膜12Aを介さず、直接、Ag焼成層30が形成されている。つまり、回路層12を構成するアルミニウムとガラス層31とが直接接合されている。
Therefore, in this portion (the portion of the
Ag焼成層30を構成するガラス層31には、P2O5が25mol%以上、57mol%以下、SnOが25mol%以上、57mol%以下の範囲で含有されている。ガラス層31に含まれるP2O5やSnOの含有割合を上述した範囲にするためのガラス入りAgペーストの組成は、製造方法において詳述する。
また、パワーモジュール用基板10全体の反り量は、50μm/10mm以下とされている。パワーモジュール用基板10の反り量を50μm/10mm以下にすることによって、回路層12と半導体素子3とがはんだ層2を介して剥離することなく強固に接合され、かつ、セラミックス基板11の湾曲による破損を防止する。
The
Further, the amount of warpage of the entire
また、回路層12上に自然発生するアルミニウム酸化皮膜12Aの厚さは、4nm≦to≦6nmとされている。また、本実施形態においては、ガラス層31の厚さtgが0.01μm≦tg≦5μm、Ag層32の厚さtaが1μm≦ta≦100μm、Ag焼成層30全体の厚さtg+taが1.01μm≦tg+ta≦105μmとなるように構成されていることが好ましい。
The thickness of the
次に、Ag焼成層30を形成するための、ガラスを含有するAgペースト(ガラス入りAgペースト)について説明する。
ガラス入りAgペーストは、Ag粉末と、ガラス粉末と、樹脂と、溶剤と、を含有しており、Ag粉末とガラス粉末とからなる粉末成分の含有量が、ガラス入りAgペースト全体の60質量%以上90質量%以下とされており、残部が樹脂、溶剤とされている。また、必要に応じて分散剤を含有しても良い。なお、本実施形態では、Ag粉末とガラス粉末とからなる粉末成分の含有量は、ガラス入りAgペースト全体の85質量%とされている。
また、このガラス入りAgペーストは、その粘度が10Pa・s以上500Pa・s以下、より好ましくは50Pa・s以上300Pa・s以下に調整されている。
Next, an Ag paste containing glass (Ag paste containing glass) for forming the Ag fired
The Ag paste with glass contains Ag powder, glass powder, resin, and solvent, and the content of the powder component consisting of Ag powder and glass powder is 60% by mass of the total Ag paste with glass. The content is 90% by mass or less, and the balance is resin and solvent. Moreover, you may contain a dispersing agent as needed. In addition, in this embodiment, content of the powder component which consists of Ag powder and glass powder is 85 mass% of the whole Ag paste containing glass.
The viscosity of the Ag paste containing glass is adjusted to 10 Pa · s or more and 500 Pa · s or less, more preferably 50 Pa · s or more and 300 Pa · s or less.
Ag粉末は、その粒径が0.05μm以上1.0μm以下とされており、本実施形態では、平均粒径0.8μmのものを使用した。
ガラス粉末は、例えば、酸化鉛、酸化亜鉛、酸化ケイ素、ホウ酸、リン酸及び酸化ビスマスを含有している。
The Ag powder has a particle size of 0.05 μm or more and 1.0 μm or less. In this embodiment, an Ag powder having an average particle size of 0.8 μm was used.
The glass powder contains, for example, lead oxide, zinc oxide, silicon oxide, boric acid, phosphoric acid, and bismuth oxide.
このガラス粉末の組成は、ガラス粉末の全量を100mol%とした時に、P2O5が30mol%以上、65mol%以下、SnOが30mol%以上、65mol%以下、SiO2が0.1mol%以上、10mol%以下、Al2O3が0.1mol%以上、10mol%以下、B2O3が0.1mol%以上、10mol%以下とされている。ガラス粉末としてこうした組成を持つものを用いることによって、Agペーストを250℃以上、350℃未満といった低温で焼成してAg焼成層30を得ることができる。
The composition of the glass powder, when the total amount of the glass powder and 100mol%,
従来のガラス入りAgペーストでは、こうした250℃以上、350℃未満といった低温の焼成温度では、Ag焼成層を回路層に充分に密着させることは困難であったが、本発明のように、ガラス入りAgペーストを構成するガラス粉末の組成を上述した範囲にすることによって、250℃以上、350℃未満といった低温の焼成温度であっても、回路層12に対して充分に密着可能なAg焼成層30を得ることができる。そして、Ag焼成層30を250℃以上、350℃未満といった低温の焼成温度で形成することによって、回路基板10の反り量を50μm/10mm以下に抑えることが可能になる。
In the conventional Ag paste containing glass, it was difficult to sufficiently adhere the Ag fired layer to the circuit layer at such a low firing temperature of 250 ° C. or more and less than 350 ° C. By setting the composition of the glass powder constituting the Ag paste within the above-described range, the Ag fired
ガラス粉末の平均粒径は、0.1μm以上、1.0μmであればよい。本実施形態では、例えば、平均粒径が0.5μmのガラス粉末を使用している。
また、Ag粉末の重量Aとガラス粉末の重量Gとの重量比A/Gは、80/20から99/1の範囲内に調整されており、本実施形態では、A/G=80/5とした。
The average particle diameter of the glass powder may be 0.1 μm or more and 1.0 μm. In the present embodiment, for example, glass powder having an average particle size of 0.5 μm is used.
The weight ratio A / G between the weight A of the Ag powder and the weight G of the glass powder is adjusted within the range of 80/20 to 99/1. In this embodiment, A / G = 80/5 It was.
溶剤は、沸点が200℃以上のものが適しており、本実施形態では、ジエチレンクリコールジブチルエーテルを用いている。
樹脂は、Agペーストの粘度を調整するものであり、500℃以上で分解されるものが適している。本実施形態では、エチルセルロースを用いている。
また、本実施形態では、ジカルボン酸系の分散剤を添加している。なお、分散剤を添加することなくガラス入りAgペーストを構成してもよい。
A solvent having a boiling point of 200 ° C. or higher is suitable. In this embodiment, diethylene glycol dibutyl ether is used.
The resin is used to adjust the viscosity of the Ag paste, and a resin that decomposes at 500 ° C. or higher is suitable. In this embodiment, ethyl cellulose is used.
In this embodiment, a dicarboxylic acid-based dispersant is added. In addition, you may comprise Ag paste containing glass, without adding a dispersing agent.
次に、ガラス入りAgペーストの製造方法について、図4に示すフロー図を参照して説明する。まず、前述したAg粉末と、前述した組成範囲のガラス粉末とを混合して混合粉末を生成する(混合粉末形成工程S1)。また、溶剤と樹脂とを混合して有機混合物を生成する(有機物混合工程S2)。 Next, the manufacturing method of glass-containing Ag paste is demonstrated with reference to the flowchart shown in FIG. First, the above-mentioned Ag powder and the glass powder having the composition range described above are mixed to produce a mixed powder (mixed powder forming step S1). Moreover, a solvent and resin are mixed and an organic mixture is produced | generated (organic substance mixing process S2).
そして、混合粉末と有機混合物と分散剤とをミキサーによって予備混合する(予備混合工程S3)。次に、予備混合物をロールミル機を用いて練り込みながら混合する(混錬工程S4)。得られた混錬をペーストろ過機によってろ過する(ろ過工程S5)。このようにして、前述のガラス入りAgペーストが製出されることになる。 Then, the mixed powder, the organic mixture, and the dispersant are premixed by a mixer (preliminary mixing step S3). Next, the preliminary mixture is mixed while being kneaded using a roll mill (kneading step S4). The obtained kneading is filtered with a paste filter (filtration step S5). In this way, the above-mentioned Ag paste with glass is produced.
以上のような構成の回路基板10によれば、250℃以上、350℃未満といった低温の焼成温度に適した組成を持つガラス入りAgペーストを用いてAg焼成層30が形成されているので、Ag焼成層30が形成された回路基板10の反りが少ない。これにより、回路基板10の反り量は、50μm/10mm以下となる。よって、セラミックス基板(絶縁層)11の平坦性が保たれ、Ag焼成層30に半導体素子3を実装した際に、この半導体素子3がAg焼成層30の湾曲によって剥離したり、導通不良の発生を確実に防止できる。
According to the
また、冷却器40を形成した一体型の回路基板10においては、セラミックス基板(絶縁層)11を中心とした両面で非対称な構成であっても、低い焼成温度で形成したAg焼成層30によって反りが抑制されているので、セラミックス基板(絶縁層)11の湾曲による損傷や、Ag焼成層30の湾曲による半導体素子3の剥離や導通不良を確実に防止することができる。
Further, in the integrated
(回路基板:第二実施形態)
図5は、本発明の第二実施形態である回路基板を備えた半導体装置を示す断面図である。
本実施形態では、半導体装置の一例として、LED素子からなる半導体素子が実装されたLEDモジュールを例示する。なお、第一実施形態と同様の構成については、同一の番号を付与し、その詳細な説明を省略する。
LEDモジュール(半導体装置)5は、回路層12が配設され、冷却器50を備えた回路基板20と、回路層12の表面に、例えば、はんだ層(図示略)などを介して接合された半導体素子(LED素子)6とを備えている。
(Circuit board: Second embodiment)
FIG. 5 is a cross-sectional view showing a semiconductor device including a circuit board according to the second embodiment of the present invention.
In the present embodiment, as an example of a semiconductor device, an LED module on which a semiconductor element made of an LED element is mounted is illustrated. In addition, about the structure similar to 1st embodiment, the same number is provided and the detailed description is abbreviate | omitted.
The LED module (semiconductor device) 5 is provided with a
回路基板20は、絶縁層を構成するセラミックス基板(絶縁層)11と、このセラミックス基板11の一面側11a(図5において上面)に配設された回路層12と、セラミックス基板11の他面側11b(図5において下面)に配設された金属層13とを備えている。
The
セラミックス基板(絶縁層)11は、回路層12と金属層13との間の電気的接続を防止するものであって、例えば、絶縁性の高いAlN(窒化アルミニウム)や、Al2O3(酸化アルミニウム)、Si3N4(窒化ケイ素)などから構成されている。
The ceramic substrate (insulating layer) 11 prevents electrical connection between the
回路層12は、セラミックス基板11の一方の面11aに、導電性を有する金属板が接合されることにより形成されている。回路層12としては、Al、またはAlを含む合金から形成されている。
The
金属層13は、セラミックス基板11の他面側11bに、金属板が接合されることにより形成されている。
なお、本実施形態においては、金属層13の積層方向に沿った厚みt2は、回路層12の厚みt1よりも厚くなるように形成されている。
The
In the present embodiment, the thickness t2 along the stacking direction of the
冷却器50は、回路基板20に生じた熱を伝搬させて放熱することによって、LEDモジュール(半導体装置)5全体を冷却するためのものである。本実施形態における冷却器50は、熱伝導性が良好な材質、例えばA6063(アルミニウム合金)からなる平板によって構成されている。こうした平板状の冷却器50によって、半導体素子(LED素子)6の点灯で生じた熱を効率よく放熱する。
The cooler 50 is for cooling the entire LED module (semiconductor device) 5 by propagating the heat generated in the
金属層13と冷却器50との間には、前述したガラス入りAgペーストを250℃以上、350℃未満で焼成することによって得られる、2層のAg焼成層30A,30Bが形成されている。また、この2層のAg焼成層30A,30Bの間には、接合層52が形成されている。
Between the
Ag焼成層30A,30Bは、それぞれ金属層13側に形成されたガラス層31と、このガラス層31上に形成されたAg層32と、を備えている。そして、このガラス層31内部には、例えば、粒径が数ナノメートル程度の微細な導電性粒子が分散している。この導電性粒子は、例えば、Ag又はAlの少なくとも一方を含有する結晶性粒子とされている。
The Ag fired layers 30 </ b> A and 30 </ b> B each include a
Ag焼成層30A,30Bをそれぞれ構成するガラス層31は、P2O5が25mol%以上、57mol%以下、SnOが25mol%以上、57mol%以下の範囲で含有されている。
また、回路基板20の反り量は、50μm/10mm以下とされている。回路基板20の反り量を50μm/10mm以下にすることによって、回路層12と半導体素子(LED素子)6とが反りによって剥離することなく強固に接合され、かつ、セラミックス基板11の湾曲による破損を防止する。
The glass layers 31 constituting the Ag fired
Further, the warpage amount of the
接合層52は、本実施形態では、酸化銀が還元されたナノサイズないしサブミクロンサイズのAgの焼結体とされており、酸化銀と還元剤とを含む酸化銀ペーストの焼結体である。ここで、酸化銀を還元することによってAg焼結体を形成し、このAg焼結体によってAg焼成層30AとAg焼成層30Bとの間を接合している。これによって、約350℃以下の低温で接合することが可能となる。また、酸化銀の還元によって、微細な金属Ag粒子を生成し、その粒子径が、例えば粒径10nm〜1μmと非常に微細であることから、高温環境下でも金属層13と冷却器50との充分な接合強度及び接合信頼性を維持することができる。
In the present embodiment, the
なお、接合層52の形成時に、酸化銀ペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によって酸化銀ペーストを印刷した。
In applying the silver oxide paste when forming the
この酸化銀ペーストは、酸化銀粉末と、還元剤と、溶剤と、を含有している。
酸化銀粉末の含有量が酸化銀ペースト全体の60質量%以上92質量%以下とされ、還元剤の含有量が酸化銀ペースト全体の5質量%以上15質量%以下とされており、残部が溶剤とされている。
なお、この酸化銀ペーストは、その粘度が10Pa・s以上100Pa・s以下、より好ましくは30Pa・s以上80Pa・s以下に調整されている。
This silver oxide paste contains silver oxide powder, a reducing agent, and a solvent.
The content of the silver oxide powder is 60% by mass or more and 92% by mass or less of the entire silver oxide paste, the content of the reducing agent is 5% by mass or more and 15% by mass or less of the entire silver oxide paste, and the remainder is a solvent. It is said that.
The silver oxide paste has a viscosity adjusted to 10 Pa · s to 100 Pa · s, more preferably 30 Pa · s to 80 Pa · s.
接合層52は、上述したAgの焼結体以外にも、例えば、はんだによる接合層であってもよい。接合層52をはんだによって構成する場合、例えば、Sn−Ag系はんだ、Sn−In系はんだ、若しくはSn−Ag−Cu系はんだなどを用いることができる。
また、酸化銀ペースト以外にも、ナノサイズやサブミクロンサイズの銀粒子を有する銀ペーストを用いることもできる。
The
In addition to the silver oxide paste, a silver paste having nano-sized or submicron-sized silver particles can also be used.
以上のような構成の回路基板20によれば、250℃以上、350℃未満といった低温の焼成温度に適した組成を持つガラス入りAgペーストを用いてAg焼成層30AおよびAg焼成層30Bが形成されているので、Ag焼成層30AおよびAg焼成層30Bの反りが少ない。これにより、回路基板20の反り量は、50μm/10mm以下となる。よって、セラミックス基板(絶縁層)11の平坦性が保たれ、回路層12に半導体素子(LED素子)6を実装した際に、この半導体素子6がAg焼成層30の湾曲によって剥離したり、導通不良の発生を確実に防止できる。
According to the
特に、本実施形態のように金属層13の厚みt2が回路層12の厚みt1よりも厚い、即ち、セラミックス基板(絶縁層)11を中心とした積層方向の上下で非対称な形状の場合、反りが生じやすいが、低温の焼成温度に適した組成を持つガラス入りAgペーストを用いてAg焼成層30AおよびAg焼成層30Bを形成することで、こうした反りの発生を確実に防止することができる。
また、湾曲によって半導体素子(LED素子)6の発光特性が変化することを防止できる。
In particular, when the thickness t2 of the
Moreover, it can prevent that the light emission characteristic of the semiconductor element (LED element) 6 changes with curvature.
また、平板状の冷却器50を形成した一体型の回路基板20においては、セラミックス基板(絶縁層)11を中心とした両面で非対称な構成であっても、低い焼成温度で形成したAg焼成層30A,30Bによって反りが抑制されているので、セラミックス基板(絶縁層)11の湾曲による損傷や、Ag焼成層30A,30Bの湾曲による半導体素子(LED素子)6の剥離や導通不良を確実に防止することができる。
Moreover, in the integrated
上述した第一実施形態や第二実施形態においては、半導体素子としてパワーモジュール素子やLED素子を例示したが、本発明の回路基板は、実装する半導体素子の種類が特に限定されるものではなく、各種の半導体素子を実装することができる。 In the first embodiment and the second embodiment described above, the power module element and the LED element are exemplified as the semiconductor element. However, the type of the semiconductor element to be mounted on the circuit board of the present invention is not particularly limited. Various semiconductor elements can be mounted.
(回路基板の製造方法:第一実施形態)
次に、図1〜3に示す第一実施形態の回路基板の製造方法(第一実施形態)について、図6に示すフローチャートを参照して説明する。
まず、回路層12となるアルミニウム板及び金属層13となるアルミニウム板を準備する。回路層12や金属層13に用いるアルミニウム板としては、例えば、純度が99.99mass%以上のアルミニウム(いわゆる4Nアルミニウム)の圧延板を用いる。こうした圧延版の厚みは、例えば、0.6mm程度である。
(Circuit board manufacturing method: first embodiment)
Next, a circuit board manufacturing method (first embodiment) according to the first embodiment shown in FIGS. 1 to 3 will be described with reference to a flowchart shown in FIG.
First, an aluminum plate to be the
これらのアルミニウム板を、セラミックス基板(絶縁層)11の一面側11a及び他面側11bにそれぞれろう材を介して積層し、加圧・加熱後冷却することによって、アルミニウム板とセラミックス基板11とを接合する(回路層接合工程S11)。なお、接合温度は、640℃〜650℃に設定されている。
These aluminum plates are laminated on one
回路層接合工程S11に用いるろう材としては、Al−Cu系ろう材、Al−Si系ろう材などが挙げられる。本実施形態では、Al−Si系ろう材が用いられている。回路層12は、ろう材によってセラミックス基板(絶縁層)11に接合した後、例えば、エッチングなどによって所定の回路パターンを形成することができる。
Examples of the brazing material used in the circuit layer bonding step S11 include an Al—Cu based brazing material and an Al—Si based brazing material. In this embodiment, an Al—Si brazing material is used. After the
セラミックス基板(絶縁層)11としては、絶縁性および放熱性に優れたSi3N4(窒化ケイ素)、AlN(窒化アルミニウム)、Al2O3(アルミナ)等のセラミックスの薄板を用いることができる。本実施形態では、セラミックス基板(絶縁層)11は、AlNで構成されている。また、セラミックス基板(絶縁層)11の厚さは、例えば、0.2〜1.5mmの範囲内であればよく、本実施形態では、0.635mmの厚みのものを用いている。 As the ceramic substrate (insulating layer) 11, a ceramic thin plate such as Si 3 N 4 (silicon nitride), AlN (aluminum nitride), Al 2 O 3 (alumina) having excellent insulating properties and heat dissipation can be used. . In the present embodiment, the ceramic substrate (insulating layer) 11 is made of AlN. Moreover, the thickness of the ceramic substrate (insulating layer) 11 should just be in the range of 0.2-1.5 mm, for example, and the thickness of 0.635 mm is used in this embodiment.
次に、金属層13の他方の面側に、冷却器40(天板部41)をろう材を介して接合する(冷却器接合工程S12)。なお、冷却器40のろう付けの温度は、590℃〜610℃に設定されている。冷却器接合工程S12に用いるろう材としては、Al−Cu系ろう材、Al−Si系ろう材などが挙げられる。本実施形態で、Al−Si系ろう材が用いられている。
Next, the cooler 40 (top plate portion 41) is joined to the other surface side of the
なお、冷却器接合工程S12において、金属層13の他方の面側と冷却器40(天板部41)との間に緩衝層を形成することも好ましい。緩衝層としては、アルミニウム又はアルミニウム合金若しくはアルミニウムを含む複合材(例えばAlSiC等)であればよく、一例として、純度が99.98mass%以上の高純度Alからなる板状の部材を用いることができる。緩衝層の厚みは、例えば、0.4mm以上、2.5mm以下であればよい。こうした緩衝層を金属層13と冷却器40との間に形成すれば、緩衝層が応力緩衝の機能を果たす。
In the cooler joining step S12, it is also preferable to form a buffer layer between the other surface side of the
次に、回路層12の一面側12aに、ガラス入りAgペーストを塗布する(ガラス入りAgペースト塗布工程S13)。なお、ガラス入りAgペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によってガラス入りAgペーストを回路層12上に形成した。
Next, a glass-filled Ag paste is applied to one
ガラス入りAgペーストは、前述したように、Ag粉末と、ガラス粉末とを含み、ガラス粉末の組成は、ガラス粉末の全量を100mol%とした時に、P2O5が30mol%以上、65mol%以下、SnOが30mol%以上、65mol%以下、SiO2が0.1mol%以上、10mol%以下、Al2O3が0.1mol%以上、10mol%以下、B2O3が0.1mol%以上、10mol%以下としている。こうしたガラス粉末の組成によって、ガラス入りAgペーストは250℃以上、350℃未満といった低温で焼成可能である。
As described above, the glass-filled Ag paste includes Ag powder and glass powder, and the composition of the glass powder is such that P 2 O 5 is 30 mol% or more and 65 mol% or less when the total amount of the glass powder is 100 mol%. , SnO is 30 mol% or more, 65 mol% or less, SiO 2 is 0.1 mol% or more, 10 mol% or less, Al 2 O 3 is 0.1 mol% or more, 10 mol% or less,
回路層12の一面側12aにガラス入りAgペーストを塗布した状態で、加熱炉内に装入してガラス入りAgペーストの焼成を行う(焼成工程S14)。このときの焼成温度は、250℃以上、350℃未満に設定されている(低温焼成)。
この焼成工程S14により、ガラス層31とAg層32とを備えたAg焼成層30が形成される。焼成工程S14においては、ガラス入りAgペーストを250℃以上、350℃未満といった低温で焼成しているので、従来のような高温焼成(例えば、350℃〜650℃程度)によってAg焼成層を形成する場合と比較して、加熱による回路基板10の反り量を小さく抑えることができる。回路基板10の反り量は50μm/10mm以下にすることができる。
In a state where the glass-filled Ag paste is applied to the one
By this firing step S14, the Ag fired
また、冷却器40を接合した回路基板10では、絶縁層11の両側が非対称な形状となるが、Ag焼成層30を低温焼成によって形成できるので、加熱による回路基板10の反り量が小さく抑えられる。よって、絶縁層11の湾曲による破損や冷却器40の剥離を防止することができる。
Further, in the
また、この焼成工程S14において、ガラス層31の形成により、回路層12の表面に自然発生していたアルミニウム酸化皮膜12Aが溶融除去されることになり、回路層12に直接ガラス層31が形成される。また、ガラス層31の内部に、粒径が数ナノメートル程度の微細なAg粒子33が分散されることになる。
Further, in this firing step S14, the formation of the
以上の工程を経て、回路層12の表面にAg焼成層30が形成された回路基板10を製造することができる。
Through the above steps, the
本実施形態では、焼成工程S14の前工程として冷却器接合工程S12を行い、冷却器40を接合している。これによって、冷却器形成工程S12において、例えば、350℃以上の高温で冷却器40を接合しても、後工程である焼成工程S14においてAg焼成層30を低温(350℃未満)で形成するので、冷却器40が熱によって剥離したり、回路基板10が350℃以上の高温に晒されて熱歪による反りが大きくなってしまうことを防止できる。
In the present embodiment, the cooler joining step S12 is performed as a pre-process of the firing step S14, and the cooler 40 is joined. Thereby, even if the cooler 40 is joined at a high temperature of 350 ° C. or higher in the cooler forming step S12, for example, the Ag fired
この後、半導体素子3を実装する場合には、例えば、Ag焼成層30の表面に、はんだ材を介して半導体素子3を載置し、還元炉内においてはんだ接合する(はんだ接合工程S15)。これにより、はんだ層2を介して半導体素子3が回路層12上に接合されたパワーモジュール(半導体装置)1を製造することができる。
Thereafter, when the semiconductor element 3 is mounted, for example, the semiconductor element 3 is placed on the surface of the Ag fired
(回路基板の製造方法:第二実施形態)
次に、図1〜3に示す第一実施形態の回路基板の別な製造方法(第二実施形態)について、図7に示すフローチャートを参照して説明する。
なお、第一実施形態の回路基板の製造方法と同様の構成については、詳細な説明を省略する。
まず、回路層12となるアルミニウム板及び金属層13となるアルミニウム板を準備する。これらのアルミニウム板を、セラミックス基板(絶縁層)11の一面側11a及び他面側11bにそれぞれろう材を介して積層し、加圧・加熱後冷却することによって、前記アルミニウム板とセラミックス基板11とを接合する(回路層接合工程S21)。
(Circuit board manufacturing method: second embodiment)
Next, another manufacturing method (second embodiment) of the circuit board of the first embodiment shown in FIGS. 1 to 3 will be described with reference to the flowchart shown in FIG.
In addition, detailed description is abbreviate | omitted about the structure similar to the manufacturing method of the circuit board of 1st embodiment.
First, an aluminum plate to be the
次に、回路層12の一面側12aに、ガラス入りAgペーストを塗布する(ガラス入りAgペースト塗布工程S22)。ガラス入りAgペーストは、前述した第一実施形態のガラス入りAgペーストと同様である。
Next, a glass-filled Ag paste is applied to one
回路層12の一面側12aにガラス入りAgペーストを塗布した状態で、加熱炉内に装入してAgペーストの焼成を行う(焼成工程S23)。このときの焼成温度は、250℃以上、350℃未満に設定されている(低温焼成)。
この焼成工程S23により、ガラス層31とAg層32とを備えたAg焼成層30が形成される。焼成工程S23においては、ガラス入りAgペーストを250℃以上、350℃未満といった低温で焼成しているので、従来のような高温焼成(例えば、350℃〜650℃程度)によってAg焼成層を形成する場合と比較して、加熱による回路基板10の反り量を小さく抑えることができる。回路基板10の反り量は50μm/10mm以下にすることができる。
In a state where the glass paste Ag paste is applied to the one
By this firing step S23, the Ag fired
次に、金属層13の他方の面側に、冷却器40(天板部41)をはんだ付けによって接合する(冷却器接合工程S24)。この時、金属層13の他方の面側と冷却器40(天板部41)との間に緩衝層を形成してもよい。なお、冷却器40のはんだ付けの温度は、350℃未満にすることが好ましい。これによって、焼成工程S23の後工程として冷却器接合工程S24を行う場合であっても、前工程で既に形成されているAg焼成層30が350℃以上の高温に晒されることが無く、回路基板10の反り量を50μm/10mm以下にすることができる。
Next, the cooler 40 (top plate portion 41) is joined to the other surface side of the
以上のような第二実施形態の回路基板の製造方法においても、回路層12の表面にAg焼成層30が形成された回路基板10を製造することができる。
Also in the circuit board manufacturing method of the second embodiment as described above, the
(回路基板の製造方法:第三実施形態)
次に、図5に示す第二実施形態の回路基板の製造方法(第三実施形態)について、図8に示すフローチャートを参照して説明する。
まず、回路層12となるアルミニウム板及び金属層13となるアルミニウム板をそれぞれ準備する。回路層12や金属層13に用いるアルミニウム板としては、例えば、純度が99.99mass%以上のアルミニウム(いわゆる4Nアルミニウム)の圧延板を用いる。こうした圧延版の厚みは、回路層12が例えば、0.1mm程度、金属層13が例えば、0.2mm程度と、金属層13のほうが回路層12よりも厚みが厚くなるようにする。
(Circuit board manufacturing method: third embodiment)
Next, a circuit board manufacturing method (third embodiment) according to the second embodiment shown in FIG. 5 will be described with reference to the flowchart shown in FIG.
First, an aluminum plate to be the
これらのアルミニウム板を、セラミックス基板(絶縁層)11の一面側11a及び他面側11bにそれぞれろう材を介して積層し、加圧・加熱後冷却することによって、アルミニウム板とセラミックス基板11とを接合する(回路層および金属層接合工程S31)。なお、接合温度は、640℃〜650℃に設定されている。
These aluminum plates are laminated on one
回路層および金属層接合工程S31に用いるろう材としては、Al−Cu系ろう材、Al−Si系ろう材などが挙げられる。本実施形態では、Al−Si系ろう材が用いられている。回路層12は、ろう材によってセラミックス基板(絶縁層)11に接合した後、例えば、エッチングなどによって所定の回路パターンを形成することができる。
Examples of the brazing material used in the circuit layer and metal layer joining step S31 include an Al—Cu based brazing material and an Al—Si based brazing material. In this embodiment, an Al—Si brazing material is used. After the
セラミックス基板(絶縁層)11としては、絶縁性および放熱性に優れたSi3N4(窒化ケイ素)、AlN(窒化アルミニウム)、Al2O3(アルミナ)等のセラミックスの薄板を用いることができる。本実施形態では、セラミックス基板(絶縁層)11は、AlNで構成されている。また、セラミックス基板(絶縁層)11の厚さは、例えば、0.2〜1.5mmの範囲内であればよく、本実施形態では、0.635mmの厚みのものを用いている。 As the ceramic substrate (insulating layer) 11, a ceramic thin plate such as Si 3 N 4 (silicon nitride), AlN (aluminum nitride), Al 2 O 3 (alumina) having excellent insulating properties and heat dissipation can be used. . In the present embodiment, the ceramic substrate (insulating layer) 11 is made of AlN. Moreover, the thickness of the ceramic substrate (insulating layer) 11 should just be in the range of 0.2-1.5 mm, for example, and the thickness of 0.635 mm is used in this embodiment.
次に、例えばA6063(アルミニウム合金)からなる平板状の冷却器50を用意する。そして、金属層13上および冷却器50上に、それぞれガラス入りAgペーストを塗布する(ガラス入りAgペースト塗布工程S32)。なお、ガラス入りAgペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によってガラス入りAgペーストを金属層13上および冷却器50上にそれぞれ形成した。なお、ガラス入りAgペーストは、前述した第一実施形態と同様である。
Next, a
次に、金属層13上にガラス入りAgペーストを塗布した積層物、およびガラス入りAgペーストを塗布した冷却器50を、それぞれ加熱炉内に装入してガラス入りAgペーストの焼成を行う(焼成工程S33)。このときの焼成温度は、250℃以上、350℃未満に設定されている(低温焼成)。
Next, the laminate in which the glass-containing Ag paste is applied on the
この焼成工程S33により、金属層13上にガラス入りAgペーストを塗布した積層物、およびガラス入りAgペーストを塗布した冷却器50のそれぞれに、ガラス層31とAg層32とを備えたAg焼成層30A,30Bが形成される。焼成工程S33においては、ガラス入りAgペーストを250℃以上、350℃未満といった低温で焼成しているので、従来のような高温焼成(例えば、350℃〜650℃程度)によってAg焼成層を形成する場合と比較して、加熱による回路基板20の反り量を小さく抑えることができる。回路基板20の反り量は50μm/10mm以下にすることができる。
In this firing step S33, an Ag fired layer provided with a
次に、焼成工程S33で形成されたAg焼成層30AとAg焼成層30Bとの間に、酸化銀粉末と還元剤と溶剤とを含有した酸化銀ペーストを塗布し、例えば、350℃程度の低温で加熱する。これによって、Ag焼成層30AとAg焼成層30Bとの間にナノサイズないしサブミクロンサイズのAgの焼結体からなる接合層52が形成され、金属層13と冷却器50とがAg焼成層30A,接合層52,Ag焼成層30Bを介して接合される(冷却器形成工程S34)。
Next, a silver oxide paste containing silver oxide powder, a reducing agent, and a solvent is applied between the Ag fired
以上の工程を経て、金属層13と冷却器50とがAg焼成層30A,接合層52,Ag焼成層30Bを介して接合された回路基板20を製造することができる。
この後、半導体素子(LED素子)6を実装する場合には、例えば、回路層12上に、例えばはんだ材を介して半導体素子6を載置し、還元炉内においてはんだ接合することによって、LEDモジュール(半導体装置)5を製造することができる。
Through the above steps, the
Thereafter, when the semiconductor element (LED element) 6 is mounted, for example, the
なお、上記実施形態において、回路層上(Ag焼成層上)にはんだ接合で半導体素子を実装することとして説明したが、これに限らず、ナノサイズやサブミクロンサイズの銀粒子を含む銀ペーストを用いた、Ag焼結による接合を用いることもできる。 In the above embodiment, the semiconductor element is mounted on the circuit layer (on the Ag fired layer) by solder bonding. However, the present invention is not limited thereto, and a silver paste containing nano-sized or submicron-sized silver particles is used. The joining by Ag sintering used can also be used.
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and their modifications are included in the scope and gist of the invention, and are also included in the invention described in the claims and the equivalents thereof.
以下、本実施形態の効果を検証した検証例を示す。
(実験例1〜25)
上記実施形態に記載した方法によって、4N−Alのアルミニウム板に表1記載のガラス成分を有するガラス入りAgペーストを用い、焼成温度320℃、焼成時間30分とし、厚さ10μmのAg焼成層(10mm×10mm)を形成した。なお、Ag粉末の重量Aとガラス粉末の重量Gとの重量比A/Gは、A/G=80/5とした。そして、表1記載の方法によってAg焼成層上に半導体素子を接合した。接合方法がはんだの場合、96.5Sn−3Ag−0.5Cuはんだを用い、Ag焼結の場合には、実施形態に記載した酸化銀ペーストを用いて半導体素子を接合した。
得られたAg焼成層が形成された回路基板に対し、密着性の評価を行った。さらに、半導体素子が接合された半導体装置に対し、ガラス層内のP2O5とSnOの量及び回路層と半導体素子との密着強度を評価した。
Hereinafter, verification examples for verifying the effects of the present embodiment will be shown.
(Experimental Examples 1-25)
By the method described in the above embodiment, a 4N-Al aluminum plate is used and a glass-filled Ag paste having the glass components shown in Table 1 is used. The firing temperature is 320 ° C., the firing time is 30 minutes, and the 10 μm thick Ag fired layer ( 10 mm × 10 mm). The weight ratio A / G between the weight A of the Ag powder and the weight G of the glass powder was A / G = 80/5. And the semiconductor element was joined on the Ag baking layer by the method of Table 1. When the joining method was solder, 96.5Sn-3Ag-0.5Cu solder was used, and in the case of Ag sintering, the semiconductor element was joined using the silver oxide paste described in the embodiment.
Adhesion was evaluated with respect to the circuit board in which the obtained Ag baking layer was formed. Further, the amount of P 2 O 5 and SnO in the glass layer and the adhesion strength between the circuit layer and the semiconductor element were evaluated for the semiconductor device to which the semiconductor element was bonded.
(Ag焼成層と回路層との密着性評価)
JIS K 5600−5−6(クロスカット法)に規定される方法によって、Ag焼成層と回路層との密着性の評価を行った。ただし、評価方法としては、テープ剥離後に残ったAg焼成層の升目の数とした。即ち、数が多いほど、密着性が高いことを示している。なお、升目は100升(10升×10升)とした。
(ガラス層内のP2O5とSnOの量及び回路層と半導体素子との密着強度の評価)
ガラス層の断面をEDS(カールツァイス社製Ultra−55)でP及びSnの定量分析を行い、PはP2O5換算、SnはSnO換算し、P2O5及びSnOの量とした。
回路層と半導体素子との密着強度は、シェアテストによって求められる、シェア強度(せん断強度)とした。半導体素子を上にして回路層を水平に固定し、半導体素子をシェアツールで横から水平に押圧して、回路層と半導体素子との接合が破壊されたときの強度を確認した。なお、3回のシェア強度試験を実施してその平均値とした。
評価結果を表1に示す。
(Adhesion evaluation between Ag fired layer and circuit layer)
The adhesion between the Ag fired layer and the circuit layer was evaluated by the method defined in JIS K 5600-5-6 (cross cut method). However, as an evaluation method, it was set as the number of squares of the Ag fired layer remaining after the tape peeling. That is, the larger the number, the higher the adhesion. Note that the squares were 100 升 (10 升 x 10 升).
(Evaluation of adhesion strength between circuit layer and semiconductor element and amount of P 2 O 5 and SnO in glass layer)
The cross section of the glass layer was subjected to quantitative analysis of P and Sn by EDS (Ultra-55 manufactured by Carl Zeiss). P was converted to P 2 O 5 , Sn was converted to SnO, and the amounts were P 2 O 5 and SnO.
The adhesion strength between the circuit layer and the semiconductor element was the shear strength (shear strength) required by a shear test. The circuit layer was fixed horizontally with the semiconductor element facing upward, and the semiconductor element was pressed horizontally with a shear tool to confirm the strength when the junction between the circuit layer and the semiconductor element was broken. In addition, the shear strength test of 3 times was implemented and it was set as the average value.
The evaluation results are shown in Table 1.
表1の結果から、ガラス成分が本発明の範囲外とした実験例1,6,10,11,15,16,20,21,25では、Ag焼成層の密着性が悪く、また、実験例5では密着性は良いものの、半導体素子を接合した後のシェア強度が低かった。
なお、密着性の低かった、実験例1,6,10,11,15,16,20,21,25は、Ag焼成層が剥離したため、ガラス層内のP2O5とSnOの量及び回路層と半導体素子との密着強度の評価は行っていない。
一方、本発明である実験例2~4、7~9、12~14、17~19、22~24では、密着性及び密着強度の高いパワーモジュール(半導体装置)が得られることが分かった。
From the results of Table 1, in Experimental Examples 1, 6, 10, 11, 15, 16, 20, 21, and 25 in which the glass component was outside the scope of the present invention, the adhesion of the Ag fired layer was poor, and the Experimental Example In No. 5, although the adhesion was good, the shear strength after bonding the semiconductor element was low.
In Experimental Examples 1, 6, 10, 11, 15, 16, 20, 21, and 25, which had low adhesion, the amount of P 2 O 5 and SnO in the glass layer and the circuit were reduced because the Ag fired layer was peeled off. The adhesion strength between the layer and the semiconductor element is not evaluated.
On the other hand, in Experimental Examples 2 to 4, 7 to 9, 12 to 14, 17 to 19, and 22 to 24 according to the present invention, it was found that a power module (semiconductor device) having high adhesion and adhesion strength can be obtained.
(実験例30〜34、従来例)
AlNからなるセラミックス基板の一方の面に、回路層となる厚さ0.6mmの4N−Al板を、他方の面に金属層となる厚さ0.6mmの4N−Al板をAl−Siろう材を用い接合した。回路層上に表1記載のガラス成分を有するガラス入りAgペーストを用いてAg焼成層を形成した。なお、Ag粉末の重量Aとガラス粉末の重量Gとの重量比A/Gは、A/G=80/5とし、焼成温度は表1の通りとした。そして、Ag焼成層が形成された回路基板に対し、Ag焼成層と回路層との密着性及び反りの評価を行った。密着性の評価は上述した方法と同様とした。
(反りの評価)
反りは表面粗さ計((株)ミツトヨ製 SV−414)を用い、回路面に対し、10mmの距離を反り粗さ計で3点測定し、その最低値と最高値の差を反り量とした。
結果を表2に示す。
(Experimental examples 30 to 34, conventional example)
A 4N-Al plate having a thickness of 0.6 mm serving as a circuit layer is formed on one surface of a ceramic substrate made of AlN, and a 4N-Al plate having a thickness of 0.6 mm serving as a metal layer is formed on the other surface using an Al-Si solder. The materials were joined. An Ag fired layer was formed on the circuit layer using an Ag paste containing glass having the glass components shown in Table 1. The weight ratio A / G between the weight A of the Ag powder and the weight G of the glass powder was A / G = 80/5, and the firing temperature was as shown in Table 1. And the adhesiveness and curvature of Ag baking layer and a circuit layer were evaluated with respect to the circuit board in which Ag baking layer was formed. The evaluation of adhesion was the same as that described above.
(Evaluation of warpage)
Warpage was measured using a surface roughness meter (SV-414 manufactured by Mitutoyo Corporation) at a distance of 10 mm on the circuit surface with a warp roughness meter, and the difference between the minimum and maximum values was calculated as the amount of warpage. did.
The results are shown in Table 2.
表2の結果から、焼成温度200℃と低かった実験例30では密着性が悪かった。また、焼成温度が400℃と高い実験例34では、反りが大きくなることが分かった。また、従来のガラス成分を用いた場合も密着性が低いことが分かった。
一方、本発明である実験例31~33では、密着性も高く、反りも小さいパワーモジュール(半導体装置)が得られることが分かった。
From the results in Table 2, the adhesion was poor in Experimental Example 30 where the firing temperature was as low as 200 ° C. Moreover, it turned out that curvature becomes large in Experimental example 34 whose baking temperature is as high as 400 degreeC. Also, it was found that the adhesion was low when a conventional glass component was used.
On the other hand, in Experimental Examples 31 to 33 according to the present invention, it was found that a power module (semiconductor device) having high adhesion and low warpage could be obtained.
1 パワーモジュール(半導体装置)
2 はんだ層
3 半導体素子(パワーモジュール素子)
5 LEDモジュール(半導体装置)
6 半導体素子(LED素子)
10 回路基板
11 セラミックス基板(絶縁層)
12 回路層
12A アルミニウム酸化皮膜
20 回路基板
30,30A,30B Ag焼成層
31 ガラス層
32 Ag層
33 Ag粒子
40 冷却器
50 冷却器
1 Power module (semiconductor device)
2 Solder layer 3 Semiconductor element (power module element)
5 LED module (semiconductor device)
6 Semiconductor elements (LED elements)
10
DESCRIPTION OF
Claims (10)
前記回路層上にガラスを含有するAgペーストを塗布する塗布工程と、
塗布した前記Agペーストを焼成し、ガラスを含有するAgペーストの焼成体からなる前記Ag焼成層を形成する焼成工程と、を備え、
前記焼成工程における前記Agペーストの焼成温度は、250℃以上、350℃未満であり、
前記Agペーストに含有されるガラスは、ガラスの全量を100mol%とした時に、
P2O5が30mol%以上、65mol%以下、
SnOが30mol%以上、65mol%以下、
SiO2が0.1mol%以上、10mol%以下、
Al2O3が0.1mol%以上、10mol%以下、
B2O3が0.1mol%以上、10mol%以下、
の組成をもつことを特徴とする回路基板の製造方法。 A circuit board manufacturing method comprising at least a circuit layer made of Al or an Al alloy formed on one surface of an insulating layer and an Ag fired layer formed on the circuit layer,
An application step of applying an Ag paste containing glass on the circuit layer;
Firing the applied Ag paste and forming the Ag fired layer made of a fired body of Ag paste containing glass, and
The firing temperature of the Ag paste in the firing step is 250 ° C. or more and less than 350 ° C.,
When the total amount of glass is 100 mol%, the glass contained in the Ag paste is
P 2 O 5 is 30 mol% or more and 65 mol% or less,
SnO is 30 mol% or more and 65 mol% or less,
SiO 2 is 0.1 mol% or more and 10 mol% or less,
Al 2 O 3 is 0.1 mol% or more and 10 mol% or less,
B 2 O 3 is 0.1 mol% or more, less 10 mol%,
A circuit board manufacturing method characterized by having the following composition:
前記金属層上にガラスを含有するAgペーストを塗布する塗布工程と、
塗布した前記Agペーストを焼成し、ガラスを含有するAgペーストの焼成体からなる前記Ag焼成層を形成する焼成工程と、を備え、
前記焼成工程における前記Agペーストの焼成温度は、250℃以上、350℃未満であり、
前記Agペーストに含有されるガラスは、ガラスの全量を100mol%とした時に、
P2O5が30mol%以上、65mol%以下、
SnOが30mol%以上、65mol%以下、
SiO2が0.1mol%以上、10mol%以下、
Al2O3が0.1mol%以上、10mol%以下、
B2O3が0.1mol%以上、10mol%以下、
の組成をもつことを特徴とする回路基板の製造方法。 A circuit layer made of Al or Al alloy formed on one surface of the insulating layer, a metal layer formed on the other surface of the insulating layer, and an Ag fired layer formed on the metal layer A circuit board manufacturing method comprising:
An application step of applying an Ag paste containing glass on the metal layer;
Firing the applied Ag paste and forming the Ag fired layer made of a fired body of Ag paste containing glass, and
The firing temperature of the Ag paste in the firing step is 250 ° C. or more and less than 350 ° C.,
When the total amount of glass is 100 mol%, the glass contained in the Ag paste is
P 2 O 5 is 30 mol% or more and 65 mol% or less,
SnO is 30 mol% or more and 65 mol% or less,
SiO 2 is 0.1 mol% or more and 10 mol% or less,
Al 2 O 3 is 0.1 mol% or more and 10 mol% or less,
B 2 O 3 is 0.1 mol% or more, less 10 mol%,
A circuit board manufacturing method characterized by having the following composition:
前記Ag焼成層は、ガラスを含有するAgペーストの焼成体であり、前記回路層上に形成されたガラス層と、このガラス層上に形成されたAg層とからなり、
前記ガラス層には、P2O5が25mol%以上、57mol%以下、SnOが25mol%以上、57mol%以下含有されており、
前記回路基板の反り量が50μm/10mm以下であることを特徴とする回路基板。 A circuit board comprising at least a circuit layer made of Al or an Al alloy formed on one surface of an insulating layer, and an Ag fired layer formed on the circuit layer,
The Ag fired layer is a fired body of an Ag paste containing glass, and includes a glass layer formed on the circuit layer and an Ag layer formed on the glass layer.
In the glass layer, P 2 O 5 is contained in an amount of 25 mol% or more and 57 mol% or less, and SnO is contained in an amount of 25 mol% or more and 57 mol% or less,
A circuit board, wherein the amount of warping of the circuit board is 50 μm / 10 mm or less.
前記Ag焼成層は、ガラスを含有するAgペーストの焼成体であり、前記金属層上に形成されたガラス層と、このガラス層上に形成されたAg層とからなり、
前記ガラス層には、P2O5が25mol%以上、57mol%以下、SnOが25mol%以上、57mol%以下含有されており、
前記回路基板の反り量が50μm/10mm以下であることを特徴とする回路基板。 A circuit layer made of Al or Al alloy formed on one surface of the insulating layer, a metal layer formed on the other surface of the insulating layer, and an Ag fired layer formed on the metal layer A circuit board manufacturing method comprising:
The Ag fired layer is a fired body of an Ag paste containing glass, and includes a glass layer formed on the metal layer and an Ag layer formed on the glass layer.
In the glass layer, P 2 O 5 is contained in an amount of 25 mol% or more and 57 mol% or less, and SnO is contained in an amount of 25 mol% or more and 57 mol% or less,
A circuit board, wherein the amount of warping of the circuit board is 50 μm / 10 mm or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015254969A JP6565673B2 (en) | 2015-12-25 | 2015-12-25 | Circuit board manufacturing method, circuit board, and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015254969A JP6565673B2 (en) | 2015-12-25 | 2015-12-25 | Circuit board manufacturing method, circuit board, and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017118061A true JP2017118061A (en) | 2017-06-29 |
JP6565673B2 JP6565673B2 (en) | 2019-08-28 |
Family
ID=59234541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015254969A Expired - Fee Related JP6565673B2 (en) | 2015-12-25 | 2015-12-25 | Circuit board manufacturing method, circuit board, and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6565673B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111095542A (en) * | 2017-09-25 | 2020-05-01 | 索尼半导体解决方案公司 | Semiconductor device with a plurality of semiconductor chips |
CN111868900A (en) * | 2018-03-23 | 2020-10-30 | 三菱综合材料株式会社 | Method for manufacturing electronic component mounting module |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008034802A (en) * | 2006-07-07 | 2008-02-14 | Nippon Electric Glass Co Ltd | Semiconductor sealing material and semiconductor element sealed with it |
JP2014127629A (en) * | 2012-12-27 | 2014-07-07 | Mitsubishi Materials Corp | Power module substrate, power module substrate with metal member, power module with metal member, method of manufacturing power module substrate, and method of manufacturing power module substrate with metal member |
-
2015
- 2015-12-25 JP JP2015254969A patent/JP6565673B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008034802A (en) * | 2006-07-07 | 2008-02-14 | Nippon Electric Glass Co Ltd | Semiconductor sealing material and semiconductor element sealed with it |
JP2014127629A (en) * | 2012-12-27 | 2014-07-07 | Mitsubishi Materials Corp | Power module substrate, power module substrate with metal member, power module with metal member, method of manufacturing power module substrate, and method of manufacturing power module substrate with metal member |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111095542A (en) * | 2017-09-25 | 2020-05-01 | 索尼半导体解决方案公司 | Semiconductor device with a plurality of semiconductor chips |
CN111868900A (en) * | 2018-03-23 | 2020-10-30 | 三菱综合材料株式会社 | Method for manufacturing electronic component mounting module |
Also Published As
Publication number | Publication date |
---|---|
JP6565673B2 (en) | 2019-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5664625B2 (en) | Semiconductor device, ceramic circuit board, and semiconductor device manufacturing method | |
JP5212298B2 (en) | Power module substrate, power module substrate with cooler, power module, and method of manufacturing power module substrate | |
KR102066300B1 (en) | Solder joint structure, power module, heat-sink-attached substrate for power module, method for producing said substrate, and paste for forming solder underlayer | |
JP6085968B2 (en) | Power module substrate with metal member, power module with metal member, and method for manufacturing power module substrate with metal member | |
JP6111764B2 (en) | Power module substrate manufacturing method | |
JP6146007B2 (en) | Manufacturing method of joined body, manufacturing method of power module, power module substrate and power module | |
JP5304508B2 (en) | Conductive composition | |
JP5526632B2 (en) | Insulating substrate, insulating circuit substrate, semiconductor device, manufacturing method of insulating substrate, and manufacturing method of insulating circuit substrate | |
WO2011049067A1 (en) | Substrate for power module, substrate with heat sink for power module, power module, method for producing substrate for power module, and method for producing substrate with heat sink for power module | |
JP5707886B2 (en) | Power module substrate, power module substrate with cooler, power module, and power module substrate manufacturing method | |
JP2012160642A (en) | Substrate for power module with heat sink, and manufacturing method of substrate for power module with heat sink, and power module | |
JP6369325B2 (en) | Power module substrate, manufacturing method thereof, and power module | |
JP5915233B2 (en) | Solder joint structure, power module, power module substrate with heat sink, and manufacturing method thereof | |
TWI726048B (en) | Metal member with ag base layer, insulated circuit substrate with ag base layer, semiconductor devices, insulated circuit substrate with heat sink, and method for producing metal member with ag base layer | |
JP6565673B2 (en) | Circuit board manufacturing method, circuit board, and semiconductor device | |
JP6677886B2 (en) | Semiconductor device | |
JP5966504B2 (en) | Solder joint structure, power module, power module substrate with heat sink, solder joint structure manufacturing method, power module manufacturing method, heat sink power module substrate manufacturing method | |
JP2013125779A (en) | Solder joint structure, power module, substrate for power module with radiation plate, and substrate for power module with cooler | |
JP6115215B2 (en) | Manufacturing method of power module substrate and manufacturing method of power module | |
JP2014160707A (en) | Method for manufacturing conjugant, method for manufacturing power module, and power module | |
JP6160037B2 (en) | Manufacturing method of joined body, manufacturing method of power module, joined body, power module, and substrate for power module | |
JP6269116B2 (en) | Metal member with underlayer, insulated circuit board, semiconductor device, insulated circuit board with heat sink, and method for producing metal member with underlayer | |
JP2015126002A (en) | Power module substrate, method of manufacturing the same, and power module | |
JP2013168240A (en) | Paste for formation of solder ground layer | |
JP2016189397A (en) | METHOD OF MANUFACTURING SUBSTRATE FOR POWER MODULE WITH Ag UNDERLAYER, SUBSTRATE FOR POWER MODULE WITH Ag UNDERLAYER AND POWER MODULE |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180926 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20181012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190715 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6565673 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |