JP6160037B2 - Manufacturing method of joined body, manufacturing method of power module, joined body, power module, and substrate for power module - Google Patents

Manufacturing method of joined body, manufacturing method of power module, joined body, power module, and substrate for power module Download PDF

Info

Publication number
JP6160037B2
JP6160037B2 JP2012170544A JP2012170544A JP6160037B2 JP 6160037 B2 JP6160037 B2 JP 6160037B2 JP 2012170544 A JP2012170544 A JP 2012170544A JP 2012170544 A JP2012170544 A JP 2012170544A JP 6160037 B2 JP6160037 B2 JP 6160037B2
Authority
JP
Japan
Prior art keywords
layer
power module
semiconductor element
bonding
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012170544A
Other languages
Japanese (ja)
Other versions
JP2014029964A (en
Inventor
修司 西元
修司 西元
東洋 大橋
東洋 大橋
長友　義幸
義幸 長友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2012170544A priority Critical patent/JP6160037B2/en
Publication of JP2014029964A publication Critical patent/JP2014029964A/en
Application granted granted Critical
Publication of JP6160037B2 publication Critical patent/JP6160037B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は、アルミニウム部材と他の部材とが接合されてなる接合体の製造方法、この接合体の製造方法を用いたパワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板に関するものである。 The present invention relates to a method for manufacturing a joined body in which an aluminum member and another member are joined, a method for producing a power module using the method for producing the joined body, and a joined body, a power module , and a power module substrate. Is.

ＬＥＤやパワーモジュール等の半導体装置においては、導電材料からなる回路層の上に半導体素子が接合された構造とされている。
例えば、特許文献１に示すパワーモジュールにおいては、セラミックス基板の一方の面に金属からなる回路層が形成されたパワーモジュール用基板と、この回路層上に接合される半導体素子と、を備えた構造とされている。そして、パワーモジュール用基板の他方側に放熱板が接合されており、半導体素子で発生した熱を、パワーモジュール用基板側に伝達し、放熱板を介して外部へ放散する構成とされている。 A semiconductor device such as an LED or a power module has a structure in which a semiconductor element is bonded on a circuit layer made of a conductive material.
For example, in the power module shown in Patent Document 1, a structure including a power module substrate in which a circuit layer made of a metal is formed on one surface of a ceramic substrate, and a semiconductor element bonded on the circuit layer. It is said that. A heat radiating plate is bonded to the other side of the power module substrate, and heat generated in the semiconductor element is transmitted to the power module substrate side and dissipated to the outside through the heat radiating plate.

ここで、半導体素子等の電子部品を回路層上に接合する際には、例えば特許文献１に示すように、はんだ材を用いた方法が広く使用されている。最近では、環境保護の観点から、例えばＳｎ−Ａｇ系、Ｓｎ−Ｉｎ系、若しくはＳｎ−Ａｇ−Ｃｕ系等の鉛フリーはんだが主流となっている。   Here, when an electronic component such as a semiconductor element is bonded on a circuit layer, a method using a solder material is widely used as disclosed in Patent Document 1, for example. Recently, lead-free solders such as Sn—Ag, Sn—In, or Sn—Ag—Cu are becoming mainstream from the viewpoint of environmental protection.

ところで、特許文献１に記載されたように、はんだ材を介して半導体素子等の電子部品と回路層とを接合した場合には、高温環境下で使用した際にはんだの一部が溶融し、半導体素子等の電子部品と回路層と接合信頼性が低下するおそれがあった。
特に、最近では、シリコン半導体からＳｉＣ又はＧａＮなど化合物半導体素子の実用化が期待されており、半導体素子自体の耐熱性が向上しており、従来のようにはんだ材で接合した構造では対応が困難となってきている。 By the way, as described in Patent Document 1, when an electronic component such as a semiconductor element and a circuit layer are joined via a solder material, a part of the solder melts when used in a high temperature environment, There is a possibility that the bonding reliability between the electronic component such as a semiconductor element and the circuit layer is lowered.
In particular, the compound semiconductor device such as SiC or GaN is expected to be put into practical use from silicon semiconductors recently, and the heat resistance of the semiconductor device itself has been improved, and it is difficult to cope with the conventional structure joined with a solder material. It has become.

そこで、はんだ材の代替として、特許文献２、３には、酸化銀粒子と有機物からなる還元剤とを含む酸化物ペーストを用いて、半導体素子等の電子部品を回路上に接合する技術が提案されている。
酸化銀粒子と有機物からなる還元剤とを含む酸化物ペーストにおいては、酸化銀粒子が還元剤によって還元されることによって生成する金属粒子が焼結することで、導電性の焼成体からなる接合層が形成され、この接合層を介して半導体素子等の電子部品が回路上に接合されることになる。
このように、金属粒子の焼成体によって接合層を形成した場合には、比較的低温条件で接合層を形成できるとともに接合層自体の融点は高くなるため、高温環境下においても接合強度が大きく低下しない。 Therefore, as an alternative to the solder material, Patent Documents 2 and 3 propose a technique for joining an electronic component such as a semiconductor element on a circuit using an oxide paste containing silver oxide particles and a reducing agent made of an organic substance. Has been.
In an oxide paste containing silver oxide particles and a reducing agent made of an organic substance, the metal particles produced by the silver oxide particles being reduced by the reducing agent sinter to form a bonding layer made of a conductive fired body. An electronic component such as a semiconductor element is bonded onto the circuit through this bonding layer.
As described above, when the bonding layer is formed of the fired body of metal particles, the bonding layer can be formed at a relatively low temperature and the melting point of the bonding layer itself is high, so the bonding strength is greatly reduced even in a high temperature environment. do not do.

特開２００４−１７２３７８号公報JP 2004-172378 A 特開２００８−２０８４４２号公報JP 2008-208442 A 特開２００９−２６７３７４号公報JP 2009-267374 A

ところで、特許文献２，３に記載されたように、酸化銀粒子と有機物からなる還元剤とを含む酸化物ペーストを用いた場合には、この酸化物ペーストを焼成して導電性の焼成体を形成することになる。ここで、酸化物ペーストが焼結される際には、酸化銀粒子の還元反応や有機物の分解反応によるガスが発生する。
例えば、上述したパワーモジュールにおいて、半導体素子と回路層とを酸化物ペーストによって接合する場合、酸化物ペーストの焼結は、温度の不均一性などから半導体素子と回路層の接合面の周縁部から中央部に向けて進行してしまう場合がある。このため、接合面の中央部で酸化物ペーストが焼結する時点では、接合面の周縁部の焼結が完了しており、接合面の中央部で発生した酸化銀粒子の還元反応や有機物の分解反応によるガスが接合層内部に残存してしまい、半導体素子と回路層とを接合できなくなるおそれがあった。このため、半導体素子と回路層との間の熱抵抗が大きくなり、半導体素子から発生する熱をパワーモジュール用基板側へ効率よく伝達することができなくなるおそれがあった。 By the way, as described in Patent Documents 2 and 3, when an oxide paste containing silver oxide particles and a reducing agent made of an organic material is used, the oxide paste is fired to form a conductive fired body. Will form. Here, when the oxide paste is sintered, gas is generated due to a reduction reaction of silver oxide particles and a decomposition reaction of organic substances.
For example, in the above-described power module, when the semiconductor element and the circuit layer are joined with an oxide paste, the oxide paste is sintered from the peripheral portion of the joining surface of the semiconductor element and the circuit layer due to temperature non-uniformity. It may progress toward the center. For this reason, when the oxide paste is sintered at the central portion of the joint surface, the sintering of the peripheral portion of the joint surface is completed, and the reduction reaction of the silver oxide particles generated at the central portion of the joint surface and the organic matter There is a possibility that the gas due to the decomposition reaction remains inside the bonding layer and the semiconductor element and the circuit layer cannot be bonded. For this reason, the thermal resistance between the semiconductor element and the circuit layer is increased, and there is a possibility that heat generated from the semiconductor element cannot be efficiently transmitted to the power module substrate side.

この発明は、前述した事情に鑑みてなされたものであって、アルミニウム部材と他の部材とを、酸化銀と還元剤とを含む接合材を用いて接合する際に、酸化銀の還元反応や有機物の分解反応によるガスを接合層の外部へと排出し、アルミニウム部材と他の部材とを十分に接合することが可能な接合体の製造方法、この接合体の製造方法を用いたパワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板を提供することを目的とする。 This invention was made in view of the above-described circumstances, and when joining an aluminum member and another member using a joining material containing silver oxide and a reducing agent, the reduction reaction of silver oxide or A method for producing a joined body capable of exhausting a gas due to a decomposition reaction of organic matter to the outside of the joining layer and sufficiently joining the aluminum member and another member, and a power module using the method for producing the joined body. It is an object of the present invention to provide a manufacturing method, a joined body, a power module , and a power module substrate .

このような課題を解決して、前記目的を達成するために、本発明の接合体の製造方法は、酸化銀と還元剤とを含む接合材を用いて、アルミニウム部材と他の部材とを接合する接合体の製造方法であって、前記アルミニウム部材の接合面の表面に下地層及び下地層の非被覆部分を形成し、前記下地層の非被覆部分が前記接合面の周縁部にまで延在するように形成する下地層形成工程と、前記アルミニウム部材と前記他の部材との間に、前記接合材を配置する接合材配置工程と、前記接合材を焼結することによって、前記下地層の非被覆部分において前記アルミニウム部材と前記接合材とが接合されない非接合部を形成するとともに、前記下地層において前記アルミニウム部材と前記他の部材の間に接合層を形成する焼成工程と、を備え、前記アルミニウム部材と前記他の部材とを、前記接合層を介して接合することを特徴としている。 In order to solve such problems and achieve the above object, the method for manufacturing a joined body of the present invention joins an aluminum member and another member using a joining material containing silver oxide and a reducing agent. A method of manufacturing a joined body, comprising: forming a base layer and a non-covered portion of the base layer on a surface of a joint surface of the aluminum member, and the non-covered portion of the base layer extending to a peripheral portion of the joint surface An underlayer forming step of forming the bonding material, a bonding material arranging step of arranging the bonding material between the aluminum member and the other member, and sintering the bonding material, Forming a non-bonded portion in which the aluminum member and the bonding material are not bonded to each other in an uncovered portion, and forming a bonding layer between the aluminum member and the other member in the base layer, A And Miniumu member and said other member, is characterized by joining via the bonding layer.

この構成の接合体の製造方法によれば、前記アルミニウム部材の接合面の表面に下地層及び下地層の非被覆部分を形成し、前記下地層の非被覆部分が前記接合面の周縁部にまで延在するように形成する下地層形成工程を備えている。このため、前記アルミニウム部材と前記他の部材との間に介在させた前記接合材を焼結する焼成工程において、接合材が焼結する際に、還元された銀とアルミニウムとが反応しないので、下地層の非被覆部分には焼成体が形成されず、非接合部が生じることになる。よって、アルミニウム部材及び他の部材の接合面の周縁部から中央部に向けて焼結が進行しても、接合面の中央部で発生する酸化銀の還元反応や有機物の分解反応によるガスが、非接合部を介して外部へと排出されることになり、接合材の焼成体からなる接合層内にガスが残存しない。よって、アルミニウム部材と他の部材とを確実に接合することが可能となる。なお、このアルミニウム部材は、アルミニウム又はアルミニウム合金から構成されている。   According to the method for manufacturing a joined body having this configuration, the base layer and the uncovered portion of the base layer are formed on the surface of the joint surface of the aluminum member, and the uncovered portion of the base layer reaches the peripheral portion of the joint surface. A base layer forming step for forming the base layer is provided. For this reason, in the firing step of sintering the bonding material interposed between the aluminum member and the other member, when the bonding material is sintered, the reduced silver and aluminum do not react. A fired body is not formed in the uncovered portion of the base layer, and a non-joined portion is generated. Therefore, even if sintering proceeds from the peripheral part of the joining surface of the aluminum member and the other member toward the central part, the gas due to the reduction reaction of the silver oxide generated at the central part of the joining surface and the decomposition reaction of the organic matter, It will be discharged | emitted outside through a non-joining part, and gas will not remain in the joining layer which consists of a sintered body of a joining material. Therefore, it becomes possible to join an aluminum member and another member reliably. The aluminum member is made of aluminum or an aluminum alloy.

本発明のパワーモジュールの製造方法は、絶縁層の一方の面に金属からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールの製造方法であって、前記回路層と前記半導体素子とを、前述の接合体の製造方法によって接合することを特徴としている。
この構成のパワーモジュールの製造方法によれば、半導体素子と回路層との間の接合層内に、酸化銀の還元反応や有機物の分解反応によるガスが残存することを抑制でき、半導体素子と回路層とを確実に接合することができる。よって、半導体素子と回路層との間の熱抵抗を抑えることができ、半導体素子から発生する熱をパワーモジュール用基板側へ効率よく伝達することができる。 A power module manufacturing method according to the present invention includes a power module substrate in which a circuit layer made of metal is disposed on one surface of an insulating layer, and a semiconductor element mounted on the circuit layer. In this manufacturing method, the circuit layer and the semiconductor element are bonded by the manufacturing method of the bonded body.
According to the method of manufacturing a power module having this configuration, it is possible to suppress the gas from the reduction reaction of silver oxide or the decomposition reaction of organic matter from remaining in the bonding layer between the semiconductor element and the circuit layer. The layer can be reliably bonded. Therefore, the thermal resistance between the semiconductor element and the circuit layer can be suppressed, and the heat generated from the semiconductor element can be efficiently transmitted to the power module substrate side.

ここで、前記非接合部の合計面積が、前記接合面全体の２％以上１０％以下とされていることが好ましい。
この場合、前記非接合部の合計面積が、前記接合面全体の１０％以下とされているので、半導体素子と回路層とが確実に接合されるとともに、半導体素子と回路層との間の熱抵抗が大きくなることを抑制できる。また、前記接合面全体の２％以上とされていることから、酸化銀の還元反応や有機物の分解反応によって生じたガスを確実に外部に排出することができる。 Here, it is preferable that the total area of the non-joining portions is 2% or more and 10% or less of the entire joining surface.
In this case, since the total area of the non-joining portions is 10% or less of the entire joining surface, the semiconductor element and the circuit layer are securely joined and the heat between the semiconductor element and the circuit layer is ensured. It can suppress that resistance becomes large. Moreover, since it is made into 2% or more of the whole joint surface, the gas produced by the reduction reaction of silver oxide or the decomposition reaction of organic substances can be surely discharged to the outside.

本発明の接合体は、アルミニウム部材と他の部材との接合体であって、前記アルミニウム部材と前記他の部材との間に、下地層及び接合層が形成されており、前記下地層は、前記アルミニウム部材側に形成されたガラス層と、このガラス層上に形成されたＡｇ層と、を備えており、前記アルミニウム部材のうち前記他の部材との接合面には、前記下地層と前記下地層の非被覆部分とが形成されており、前記下地層の非被覆部分は、前記他の部材との接合面の周縁部まで延在していることを特徴とする。
本発明のパワーモジュールは、絶縁層の一方の面にアルミニウム又はアルミニウム合金からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールであって、絶縁層の一方の面にアルミニウム又はアルミニウム合金からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールであって、前記回路層と前記半導体素子との間に、下地層及び接合層が形成されており、前記下地層は、前記回路層側に形成されたガラス層と、このガラス層上に形成されたＡｇ層と、を備えており、前記回路層の一方の面のうち前記半導体素子との接合面には、前記下地層と前記下地層の非被覆部分とが形成されており、前記下地層の非被覆部分は、前記半導体素子との接合面の周縁部まで延在していることを特徴としている。
この構成のパワーモジュールによれば、半導体素子と回路層とが酸化銀と還元剤とを含む接合材の焼成体からなる接合層を介して接合されており、この接合層内に酸化銀の還元反応や有機物の分解反応によるガスが残存することが抑制されることから、半導体素子と回路層との間の熱抵抗が小さく、半導体素子で発生する熱をパワーモジュール用基板側へと効率良く伝達することが可能となる。 The joined body of the present invention is a joined body of an aluminum member and another member, and a base layer and a joint layer are formed between the aluminum member and the other member . wherein said aluminum member side glass layer formed on the glass layer on the formed Ag layer has a, to the junction surface between the other members of the aluminum member, the underlying layer and An uncovered portion of the underlayer is formed, and the uncovered portion of the underlayer extends to the peripheral portion of the joint surface with the other member.
A power module according to the present invention includes a power module substrate in which a circuit layer made of aluminum or an aluminum alloy is disposed on one surface of an insulating layer, and a semiconductor element mounted on the circuit layer. A power module comprising: a power module substrate in which a circuit layer made of aluminum or an aluminum alloy is disposed on one surface of an insulating layer; and a semiconductor element mounted on the circuit layer. A base layer and a bonding layer are formed between the circuit layer and the semiconductor element. The base layer includes a glass layer formed on the circuit layer side and an Ag formed on the glass layer. includes a layer, and the junction surface between the semiconductor element of the one surface of the circuit layer, the and the uncoated portions of the underlying layer is formed as the underlying layer, the underlying layer Uncoated portion is characterized in that it extends to the periphery of the junction surface between the semiconductor element.
According to the power module having this configuration, the semiconductor element and the circuit layer are bonded via the bonding layer made of the sintered body of the bonding material containing silver oxide and the reducing agent, and the reduced silver oxide is contained in the bonding layer. Residual gas from reaction and organic decomposition reaction is suppressed, so the thermal resistance between the semiconductor element and the circuit layer is small, and the heat generated in the semiconductor element is efficiently transferred to the power module substrate side. It becomes possible to do.

本発明のパワーモジュール用基板は、絶縁層の一方の面にアルミニウム又はアルミニウム合金からなる回路層が配設され、この回路層の上に半導体素子が接合されるパワーモジュール用基板であって、前記回路層の一方の面のうち前記半導体素子との接合面には、前記下地層と前記下地層の非被覆部分とが形成されており、前記下地層は、前記回路層側に形成されたガラス層と、このガラス層上に形成されたＡｇ層と、を備えており、前記下地層の非被覆部分は、前記半導体素子との接合面の周縁部まで延在していることを特徴とする。
ここで、前記回路層の一方の面のうち前記半導体素子との接合面に、前記接合面の周縁部まで延在する突条部が形成され、この突条部によって前記下地層の非被覆部分が形成されている構成としてもよい。 The power module substrate of the present invention is a power module substrate in which a circuit layer made of aluminum or an aluminum alloy is disposed on one surface of an insulating layer, and a semiconductor element is bonded on the circuit layer, The ground layer and the uncovered portion of the ground layer are formed on the joint surface with the semiconductor element of one surface of the circuit layer, and the ground layer is a glass formed on the circuit layer side. And an Ag layer formed on the glass layer, and the uncovered portion of the base layer extends to the peripheral edge of the bonding surface with the semiconductor element. .
Here, a protrusion extending to the peripheral edge of the bonding surface is formed on the bonding surface with the semiconductor element in one of the surfaces of the circuit layer, and the uncovered portion of the base layer is formed by the protrusion. It is good also as a structure in which is formed.

本発明によれば、アルミニウム部材と他の部材とを、酸化銀と還元剤とを含む接合材を用いて接合する際に、酸化銀の還元反応や有機物の分解反応によるガスを接合層の外部へと排出し、アルミニウム部材と他の部材とを十分に接合することが可能な接合体の製造方法、この接合体の製造方法を用いたパワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板を提供することができる。 According to the present invention, when an aluminum member and another member are bonded using a bonding material containing silver oxide and a reducing agent, gas from the reduction reaction of silver oxide or the decomposition reaction of organic substances is supplied to the outside of the bonding layer. , A method for manufacturing a joined body capable of sufficiently joining an aluminum member and another member, a method for producing a power module using the method for producing the joined body, and a joined body, a power module , A power module substrate can be provided.

本発明の一実施形態であるパワーモジュールの概略説明図である。It is a schematic explanatory drawing of the power module which is one Embodiment of this invention. 図１に示すパワーモジュールの回路層と半導体素子との接合界面の拡大説明図である。FIG. 2 is an enlarged explanatory view of a bonding interface between a circuit layer and a semiconductor element of the power module shown in FIG. 図１に示すパワーモジュールに用いられるパワーモジュール用基板の回路層の上面図である。It is a top view of the circuit layer of the board | substrate for power modules used for the power module shown in FIG. 図３におけるＸ−Ｘ断面図である。It is XX sectional drawing in FIG. 図１に示すパワーモジュールの製造方法を示すフロー図である。It is a flowchart which shows the manufacturing method of the power module shown in FIG. 本発明の他の実施形態であるパワーモジュールの回路層と半導体素子との接合界面の拡大説明図である。It is expansion explanatory drawing of the joining interface of the circuit layer of the power module which is other embodiment of this invention, and a semiconductor element. 本発明の他の実施形態であるパワーモジュールに用いられるパワーモジュール用基板の回路層の上面図である。It is a top view of the circuit layer of the board | substrate for power modules used for the power module which is other embodiment of this invention. 本発明の他の実施形態であるパワーモジュールに用いられるパワーモジュール用基板の回路層の上面図である。It is a top view of the circuit layer of the board | substrate for power modules used for the power module which is other embodiment of this invention.

以下に、本発明の実施形態について添付した図面を参照して説明する。
本実施形態である接合体の製造方法は、半導体素子を他の部材とし、パワーモジュール用基板の回路層をアルミニウム部材とし、これら半導体素子とパワーモジュール用基板とを接合することにより、接合体としてのパワーモジュールを製造するものである。図１に、本実施形態であるパワーモジュールを示す。 Embodiments of the present invention will be described below with reference to the accompanying drawings.
The manufacturing method of the joined body which is this embodiment uses a semiconductor element as another member, uses the circuit layer of the power module substrate as an aluminum member, and joins the semiconductor element and the power module substrate as a joined body. The power module is manufactured. In FIG. 1, the power module which is this embodiment is shown.

このパワーモジュール１は、回路層１２が配設されたパワーモジュール用基板１０と、回路層１２の一方の面（図１において上面）に接合された半導体素子３と、パワーモジュール用基板１０の他方側に配設された冷却器４０とを備えている。   The power module 1 includes a power module substrate 10 on which a circuit layer 12 is disposed, a semiconductor element 3 bonded to one surface of the circuit layer 12 (upper surface in FIG. 1), and the other of the power module substrate 10. And a cooler 40 disposed on the side.

パワーモジュール用基板１０は、図１に示すように、絶縁層を構成するセラミックス基板１１と、このセラミックス基板１１の一方の面（図１において上面）に配設された回路層１２と、セラミックス基板１１の他方の面（図１において下面）に配設された金属層１３とを備えている。   As shown in FIG. 1, the power module substrate 10 includes a ceramic substrate 11 constituting an insulating layer, a circuit layer 12 disposed on one surface (the upper surface in FIG. 1) of the ceramic substrate 11, and a ceramic substrate. 11 and a metal layer 13 disposed on the other surface (the lower surface in FIG. 1).

セラミックス基板１１は、回路層１２と金属層１３との間の電気的接続を防止するものであって、絶縁性の高いＡｌＮ（窒化アルミニウム）、Ｓｉ３Ｎ４（窒化ケイ素）、Ａｌ２Ｏ３（アルミナ）等で構成されている。本実施形態では、放熱性の優れたＡｌＮ（窒化アルミ）で構成されている。また、セラミックス基板１１の厚さは、０．２〜１．５ｍｍの範囲内に設定されており、本実施形態では、０．６３５ｍｍに設定されている。 The ceramic substrate 11 prevents electrical connection between the circuit layer 12 and the metal layer 13, and has high insulating properties such as AlN (aluminum nitride), Si 3 N 4 (silicon nitride), and Al 2 O 3. (Alumina) or the like. In this embodiment, it is comprised with AlN (aluminum nitride) excellent in heat dissipation. In addition, the thickness of the ceramic substrate 11 is set within a range of 0.2 to 1.5 mm, and in this embodiment is set to 0.635 mm.

回路層１２は、セラミックス基板１１の一方の面に、導電性を有するアルミニウム又はアルミニウム合金の金属板が接合されることにより形成されている。本実施形態においては、回路層１２は、純度９９．９９質量％以上のアルミニウム（いわゆる４Ｎアルミニウム）の圧延板を接合することで形成されている。なお、回路層１２の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．６ｍｍに設定されている。また、この回路層１２には、回路パターンが形成されており、その一方の面（図１において上面）が、半導体素子３が接合される接合面とされている。   The circuit layer 12 is formed by bonding a conductive aluminum or aluminum alloy metal plate to one surface of the ceramic substrate 11. In this embodiment, the circuit layer 12 is formed by joining rolled sheets of aluminum (so-called 4N aluminum) having a purity of 99.99% by mass or more. Note that the thickness of the circuit layer 12 is set in a range of 0.1 mm or more and 1.0 mm or less, and is set to 0.6 mm in the present embodiment. Further, a circuit pattern is formed on the circuit layer 12, and one surface (the upper surface in FIG. 1) is a bonding surface to which the semiconductor element 3 is bonded.

金属層１３は、セラミックス基板１１の他方の面に、アルミニウム又はアルミニウム合金、銅又は銅合金等の金属板が接合されることにより形成されている。本実施形態においては、この金属板（金属層１３）は、純度が９９質量％以上のアルミニウム又はアルミニウム合金の圧延板とされており、より具体的には、純度が９９．９９質量％以上のアルミニウム（いわゆる４Ｎアルミニウム）の圧延板とされている。ここで、金属層１３の厚さは、０．２ｍｍ以上３．０ｍｍ以下の範囲内に設定されており、本実施形態では、１．６ｍｍに設定されている。   The metal layer 13 is formed by bonding a metal plate such as aluminum or aluminum alloy, copper or copper alloy to the other surface of the ceramic substrate 11. In this embodiment, the metal plate (metal layer 13) is a rolled plate of aluminum or aluminum alloy having a purity of 99% by mass or more, more specifically, a purity of 99.99% by mass or more. It is a rolled plate of aluminum (so-called 4N aluminum). Here, the thickness of the metal layer 13 is set within a range of 0.2 mm to 3.0 mm, and is set to 1.6 mm in the present embodiment.

冷却器４０は、前述のパワーモジュール用基板１０を冷却するためのものであり、パワーモジュール用基板１０と接合される天板部４１と、この天板部４１から下方に向けて垂設された放熱フィン４２と、冷却媒体（例えば冷却水）を流通するための流路４３とを備えている。この冷却器４０（天板部４１）は、熱伝導性が良好な材質で構成されることが望ましく、本実施形態においては、Ａ６０６３（アルミニウム合金）で構成されている。   The cooler 40 is for cooling the power module substrate 10 described above. The top plate portion 41 joined to the power module substrate 10 and the top plate portion 41 are suspended downward. The heat radiation fin 42 and the flow path 43 for distribute | circulating a cooling medium (for example, cooling water) are provided. The cooler 40 (top plate portion 41) is preferably made of a material having good thermal conductivity, and is made of A6063 (aluminum alloy) in the present embodiment.

半導体素子３は、Ｓｉ等の半導体材料で構成されており、回路層１２との接合面には、Ｎｉ、Ａｕ等からなる表面処理膜３ａが形成されている。   The semiconductor element 3 is made of a semiconductor material such as Si, and a surface treatment film 3 a made of Ni, Au, or the like is formed on the joint surface with the circuit layer 12.

そして、図１に示すパワーモジュール１においては、回路層１２と半導体素子３との間に、前述した下地層３１及び接合層３８が形成されている。
なお、下地層３１及び接合層３８は、図１に示すように、回路層１２の表面全体には形成されておらず、半導体素子３が配設される部分、すなわち、半導体素子３との接合面にのみ選択的に形成されている。 In the power module 1 shown in FIG. 1, the base layer 31 and the bonding layer 38 described above are formed between the circuit layer 12 and the semiconductor element 3.
As shown in FIG. 1, the base layer 31 and the bonding layer 38 are not formed on the entire surface of the circuit layer 12, and the portion where the semiconductor element 3 is disposed, that is, the bonding with the semiconductor element 3. It is selectively formed only on the surface.

ここで、下地層３１は、ガラス成分を含むガラス含有Ａｇペーストの焼成体とされている。この下地層３１は、図２に示すように、回路層１２側に形成されたガラス層３２と、このガラス層３２上に形成されたＡｇ層３３と、を備えている。
ガラス層３２内部には、粒径が数ナノメートル程度の微細な導電性粒子が分散されている。なお、ガラス層３２内の導電性粒子は、例えば透過型電子顕微鏡（ＴＥＭ）を用いることで観察されるものである。
また、Ａｇ層３３の内部には、粒径が数ナノメートル程度の微細なガラス粒子が分散されている。 Here, the base layer 31 is a fired body of a glass-containing Ag paste containing a glass component. As shown in FIG. 2, the base layer 31 includes a glass layer 32 formed on the circuit layer 12 side and an Ag layer 33 formed on the glass layer 32.
In the glass layer 32, fine conductive particles having a particle size of about several nanometers are dispersed. In addition, the electroconductive particle in the glass layer 32 is observed by using a transmission electron microscope (TEM), for example.
In addition, fine glass particles having a particle size of about several nanometers are dispersed inside the Ag layer 33.

なお、この下地層３１の厚さ方向の電気抵抗値Ｐが０．５Ω以下とされている。ここで、本実施形態においては、下地層３１の厚さ方向における電気抵抗値Ｐは、下地層３１の上面と回路層１２の上面との間の電気抵抗値としている。これは、回路層１２を構成するアルミニウム（４Ｎアルミニウム）の電気抵抗が下地層３１の厚さ方向の電気抵抗に比べて非常に小さいためである。なお、この電気抵抗の測定の際には、下地層３１の上面中央点と、下地層３１の前記上面中央点から下地層３１端部までの距離と同距離分だけ下地層３１端部から離れた回路層１２上の点と、の間の電気抵抗を測定することとしている。   The electrical resistance value P in the thickness direction of the foundation layer 31 is set to 0.5Ω or less. Here, in the present embodiment, the electrical resistance value P in the thickness direction of the foundation layer 31 is an electrical resistance value between the upper surface of the foundation layer 31 and the upper surface of the circuit layer 12. This is because the electrical resistance of aluminum (4N aluminum) constituting the circuit layer 12 is very small compared to the electrical resistance in the thickness direction of the base layer 31. In measuring the electrical resistance, the center point of the upper surface of the base layer 31 is separated from the end portion of the base layer 31 by the same distance as the distance from the center point of the upper surface of the base layer 31 to the end portion of the base layer 31. The electrical resistance between the points on the circuit layer 12 is measured.

下地層３１を構成するガラス含有Ａｇペーストは、Ａｇ粉末と、ＺｎＯを含有する無鉛ガラス粉末と、樹脂と、溶剤と、分散剤と、を含有しており、Ａｇ粉末と無鉛ガラス粉末とからなる粉末成分の含有量が、ガラス含有Ａｇペースト全体の６０質量％以上９０質量％以下とされており、残部が樹脂、溶剤、分散剤とされている。なお、本実施形態では、Ａｇ粉末と無鉛ガラス粉末とからなる粉末成分の含有量は、ガラス含有Ａｇペースト全体の８５質量％とされている。
無鉛ガラス粉末は、主成分としてＢｉ２Ｏ３、ＺｎＯ、Ｂ２Ｏ３を含むものとされており、そのガラス転移温度が３００℃以上４５０℃以下、軟化温度が６００℃以下、結晶化温度が４５０℃以上とされている。
また、このガラス含有Ａｇペーストは、その粘度が１０Ｐａ・ｓ以上５００Ｐａ・ｓ以下、より好ましくは５０Ｐａ・ｓ以上３００Ｐａ・ｓ以下に調整されている。 The glass-containing Ag paste constituting the base layer 31 contains Ag powder, lead-free glass powder containing ZnO, resin, solvent, and dispersant, and is composed of Ag powder and lead-free glass powder. The content of the powder component is 60% by mass or more and 90% by mass or less of the entire glass-containing Ag paste, and the remainder is a resin, a solvent, and a dispersant. In addition, in this embodiment, content of the powder component which consists of Ag powder and a lead-free glass powder is 85 mass% of the whole glass containing Ag paste.
The lead-free glass powder contains Bi 2 O 3 , ZnO, and B 2 O 3 as main components, and has a glass transition temperature of 300 ° C. or higher and 450 ° C. or lower, a softening temperature of 600 ° C. or lower, and a crystallization temperature. 450 ° C. or higher.
Further, the viscosity of the glass-containing Ag paste is adjusted to 10 Pa · s or more and 500 Pa · s or less, more preferably 50 Pa · s or more and 300 Pa · s or less.

この下地層３１の上、すなわちＡｇ層３３の上に形成された接合層３８は、酸化銀と還元剤とを含む接合材の焼成体とされており、本実施形態では、後述するように、酸化銀と還元剤とを含む酸化銀ペーストの焼成体とされている。すなわち、接合層３８は、酸化銀が還元されたＡｇの焼成体とされているのである。ここで、酸化銀を還元することにより析出する粒子は、例えば粒径１０ｎｍ〜１μｍと非常に微細であることから、緻密なＡｇの焼成層が形成されることになる。なお、この接合層３８においては、下地層３１のＡｇ層３３で観察されたガラス粒子は存在していない、若しくは、非常に少ない。   The bonding layer 38 formed on the base layer 31, that is, the Ag layer 33 is a sintered body of a bonding material containing silver oxide and a reducing agent. In this embodiment, as will be described later, A sintered body of a silver oxide paste containing silver oxide and a reducing agent is used. That is, the bonding layer 38 is an Ag fired body obtained by reducing silver oxide. Here, the particles precipitated by reducing the silver oxide are very fine, for example, having a particle diameter of 10 nm to 1 μm, so that a dense Ag fired layer is formed. In the bonding layer 38, the glass particles observed in the Ag layer 33 of the base layer 31 are not present or very few.

この接合層３８を構成する酸化銀ペーストは、酸化銀粉末と、還元剤と、樹脂と、溶剤と、を含有しており、本実施形態では、これらに加えて有機金属化合物粉末を含有している。
酸化銀粉末の含有量が酸化銀ペースト全体の６０質量％以上８０質量％以下とされ、還元剤の含有量が酸化銀ペースト全体の５質量％以上１５質量％以下とされ、有機金属化合物粉末の含有量が酸化銀ペースト全体の０質量％以上１０質量％以下とされており、残部が溶剤とされている。この酸化銀ペーストにおいては、焼結によって得られる接合層３８に未反応の有機物が残存することを抑制するために、分散剤及び樹脂は添加しないことが望ましい。
還元剤は、還元性を有する有機物とされており、例えば、アルコール、有機酸を用いることができる。
有機金属化合物は、熱分解によって生成する有機酸によって酸化銀の還元反応や有機物の分解反応を促進させる作用を有するものであり、例えば蟻酸Ａｇ、酢酸Ａｇ、プロピオン酸Ａｇ、安息酸Ａｇ、シュウ酸Ａｇなどのカルボン酸系金属塩等が適用される。
なお、この酸化銀ペーストは、その粘度が１０Ｐａ・ｓ以上１００Ｐａ・ｓ以下、より好ましくは３０Ｐａ・ｓ以上８０Ｐａ・ｓ以下に調整されている。 The silver oxide paste constituting the bonding layer 38 contains a silver oxide powder, a reducing agent, a resin, and a solvent. In this embodiment, in addition to these, an organic metal compound powder is contained. Yes.
The content of the silver oxide powder is 60% by mass or more and 80% by mass or less of the entire silver oxide paste, and the content of the reducing agent is 5% by mass or more and 15% by mass or less of the entire silver oxide paste. The content is 0% by mass or more and 10% by mass or less of the entire silver oxide paste, and the remainder is a solvent. In this silver oxide paste, it is desirable not to add a dispersant and a resin in order to prevent unreacted organic matter from remaining in the bonding layer 38 obtained by sintering.
The reducing agent is an organic substance having reducibility, and for example, alcohol and organic acid can be used.
The organometallic compound has an action of promoting the reduction reaction of silver oxide and the decomposition reaction of organic substances by the organic acid generated by thermal decomposition. For example, formic acid Ag, acetic acid Ag, propionic acid Ag, benzoic acid Ag, oxalic acid A carboxylic acid metal salt such as Ag is applied.
The silver oxide paste has a viscosity adjusted to 10 Pa · s to 100 Pa · s, more preferably 30 Pa · s to 80 Pa · s.

そして、本実施形態においては、図３及び図４に示すように、回路層１２の一方の面には、半導体素子３との接合面の周縁部まで延在する下地層の非被覆部分３５が形成されている。すなわち、下地層の非被覆部分３５は、回路層１２の一方の面のうち下地層３１が形成された領域の周縁部にまで延在するように形成されているのである。
この下地層の非被覆部分３５は、回路層１２に設けられた突条部１２ａが外部に露呈された構造とされており、図２に示すように、この下地層の非被覆部分３５の領域には、下地層３１が形成されていない。 And in this embodiment, as shown in FIG.3 and FIG.4, the uncovered part 35 of the base layer extended to the peripheral part of the joint surface with the semiconductor element 3 on one surface of the circuit layer 12 is provided. Is formed. That is, the uncovered portion 35 of the base layer is formed so as to extend to the peripheral portion of the region where the base layer 31 is formed on one surface of the circuit layer 12.
The uncovered portion 35 of the base layer has a structure in which the protrusions 12a provided on the circuit layer 12 are exposed to the outside. As shown in FIG. 2, the region of the uncovered portion 35 of the base layer The base layer 31 is not formed.

ここで、下地層の非被覆部分３５の合計面積は、接合面全体の面積に対して、面積比で２％以上１０％以下となるように構成されている。
本実施形態では、図３に示すように、半導体素子３との接合面の中央部から接合面がなす四角形の各辺に向かう４本の下地層の非被覆部分３５が配設されている。 Here, the total area of the uncovered portions 35 of the underlayer is configured to be 2% or more and 10% or less in terms of the area ratio with respect to the area of the entire bonding surface.
In the present embodiment, as shown in FIG. 3, four uncovered portions 35 of the underlayer are disposed from the central portion of the joint surface with the semiconductor element 3 toward each side of the quadrangle formed by the joint surface.

以下に、本実施形態であるパワーモジュール１の製造方法について、図５に示すフロー図を参照して説明する。
まず、回路層１２となるアルミニウム板の片面に、プレス、研削、エッチング、表面処理等によって突条部１２ａを形成する（突条部形成工程Ｓ０１）。
次に、回路層１２及び金属層１３となるアルミニウム板と、セラミックス基板１１とを接合する（回路層及び金属層形成工程Ｓ０２）。回路層１２となるアルミニウム板をセラミックス基板１１の一方の面にろう材を介して積層し、金属層１３となるアルミニウム板をセラミックス基板１１の他方の面にろう材を介して積層し、加圧・加熱後冷却することによって、前記アルミニウム板とセラミックス基板１１とを接合する。なお、このろう付けの温度は、６２０℃〜６５０℃に設定されている。 Below, the manufacturing method of the power module 1 which is this embodiment is demonstrated with reference to the flowchart shown in FIG.
First, the protrusion 12a is formed on one surface of the aluminum plate to be the circuit layer 12 by pressing, grinding, etching, surface treatment or the like (protrusion forming step S01).
Next, the aluminum plate used as the circuit layer 12 and the metal layer 13 and the ceramic substrate 11 are joined (circuit layer and metal layer formation process S02). An aluminum plate to be the circuit layer 12 is laminated on one surface of the ceramic substrate 11 with a brazing material, and an aluminum plate to be the metal layer 13 is laminated on the other surface of the ceramic substrate 11 with a brazing material, -The said aluminum plate and the ceramic substrate 11 are joined by cooling after a heating. The brazing temperature is set to 620 ° C to 650 ° C.

次に、金属層１３の他方の面側に、冷却器４０をろう材を介して接合する（冷却器接合工程Ｓ０３）。なお、冷却器４０のろう付けの温度は、５９０℃〜６１０℃に設定されている。   Next, the cooler 40 is joined to the other surface side of the metal layer 13 via a brazing material (cooler joining step S03). Note that the brazing temperature of the cooler 40 is set to 590 ° C to 610 ° C.

次に、回路層１２の表面に下地層３１を形成するとともに、下地層の非被覆部分３５を形成する（下地層形成工程Ｓ０４）。
まず、回路層１２の表面に、下地層３１となるガラス含有Ａｇペーストを塗布する（下地ペースト塗布工程Ｓ４１）。
なお、ガラス含有Ａｇペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によってガラス含有Ａｇペーストを回路層１２の半導体素子３が接合される接合面に形成した。
このとき、ガラス含有Ａｇペーストを、回路層１２に形成された突条部１２ａが外部に露出するようにパターン状に塗布することになる。 Next, the base layer 31 is formed on the surface of the circuit layer 12, and the uncovered portion 35 of the base layer is formed (base layer forming step S04).
First, a glass-containing Ag paste to be the base layer 31 is applied to the surface of the circuit layer 12 (base paste application step S41).
In addition, when apply | coating a glass containing Ag paste, various means, such as a screen printing method, an offset printing method, and a photosensitive process, are employable. In this embodiment, the glass-containing Ag paste is formed on the bonding surface to which the semiconductor element 3 of the circuit layer 12 is bonded by a screen printing method.
At this time, the glass-containing Ag paste is applied in a pattern so that the protrusions 12a formed on the circuit layer 12 are exposed to the outside.

次に、回路層１２表面にガラス含有Ａｇペーストを塗布した状態で乾燥した後、加熱炉内に装入してガラス含有Ａｇペーストの焼成を行う（下地層焼成工程Ｓ４２）。なお、このときの焼成温度は３５０〜６４５℃に設定されている。
下地ペースト塗布工程Ｓ４１及び下地層焼成工程Ｓ４２により、回路層１２の一方の面に、ガラス層３２とＡｇ層３３とを備えた下地層３１及び下地層の非被覆部分３５が形成される。 Next, after drying with the glass-containing Ag paste applied to the surface of the circuit layer 12, the glass-containing Ag paste is baked by being placed in a heating furnace (underlayer baking step S42). In addition, the firing temperature at this time is set to 350-645 degreeC.
By the base paste application step S41 and the base layer baking step S42, the base layer 31 including the glass layer 32 and the Ag layer 33 and the uncovered portion 35 of the base layer are formed on one surface of the circuit layer 12.

次に、回路層１２と半導体素子３との間に、酸化銀ペーストを配置する（接合材配置工程Ｓ０５）。
まず、下地層３１及び下地層の非被覆部分３５の表面に、酸化銀ペーストを塗布する（酸化銀ペースト塗布工程Ｓ５１）。
なお、酸化銀ペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によって酸化銀ペーストを印刷した。 Next, a silver oxide paste is disposed between the circuit layer 12 and the semiconductor element 3 (bonding material arranging step S05).
First, a silver oxide paste is applied to the surface of the foundation layer 31 and the uncoated portion 35 of the foundation layer (silver oxide paste application step S51).
In addition, when apply | coating a silver oxide paste, various means, such as a screen printing method, an offset printing method, and a photosensitive process, are employable. In this embodiment, the silver oxide paste was printed by the screen printing method.

次に、酸化銀ペーストを塗布した状態で乾燥（例えば、室温、大気雰囲気で２４時間保管）した後、酸化銀ペーストの上に半導体素子３を積層する（半導体素子積層工程Ｓ５２）。この酸化銀ペースト塗布工程Ｓ５１及び半導体素子積層工程Ｓ５２により、回路層１２と半導体素子３との間に、酸化銀ペーストを配置することができる。
そして、半導体素子３とパワーモジュール用基板１０とを積層した状態で加熱炉内に装入し、酸化銀ペーストの焼成を行う（焼成工程Ｓ０６）。このとき、荷重を０〜１０ＭＰａとし、焼成温度を１５０〜４００℃とする。
また、望ましくは半導体素子３とパワーモジュール用基板１０とを積層方向に加圧した状態で加熱することによって、より確実に接合することができる。この場合、加圧圧力は０．５〜１０ＭＰａが望ましい。
この焼成工程Ｓ０６においては、通常、酸化銀ペーストの焼成が接合面の周縁部から中央部に向かって進行していくことになる。また、酸化銀ペーストが焼成される際には、酸化銀の還元反応や有機物の分解反応によるガスが発生する。 Next, after the silver oxide paste is applied and dried (for example, stored at room temperature and air atmosphere for 24 hours), the semiconductor element 3 is stacked on the silver oxide paste (semiconductor element stacking step S52). The silver oxide paste can be disposed between the circuit layer 12 and the semiconductor element 3 by the silver oxide paste application step S51 and the semiconductor element stacking step S52.
Then, the semiconductor element 3 and the power module substrate 10 are stacked in a heating furnace, and the silver oxide paste is fired (firing step S06). At this time, the load is set to 0 to 10 MPa, and the firing temperature is set to 150 to 400 ° C.
Desirably, the semiconductor element 3 and the power module substrate 10 can be bonded more reliably by heating them while being pressed in the stacking direction. In this case, the applied pressure is desirably 0.5 to 10 MPa.
In this firing step S06, the firing of the silver oxide paste usually proceeds from the peripheral part of the joint surface toward the central part. Further, when the silver oxide paste is baked, gas is generated due to a reduction reaction of silver oxide or a decomposition reaction of organic substances.

このようにして、下地層３１の上に接合層３８が形成され、半導体素子３と回路層１２とが接合される。これにより、本実施形態であるパワーモジュール１が製造される。   In this way, the bonding layer 38 is formed on the base layer 31, and the semiconductor element 3 and the circuit layer 12 are bonded. Thereby, the power module 1 which is this embodiment is manufactured.

以上のような構成とされた本実施形態によれば、回路層１２のうち半導体素子３との接合面に、酸化銀ペーストと接合されない非接合部Ｓを接合面の周縁部にまで延在するように形成することができる。接合材の焼成時に還元された銀がアルミニウムと反応しないので、図２に示すように、下地層の非被覆部分３５には、酸化銀ペーストの焼成体が形成されず、非接合部Ｓが形成されることになる。よって、酸化銀ペーストの焼成によって、接合面の中央部で酸化銀の還元反応や有機物の分解反応によるガスが発生しても、このガスを、非接合部Ｓを介して外部へと排出することができ、半導体素子３と下地層３１との間に形成される接合層３８の内部にガスが残存することを抑制できる。
これにより、半導体素子３と回路層１２とを確実に接合され、半導体素子３と回路層１２との間の熱抵抗を抑えることができ、半導体素子３から発生する熱をパワーモジュール用基板１０側へ効率よく伝達することが可能となる According to the present embodiment configured as described above, the non-joint portion S that is not joined to the silver oxide paste extends to the peripheral portion of the joint surface on the joint surface of the circuit layer 12 with the semiconductor element 3. Can be formed. Since the silver reduced at the time of firing the bonding material does not react with aluminum, as shown in FIG. 2, a fired body of silver oxide paste is not formed on the uncoated portion 35 of the underlayer, and a non-bonded portion S is formed. Will be. Therefore, even if a gas due to silver oxide reduction reaction or organic substance decomposition reaction is generated in the central part of the joint surface due to the firing of the silver oxide paste, this gas is discharged to the outside through the non-joint part S. It is possible to suppress the gas from remaining in the bonding layer 38 formed between the semiconductor element 3 and the base layer 31.
As a result, the semiconductor element 3 and the circuit layer 12 are reliably bonded, the thermal resistance between the semiconductor element 3 and the circuit layer 12 can be suppressed, and the heat generated from the semiconductor element 3 is transferred to the power module substrate 10 side. Can be efficiently communicated to

本実施形態では、下地層の非被覆部分３５の合計面積は、接合面全体の面積に対して、面積比で２％以上１０％以下となるように構成されており、この下地層の非被覆部分３５によって形成される非接合部Ｓの合計面積が、接合面全体の面積の２％以上１０％以下とされるので、半導体素子３と回路層１２とが確実に接合されるとともに、半導体素子３と回路層１２との間の熱抵抗が大きくなることを抑制できる。   In this embodiment, the total area of the uncovered portion 35 of the underlayer is configured to be 2% or more and 10% or less in terms of the area ratio with respect to the entire area of the bonding surface. Since the total area of the non-joint portion S formed by the portion 35 is 2% or more and 10% or less of the entire joint surface area, the semiconductor element 3 and the circuit layer 12 are securely joined, It is possible to suppress an increase in the thermal resistance between 3 and the circuit layer 12.

また、本実施形態では、下地層３１が、回路層１２の一方の面に形成されたガラス層３２と、このガラス層３２上に積層されたＡｇ層３３と、を備えているので、回路層１２の表面に形成されている酸化皮膜をガラス層３２に反応させて除去することができ、回路層１２と半導体素子３とを確実に接合することができる。
しかも、本実施形態では、ガラス層３２内部に、粒径が数ナノメートル程度とされた微細な導電性粒子が分散されていて、ガラス層３２においても導電性が確保されており、具体的には、ガラス層３２を含めた下地層３１の厚さ方向の電気抵抗値Ｐが０．５Ω以下に設定されているので、下地層３１及び接合層３８を介して半導体素子３と回路層１２との間で電気を確実に導通することが可能となり、信頼性の高いパワーモジュール１を構成することができる。 In the present embodiment, the base layer 31 includes the glass layer 32 formed on one surface of the circuit layer 12 and the Ag layer 33 laminated on the glass layer 32, so that the circuit layer The oxide film formed on the surface of 12 can be removed by reacting with the glass layer 32, and the circuit layer 12 and the semiconductor element 3 can be reliably bonded.
Moreover, in the present embodiment, fine conductive particles having a particle diameter of about several nanometers are dispersed inside the glass layer 32, and the conductivity is ensured also in the glass layer 32. Specifically, Since the electrical resistance value P in the thickness direction of the base layer 31 including the glass layer 32 is set to 0.5Ω or less, the semiconductor element 3 and the circuit layer 12 are connected via the base layer 31 and the bonding layer 38. It is possible to reliably conduct electricity between the two, and a highly reliable power module 1 can be configured.

また、本実施形態では、接合層３８が、酸化銀と還元剤とを含む酸化銀ペーストの焼成体とされているので、酸化銀ペーストを焼成する際に、酸化銀が還元剤によって還元されて微細な銀粒子となり、接合層３８を緻密な構造とすることができる。また、還元剤は、酸化銀を還元する際に分解されるため、接合層３８中に残存しにくく、接合層３８における導電性及び強度を確保することができる。さらに、例えば３００℃といった比較的低温条件で焼成することが可能となるため、半導体素子３の接合温度を低く抑えることができ、半導体素子３への熱負荷を低減することができる。   In this embodiment, since the bonding layer 38 is a fired body of silver oxide paste containing silver oxide and a reducing agent, the silver oxide is reduced by the reducing agent when the silver oxide paste is fired. It becomes fine silver particles, and the bonding layer 38 can have a dense structure. Further, since the reducing agent is decomposed when the silver oxide is reduced, it is difficult to remain in the bonding layer 38 and the conductivity and strength in the bonding layer 38 can be ensured. Furthermore, since firing can be performed under a relatively low temperature condition such as 300 ° C., the junction temperature of the semiconductor element 3 can be kept low, and the thermal load on the semiconductor element 3 can be reduced.

以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、本実施形態では、回路層及び金属層をアルミニウム板で構成したものとして説明したが、これに限定されることはなく、回路層がアルミニウム合金板で構成されていてもよい。一方、金属層は、アルミニウム板又はアルミニウム合金板、銅板又は銅合金板で構成されていてもよい。 As mentioned above, although embodiment of this invention was described, this invention is not limited to this, It can change suitably in the range which does not deviate from the technical idea of the invention.
For example, in the present embodiment, the circuit layer and the metal layer are described as being configured by an aluminum plate, but the present invention is not limited to this, and the circuit layer may be configured by an aluminum alloy plate. On the other hand, the metal layer may be comprised with the aluminum plate or the aluminum alloy plate, the copper plate, or the copper alloy plate.

また、本実施形態では、回路層の一方の面に突条部を形成し、この突条部を露出させることで下地層の非被覆部分を形成するものとして説明したが、これに限定されることはなく、例えば、図６に示すパワーモジュール１０１のように、回路層１１２の一方の面にスクリーン印刷などによって、下地層の非被覆部分を形成することで非接合部Ｓを形成し、接合層１３８を介して半導体素子１０３を接合してもよい。このとき、下地層を形成しない非被覆部分１３５の領域には、アルミニウム部材と接合材との間で接合層１３８が形成されず、非接合部Ｓが形成されることになる。   Further, in the present embodiment, it has been described that a protrusion is formed on one surface of the circuit layer, and the protrusion is exposed to form an uncovered portion of the base layer. However, the present invention is limited to this. For example, as in the power module 101 shown in FIG. 6, the non-bonded portion S is formed by forming an uncovered portion of the base layer by screen printing or the like on one surface of the circuit layer 112. The semiconductor element 103 may be bonded through the layer 138. At this time, the bonding layer 138 is not formed between the aluminum member and the bonding material, and the non-bonded portion S is formed in the region of the uncovered portion 135 where the base layer is not formed.

また、本実施形態では、図３に示すパターンで下地層の非被覆部分３５を形成したもので説明したが、下地層の非被覆部分の形成パターンに限定はない。例えば、図７に示すように、回路層２１２の一方の面に、接合面の中央から接合面がなす四角形の角部に向かうように下地層の非被覆部分２３５を形成してもよい。
あるいは、図８に示すように、回路層３１２の一方の面に、接合面の中央から接合面がなす四角形の各辺に向かうように複数の下地層の非被覆部分３３５を形成してもよい。 In the present embodiment, the uncovered portion 35 of the underlayer is formed using the pattern shown in FIG. 3, but the formation pattern of the uncovered portion of the underlayer is not limited. For example, as shown in FIG. 7, an uncovered portion 235 of the base layer may be formed on one surface of the circuit layer 212 so as to go from the center of the joint surface to a square corner formed by the joint surface.
Alternatively, as shown in FIG. 8, a plurality of base layer uncovered portions 335 may be formed on one surface of the circuit layer 312 so as to go from the center of the joint surface to each side of the quadrangle formed by the joint surface. .

以下に、本発明の効果を確認すべく行った確認実験の結果について説明する。
次に示すパワーモジュール用基板を用いて、非接合部の面接率比率を変更し、実施例１−３のパワーモジュールを作製した。
また、従来例として、非接合部を有さない状態で回路層と半導体素子とを接合し、パワーモジュールを作製した。 Below, the result of the confirmation experiment performed in order to confirm the effect of this invention is demonstrated.
Using the power module substrate shown below, the surface area ratio of the non-bonded portion was changed to produce a power module of Example 1-3.
Further, as a conventional example, a circuit module and a semiconductor element were joined without having a non-joined portion, and a power module was manufactured.

パワーモジュール用基板は、セラミックス基板の一方の面に回路層、他方の面に金属層となるアルミニウム板をろう付け接合して製作した。ここで、セラミックス基板は、ＡｌＮとし、サイズは２７ｍｍ×１７ｍｍ×０．６ｍｍとした。回路層となるアルミニウム板は、純度９９．９９質量％以上の４Ｎアルミニウムとし、サイズは２５ｍｍ×１５ｍｍ×０．６ｍｍとした。金属層となるアルミニウム板は、純度９９．９９％以上の４Ｎアルミニウムとし、サイズは２５ｍｍ×１５ｍｍ×１．６ｍｍとした。   The power module substrate was manufactured by brazing and bonding an aluminum plate that was a circuit layer on one surface of the ceramic substrate and a metal layer on the other surface. Here, the ceramic substrate was AlN, and the size was 27 mm × 17 mm × 0.6 mm. The aluminum plate used as the circuit layer was 4N aluminum having a purity of 99.99% by mass or more, and the size was 25 mm × 15 mm × 0.6 mm. The aluminum plate used as the metal layer was 4N aluminum having a purity of 99.99% or more, and the size was 25 mm × 15 mm × 1.6 mm.

半導体素子のサイズは、１３ｍｍ×１０ｍｍ×０．２５ｍｍのものを使用した。   A semiconductor element having a size of 13 mm × 10 mm × 0.25 mm was used.

実施形態で例示したガラス含有Ａｇペーストを用いて、スクリーン印刷によって、アルミニウム板上に下地層を形成した。このとき、図８に示すパターンになるように下地層の非被覆部分３３５を形成した。なお、ガラス含有Ａｇペーストの塗布厚さを１０μｍとし、焼成条件は、焼成温度を５７５℃、焼成時間を１０分とした。   Using the glass-containing Ag paste exemplified in the embodiment, a base layer was formed on an aluminum plate by screen printing. At this time, the uncovered portion 335 of the underlayer was formed so as to have the pattern shown in FIG. The coating thickness of the glass-containing Ag paste was 10 μm, and the firing conditions were a firing temperature of 575 ° C. and a firing time of 10 minutes.

そして、実施形態で例示した酸化銀ペーストを用いて、半導体素子と回路層とを接合した。なお、酸化銀ペーストの塗布厚さを５０μｍとし、焼成条件は、焼成温度を３００℃、焼成時間を２時間、荷重を３ＭＰａとした。これによって、各種パワーモジュールを製出した。   And the semiconductor element and the circuit layer were joined using the silver oxide paste illustrated by embodiment. The coating thickness of the silver oxide paste was 50 μm, and the firing conditions were a firing temperature of 300 ° C., a firing time of 2 hours, and a load of 3 MPa. As a result, various power modules were produced.

得られた各種パワーモジュールについて、初期接合率、熱抵抗を評価した。
接合率は、超音波探傷装置を用いて評価し、以下の式から算出した。ここで、初期接合面積とは、接合前における接合すべき面積、すなわち半導体素子面積とした。超音波探傷像において非接合部分は接合部内の白色部で示されることから、この白色部の面積を非接合面積とした。
接合率 ＝ （初期接合面積−非接合面積）／初期接合面積 About the obtained various power modules, the initial joining rate and the thermal resistance were evaluated.
The joining rate was evaluated using an ultrasonic flaw detector and calculated from the following equation. Here, the initial bonding area is an area to be bonded before bonding, that is, a semiconductor element area. In the ultrasonic flaw detection image, the non-bonded portion is indicated by the white portion in the bonded portion. Therefore, the area of the white portion is defined as the non-bonded area.
Bonding rate = (initial bonding area-non-bonding area) / initial bonding area

熱抵抗は、次のようにして測定した。半導体素子としてヒータチップを用いて、パワーモジュールを作製し、これらのパワーモジュールを冷却器にろう付け接合した。次に、ヒータチップを１００Ｗの電力で加熱し、熱電対を用いてヒータチップの温度を実測した。また、冷却器を流通する冷却媒体（エチレングリコール：水＝９：１）の温度を実測した。そして、ヒータチップの温度と冷却媒体の温度差を電力で割った値を熱抵抗とした。
なお、非接合部を形成しなかった従来例を基準として１とし、この従来例との比率で評価した。評価結果を表１に示す。 The thermal resistance was measured as follows. Power modules were manufactured using heater chips as semiconductor elements, and these power modules were brazed and joined to a cooler. Next, the heater chip was heated with a power of 100 W, and the temperature of the heater chip was measured using a thermocouple. Further, the temperature of the cooling medium (ethylene glycol: water = 9: 1) flowing through the cooler was measured. And the value which divided the temperature difference of a heater chip | tip and the temperature of a cooling medium with electric power was made into thermal resistance.
In addition, the conventional example which did not form a non-joining part was set to 1 on the basis, and it evaluated by the ratio with this conventional example. The evaluation results are shown in Table 1.

Figure 0006160037
Figure 0006160037

非接合部を形成しなかった従来例においては、初期接合率が７０％と低かった。これは、酸化銀の還元及び有機成分の分解反応によるガスが接合層内部に残存したためと推測される。
一方、非接合部を形成した実施例１−３においては、初期接合率が高く、熱抵抗も、従来例に比べて低くなっていることが確認される。酸化銀の還元によるガスが接合層の外部へと排出されたためと推測される。
なお、非接合部の合計面積を接合面全体の面積の２％以上１０％以下とした実施例１、２については、特に、初期接合率、熱抵抗率に優れていた。 In the conventional example in which the non-bonded portion was not formed, the initial bonding rate was as low as 70%. This is presumably because the gas due to the reduction of silver oxide and the decomposition reaction of the organic components remained in the bonding layer.
On the other hand, in Example 1-3 in which the non-bonded portion was formed, it was confirmed that the initial bonding rate was high and the thermal resistance was also lower than that of the conventional example. This is presumably because the gas due to the reduction of silver oxide was discharged to the outside of the bonding layer.
Note that Examples 1 and 2 in which the total area of the non-bonded portions was 2% or more and 10% or less of the entire area of the bonding surface were particularly excellent in the initial bonding rate and thermal resistivity.

１、１０１ パワーモジュール（接合体）
３、１０３ 半導体素子（他の部材）
１０ パワーモジュール用基板
１１ セラミックス基板（絶縁層）
１２、１１２、２１２、３１２ 回路層（アルミニウム部材）
３５、１３５、２３５、３３５ 下地層の非被覆部分
Ｓ 非接合部 1, 101 Power module (joint)
3, 103 Semiconductor element (other members)
10 Power Module Substrate 11 Ceramic Substrate (Insulating Layer)
12, 112, 212, 312 Circuit layer (aluminum member)
35, 135, 235, 335 Uncovered part S of the underlayer

Claims (6)

酸化銀と還元剤とを含む接合材を用いて、アルミニウム部材と他の部材とを接合する接合体の製造方法であって、
前記アルミニウム部材の接合面の表面に下地層及び下地層の非被覆部分を形成し、前記下地層の非被覆部分が前記接合面の周縁部にまで延在するように形成する下地層形成工程と、
前記アルミニウム部材と前記他の部材との間に、前記接合材を配置する接合材配置工程と、
前記接合材を焼結することによって、前記下地層の非被覆部分において前記アルミニウム部材と前記接合材とが接合されない非接合部を形成するとともに、前記下地層において前記アルミニウム部材と前記他の部材の間に接合層を形成する焼成工程と、を備え、
前記アルミニウム部材と前記他の部材とを、前記接合層を介して接合することを特徴とする接合体の製造方法。 Using a bonding material containing silver oxide and a reducing agent, a manufacturing method of a bonded body for bonding an aluminum member and another member,
Forming a base layer and a non-covered portion of the base layer on the surface of the joining surface of the aluminum member, and forming the base layer so that the non-covered portion of the base layer extends to a peripheral portion of the joint surface; ,
A bonding material arranging step of arranging the bonding material between the aluminum member and the other member;
By sintering the bonding material, a non-bonded portion where the aluminum member and the bonding material are not bonded to each other in the uncoated portion of the base layer is formed, and the aluminum member and the other member are not bonded to each other in the base layer. A firing step for forming a bonding layer therebetween,
The manufacturing method of the joined body characterized by joining the said aluminum member and said other member through the said joining layer. 絶縁層の一方の面にアルミニウム又はアルミニウム合金からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールの製造方法であって、
前記回路層と前記半導体素子とを、請求項１に記載の接合体の製造方法によって接合することを特徴とするパワーモジュールの製造方法。 A power module manufacturing method comprising: a power module substrate in which a circuit layer made of aluminum or an aluminum alloy is disposed on one surface of an insulating layer; and a semiconductor element mounted on the circuit layer.
The method for manufacturing a power module, wherein the circuit layer and the semiconductor element are bonded by the method for manufacturing a bonded body according to claim 1. アルミニウム部材と他の部材との接合体であって、
前記アルミニウム部材と前記他の部材との間に、下地層及び接合層が形成されており、
前記下地層は、前記アルミニウム部材側に形成されたガラス層と、このガラス層上に形成されたＡｇ層と、を備えており、
前記アルミニウム部材のうち前記他の部材との接合面には、前記下地層と前記下地層の非被覆部分とが形成されており、
前記下地層の非被覆部分は、前記他の部材との接合面の周縁部まで延在していることを特徴とする接合体。 A joined body of an aluminum member and another member,
A base layer and a bonding layer are formed between the aluminum member and the other member,
The underlayer includes a glass layer formed on the aluminum member side, and an Ag layer formed on the glass layer,
On the joint surface with the other member of the aluminum member, the base layer and the uncovered portion of the base layer are formed,
The uncoated portion of the base layer extends to a peripheral portion of a joint surface with the other member. 絶縁層の一方の面にアルミニウム又はアルミニウム合金からなる回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールであって、
前記回路層と前記半導体素子との間に、下地層及び接合層が形成されており、
前記下地層は、前記回路層側に形成されたガラス層と、このガラス層上に形成されたＡｇ層と、を備えており、
前記回路層の一方の面のうち前記半導体素子との接合面には、前記下地層と前記下地層の非被覆部分とが形成されており、
前記下地層の非被覆部分は、前記半導体素子との接合面の周縁部まで延在していることを特徴とするパワーモジュール。 A power module comprising: a power module substrate in which a circuit layer made of aluminum or an aluminum alloy is disposed on one surface of an insulating layer; and a semiconductor element mounted on the circuit layer,
An underlayer and a bonding layer are formed between the circuit layer and the semiconductor element,
The underlayer includes a glass layer formed on the circuit layer side, and an Ag layer formed on the glass layer,
Of the one surface of the circuit layer, a bonding surface with the semiconductor element is formed with the base layer and an uncovered portion of the base layer ,
The power module, wherein the uncovered portion of the base layer extends to a peripheral portion of a joint surface with the semiconductor element. 絶縁層の一方の面にアルミニウム又はアルミニウム合金からなる回路層が配設され、この回路層の上に半導体素子が接合されるパワーモジュール用基板であって、
前記回路層の一方の面のうち前記半導体素子との接合面には、前記下地層と前記下地層の非被覆部分とが形成されており、
前記下地層は、前記回路層側に形成されたガラス層と、このガラス層上に形成されたＡｇ層と、を備えており、
前記下地層の非被覆部分は、前記半導体素子との接合面の周縁部まで延在していることを特徴とするパワーモジュール用基板。 A power module substrate in which a circuit layer made of aluminum or an aluminum alloy is disposed on one surface of an insulating layer, and a semiconductor element is bonded on the circuit layer,
Of the one surface of the circuit layer, a bonding surface with the semiconductor element is formed with the base layer and an uncovered portion of the base layer ,
The underlayer includes a glass layer formed on the circuit layer side, and an Ag layer formed on the glass layer,
The power module substrate, wherein the uncovered portion of the underlayer extends to a peripheral portion of a joint surface with the semiconductor element. 前記回路層の一方の面のうち前記半導体素子との接合面に、前記接合面の周縁部まで延在する突条部が形成され、この突条部によって前記下地層の非被覆部分が形成されていることを特徴とする請求項５に記載のパワーモジュール用基板。   Of the one surface of the circuit layer, a ridge extending to the peripheral edge of the bonding surface is formed on the bonding surface with the semiconductor element, and an uncovered portion of the base layer is formed by the ridge. The power module substrate according to claim 5, wherein:
JP2012170544A 2012-07-31 2012-07-31 Manufacturing method of joined body, manufacturing method of power module, joined body, power module, and substrate for power module Expired - Fee Related JP6160037B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012170544A JP6160037B2 (en) 2012-07-31 2012-07-31 Manufacturing method of joined body, manufacturing method of power module, joined body, power module, and substrate for power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012170544A JP6160037B2 (en) 2012-07-31 2012-07-31 Manufacturing method of joined body, manufacturing method of power module, joined body, power module, and substrate for power module

Publications (2)

Publication Number Publication Date
JP2014029964A JP2014029964A (en) 2014-02-13
JP6160037B2 true JP6160037B2 (en) 2017-07-12

Family

ID=50202346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012170544A Expired - Fee Related JP6160037B2 (en) 2012-07-31 2012-07-31 Manufacturing method of joined body, manufacturing method of power module, joined body, power module, and substrate for power module

Country Status (1)

Country Link
JP (1) JP6160037B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7127269B2 (en) * 2017-10-23 2022-08-30 昭和電工マテリアルズ株式会社 Member connection method
EP4117032A1 (en) * 2021-07-05 2023-01-11 Hitachi Energy Switzerland AG Power module comprising a patterned sintered connection and method for producing a power module

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8513534B2 (en) * 2008-03-31 2013-08-20 Hitachi, Ltd. Semiconductor device and bonding material
DE102011078582A1 (en) * 2011-07-04 2013-01-10 Robert Bosch Gmbh Method for producing structured sintered layers and semiconductor component with structured sintered layer
JP6146007B2 (en) * 2012-03-30 2017-06-14 三菱マテリアル株式会社 Manufacturing method of joined body, manufacturing method of power module, power module substrate and power module
JP2014160707A (en) * 2013-02-19 2014-09-04 Mitsubishi Materials Corp Method for manufacturing conjugant, method for manufacturing power module, and power module

Also Published As

Publication number Publication date
JP2014029964A (en) 2014-02-13

Similar Documents

Publication Publication Date Title
JP5664625B2 (en) Semiconductor device, ceramic circuit board, and semiconductor device manufacturing method
JP6146007B2 (en) Manufacturing method of joined body, manufacturing method of power module, power module substrate and power module
JP6369325B2 (en) Power module substrate, manufacturing method thereof, and power module
JP6613929B2 (en) Metal member with Ag underlayer, insulated circuit substrate with Ag underlayer, semiconductor device, insulating circuit substrate with heat sink, and method for producing metal member with Ag underlayer
JP6677886B2 (en) Semiconductor device
JP2008258214A (en) Multilayer wiring board for mounting light-emitting device, and its manufacturing method
WO2019180913A1 (en) Method for manufacturing electronic-component-mounted module
JP6399906B2 (en) Power module
JP6142584B2 (en) Metal composite, circuit board, semiconductor device, and method for manufacturing metal composite
JP6907546B2 (en) Power module
JP5002614B2 (en) Manufacturing method of ceramic circuit board
JP6160037B2 (en) Manufacturing method of joined body, manufacturing method of power module, joined body, power module, and substrate for power module
WO2019180914A1 (en) Electronic-component-mounted module
JP2006351988A (en) Ceramic substrate, ceramic circuit board and power control component using same
JP2014160707A (en) Method for manufacturing conjugant, method for manufacturing power module, and power module
JP6269116B2 (en) Metal member with underlayer, insulated circuit board, semiconductor device, insulated circuit board with heat sink, and method for producing metal member with underlayer
JP6115215B2 (en) Manufacturing method of power module substrate and manufacturing method of power module
JP2017118061A (en) Circuit board production method, circuit board, and semiconductor device
JP6248619B2 (en) Power module substrate, manufacturing method thereof, and power module
JP6354147B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2015115539A (en) METAL MEMBER WITH Ag BASE LAYER, INSULATION CIRCUIT BOARD, SEMICONDUCTOR DEVICE, INSULATION CIRCUIT BOARD WITH HEAT SINK, AND METHOD OF MANUFACTURING METAL MEMBER WITH Ag BASE LAYER
JP6443178B2 (en) Manufacturing method of power module substrate with Ag underlayer, power module substrate with Ag underlayer, and power module
JP2023081349A (en) Metal paste for bonding, and method for manufacturing bonded body and insulating circuit board
TW201943323A (en) Method of manufacturing electronic part installation module integrally bonding the circuit layer, the electronic part and the lead frame

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170529

R150 Certificate of patent or registration of utility model

Ref document number: 6160037

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees