JP6907546B2 - Power module - Google Patents

Power module Download PDF

Info

Publication number
JP6907546B2
JP6907546B2 JP2017005684A JP2017005684A JP6907546B2 JP 6907546 B2 JP6907546 B2 JP 6907546B2 JP 2017005684 A JP2017005684 A JP 2017005684A JP 2017005684 A JP2017005684 A JP 2017005684A JP 6907546 B2 JP6907546 B2 JP 6907546B2
Authority
JP
Japan
Prior art keywords
layer
copper
power module
silver
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017005684A
Other languages
Japanese (ja)
Other versions
JP2018116994A (en
Inventor
智哉 大開
智哉 大開
宗太郎 大井
宗太郎 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2017005684A priority Critical patent/JP6907546B2/en
Publication of JP2018116994A publication Critical patent/JP2018116994A/en
Application granted granted Critical
Publication of JP6907546B2 publication Critical patent/JP6907546B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Description

本発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュールに関する。 The present invention relates to a power module used in a semiconductor device that controls a large current and a high voltage.

大電流、高電圧を制御する半導体装置に用いられるパワーモジュールでは、大電流容量への対応、配線抵抗の低減を可能とするため、例えば特許文献1に示されるように、半導体素子に接続される配線が、銅からなるリードフレームによって形成され、また、エポキシ樹脂等によって半導体素子及びリードフレームの接合部分を樹脂封止する構造が採用されている。 A power module used in a semiconductor device that controls a large current and a high voltage is connected to a semiconductor element, for example, as shown in Patent Document 1 in order to support a large current capacity and reduce wiring resistance. The wiring is formed by a lead frame made of copper, and a structure is adopted in which the joint portion between the semiconductor element and the lead frame is resin-sealed with an epoxy resin or the like.

また、この種のパワーモジュールには、例えば特許文献2に示されるように、窒化アルミニウムを始めとするセラミックス基板の一方の面に、アルミニウム板等からなる回路層が接合されるとともに、他方の面にアルミニウム板等からなる放熱層が接合されたパワーモジュール用基板が用いられる。また、このパワーモジュール用基板の放熱層に、銅等からなるヒートシンクが接合されることにより、ヒートシンク付きパワーモジュール用基板が製造される。 Further, in this type of power module, for example, as shown in Patent Document 2, a circuit layer made of an aluminum plate or the like is bonded to one surface of a ceramic substrate such as aluminum nitride, and the other surface is formed. A power module substrate to which a heat radiating layer made of an aluminum plate or the like is bonded is used. Further, a power module substrate with a heat sink is manufactured by joining a heat sink made of copper or the like to the heat radiating layer of the power module substrate.

このパワーモジュール用基板に半導体素子及びリードフレームを接合してパワーモジュールを構成する場合、例えば、セラミックス基板の両面に回路層及び放熱層を接合したパワーモジュール用基板の回路層上に、半導体素子を銀焼結接合あるいははんだ付けなどの方法により接合した後、その半導体素子の上に銅からなるリードフレームをはんだ付けなどによって接合している。 When a semiconductor element and a lead frame are bonded to the power module substrate to form a power module, for example, the semiconductor element is placed on the circuit layer of the power module substrate in which the circuit layer and the heat dissipation layer are bonded to both sides of the ceramics substrate. After joining by a method such as silver sintering joining or soldering, a lead frame made of copper is joined on the semiconductor element by soldering or the like.

特開2001‐291823号公報Japanese Unexamined Patent Publication No. 2001-291823 特開2005‐328087号公報Japanese Unexamined Patent Publication No. 2005-328087

上述したパワーモジュールにおいて、回路層やリードフレームに用いられるアルミニウム又はアルミニウム合金、あるいは銅又は銅合金は、半導体素子に比べて線膨張係数が大きく、このため、半導体素子やリードフレームをはんだ付けによって接合する場合、使用環境の変化や素子の抵抗発熱等により繰り返し熱応力を受けるとはんだ接合層にクラックが生じるおそれがある。このはんだ付けに代えて銀焼結接合とする場合、銀焼結接合層ははんだ接合層に比べて高温環境下での接合信頼性に高く、熱伝導性にも優れるが、はんだ接合層に比べて薄くて硬いので、半導体素子自体に大きな熱応力が作用し、半導体素子に損傷を生じさせるおそれがある。 In the above-mentioned power module, the aluminum or aluminum alloy, copper or copper alloy used for the circuit layer or the lead frame has a larger linear expansion coefficient than the semiconductor element. Therefore, the semiconductor element or the lead frame is joined by soldering. In this case, cracks may occur in the solder joint layer when repeatedly subjected to thermal stress due to changes in the usage environment or resistance heat generation of the element. When silver-sintered bonding is used instead of this soldering, the silver-sintered bonding layer has higher bonding reliability in a high temperature environment and excellent thermal conductivity as compared with the solder bonding layer, but compared to the solder bonding layer. Since it is thin and hard, a large thermal stress acts on the semiconductor element itself, which may cause damage to the semiconductor element.

本発明は、このような事情に鑑みてなされたもので、銀焼結接合層により接合信頼性を高めつつ半導体素子への損傷も防止することができるパワーモジュールを提供することを目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a power module capable of preventing damage to a semiconductor element while improving bonding reliability by using a silver sintered bonding layer.

本発明のパワーモジュールは、パワーモジュール用基板に搭載された半導体素子は、その一方の面が第1銅系低線膨張材に銀焼結接合層を介して接合され、他方の面が銅又は銅合金と低線膨張率材とを含む第2銅系低線膨張材からなるリードフレームに銀焼結接合層を介して接合されており、これら第1銅系低線膨張材と第2銅系低線膨張材とは、線膨張係数の差が5ppm/℃以下であり、前記パワーモジュール用基板はセラミックス基板の表面に積層状態に接合されたアルミニウム又はアルミニウム合金からなる回路層と、該回路層の表面に積層状態に接合され、銅又は銅合金と低線膨張率材とを含むスペーサとを有しており、該スペーサが前記第1銅系低線膨張材であり、前記スペーサと前記リードフレームとの厚さの比率が0.2以上5.0以下であり、記回路層の表面に下地金属層が形成され、該下地金属層に銀焼結接合層を介して前記スペーサが接合されてなり、前記下地金属層は、前記回路層表面に形成されたガラス層と、該ガラス層の上に形成された銀層との二層構造を有している。 In the power module of the present invention, one surface of the semiconductor element mounted on the substrate for the power module is bonded to the first copper-based low-line expansion material via a silver sintered bonding layer, and the other surface is copper or It is bonded to a lead frame made of a second copper-based low-wire expansion material containing a copper alloy and a low-wire expansion material via a silver sintered bonding layer, and these first copper-based low-wire expansion material and second copper are bonded. system and a low linear expansion material, the difference in linear expansion coefficient Ri der 5 ppm / ° C. or less, and a circuit layer made of the power module substrate is bonded in a stacked state to the front surface of the ceramic substrate of aluminum or aluminum alloy, said It is bonded to the surface of the circuit layer in a laminated state and has a spacer containing copper or a copper alloy and a low wire expansion coefficient material. The spacer is the first copper-based low wire expansion material, and the spacer and the spacer The ratio of the thickness to the lead frame is 0.2 or more and 5.0 or less, a base metal layer is formed on the surface of the circuit layer, and the spacer is formed on the base metal layer via a silver sintered bonding layer. joined becomes in the underlying metal layer, a glass layer formed on the circuit layer surface, that has a two-layer structure of the silver layer formed on the glass layer.

このパワーモジュールは、半導体素子の両面を銀焼結接合層によってリードフレーム等に接合したので、高温環境下でも高い接合信頼性を有するとともに、銀焼結接合層が熱伝導性に優れるので半導体素子で発生する熱を速やかに放散することができる。しかも、半導体素子の両面に銅系低線膨張材を接合して、半導体素子のとの線膨張差を小さくしたことにより、半導体素子に作用する熱応力を低減して、その損傷を防止することができる。
この場合、両銅系低線膨張材の線膨張係数の差が5ppm/℃を超えると、その線膨張差により半導体素子に作用する熱応力が大きくなって好ましくない。
また、スペーサによってリードフレームの高さ位置(積層方向の位置)を調整することができ、適切な位置でリードフレームを引き出すことができる。この場合も、スペーサとリードフレームとの厚さの比率は半導体の破損を招かないように、0.2以上5.0以下に設定される。
In this power module, both sides of the semiconductor element are bonded to the lead frame or the like by a silver sintered bonding layer, so that the bonding reliability is high even in a high temperature environment, and the silver sintered bonding layer is excellent in thermal conductivity, so that the semiconductor element The heat generated in the above can be dissipated quickly. Moreover, by joining copper-based low-wire expansion materials to both sides of the semiconductor element to reduce the difference in linear expansion from that of the semiconductor element, the thermal stress acting on the semiconductor element is reduced and its damage is prevented. Can be done.
In this case, if the difference in the coefficient of linear expansion of the two copper-based low linear expansion materials exceeds 5 ppm / ° C., the thermal stress acting on the semiconductor element increases due to the difference in linear expansion, which is not preferable.
Further, the height position (position in the stacking direction) of the lead frame can be adjusted by the spacer, and the lead frame can be pulled out at an appropriate position. Also in this case, the thickness ratio of the spacer and the lead frame is set to 0.2 or more and 5.0 or less so as not to cause damage to the semiconductor.

本発明のパワーモジュールにおいて、前記パワーモジュール用基板はセラミックス基板の表面に積層状態に接合された銅又は銅合金からなる回路層を有し、該パワーモジュール用基板が前記第1銅系低線膨張材であり、前記回路層と前記リードフレームとの厚さの比率が0.2以上5.0以下であるものとしてもよい。 In the power module of the present invention, the power module substrate has a circuit layer made of copper or a copper alloy bonded in a laminated state on the surface of the ceramics substrate, and the power module substrate has the first copper-based low-line expansion. It may be a material, and the ratio of the thickness of the circuit layer to the lead frame may be 0.2 or more and 5.0 or less.

このパワーモジュールは、銅又は銅合金からなる回路層が積層されているパワーモジュール用基板が銅系低線膨張材である。銅又は銅合金自体は半導体素子に比べると線膨張係数が大きいが、その回路層がセラミックス基板に積層状態に接合されていることから、その線膨張がセラミックス基板の線膨張に支配されるため、パワーモジュール用基板としては低線膨張材となる。この場合、回路層とリードフレームとの厚さの比率が0.2未満、あるいは5.0を超えると、低線膨張材を両面に配置して均衡させた効果が損なわれ、厚い方の線膨張が支配的になって半導体素子の破損を招くおそれがある。 In this power module, the substrate for the power module on which the circuit layer made of copper or a copper alloy is laminated is a copper-based low wire expansion material. Copper or copper alloy itself has a larger coefficient of linear expansion than that of a semiconductor element, but since the circuit layer is bonded to the ceramic substrate in a laminated state, the linear expansion is dominated by the linear expansion of the ceramic substrate. It is a low-line expansion material as a substrate for a power module. In this case, if the ratio of the thickness of the circuit layer to the lead frame is less than 0.2 or more than 5.0, the effect of arranging and balancing the low wire expansion material on both sides is impaired, and the thicker wire is used. Expansion becomes dominant and may cause damage to the semiconductor element.

本発明のパワーモジュールによれば、半導体素子の両面に銅系低線膨張材を銀焼結接合層により接合したことにより、接合信頼性、熱伝導性に優れるとともに、両銅系低線膨張材の線膨張差を小さくしたことにより、半導体素子に作用する熱応力を低減して、その損傷を防止することができる。 According to the power module of the present invention, the copper-based low-wire expansion material is bonded to both sides of the semiconductor element by the silver sintered bonding layer, so that the bonding reliability and thermal conductivity are excellent, and the copper-based low-wire expansion material is excellent. By reducing the difference in linear expansion of the above, it is possible to reduce the thermal stress acting on the semiconductor element and prevent its damage.

本発明の第1実施形態のパワーモジュールの断面図である。It is sectional drawing of the power module of 1st Embodiment of this invention. 図1のパワーモジュールの製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the power module of FIG. 図2の製造方法により製造される経緯を工程順に示す断面図である。It is sectional drawing which shows the process of manufacturing by the manufacturing method of FIG. 2 in the order of a process. 下地金属層を説明する拡大断面図である。It is an enlarged cross-sectional view explaining the base metal layer. 本発明の第2実施形態のパワーモジュールの断面図である。It is sectional drawing of the power module of the 2nd Embodiment of this invention.

以下、本発明の実施形態について、図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

1.第1実施形態
<全体構造>
第1実施形態のパワーモジュール100は、図1に示すように、セラミックス基板11、及びその一方の面に形成された回路層12、他方の面に形成された放熱層13を備えるパワーモジュール用基板10と、このパワーモジュール用基板10の回路層12の表面にスペーサ20を介して搭載された半導体素子30と、半導体素子30に接合されたリードフレーム40と、半導体素子30、パワーモジュール用基板10及びリードフレーム40を封止するエポキシ樹脂等からなるモールド樹脂50とにより構成される。
1. 1. 1st Embodiment <Overall structure>
As shown in FIG. 1, the power module 100 of the first embodiment is a power module substrate including a ceramic substrate 11, a circuit layer 12 formed on one surface of the ceramic substrate 11, and a heat dissipation layer 13 formed on the other surface. 10. The semiconductor element 30 mounted on the surface of the circuit layer 12 of the power module substrate 10 via a spacer 20, the lead frame 40 joined to the semiconductor element 30, the semiconductor element 30, and the power module substrate 10. It is composed of a mold resin 50 made of an epoxy resin or the like that seals the lead frame 40.

パワーモジュール用基板10を構成するセラミックス基板11は、例えばAlN(窒化アルミニウム)、Si(窒化珪素)等の窒化物系セラミックス、もしくはAl(アルミナ)等の酸化物系セラミックスを用いることができ、厚さは0.2mm〜1.5mmの範囲内に設定される。 Ceramic substrate 11 that constitutes the power module substrate 10, for example AlN (aluminum nitride), Si 3 N 4 (silicon nitride) nitride ceramics such as, or Al 2 O 3 a (alumina) oxide ceramics such as It can be used and the thickness is set in the range of 0.2 mm to 1.5 mm.

回路層12及び放熱層13は、純度99.00質量%以上の純アルミニウム((いわゆる2Nアルミニウム))や純度99.99質量%以上の純アルミニウム(いわゆる4Nアルミニウム)又はアルミニウム合金により形成され、例えば0.1mm〜5.0mmの厚みとされ、通常はセラミックス基板11よりも小さい平面形状の矩形状に形成されている。そして、回路層12と放熱層13とは、セラミックス基板11にAl‐Si系、Al‐Ge系、Al‐Cu系、Al‐Mg系、又はAl‐Mn系等の合金のろう材により接合されている。なお、回路層12と放熱層13は、それぞれプレス加工により所望の外形に打ち抜いたものをセラミックス基板11に接合するか、あるいは平板状のものをセラミックス基板11に接合した後に、エッチング加工により所望の外形に形成するか、いずれかの方法により、所望の形状に形成されている。 The circuit layer 12 and the heat radiating layer 13 are formed of pure aluminum ((so-called 2N aluminum)) having a purity of 99.00% by mass or more, pure aluminum (so-called 4N aluminum) having a purity of 99.99% by mass or more, or an aluminum alloy, for example. It has a thickness of 0.1 mm to 5.0 mm, and is usually formed in a flat rectangular shape smaller than that of the ceramic substrate 11. The circuit layer 12 and the heat radiating layer 13 are joined to the ceramic substrate 11 with an alloy brazing material such as Al—Si, Al—Ge, Al—Cu, Al—Mg, or Al—Mn. ing. The circuit layer 12 and the heat radiating layer 13 are punched to a desired outer shape by press working and then bonded to the ceramic substrate 11, or a flat plate-shaped one is bonded to the ceramic substrate 11 and then etched. It is formed in an outer shape or is formed in a desired shape by either method.

スペーサ20は、熱伝導性の高い銅(Cu)に、タングステン(W)やモリブデン(Mo)、クロム(Cr)等の低線膨張率材料を組み合わせたコンポジット材の両面に純銅板を接合したクラッド板からなる銅系低線膨張材(本発明の第1銅系低線膨張材)である。スペーサ20の厚さは0.5mm〜6.0mmの範囲内とするとよい。このスペーサ20として、例えば、厚さ0.3mm〜5.0mmのコンポジット材の両面に厚さ0.1mm〜2.0mmの純銅板を接合したクラッド板とすることができる。コンポジット材として好適に用いられるのは、Cu−Moのコンポジット材であり、この場合、Moは55質量%〜75質量%の範囲内で含有されていると良い。
なお、銅系低線膨張材は、低線膨張材料の含有比率及びクラッドされる純銅板との厚みの比率を変えることにより線膨張係数及び熱伝導率を調整することができる。線膨張係数については後述する。熱伝導率は例えば180〜200W/m・Kである。
図示例では、回路層12の上に面方向に並んで2個のスペーサ20が接合されている。
The spacer 20 is a clad in which pure copper plates are bonded to both sides of a composite material in which copper (Cu) having high thermal conductivity is combined with a low linear expansion coefficient material such as tungsten (W), molybdenum (Mo), and chromium (Cr). It is a copper-based low wire expansion material made of a plate (the first copper-based low wire expansion material of the present invention). The thickness of the spacer 20 is preferably in the range of 0.5 mm to 6.0 mm. As the spacer 20, for example, a clad plate in which a pure copper plate having a thickness of 0.1 mm to 2.0 mm is bonded to both sides of a composite material having a thickness of 0.3 mm to 5.0 mm can be used. A Cu-Mo composite material is preferably used as the composite material, and in this case, Mo is preferably contained in the range of 55% by mass to 75% by mass.
The coefficient of linear expansion and thermal conductivity of the copper-based low-wire expansion material can be adjusted by changing the content ratio of the low-line expansion material and the ratio of the thickness of the clad pure copper plate. The coefficient of linear expansion will be described later. The thermal conductivity is, for example, 180 to 200 W / m · K.
In the illustrated example, two spacers 20 are joined to the circuit layer 12 side by side in the plane direction.

半導体素子30は半導体を備えた電子部品であり、必要とされる機能に応じて、IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、FWD(Free Wheeling Diode)等の種々の半導体素子が選択される。
このような半導体素子30には、上面及び下面に電極が設けられており、回路層12とリードフレーム40との間で電気的接続状態とされる。この場合、2個のスペーサ20のそれぞれに半導体素子30が接合され、これら半導体素子30相互を接続した状態でリードフレーム40が設けられている。
The semiconductor element 30 is an electronic component provided with a semiconductor, and is an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), a FWD (Free), or the like, depending on the required function. The semiconductor element is selected.
Such a semiconductor element 30 is provided with electrodes on the upper surface and the lower surface, and is in an electrically connected state between the circuit layer 12 and the lead frame 40. In this case, the semiconductor element 30 is bonded to each of the two spacers 20, and the lead frame 40 is provided in a state where the semiconductor elements 30 are connected to each other.

リードフレーム40は、スペーサ20と同様の銅系低線膨張材(本発明の第2銅系低線膨張材)により帯板状に形成されている。この場合、前述したように銅系低線膨張材は、コンポジット材における銅と低線膨張率材料との含有比率やクラッドされる純銅板との厚みの比率によって線膨張係数等を調整することができるが、線膨張係数は、スペーサ20とリードフレーム40との差が5ppm/℃以内に設定される。半導体素子30の線膨張係数は例えば20ppm/℃〜30ppm/℃である。リードフレーム40の厚さは0.05mm以上3.0mm以下の範囲内とするとよい。また、スペーサ20とリードフレーム40との厚さの比率は、これらの線膨張係数の差を小さくした効果を有効に発揮させるために0.2以上5.0以下に設定される。 The lead frame 40 is formed in a strip shape by a copper-based low wire expansion material (second copper-based low wire expansion material of the present invention) similar to the spacer 20. In this case, as described above, in the copper-based low linear expansion material, the linear expansion coefficient and the like can be adjusted by the content ratio of copper and the low linear expansion coefficient material in the composite material and the thickness ratio of the clad pure copper plate. However, the coefficient of linear expansion is set so that the difference between the spacer 20 and the lead frame 40 is within 5 ppm / ° C. The coefficient of linear expansion of the semiconductor element 30 is, for example, 20 ppm / ° C. to 30 ppm / ° C. The thickness of the lead frame 40 is preferably in the range of 0.05 mm or more and 3.0 mm or less. Further, the thickness ratio of the spacer 20 and the lead frame 40 is set to 0.2 or more and 5.0 or less in order to effectively exert the effect of reducing the difference between these linear expansion coefficients.

そして、パワーモジュール用基板10の回路層12の上に、スペーサ20、半導体素子30、リードフレーム40がそれぞれ銀焼結接合層71を介して接合されている。この銀焼結接合層71により接合するために、回路層12の接合面には、金、銀、ニッケル等からなる下地金属層60が形成される。なお、スペーサ20、半導体素子30、リードフレーム40のそれぞれの接合面にも、金、銀、ニッケル等からなる下地金属層をめっきやスパッタリング等によって形成してもよい。 モールド樹脂50は、エポキシ系樹脂等からなり、パワーモジュール用基板10の放熱層13の裏面を除き、その側面、セラミックス基板11、回路層12、スペーサ20、半導体素子30及びリードフレーム40の半導体素子30への接続部分の周辺を一体に封止している。リードフレーム40の端部は、モールド樹脂50から外部に引き出されている。 Then, the spacer 20, the semiconductor element 30, and the lead frame 40 are bonded to the circuit layer 12 of the power module substrate 10 via the silver sintered bonding layer 71, respectively. In order to bond with the silver sintered bonding layer 71, a base metal layer 60 made of gold, silver, nickel or the like is formed on the bonding surface of the circuit layer 12. A base metal layer made of gold, silver, nickel, or the like may be formed on the joint surfaces of the spacer 20, the semiconductor element 30, and the lead frame 40 by plating, sputtering, or the like. The mold resin 50 is made of an epoxy resin or the like, except for the back surface of the heat dissipation layer 13 of the power module substrate 10, the side surfaces thereof, the ceramic substrate 11, the circuit layer 12, the spacer 20, the semiconductor element 30, and the semiconductor element of the lead frame 40. The periphery of the connection portion to 30 is integrally sealed. The end portion of the lead frame 40 is pulled out from the mold resin 50 to the outside.

<第1実施形態の製造方法>
次に、このように構成されたパワーモジュール100を製造する方法について説明する。このパワーモジュール製造方法は、図2に示すように、パワーモジュール用基板10を形成し[パワーモジュール用基板形成工程]、そのパワーモジュール用基板10の回路層12の接合予定面に下地金属層60を形成[下地金属層形成工程]した後、回路層12にスペーサ20、半導体素子30、リードフレーム40を順に積層し、これらを一括して接合[一括接合工程]した後、モールド樹脂50によって樹脂封止する[樹脂封止工程]ことにより形成される。以下、工程順に説明する。
<Manufacturing method of the first embodiment>
Next, a method of manufacturing the power module 100 configured in this way will be described. In this power module manufacturing method, as shown in FIG. 2, a power module substrate 10 is formed [power module substrate forming step], and a base metal layer 60 is formed on the planned joining surface of the circuit layer 12 of the power module substrate 10. After forming the base metal layer [base metal layer forming step], the spacer 20, the semiconductor element 30, and the lead frame 40 are laminated in this order on the circuit layer 12, and these are collectively joined [batch joining step], and then the resin is formed by the mold resin 50. It is formed by sealing [resin sealing step]. Hereinafter, the steps will be described in order.

[パワーモジュール用基板形成工程]
図3(a)に示すように、セラミックス基板11の各面にろう材15を介して回路層12となるアルミニウム板12´と放熱層13となるアルミニウム板13´とを積層し、これらの積層構造体を積層方向に加圧した状態で加熱し、ろう材15を溶融させることによってそれぞれのアルミニウム板12´,13´とセラミックス基板11とを接合し、回路層12と放熱層13とを有するパワーモジュール用基板10を形成する(図3(b)参照)。具体的には、積層構造体を加圧したまま炉に入れて、真空雰囲気中で610℃以上650℃以下の温度で1分〜60分加熱する。
[Substrate forming process for power module]
As shown in FIG. 3A, an aluminum plate 12'which becomes a circuit layer 12 and an aluminum plate 13' which becomes a heat dissipation layer 13 are laminated on each surface of the ceramic substrate 11 via a brazing material 15, and these are laminated. The structure is heated in a state of being pressurized in the stacking direction, and the brazing material 15 is melted to join the respective aluminum plates 12'and 13'to the ceramic substrate 11, and has a circuit layer 12 and a heat dissipation layer 13. The power module substrate 10 is formed (see FIG. 3B). Specifically, the laminated structure is placed in a furnace under pressure and heated at a temperature of 610 ° C. or higher and 650 ° C. or lower for 1 to 60 minutes in a vacuum atmosphere.

[下地金属層形成工程]
一括接合の前に、回路層12の接合予定面に金、銀、ニッケル等からなる下地金属層60を形成する。
この下地金属層15は、金、銀、ニッケル等をめっきやスパッタリングによって薄膜状に形成することにより得ることができる。また、回路層12の表面の下地金属層60は、ガラス含有銀ペーストを塗布して焼成することによっても形成することができる。
[Underground metal layer forming process]
Prior to batch joining, a base metal layer 60 made of gold, silver, nickel or the like is formed on the planned joining surface of the circuit layer 12.
The base metal layer 15 can be obtained by forming gold, silver, nickel or the like into a thin film by plating or sputtering. The base metal layer 60 on the surface of the circuit layer 12 can also be formed by applying a glass-containing silver paste and firing it.

(ガラス含有銀ペーストによる下地金属層形成方法)
回路層12の表面にガラス含有銀ペーストによって下地金属層60を形成する方法を説明しておくと、ガラス含有銀ペーストは、銀粉末と、ガラス(無鉛ガラス)粉末と、樹脂と、溶剤と、分散剤とを含有しており、銀粉末とガラス粉末とからなる粉末成分の含有量が、ガラス含有銀ペースト全体の60質量%以上90質量%以下とされ、残部が樹脂、溶剤、分散剤とされている。銀粉末は、その粒径が0.05μm以上1.0μm以下とされており、例えば平均粒径0.8μmのものが好適である。ガラス粉末は、主成分として酸化ビスマス(Bi)、酸化亜鉛(ZnO)、酸化ホウ素(B)、酸化鉛(PbO)、酸化リン(P)のいずれか1種または2種以上を含むものとされており、そのガラス転移温度が300℃以上450℃以下、軟化温度が600℃以下、結晶化温度が450℃以上とされている。例えば、酸化鉛と酸化亜鉛と酸化ホウ素とを含有し、平均粒径0.5μmのガラス粉末が好適である。
また、銀粉末の重量Aと、ガラス粉末の重量Gとの重量比A/Gは、80/20から99/1の範囲内、例えばA/G=80/5に調整される。
溶剤は、沸点が200℃以上のものが適しており、例えば、ジエチレングリコールジブチルエーテルが用いられる。
樹脂は、ガラス含有銀ペーストの粘度を調整するものであり、350℃以上で分解されるものが適している。例えば、エチルセルロースが用いられる。
また、ジカルボン酸系の分散剤が適宜添加される。分散剤を添加することなくガラス含有銀ペーストを構成してもよい。
(Method of forming a base metal layer with a glass-containing silver paste)
The method of forming the base metal layer 60 on the surface of the circuit layer 12 with the glass-containing silver paste will be described. The glass-containing silver paste includes silver powder, glass (lead-free glass) powder, resin, solvent, and the like. It contains a dispersant, and the content of the powder component composed of silver powder and glass powder is 60% by mass or more and 90% by mass or less of the entire glass-containing silver paste, and the balance is resin, solvent, and dispersant. Has been done. The silver powder has a particle size of 0.05 μm or more and 1.0 μm or less, and for example, an silver powder having an average particle size of 0.8 μm is preferable. The main component of the glass powder is bismuth oxide (Bi 2 O 3 ), zinc oxide (Zn O), boron oxide (B 2 O 3 ), lead oxide (PbO 2 ), or phosphorus oxide (P 2 O 5 ). It is supposed to contain seeds or two or more kinds, and the glass transition temperature thereof is 300 ° C. or higher and 450 ° C. or lower, the softening temperature is 600 ° C. or lower, and the crystallization temperature is 450 ° C. or higher. For example, a glass powder containing lead oxide, zinc oxide and boron oxide and having an average particle size of 0.5 μm is suitable.
Further, the weight ratio A / G of the weight A of the silver powder and the weight G of the glass powder is adjusted within the range of 80/20 to 99/1, for example, A / G = 80/5.
The solvent preferably has a boiling point of 200 ° C. or higher, and for example, diethylene glycol dibutyl ether is used.
The resin adjusts the viscosity of the glass-containing silver paste, and a resin that is decomposed at 350 ° C. or higher is suitable. For example, ethyl cellulose is used.
In addition, a dicarboxylic acid-based dispersant is appropriately added. The glass-containing silver paste may be formed without adding a dispersant.

このガラス含有銀ペーストは、銀粉末とガラス粉末とを混合した混合粉末と、溶剤と樹脂とを混合した有機混合物とを、分散剤とともにミキサーによって予備混合し、得られた予備混合物をロールミル機によって練り込みながら混合した後、得られた混練物をぺ-ストろ過機によってろ過することによって製出される。このガラス含有銀ペーストは、その粘度が10Pa・s以上500Pa・s以下、より好ましくは50Pa・s以上300Pa・s以下に調整される。 In this glass-containing silver paste, a mixed powder in which silver powder and glass powder are mixed and an organic mixture in which a solvent and a resin are mixed are premixed with a dispersant by a mixer, and the obtained premix is premixed by a roll mill. After mixing while kneading, the obtained kneaded product is produced by filtering it with a paste filter. The viscosity of this glass-containing silver paste is adjusted to 10 Pa · s or more and 500 Pa · s or less, more preferably 50 Pa · s or more and 300 Pa · s or less.

このガラス含有銀ペーストをスクリーン印刷法等によって回路層12の接合予定面に塗布し、乾燥後に350℃以上645℃以下の温度で1分以上60分以下の時間をかけて焼成すると、図4に示すように、接合予定面側に形成されたガラス層61と、このガラス層61上に形成された銀層62との二層構造の下地金属層60が形成される。このとき、ガラス層61が形成される際に、回路層12の表面に自然発生していたアルミニウム酸化被膜12aが溶融除去されることになり、回路層12に直接ガラス層61が形成され、このガラス層61の上に銀層62が形成される。このガラス層61が回路層12に強固に固着されることにより、回路層12の上に銀層62が確実に保持固定される。
ガラス層61には銀又はアルミニウムの少なくとも一方を含有する導電性粒子(結晶性粒子)63が分散されるが、焼成の際にガラス層61内部に析出したものと推測されている。また、銀層62の内部にも微細なガラス粒子64が分散される。このガラス粒子64は、銀粒子の焼成が進行していく過程で、残存したガラス成分が凝集したものと推測される。
This glass-containing silver paste is applied to the planned bonding surface of the circuit layer 12 by a screen printing method or the like, and after drying, it is fired at a temperature of 350 ° C. or higher and 645 ° C. or lower for a time of 1 minute or more and 60 minutes or less. As shown, a base metal layer 60 having a two-layer structure is formed, which is a glass layer 61 formed on the planned joining surface side and a silver layer 62 formed on the glass layer 61. At this time, when the glass layer 61 is formed, the aluminum oxide film 12a naturally generated on the surface of the circuit layer 12 is melted and removed, and the glass layer 61 is directly formed on the circuit layer 12. A silver layer 62 is formed on the glass layer 61. By firmly fixing the glass layer 61 to the circuit layer 12, the silver layer 62 is securely held and fixed on the circuit layer 12.
Conductive particles (crystalline particles) 63 containing at least one of silver and aluminum are dispersed in the glass layer 61, and it is presumed that they are precipitated inside the glass layer 61 during firing. Further, fine glass particles 64 are also dispersed inside the silver layer 62. It is presumed that the remaining glass components of the glass particles 64 are aggregated in the process of firing the silver particles.

このようにして形成される下地金属層60における銀層62の平均結晶粒径が0.5μm以上3.0μm以下の範囲内に調整される。
ここで、加熱温度が350℃未満及び加熱温度での保持時間が1分未満の場合には、焼成が不十分となり、下地金属層60を十分に形成することができないおそれがある。一方、加熱温度が645℃を超える場合及び加熱温度での保持時間が60分を超える場合には、焼成が進行し過ぎて、熱処理後に形成される下地金属層60における銀層62の平均結晶粒径が0.5μm以上3.0μm以下の範囲内とならないおそれがある。
なお、下地金属層60を確実に形成するためには、熱処理時の加熱温度の下限を400℃以上とすることが好ましく、450℃以上とすることがより好ましい。また、加熱温度での保持時間は5分以上とすることが好ましく、10分以上とすることがより好ましい。
一方、焼成の進行を確実に抑制するためには、熱処理時の加熱温度を600℃以下とすることが好ましく、575℃以下とすることがより好ましい。また、加熱温度での保持時間を45分以下とすることが好ましく、30分以下とすることがより好ましい。
The average crystal grain size of the silver layer 62 in the base metal layer 60 formed in this manner is adjusted within the range of 0.5 μm or more and 3.0 μm or less.
Here, if the heating temperature is less than 350 ° C. and the holding time at the heating temperature is less than 1 minute, the firing may be insufficient and the base metal layer 60 may not be sufficiently formed. On the other hand, when the heating temperature exceeds 645 ° C. or when the holding time at the heating temperature exceeds 60 minutes, the firing proceeds too much, and the average crystal grains of the silver layer 62 in the base metal layer 60 formed after the heat treatment. The diameter may not be within the range of 0.5 μm or more and 3.0 μm or less.
In order to reliably form the base metal layer 60, the lower limit of the heating temperature during the heat treatment is preferably 400 ° C. or higher, more preferably 450 ° C. or higher. Further, the holding time at the heating temperature is preferably 5 minutes or more, and more preferably 10 minutes or more.
On the other hand, in order to reliably suppress the progress of firing, the heating temperature during the heat treatment is preferably 600 ° C. or lower, and more preferably 575 ° C. or lower. Further, the holding time at the heating temperature is preferably 45 minutes or less, and more preferably 30 minutes or less.

(銀ペースト層)
下地金属層60を形成した回路層12、スペーサ20、半導体素子30、リードフレーム40の間に銀ペースト層70を介在させた状態で、これらを積層する。
銀ペースト層70は、粒径0.05μm〜100μmの銀粉末と、樹脂と、溶剤と、を含有してなるペーストを塗布して形成した層である。
銀ペーストに用いられる樹脂としては、エチルセルロース等を用いることができる。銀ペーストに用いられる溶剤としては、α―テルピネオール等を用いることができる。
銀ペーストの組成としては、銀粉末の含有量が銀ペースト全体の60質量%以上92質量%以下とし、樹脂の含有量が銀ペースト全体の1質量%以上10質量%以下とし、残部が溶剤とするとよい。
また、銀ペーストに、蟻酸銀、酢酸銀、プロピオン酸銀、安息香酸銀、シュウ酸銀などのカルボン酸系金属塩等の有機金属化合物粉末を銀ペースト全体の0質量%以上10質量%以下含有させることもできる。また、必要に応じて、アルコールや有機酸等の還元剤を銀ペースト全体に対して、0質量%以上10質量%以下含有させることもできる。
なお、この銀ペーストは、その粘度が10Pa・s以上100Pa・s以下、より好ましくは30Pa・s以上80Pa・s以下に調整されている。
この銀ペーストを回路層12の下地金属層60の上、スペーサ20の表面、リードフレーム40の表面にそれぞれ、例えばスクリーン印刷法等によって塗布して、乾燥することにより、銀ペースト層70となる。この銀ペースト層70は、接合時に対向する接合予定面のいずれかの表面に形成されていればよい。図3(c)に示す例では、回路層12の表面、スペーサ20の半導体素子30に対向する側の表面、リードフレーム40の半導体素子30に対向する側の表面にそれぞれ銀ペースト層70が形成されている。
(Silver paste layer)
These are laminated with the silver paste layer 70 interposed between the circuit layer 12, the spacer 20, the semiconductor element 30, and the lead frame 40 on which the base metal layer 60 is formed.
The silver paste layer 70 is a layer formed by applying a paste containing silver powder having a particle size of 0.05 μm to 100 μm, a resin, and a solvent.
As the resin used for the silver paste, ethyl cellulose or the like can be used. As the solvent used for the silver paste, α-terpineol or the like can be used.
The composition of the silver paste is such that the content of the silver powder is 60% by mass or more and 92% by mass or less of the whole silver paste, the content of the resin is 1% by mass or more and 10% by mass or less of the whole silver paste, and the balance is the solvent. It is good to do.
Further, the silver paste contains 0% by mass or more and 10% by mass or less of organic metal compound powder such as a carboxylic acid-based metal salt such as silver formate, silver acetate, silver propionate, silver benzoate, and silver oxalate. You can also let it. Further, if necessary, a reducing agent such as alcohol or an organic acid can be contained in the entire silver paste in an amount of 0% by mass or more and 10% by mass or less.
The viscosity of this silver paste is adjusted to 10 Pa · s or more and 100 Pa · s or less, more preferably 30 Pa · s or more and 80 Pa · s or less.
The silver paste is applied onto the base metal layer 60 of the circuit layer 12, the surface of the spacer 20 and the surface of the lead frame 40 by, for example, a screen printing method, and dried to obtain the silver paste layer 70. The silver paste layer 70 may be formed on any surface of the planned joining surfaces facing each other at the time of joining. In the example shown in FIG. 3C, the silver paste layer 70 is formed on the surface of the circuit layer 12, the surface of the spacer 20 facing the semiconductor element 30, and the surface of the lead frame 40 facing the semiconductor element 30. Has been done.

なお、銀ペースト層70として、銀粉末を酸化銀粉末に代えた酸化銀ペーストを用いることもできる。酸化銀ペーストは、酸化銀粉末と、還元剤と、樹脂と、溶剤と、を含有しており、これらに加えて有機金属化合物粉末を含有している。酸化銀粉末の含有量が酸化銀ペースト全体の60質量%以上92質量%以下とされ、還元剤の含有量が酸化銀ペースト全体の5質量%以上15質量%以下とされ、有機金属化合物粉末の含有量が酸化銀ペースト全体の0質量%以上10質量%以下とされており、残部が溶剤とされている。 As the silver paste layer 70, a silver oxide paste in which the silver powder is replaced with the silver oxide powder can also be used. The silver oxide paste contains a silver oxide powder, a reducing agent, a resin, and a solvent, and in addition to these, an organometallic compound powder is contained. The content of the silver oxide powder is 60% by mass or more and 92% by mass or less of the whole silver oxide paste, and the content of the reducing agent is 5% by mass or more and 15% by mass or less of the whole silver oxide paste. The content is 0% by mass or more and 10% by mass or less of the whole silver oxide paste, and the balance is a solvent.

[一括接合工程]
図3(c)に示すように、回路層12の銀ペースト層70の上にスペーサ20を重ね、そのスペーサ20の銀ペースト層70の上に半導体素子30を重ね、その半導体素子30の上にリードフレーム40の銀ペースト層70を重ねるようにして、これらを積層状態とする。
そして、積層方向に1MPa以上20MPa以下の加圧力を作用させた状態で、180℃以上350℃以下の温度に加熱する。その温度の保持時間は1分以上60分以下の範囲内であればよい。この熱処理によって、銀ペースト層70が焼結して、回路層12、スペーサ20、半導体素子30、リードフレーム40の相互間で銀焼結接合層71を形成し、この銀焼結接合層71によって回路層12、スペーサ20、半導体素子30、リードフレーム40が一体に接合される。
[Batch joining process]
As shown in FIG. 3C, the spacer 20 is superposed on the silver paste layer 70 of the circuit layer 12, the semiconductor element 30 is superposed on the silver paste layer 70 of the spacer 20, and the semiconductor element 30 is overlaid. The silver paste layers 70 of the lead frame 40 are overlapped with each other so as to be in a laminated state.
Then, it is heated to a temperature of 180 ° C. or higher and 350 ° C. or lower with a pressing force of 1 MPa or more and 20 MPa or less applied in the stacking direction. The holding time of the temperature may be in the range of 1 minute or more and 60 minutes or less. By this heat treatment, the silver paste layer 70 is sintered to form a silver sintered joint layer 71 between the circuit layer 12, the spacer 20, the semiconductor element 30, and the lead frame 40, and the silver sintered joint layer 71 forms a silver sintered joint layer 71. The circuit layer 12, the spacer 20, the semiconductor element 30, and the lead frame 40 are integrally joined.

なお、酸化銀と還元剤とを含む酸化銀ペーストからなる銀ペースト層70を用いた場合、接合(焼成)時に、酸化銀が還元することにより析出する還元銀粒子が、例えば粒径10nm〜1μmと非常に微細であることから、緻密な銀焼結接合層71を形成して、より強固に接合することができる。 When the silver paste layer 70 made of silver oxide paste containing silver oxide and a reducing agent is used, the reduced silver particles precipitated by the reduction of silver oxide at the time of joining (firing), for example, have a particle size of 10 nm to 1 μm. Since it is very fine, it is possible to form a dense silver sintered bonding layer 71 and bond it more firmly.

[樹脂封止工程]
以上のようにして、パワーモジュール用基板10にスペーサ20、半導体素子30及びリードフレーム40を接合した後、パワーモジュール基板10の放熱層13の下面を除き、パワーモジュール用基板10、スペーサ20、半導体素子30及びリードフレーム40の接続部付近を一体にモールド樹脂50によって封止する。
具体的には、例えばエポキシ樹脂等からなる封止材を用いてトランスファーモールディング方法によってモールド樹脂50を形成し封止する。リードフレーム40の外側端部はモールド樹脂50から露出させておく。
[Resin sealing process]
After joining the spacer 20, the semiconductor element 30, and the lead frame 40 to the power module substrate 10 as described above, the power module substrate 10, the spacer 20, and the semiconductor are removed except for the lower surface of the heat dissipation layer 13 of the power module substrate 10. The vicinity of the connection portion between the element 30 and the lead frame 40 is integrally sealed with the mold resin 50.
Specifically, the mold resin 50 is formed and sealed by a transfer molding method using, for example, a sealing material made of an epoxy resin or the like. The outer end of the lead frame 40 is exposed from the mold resin 50.

このようにして製造されるパワーモジュール100は、半導体素子30が、剛性の高いパワーモジュール用基板10とリードフレーム40との間に挟まれた状態で接合され、かつ加圧されることから、反りの発生が抑制され、このため、半導体素子30等を破損させることなく良好な接合状態を得ることができる。また、パワーモジュール用基板10にスペーサ20、半導体素子30、リードフレーム40を一度に接合することができ、製造も容易になる。 The power module 100 manufactured in this way is warped because the semiconductor element 30 is joined and pressurized while being sandwiched between the highly rigid power module substrate 10 and the lead frame 40. Is suppressed, and therefore, a good bonding state can be obtained without damaging the semiconductor element 30 and the like. Further, the spacer 20, the semiconductor element 30, and the lead frame 40 can be bonded to the power module substrate 10 at the same time, which facilitates manufacturing.

そして、このパワーモジュール100においては、半導体素子30の両面を銀焼結接合層71によってスペーサ20及びリードフレーム40に接合したので、高温環境下でも高い接合信頼性を有するとともに、銀焼結接合層71が熱伝導性に優れるので半導体素子30で発生する熱を速やかに放散することができる。しかも、半導体素子30の両面に配置されるスペーサ20及びリードフレーム40が銅系低線膨張材からなり、これらスペーサ20及びリードフレーム40と半導体素子30との線膨張差を小さくしたことにより、半導体素子30に作用する熱応力を低減して、その損傷を防止することができる。 In this power module 100, since both sides of the semiconductor element 30 are bonded to the spacer 20 and the lead frame 40 by the silver sintered bonding layer 71, the semiconductor element 30 has high bonding reliability even in a high temperature environment and the silver sintered bonding layer. Since 71 has excellent thermal conductivity, the heat generated by the semiconductor element 30 can be quickly dissipated. Moreover, the spacer 20 and the lead frame 40 arranged on both sides of the semiconductor element 30 are made of a copper-based low wire expansion material, and the linear expansion difference between the spacer 20 and the lead frame 40 and the semiconductor element 30 is reduced to reduce the semiconductor. The thermal stress acting on the element 30 can be reduced to prevent its damage.

2.第2実施形態
図5は第2実施形態のパワーモジュール101を示しており、この第2実施形態では、第1実施形態で設けられていたスペーサ20がなく、パワーモジュール用基板16の回路層17に半導体素子30が接合され、その半導体素子30にリードフレーム40が接合されている。
この場合、パワーモジュール用基板16のセラミックス基板1には、回路層17として図示例では2個の小回路部17a,17bが面方向に並んだ状態で積層状態に接合され、各小回路部17a,17bの上にそれぞれ半導体素子30が接合されている。
2. 2nd Embodiment FIG. 5 shows the power module 101 of the 2nd embodiment. In this 2nd embodiment, there is no spacer 20 provided in the 1st embodiment, and the circuit layer 17 of the power module substrate 16 is not provided. A semiconductor element 30 is bonded to the semiconductor element 30, and a lead frame 40 is bonded to the semiconductor element 30.
In this case, the ceramic substrate 1 of the power module substrate 16 is joined as a circuit layer 17 in a laminated state in which two small circuit portions 17a and 17b are arranged in the plane direction in the illustrated example, and each small circuit portion 17a is joined. , 17b, respectively, the semiconductor element 30 is bonded.

このパワーモジュール用基板16の回路層17及び放熱層18は、銅又は銅合金によって構成されている。この銅又は銅合金は、それ自体は線膨張係数が比較的大きいが、第1実施形態のアルミニウム又はその合金に比べて変形しにくいため、回路層17表面の線膨張がセラミックス基板11の線膨張に支配される。したがって、パワーモジュール用基板16全体としては低線膨張材(本発明の第1銅系低線膨張材)となる。本実施形態では、回路層17及び放熱層18として、無酸素銅を用いている。
なお、リードフレーム40は第1実施形態と同様、銅(Cu)に、タングステン(W)やモリブデン(Mo)、クロム(Cr)等の低線膨張率材料を組み合わせた銅系低線膨張材(第2銅系低線膨張材)からなる。
そして、このパワーモジュール用基板16とリードフレーム40との線膨張係数差が5ppm/℃以下に設定され、パワーモジュール用基板15の回路層16とリードフレーム40との厚さの比率が0.2以上5.0以下に設定されている。
The circuit layer 17 and the heat radiating layer 18 of the power module substrate 16 are made of copper or a copper alloy. Although this copper or copper alloy itself has a relatively large coefficient of linear expansion, it is less likely to be deformed than the aluminum or its alloy of the first embodiment, so that the linear expansion of the surface of the circuit layer 17 causes the linear expansion of the ceramic substrate 11. Is dominated by. Therefore, the power module substrate 16 as a whole becomes a low wire expansion material (the first copper-based low wire expansion material of the present invention). In this embodiment, oxygen-free copper is used as the circuit layer 17 and the heat radiating layer 18.
As in the first embodiment, the lead frame 40 is a copper-based low linear expansion material (Cu) in which a low linear expansion material such as tungsten (W), molybdenum (Mo), or chromium (Cr) is combined. It is made of a second copper-based low wire expansion material).
The coefficient of linear expansion difference between the power module substrate 16 and the lead frame 40 is set to 5 ppm / ° C. or less, and the thickness ratio between the circuit layer 16 of the power module substrate 15 and the lead frame 40 is 0.2. It is set to 5.0 or more and 5.0 or less.

このパワーモジュール101において、セラミックス基板11の両面に回路層17及び放熱層18を銀チタン(Ag−Ti)系ろう材や銀銅チタン(Ag−Cu−Ti)系ろう材等の活性金属ろう材を介して積層し、積層方向に例えば0.05MPa以上1.0MPa以下の加圧力を作用させた状態で800℃以上930℃以下に加熱することにより、これらを接合したパワーモジュール用基板16が作製される。その後、回路層17、半導体素子30、リードフレーム40の各接合予定面に銀ペースト層を介在させた状態で積層して、第1実施形態と同様に一括で加圧、加熱することにより、銀焼結接合層71によって接合した後、最後にモールド樹脂50によって封止する。この実施形態のパワーモジュール用基板16の回路層17は銅又は銅合金からなるので、第1実施形態のアルミニウム又はその合金からなる回路層12に形成した下地金属層60は設ける必要はないが、同様の下地金属層を形成してもよい。また、半導体素子30、リードフレームの40各接合予定面に金、銀、ニッケル等の下地金属層をめっきやスパッタリング等によって形成してもよい。
このようにして製造されたパワーモジュール101は、半導体素子30の両面に配置されるリードフレーム40及びパワーモジュール用基板15が銅系低線膨張材により構成されており、半導体素子30に作用する熱応力を低減させて、その破損を有効に防止することができる。
In this power module 101, the circuit layer 17 and the heat radiating layer 18 are formed on both sides of the ceramic substrate 11 as an active metal brazing material such as silver titanium (Ag-Ti) -based brazing material or silver-copper titanium (Ag-Cu-Ti) -based brazing material. A substrate 16 for a power module in which these are joined is produced by laminating through and heating to 800 ° C. or higher and 930 ° C. or lower in a state where a pressing force of 0.05 MPa or more and 1.0 MPa or less is applied in the laminating direction. Will be done. After that, the circuit layer 17, the semiconductor element 30, and the lead frame 40 are laminated with a silver paste layer interposed therebetween, and pressured and heated all at once in the same manner as in the first embodiment to obtain silver. After joining with the sintered bonding layer 71, it is finally sealed with the mold resin 50. Since the circuit layer 17 of the power module substrate 16 of this embodiment is made of copper or a copper alloy, it is not necessary to provide the base metal layer 60 formed on the circuit layer 12 made of aluminum or an alloy thereof of the first embodiment. A similar base metal layer may be formed. Further, a base metal layer such as gold, silver, or nickel may be formed on each of the planned bonding surfaces of the semiconductor element 30 and the lead frame 40 by plating, sputtering, or the like.
In the power module 101 manufactured in this manner, the lead frame 40 and the power module substrate 15 arranged on both sides of the semiconductor element 30 are made of a copper-based low-wire expansion material, and the heat acting on the semiconductor element 30 is generated. The stress can be reduced and the damage can be effectively prevented.

その他、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。 In addition, the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.

パワーモジュール用基板の回路層、スペーサ、リードフレームについて表1に示す材質、厚みのものを用意し、これらの対向する接合予定面のいずれかに銀ペーストを塗布した後、積層して一括接合した。この場合、発明例1〜4、比較例1,2については、アルミニウムからなる回路層の表面に、上述したガラス含有銀ペーストを用いて下地金属層を形成した。発明例5,6及び比較例2は、スペーサを用いずに、回路層に半導体素子を接合した。いずれの場合も接合時の温度は300℃、荷重は10MPaとした。この半導体素子を接合したパワーモジュールを、エスペック社液槽式冷熱衝撃試験装置において、低温側―40℃、高温側150℃、1000サイクルの冷熱衝撃試験を実施し、半導体素子の破損の有無を評価した。
半導体素子の破損の有無は、インサイト株式会社製超音波画像測定機を用い、半導体素子にクラックが認められる確率が10%以下の場合を○、半導体素子にクラックが認められる確率が10%を超える場合を×とした。
これらの結果を表1に示す。表1中、「4N−Al」は純度99.99質量%以上のアルミニウム、「C1020」は無酸素銅、「Cu−Mo」は純銅/銅モリブデンコンポジット材/純銅のクラッド材、「Cu−W」は純銅/銅タングステンコンポジット材/純銅のクラッド材を示す。
The circuit layers, spacers, and lead frames of the power module board were prepared with the materials and thicknesses shown in Table 1, and silver paste was applied to any of these facing surfaces to be joined, and then laminated and collectively joined. .. In this case, in Invention Examples 1 to 4 and Comparative Examples 1 and 2, a base metal layer was formed on the surface of the circuit layer made of aluminum by using the above-mentioned glass-containing silver paste. In Invention Examples 5 and 6 and Comparative Example 2, a semiconductor element was bonded to the circuit layer without using a spacer. In each case, the temperature at the time of joining was 300 ° C., and the load was 10 MPa. The power module to which this semiconductor element is bonded is subjected to a thermal shock test of -40 ° C on the low temperature side, 150 ° C on the high temperature side, and 1000 cycles in a liquid tank type thermal shock test device manufactured by ESPEC, and the presence or absence of damage to the semiconductor element is evaluated. did.
The presence or absence of damage to the semiconductor element is determined by using an ultrasonic image measuring device manufactured by Insight Co., Ltd., when the probability of cracks being found in the semiconductor element is 10% or less, and when the probability of cracks being found in the semiconductor element is 10%. The case where it exceeds is marked as x.
These results are shown in Table 1. In Table 1, "4N-Al" is aluminum with a purity of 99.99% by mass or more, "C1020" is oxygen-free copper, "Cu-Mo" is pure copper / copper molybdenum composite material / pure copper clad material, and "Cu-W". "Indicates a pure copper / copper tungsten composite material / pure copper clad material.

Figure 0006907546
Figure 0006907546

この表1からわかるように、半導体素子の両面の素材の線膨張係数差が5ppm/℃以内、厚みの比率が0.2以上5.0以下のパワーモジュールは、半導体素子の破損は確認できなかった。 As can be seen from Table 1, damage to the semiconductor element could not be confirmed for a power module having a difference in coefficient of linear expansion of the materials on both sides of the semiconductor element within 5 ppm / ° C and a thickness ratio of 0.2 or more and 5.0 or less. rice field.

10 パワーモジュール用基板
11 セラミックス基板
12 回路層
13 放熱層
15 ろう材
16 パワーモジュール用基板(第1銅系低線膨張材)
17 回路層
17a,17b 小回路部
18 放熱層
20 スペーサ(第1銅系低線膨張材)
30 半導体素子
40 リードフレーム(第2銅系低線膨張材)
50 モールド樹脂
60 下地金属層
61 ガラス層
62 銀層
70 銀ペースト層
71 銀焼結接合層
100,101 パワーモジュール
10 Power module board 11 Ceramic board 12 Circuit layer 13 Heat dissipation layer 15 Brazing material 16 Power module board (first copper-based low-wire expansion material)
17 Circuit layers 17a, 17b Small circuit part 18 Heat dissipation layer 20 Spacer (first copper-based low wire expansion material)
30 Semiconductor element 40 Lead frame (second copper-based low wire expansion material)
50 Mold resin 60 Base metal layer 61 Glass layer 62 Silver layer 70 Silver paste layer 71 Silver sintered joint layer 100,101 Power module

Claims (1)

パワーモジュール用基板に搭載された半導体素子は、その一方の面が第1銅系低線膨張材に銀焼結接合層を介して接合され、他方の面が銅又は銅合金と低線膨張率材とを含む第2銅系低線膨張材からなるリードフレームに銀焼結接合層を介して接合されており、これら第1銅系低線膨張材と第2銅系低線膨張材とは、線膨張係数の差が5ppm/℃以下であり、
前記パワーモジュール用基板はセラミックス基板の表面に積層状態に接合されたアルミニウム又はアルミニウム合金からなる回路層と、該回路層の表面に積層状態に接合され、銅又は銅合金と低線膨張率材とを含むスペーサとを有しており、該スペーサが前記第1銅系低線膨張材であり、前記スペーサと前記リードフレームとの厚さの比率が0.2以上5.0以下であり、
前記回路層の表面に下地金属層が形成され、該下地金属層に銀焼結接合層を介して前記スペーサが接合されてなり、
前記下地金属層は、前記回路層表面に形成されたガラス層と、該ガラス層の上に形成された銀層との二層構造を有していることを特徴とするパワーモジュール。
One surface of the semiconductor element mounted on the power module substrate is bonded to the first copper-based low-wire expansion material via a silver sintered bonding layer, and the other surface is bonded to copper or a copper alloy with a low coefficient of linear expansion. It is bonded to a lead frame made of a second copper-based low wire expansion material including a material via a silver sintered bonding layer, and these first copper-based low wire expansion material and the second copper-based low wire expansion material are , Ri difference 5 ppm / ° C. der less linear expansion coefficient,
The power module substrate has a circuit layer made of aluminum or an aluminum alloy laminated on the surface of a ceramics substrate, and copper or a copper alloy and a low coefficient of linear expansion material bonded to the surface of the circuit layer in a laminated state. The spacer is the first copper-based low wire expansion material, and the thickness ratio of the spacer to the lead frame is 0.2 or more and 5.0 or less.
A base metal layer is formed on the surface of the circuit layer, and the spacer is bonded to the base metal layer via a silver sintered bonding layer.
The base metal layer is a power module, wherein the glass layer formed on the circuit layer surface, that you have a two-layer structure of a silver layer formed on the glass layer.
JP2017005684A 2017-01-17 2017-01-17 Power module Active JP6907546B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017005684A JP6907546B2 (en) 2017-01-17 2017-01-17 Power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017005684A JP6907546B2 (en) 2017-01-17 2017-01-17 Power module

Publications (2)

Publication Number Publication Date
JP2018116994A JP2018116994A (en) 2018-07-26
JP6907546B2 true JP6907546B2 (en) 2021-07-21

Family

ID=62985358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017005684A Active JP6907546B2 (en) 2017-01-17 2017-01-17 Power module

Country Status (1)

Country Link
JP (1) JP6907546B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7139862B2 (en) 2018-10-15 2022-09-21 株式会社デンソー semiconductor equipment
JP2020064908A (en) * 2018-10-15 2020-04-23 株式会社デンソー Semiconductor device
WO2022113617A1 (en) * 2020-11-27 2022-06-02 ローム株式会社 Semiconductor device
KR102588851B1 (en) * 2021-04-14 2023-10-16 주식회사 아모센스 Power module and manufacturing method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004208411A (en) * 2002-12-25 2004-07-22 Denso Corp Semiconductor module for half bridge circuit
JP4378239B2 (en) * 2004-07-29 2009-12-02 株式会社日立製作所 A semiconductor device, a power conversion device using the semiconductor device, and a hybrid vehicle using the power conversion device.
JP4770533B2 (en) * 2005-05-16 2011-09-14 富士電機株式会社 Semiconductor device manufacturing method and semiconductor device
JP5585407B2 (en) * 2010-11-15 2014-09-10 三菱マテリアル株式会社 Conductive composition
JP5719740B2 (en) * 2011-09-30 2015-05-20 株式会社日立製作所 Wiring material and semiconductor module using the same
DE112012007149B4 (en) * 2012-11-20 2020-07-09 Denso Corporation Semiconductor device
JP2014003339A (en) * 2013-10-07 2014-01-09 Hitachi Ltd Semiconductor device and connection structure, and manufacturing methods thereof

Also Published As

Publication number Publication date
JP2018116994A (en) 2018-07-26

Similar Documents

Publication Publication Date Title
JP6750404B2 (en) Thermoelectric conversion module, thermoelectric conversion device, and method for manufacturing thermoelectric conversion module
KR102163532B1 (en) Semiconductor device, ceramic circuit board, and semiconductor device manufacturing method
EP3041042B1 (en) Method of producing bonded body and method of producing power module substrate
JP6907546B2 (en) Power module
JP6146007B2 (en) Manufacturing method of joined body, manufacturing method of power module, power module substrate and power module
WO2019180913A1 (en) Method for manufacturing electronic-component-mounted module
JP5002614B2 (en) Manufacturing method of ceramic circuit board
WO2017135139A1 (en) METAL MEMBER WITH Ag UNDERLAYER, INSULATED CIRCUIT BOARD WITH Ag UNDERLAYER, SEMICONDUCTOR DEVICE, INSULATED CIRCUIT BOARD WITH HEATSINK, AND METHOD OF MANUFACTURING METAL MEMBER WITH Ag UNDERLAYER
WO2019180914A1 (en) Electronic-component-mounted module
JP6853435B2 (en) Power module manufacturing method
JP6677886B2 (en) Semiconductor device
CN108028306B (en) Thermoelectric conversion module and thermoelectric conversion device
US10290602B2 (en) Semiconductor device and method of making semiconductor device
TWI745572B (en) Electronic parts installation module
TWI733011B (en) Manufacturing method of electronic component mounting module
JP3695706B2 (en) Semiconductor package
US11417575B2 (en) Board and semiconductor apparatus
JP2015126002A (en) Power module substrate, method of manufacturing the same, and power module
JP7340009B2 (en) Electronic component module and silicon nitride circuit board
JP2014029964A (en) Joint body manufacturing method, power module manufacturing method, and power module
JP2004134703A (en) Circuit board with terminal
JP2012064616A (en) Storage package for high heat radiation type electronic component
JP2012009787A (en) Substrate for power module and method of manufacturing the same
JPH01151252A (en) Ceramic package and its manufacture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210614

R150 Certificate of patent or registration of utility model

Ref document number: 6907546

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150