JP6142584B2 - Metal composite, circuit board, semiconductor device, and method for manufacturing metal composite - Google Patents

Metal composite, circuit board, semiconductor device, and method for manufacturing metal composite Download PDF

Info

Publication number
JP6142584B2
JP6142584B2 JP2013047182A JP2013047182A JP6142584B2 JP 6142584 B2 JP6142584 B2 JP 6142584B2 JP 2013047182 A JP2013047182 A JP 2013047182A JP 2013047182 A JP2013047182 A JP 2013047182A JP 6142584 B2 JP6142584 B2 JP 6142584B2
Authority
JP
Japan
Prior art keywords
layer
bonding
underlayer
metal
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013047182A
Other languages
Japanese (ja)
Other versions
JP2014175492A (en
Inventor
修司 西元
修司 西元
長友 義幸
義幸 長友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2013047182A priority Critical patent/JP6142584B2/en
Publication of JP2014175492A publication Critical patent/JP2014175492A/en
Application granted granted Critical
Publication of JP6142584B2 publication Critical patent/JP6142584B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Description

この発明は、絶縁層の一方の面又は他方の面に金属部材が配設された金属複合体、この金属複合体からなる回路基板、この回路基板を備えた半導体装置、及び金属複合体の製造方法に関するものである。   The present invention relates to a metal composite in which a metal member is disposed on one surface or the other surface of an insulating layer, a circuit board made of the metal composite, a semiconductor device including the circuit board, and manufacture of the metal composite It is about the method.

絶縁層の一方の面又は他方の面に金属部材が配設された金属複合体としては、例えばLEDやパワーモジュールの半導体装置等が挙げられる。この半導体装置は、導電材料からなる回路層の上に半導体素子が接合された構造とされている。
風力発電、電気自動車等の電気車両などを制御するために用いられる大電力制御用のパワー半導体素子においては、発熱量が多いことから、これを搭載する基板としては、例えばAlN(窒化アルミ)などからなるセラミックス基板(絶縁層)上に導電性の優れた金属板を回路層(金属部材)として接合した回路基板が、従来から広く用いられている。また、セラミックス基板のうち回路層とは反対側の面に、金属板を金属層(金属部材)として接合されることもある。
特許文献1に示すパワーモジュールにおいては、回路基板の一方の面及び他方の面に、はんだを介して半導体素子及びヒートシンクが接合されており、半導体素子で発生した熱を、セラミックス基板側に伝達し、ヒートシンクを介して外部へ放散する構成とされている。
Examples of the metal composite in which the metal member is disposed on one surface or the other surface of the insulating layer include an LED and a semiconductor device of a power module. This semiconductor device has a structure in which a semiconductor element is bonded on a circuit layer made of a conductive material.
In a power semiconductor element for large power control used for controlling an electric vehicle such as wind power generation or an electric vehicle, the amount of heat generated is large. Therefore, as a substrate on which the power semiconductor element is mounted, for example, AlN (aluminum nitride) 2. Description of the Related Art Conventionally, a circuit board in which a metal plate having excellent conductivity is bonded as a circuit layer (metal member) on a ceramic substrate (insulating layer) made of has been widely used. Further, a metal plate may be bonded as a metal layer (metal member) to the surface of the ceramic substrate opposite to the circuit layer.
In the power module shown in Patent Document 1, a semiconductor element and a heat sink are joined to one surface and the other surface of a circuit board via solder, and heat generated in the semiconductor element is transmitted to the ceramic substrate side. In addition, it is configured to dissipate outside through a heat sink.

ところで、特許文献1に記載されたパワーモジュールのように、はんだ材を介して半導体素子などの電子部品と回路層とを接合した場合には、高温環境下で使用した際にはんだの一部が溶融し、半導体素子等の電子部品と回路層との接合信頼性が低下するおそれがあった。また、はんだ材を介してヒートシンクと金属層とを接合した場合においても、同様に、接合信頼性が低下するおそれがあった。   By the way, when an electronic component such as a semiconductor element and a circuit layer are joined via a solder material as in the power module described in Patent Document 1, a part of the solder is used when used in a high temperature environment. There is a possibility that the bonding reliability between the electronic component such as a semiconductor element and the circuit layer is lowered due to melting. Further, even when the heat sink and the metal layer are bonded via the solder material, there is a risk that the bonding reliability similarly decreases.

一方、特許文献2に示すパワーモジュールにおいては、ろう材を介してヒートシンクと金属層とが接合された構成とされている。このように、ろう材を介してヒートシンクと金属層とを接合した場合、はんだ材の融点と比べてろう材の融点の方が高いため、高温環境下における接合信頼性が向上するが、ろう材の接合温度が高温であるために、回路基板が熱により劣化してしまう問題があった。   On the other hand, the power module shown in Patent Document 2 has a configuration in which a heat sink and a metal layer are joined via a brazing material. As described above, when the heat sink and the metal layer are bonded via the brazing material, the melting point of the brazing material is higher than the melting point of the solder material, so that the bonding reliability in a high temperature environment is improved. Therefore, there is a problem that the circuit board deteriorates due to heat.

上述のはんだ材やろう材の代替として、例えば、非特許文献1には、Ag粒子と有機物とを有するAgペースト(接合材)を用いて半導体素子を接合する技術が提案されている。
非特許文献1に記載されたAgペーストにおいては、Ag粒子と有機物とを含有しており、Ag粒子が焼結することで、導電性の焼成体からなる接合層が形成され、この接合層を介して半導体素子等の電子部品が回路層上に接合されることになる。このAgペーストを用いた接合では、予め回路層や電子部品の表面にNiAuやAg等のメッキを形成した後に、上述の接合層を介して回路層と電子部品とが接合されている。
As an alternative to the solder material and the brazing material described above, for example, Non-Patent Document 1 proposes a technique for joining semiconductor elements using an Ag paste (joining material) containing Ag particles and an organic substance.
The Ag paste described in Non-Patent Document 1 contains Ag particles and organic matter, and by sintering the Ag particles, a bonding layer made of a conductive fired body is formed. Thus, an electronic component such as a semiconductor element is bonded onto the circuit layer. In the bonding using the Ag paste, the circuit layer and the electronic component are bonded to each other through the above-described bonding layer after the plating of NiAu, Ag, or the like is previously formed on the surface of the circuit layer or the electronic component.

また、特許文献3には、酸化銀粒子と有機物からなる還元剤とを含む酸化銀ペースト(接合材)を用いて、半導体素子等の電子部品を回路基板上に接合する技術が提案されている。
特許文献3に記載された酸化銀ペーストにおいては、酸化銀粒子が還元剤によって還元されることによって生成するAg粒子が焼結することで、導電性の焼成体からなる接合層が形成され、この接合層を介して半導体素子等の電子部品が回路層上に接合されることになる。
このように、Ag粒子の焼成体によって接合層を形成した場合には、比較的低温条件で接合層を形成できるとともに接合層自体の融点は高くなるため、高温環境下においても接合強度が大きく低下しない。
Patent Document 3 proposes a technique for joining an electronic component such as a semiconductor element on a circuit board using a silver oxide paste (joining material) containing silver oxide particles and a reducing agent made of an organic substance. .
In the silver oxide paste described in Patent Document 3, the Ag particles produced by the silver oxide particles being reduced by the reducing agent are sintered, whereby a bonding layer made of a conductive fired body is formed. An electronic component such as a semiconductor element is bonded onto the circuit layer via the bonding layer.
As described above, when the bonding layer is formed by the sintered body of Ag particles, the bonding layer can be formed at a relatively low temperature and the melting point of the bonding layer itself is increased, so that the bonding strength is greatly reduced even in a high temperature environment. do not do.

特開2004−172378号公報JP 2004-172378 A 特開2008−16813号公報JP 2008-16813 A 特許第4895994号公報Japanese Patent No. 4895994

C. Gobl、他2名 「Low temperature sinter technology Die attachment for automotive power electronic applications」(France)C. Gobl and two others "Low temperature Sinter technology technology attachment for automotive power electronic applications" (France)

ところで、非特許文献1に開示されたように、はんだ材やろう材を使用せずにAgペーストを用いて回路基板に半導体素子やヒートシンクを接合する場合、接合面には予めメッキが形成されるが、メッキとAg粒子の焼成体との結合力が低いために、接合信頼性が低下する問題があった。   By the way, as disclosed in Non-Patent Document 1, when a semiconductor element or a heat sink is bonded to a circuit board using Ag paste without using a solder material or a brazing material, plating is previously formed on the bonding surface. However, since the bonding strength between the plating and the sintered body of Ag particles is low, there is a problem that the bonding reliability is lowered.

また、特許文献3に開示されたように、酸化銀ペーストを用いて回路基板に半導体素子やヒートシンクを接合した場合には、回路層や金属層を構成する金属の表面に酸化物が形成されているために、接合信頼性が低下する問題があった。   Moreover, as disclosed in Patent Document 3, when a semiconductor element or a heat sink is bonded to a circuit board using a silver oxide paste, an oxide is formed on the surface of the metal constituting the circuit layer or the metal layer. For this reason, there is a problem that the bonding reliability is lowered.

この発明は、前述した事情に鑑みてなされたものであって、金属部材と他の部材とをAg粒子及び酸化銀粒子の少なくとも一方又は両方と有機物とを含む接合材の焼成体からなる接合層を介して接合する際に、他の部材との接合信頼性を向上させることが可能な金属複合体、この金属複合体からなる回路基板、この回路基板を備えた半導体装置、及び金属複合体の製造方法を提供することを目的とする。   The present invention has been made in view of the above-described circumstances, and is a bonding layer made of a fired body of a bonding material containing a metal member and another member, at least one of Ag particles and silver oxide particles, or both, and an organic material. A metal composite capable of improving the reliability of joining to other members when joining via a metal substrate, a circuit board comprising the metal composite, a semiconductor device including the circuit board, and a metal composite An object is to provide a manufacturing method.

前述の課題を解決するために、本発明の金属複合体は、絶縁層と、この絶縁層の一方の面又は他方の面に配設された金属部材と、を備えた金属複合体であって、前記金属部材は、銅、アルミニウム、又は、アルミニウム層と銅層の積層体からなり、前記金属部材のうち前記絶縁層が配設された面と反対側の面には、Ag焼結接合用のAg下地層が形成されており、当該Ag下地層はAg箔で構成されており、前記Ag下地層中に前記金属部材の元素が拡散され、前記金属部材中に前記Ag下地層のAgが拡散されていることを特徴としている。 In order to solve the above-mentioned problems, a metal composite of the present invention is a metal composite comprising an insulating layer and a metal member disposed on one surface or the other surface of the insulating layer. The metal member is made of copper, aluminum, or a laminate of an aluminum layer and a copper layer, and the surface of the metal member opposite to the surface on which the insulating layer is disposed is for Ag sintered joining. The Ag underlayer is formed of an Ag foil, the element of the metal member is diffused in the Ag underlayer, and the Ag underlayer Ag is contained in the metal member. It is characterized by being diffused .

本発明の金属複合体によれば、金属部材のうち絶縁層が配設された面と反対側の面に、固相拡散接合によってAg焼結接合用のAg下地層が形成されているので、金属部材に、接合強度の高いAg下地層を形成できる。そして、このようにAg下地層が形成された金属部材が、Ag粒子及び酸化銀粒子の少なくとも一方又は両方と有機物とを含む接合材の焼成体からなる接合層を介して他の部材に接合される場合、Ag下地層と接合層とが同種の金属同士の接合となり、Ag下地層と接合層との接合強度を向上させることができる。したがって、金属部材と他の部材との接合強度を十分に確保することが可能となり、接合信頼性を向上させることができる。   According to the metal composite of the present invention, an Ag underlayer for Ag sintering bonding is formed by solid phase diffusion bonding on the surface of the metal member opposite to the surface on which the insulating layer is disposed. An Ag underlayer having high bonding strength can be formed on the metal member. The metal member on which the Ag underlayer is thus formed is bonded to another member via a bonding layer made of a sintered body of a bonding material containing at least one or both of Ag particles and silver oxide particles and an organic substance. In this case, the Ag underlayer and the bonding layer are bonded between the same kind of metals, and the bonding strength between the Ag underlayer and the bonding layer can be improved. Therefore, it is possible to sufficiently secure the bonding strength between the metal member and the other member, and the bonding reliability can be improved.

また、本発明の回路基板は、上述の金属複合体からなり、前記絶縁層の一方の面に配設された前記金属部材からなる回路層を備え、前記回路層は、銅、アルミニウム、又は、アルミニウム層と銅層の積層体からなり、前記回路層のうち前記絶縁層が配設された面と反対側の面には、Ag焼結接合用のAg下地層が形成されており、当該Ag下地層はAg箔で構成されており、前記Ag下地層中に前記回路層の元素が拡散され、前記回路層中に前記Ag下地層のAgが拡散されていることを特徴としている。
本発明の回路基板によれば、回路基板の回路層にAg焼結接合用のAg下地層が形成されているので、Ag粒子及び酸化銀粒子の少なくとも一方又は両方と有機物とを含む接合材の焼成体からなる接合層を介して、半導体素子等と回路層とを接合する場合に、半導体素子等と回路層との接合強度を確保することができる。
Further, the circuit board of the present invention is composed of the above-described metal composite, and includes a circuit layer composed of the metal member disposed on one surface of the insulating layer, and the circuit layer includes copper, aluminum, or a laminated body of the aluminum layer and the copper layer, on a surface thereof opposite to the surface on which the insulating layer is disposed within the circuit layer, Ag underlayer for Ag sintered joint is formed, the Ag The underlayer is composed of an Ag foil, and the element of the circuit layer is diffused in the Ag underlayer, and Ag of the Ag underlayer is diffused in the circuit layer .
According to the circuit board of the present invention, since the Ag underlayer for Ag sintering bonding is formed on the circuit layer of the circuit board, the bonding material containing at least one or both of Ag particles and silver oxide particles and an organic substance is used. When the semiconductor element or the like and the circuit layer are bonded via the bonding layer made of the fired body, the bonding strength between the semiconductor element or the like and the circuit layer can be ensured.

さらに、本発明の回路基板は、上述の金属複合体からなり、前記絶縁層の一方の面に配設された回路層と、前記絶縁層の他方の面に配設された前記金属部材からなる金属層と、を備え、前記金属層は、銅、アルミニウム、又は、アルミニウム層と銅層の積層体からなり、前記金属層のうち前記絶縁層が配設された面と反対側の面には、Ag焼結接合用のAg下地層が形成されており、当該Ag下地層はAg箔で構成されており、前記Ag下地層中に前記金属層の元素が拡散され、前記金属層中に前記Ag下地層のAgが拡散されている構成とされても良い。
本発明の回路基板によれば、回路基板の金属層にAg焼結接合用のAg下地層が形成されているので、Ag粒子及び酸化銀粒子の少なくとも一方又は両方と有機物とを含む接合材の焼成体からなる接合層を介して、金属層とヒートシンク等とを接合する場合に、金属層とヒートシンク等との接合強度を確保することができる。
Furthermore, the circuit board of the present invention is composed of the above-mentioned metal composite, and is composed of a circuit layer disposed on one surface of the insulating layer and the metal member disposed on the other surface of the insulating layer. A metal layer, and the metal layer is made of copper, aluminum, or a laminate of an aluminum layer and a copper layer, and on the surface of the metal layer opposite to the surface on which the insulating layer is disposed. An Ag underlayer for Ag sintering bonding is formed, the Ag underlayer is composed of an Ag foil, and the element of the metal layer is diffused into the Ag underlayer, and the Ag underlayer is dispersed in the metal layer. A structure in which Ag of the Ag underlayer is diffused may be employed.
According to the circuit board of the present invention, since the Ag underlayer for Ag sintering bonding is formed on the metal layer of the circuit board, the bonding material containing at least one or both of Ag particles and silver oxide particles and an organic substance is used. When joining a metal layer and a heat sink etc. via the joining layer which consists of a sintered body, the joint strength of a metal layer, a heat sink, etc. is securable.

また、本発明の回路基板は、上述の金属複合体からなり、前記絶縁層の一方の面に配設された回路層と、前記絶縁層の他方の面に配設された前記金属部材からなる金属層と、を備え、前記回路層は、銅、アルミニウム、又は、アルミニウム層と銅層の積層体からなり、前記回路層のうち前記絶縁層が配設された面と反対側の面には、Ag焼結接合用のAg下地層が形成されており、当該Ag下地層はAg箔で構成されており、前記Ag下地層中に前記回路層の元素が拡散され、前記回路層中に前記Ag下地層のAgが拡散されている構成とされても良い。
本発明の回路基板によれば、回路基板の回路層にAg焼結接合用のAg下地層が形成されているので、Ag粒子及び酸化銀粒子の少なくとも一方又は両方と有機物とを含む接合材の焼成体からなる接合層を介して、半導体素子等と回路層とを接合する場合に、半導体素子等と回路層との接合強度を確保することができると共に、絶縁層の他方の面に配設された金属部材からなる金属層が備えられているので、回路基板とヒートシンク等が接合され、熱応力が負荷された場合に、回路基板とヒートシンク等の接合信頼性を確保することができる。
The circuit board of the present invention comprises the above-described metal composite, and comprises the circuit layer disposed on one surface of the insulating layer and the metal member disposed on the other surface of the insulating layer. A metal layer, and the circuit layer is made of copper, aluminum, or a laminate of an aluminum layer and a copper layer, and on the surface of the circuit layer opposite to the surface on which the insulating layer is disposed. An Ag underlayer for Ag sintering bonding is formed, and the Ag underlayer is composed of an Ag foil, and the elements of the circuit layer are diffused into the Ag underlayer, and the Ag underlayer is dispersed in the circuit layer. A structure in which Ag of the Ag underlayer is diffused may be employed.
According to the circuit board of the present invention, since the Ag underlayer for Ag sintering bonding is formed on the circuit layer of the circuit board, the bonding material containing at least one or both of Ag particles and silver oxide particles and an organic substance is used. When bonding a semiconductor element or the like and a circuit layer through a bonding layer made of a fired body, the bonding strength between the semiconductor element or the like and the circuit layer can be ensured and disposed on the other surface of the insulating layer. Since the metal layer made of the formed metal member is provided, when the circuit board and the heat sink or the like are bonded and a thermal stress is applied, the bonding reliability between the circuit board and the heat sink or the like can be ensured.

また、本発明の半導体装置は、上述の回路基板と、前記Ag下地層に接合された半導体素子と、を備え、Ag粒子及び酸化銀粒子の少なくとも一方又は両方と有機物とを含む接合材の焼成体からなる接合層によって、前記Ag下地層と前記半導体素子とが接合されていることを特徴としている。
本発明の半導体装置によれば、上述のようなAg下地層と半導体素子とが、Ag粒子及び酸化銀粒子の少なくとも一方又は両方と有機物とを含む接合材の焼成体からなる接合層によって接合されているので、回路基板と半導体素子との接合強度を高くし、接合信頼性を向上させることができる。
In addition, a semiconductor device of the present invention includes the above-described circuit board and a semiconductor element bonded to the Ag base layer, and firing a bonding material including at least one or both of Ag particles and silver oxide particles and an organic substance. The Ag underlayer and the semiconductor element are bonded by a bonding layer made of a body.
According to the semiconductor device of the present invention, the Ag underlayer and the semiconductor element as described above are bonded by the bonding layer made of the sintered body of the bonding material containing at least one or both of the Ag particles and the silver oxide particles and the organic material. Therefore, the bonding strength between the circuit board and the semiconductor element can be increased, and the bonding reliability can be improved.

本発明の金属複合体の製造方法は、絶縁層の一方の面又は他方の面に金属部材が配設された金属複合体の製造方法であって、前記金属部材は、銅、アルミニウム、又は、アルミニウム層と銅層の積層体からなり、前記絶縁層の一方の面又は他方の面に前記金属部材を配設する工程と、前記金属部材のうち前記絶縁層が配設された面と反対側の面に、Ag箔を配設する工程と、前記金属部材と、前記Ag箔とを固相拡散接合し、Ag焼結接合用のAg下地層を形成する工程と、を備えることを特徴としている。 The method for producing a metal composite of the present invention is a method for producing a metal composite in which a metal member is disposed on one surface or the other surface of an insulating layer, and the metal member is made of copper, aluminum, or A step of disposing the metal member on one surface or the other surface of the insulating layer , and comprising a laminate of an aluminum layer and a copper layer, and a side of the metal member opposite to the surface on which the insulating layer is disposed A step of disposing an Ag foil on the surface, and a step of solid-phase diffusion bonding the metal member and the Ag foil to form an Ag underlayer for Ag sintering bonding. Yes.

本発明の金属複合体の製造方法によれば、金属部材のうち絶縁層が配設された面と反対側の面に、Ag箔又はAg粉末を配設する工程と、金属部材と、前述のAg箔又はAg粉末とを固相拡散接合し、Ag焼結接合用のAg下地層を形成する工程とを備えているので、金属部材にAg焼結接合用のAg下地層を確実に形成することができる。
そして、このように形成されたAg下地層は、Ag粒子及び酸化銀粒子の少なくとも一方又は両方と有機物とを含む接合材の焼成体からなる接合層との接合性が良好であり、金属部材と他の部材を、接合層を介して接合した場合に、接合信頼性を向上させることができる。
According to the method for producing a metal composite of the present invention, the step of disposing Ag foil or Ag powder on the surface of the metal member opposite to the surface on which the insulating layer is disposed; the metal member; A step of solid-phase diffusion bonding of Ag foil or Ag powder to form an Ag underlayer for Ag sintering bonding, so that an Ag underlayer for Ag sintering bonding is reliably formed on the metal member. be able to.
And the Ag underlayer formed in this way has good bondability with a bonding layer made of a fired body of a bonding material containing at least one or both of Ag particles and silver oxide particles and an organic material, and a metal member and When other members are bonded via the bonding layer, the bonding reliability can be improved.

本発明によれば、金属部材と他の部材とをAg粒子及び酸化銀粒子の少なくとも一方又は両方と有機物とを含む接合材の焼成体からなる接合層を介して接合する際に、他の部材との接合信頼性を向上させることが可能な金属複合体、この金属複合体からなる回路基板、この回路基板を備えた半導体装置、及び金属複合体の製造方法を提供することができる。   According to the present invention, when a metal member and another member are joined via a joining layer made of a sintered body of a joining material containing at least one or both of Ag particles and silver oxide particles and an organic material, the other members are joined. It is possible to provide a metal composite capable of improving the bonding reliability with the semiconductor, a circuit board made of the metal composite, a semiconductor device including the circuit board, and a method for manufacturing the metal composite.

本発明の第一実施形態に係る半導体装置の概略説明図である。1 is a schematic explanatory diagram of a semiconductor device according to a first embodiment of the present invention. 第一実施形態に係る半導体装置の製造方法を説明するフロー図である。It is a flowchart explaining the manufacturing method of the semiconductor device which concerns on 1st embodiment. 第一実施形態に係る半導体装置の製造方法の概略説明図である。It is a schematic explanatory drawing of the manufacturing method of the semiconductor device which concerns on 1st embodiment. 本発明の第二実施形態に係る半導体装置の概略説明図である。It is a schematic explanatory drawing of the semiconductor device which concerns on 2nd embodiment of this invention. 第二実施形態に係る回路基板の概略説明図である。It is a schematic explanatory drawing of the circuit board which concerns on 2nd embodiment. 第二実施形態に係るヒートシンクの概略説明図である。It is a schematic explanatory drawing of the heat sink which concerns on 2nd embodiment. 第二実施形態に係る半導体装置の製造方法を説明するフロー図である。It is a flowchart explaining the manufacturing method of the semiconductor device which concerns on 2nd embodiment. 第二実施形態に係る回路基板の製造方法の概略説明図である。It is a schematic explanatory drawing of the manufacturing method of the circuit board which concerns on 2nd embodiment. 第二実施形態に係る半導体装置の製造方法の概略説明図である。It is a schematic explanatory drawing of the manufacturing method of the semiconductor device which concerns on 2nd embodiment. 本発明の第三実施形態に係る半導体装置の概略説明図である。It is a schematic explanatory drawing of the semiconductor device which concerns on 3rd embodiment of this invention. 第三実施形態に係る半導体装置の製造方法を説明するフロー図である。It is a flowchart explaining the manufacturing method of the semiconductor device which concerns on 3rd embodiment. 第三実施形態に係る半導体装置の製造方法の概略説明図である。It is a schematic explanatory drawing of the manufacturing method of the semiconductor device which concerns on 3rd embodiment. 本発明の第四実施形態に係る半導体装置の概略説明図である。It is a schematic explanatory drawing of the semiconductor device which concerns on 4th embodiment of this invention. 図13の半導体装置におけるアルミニウム層と銅層との接合界面の概略説明図である。It is a schematic explanatory drawing of the joining interface of the aluminum layer and copper layer in the semiconductor device of FIG. 第四実施形態に係る半導体装置の製造方法を説明するフロー図である。It is a flowchart explaining the manufacturing method of the semiconductor device which concerns on 4th embodiment. 第四実施形態に係る半導体装置の製造方法の概略説明図である。It is a schematic explanatory drawing of the manufacturing method of the semiconductor device which concerns on 4th embodiment.

(第一実施形態)
以下に、本発明の実施形態について、添付した図面を参照して説明する。まず、本発明の第一実施形態について説明する。
図1に、本発明の第一実施形態に係る半導体装置1を示す。この半導体装置1は、回路基板10(金属複合体)と、この回路基板10の一方の面(図1において上面)に接合層2を介して接合された半導体素子3と、を備えている。
(First embodiment)
Embodiments of the present invention will be described below with reference to the accompanying drawings. First, a first embodiment of the present invention will be described.
FIG. 1 shows a semiconductor device 1 according to the first embodiment of the present invention. The semiconductor device 1 includes a circuit board 10 (metal composite) and a semiconductor element 3 bonded to one surface (upper surface in FIG. 1) of the circuit board 10 via a bonding layer 2.

回路基板10は、図1に示すように、絶縁層を構成するセラミックス基板11と、このセラミックス基板11の一方の面(図1において上面)に配設された回路層12(金属部材)とを備えている。   As shown in FIG. 1, the circuit board 10 includes a ceramic substrate 11 constituting an insulating layer and a circuit layer 12 (metal member) disposed on one surface (the upper surface in FIG. 1) of the ceramic substrate 11. I have.

セラミックス基板11は、絶縁性の高いAlN(窒化アルミ)、Si(窒化ケイ素)、Al(アルミナ)等で構成されている。本実施形態では、放熱性の優れたAlN(窒化アルミ)で構成されている。また、セラミックス基板11の厚さは、0.2〜1.5mmの範囲内に設定されており、本実施形態では、0.635mmに設定されている。 The ceramic substrate 11 is made of highly insulating AlN (aluminum nitride), Si 3 N 4 (silicon nitride), Al 2 O 3 (alumina), or the like. In this embodiment, it is comprised with AlN (aluminum nitride) excellent in heat dissipation. In addition, the thickness of the ceramic substrate 11 is set within a range of 0.2 to 1.5 mm, and in this embodiment is set to 0.635 mm.

回路層12は、セラミックス基板11の一方の面(図1において上面)に、導電性を有する銅の金属板が接合されることにより形成されている。本実施形態においては、回路層12は、純度99.99質量%以上の銅の圧延板を接合することで形成されている。なお、回路層12の厚さは0.1mm以上1.0mm以下の範囲内に設定されており、本実施形態では、0.6mmに設定されている。
この回路層12の一方の面には、Ag箔で構成されたAg下地層12aが形成されている。
The circuit layer 12 is formed by bonding a conductive copper metal plate to one surface (the upper surface in FIG. 1) of the ceramic substrate 11. In the present embodiment, the circuit layer 12 is formed by joining copper rolled sheets having a purity of 99.99% by mass or more. Note that the thickness of the circuit layer 12 is set in a range of 0.1 mm or more and 1.0 mm or less, and is set to 0.6 mm in the present embodiment.
On one surface of the circuit layer 12, an Ag underlayer 12a made of Ag foil is formed.

Ag下地層12aは、Ag焼結接合用の下地層であり、本実施形態においては、純度99%以上のAg箔が回路層12の一方の面に固相拡散接合されることにより形成されている。Ag箔の厚さは、0.003mm以上0.1mm以下の範囲に設定されており、本実施形態においては、0.01mmに設定されている。なお、Ag下地層12aは、回路層12の一方の面のうち、半導体素子3と接合される領域に形成されている。   The Ag underlayer 12a is an underlayer for Ag sintering bonding. In this embodiment, the Ag underlayer 12a is formed by solid-phase diffusion bonding of an Ag foil having a purity of 99% or more to one surface of the circuit layer 12. Yes. The thickness of the Ag foil is set in a range of 0.003 mm or more and 0.1 mm or less, and is set to 0.01 mm in the present embodiment. Note that the Ag base layer 12 a is formed in a region bonded to the semiconductor element 3 on one surface of the circuit layer 12.

半導体素子3は、Si等の半導体材料で構成されている。この半導体素子3と回路層12は、接合層2を介して接合されている。
接合層2は、Ag粒子及び酸化銀粒子の少なくとも一方又は両方と有機物とを含む接合材の焼成体とされており、本実施形態においては、酸化銀粒子と有機物からなる還元剤とを含む酸化銀ペーストの焼成体とされている。すなわち、接合層2は、酸化銀が還元されたAgの焼成体とされているのである。ここで、酸化銀を還元することにより生成される粒子は、例えば粒径10nm〜1μmと非常に微細であることから、緻密なAgの焼成層が形成されることになる。
The semiconductor element 3 is made of a semiconductor material such as Si. The semiconductor element 3 and the circuit layer 12 are bonded via the bonding layer 2.
The joining layer 2 is a fired body of a joining material containing at least one or both of Ag particles and silver oxide particles and an organic substance, and in the present embodiment, an oxidation containing silver oxide particles and a reducing agent made of an organic substance. It is a fired body of silver paste. That is, the bonding layer 2 is an Ag fired body obtained by reducing silver oxide. Here, since the particles produced by reducing silver oxide are very fine, for example, with a particle size of 10 nm to 1 μm, a dense Ag fired layer is formed.

酸化銀ペーストは、酸化銀粉末(酸化銀粒子)と、還元剤と、樹脂と、溶剤と、を含有しており、本実施形態では、これらに加えて有機金属化合物粉末を含有している。
酸化銀粉末の含有量が酸化銀ペースト全体の60質量%以上92質量%以下とされ、還元剤の含有量が酸化銀ペースト全体の5質量%以上20質量%以下とされ、有機金属化合物粉末の含有量が酸化銀ペースト全体の0質量%以上10質量%以下とされており、残部が溶剤とされている。この酸化銀ペーストにおいては、焼結によって得られる接合層2に未反応の有機物が残存することを抑制するために、分散剤及び樹脂は添加していない。
The silver oxide paste contains silver oxide powder (silver oxide particles), a reducing agent, a resin, and a solvent. In this embodiment, in addition to these, an organic metal compound powder is contained.
The content of the silver oxide powder is 60% by mass or more and 92% by mass or less of the entire silver oxide paste, and the content of the reducing agent is 5% by mass or more and 20% by mass or less of the entire silver oxide paste. The content is 0% by mass or more and 10% by mass or less of the entire silver oxide paste, and the remainder is a solvent. In this silver oxide paste, a dispersant and a resin are not added in order to prevent unreacted organic matter from remaining in the bonding layer 2 obtained by sintering.

還元剤は、還元性を有する有機物とされており、例えば、アルコール、有機酸を用いることができる。
有機金属化合物は、熱分解によって生成する有機酸によって酸化銀の還元反応や有機物の分解反応を促進させる作用を有するものであり、例えば蟻酸Ag、酢酸Ag、プロピオン酸Ag、安息香酸Ag、シュウ酸Agなどのカルボン酸系金属塩等が適用される。
なお、この酸化銀ペーストは、その粘度が10Pa・s以上500Pa・s以下、より好ましくは50Pa・s以上300Pa・s以下に調整されている。
The reducing agent is an organic substance having reducibility, and for example, alcohol and organic acid can be used.
The organometallic compound has an action of promoting the reduction reaction of silver oxide and the decomposition reaction of organic substances by the organic acid generated by thermal decomposition, for example, formic acid Ag, acetic acid Ag, propionic acid Ag, benzoic acid Ag, oxalic acid. A carboxylic acid metal salt such as Ag is applied.
The silver oxide paste has a viscosity adjusted to 10 Pa · s to 500 Pa · s, more preferably 50 Pa · s to 300 Pa · s.

次に、本実施形態である半導体装置1の製造方法について、図2に示すフロー図を参照して説明する。
まず、Ag及び窒化物形成元素を含む銅部材接合用ペーストを用いてセラミックス基板11の一方の面に銅板23を接合し、回路層12を形成する(回路層形成工程S01)。ここで、銅部材接合用ペーストは、Agおよび窒化物形成元素を含む粉末成分と、樹脂と、溶剤と、分散剤と、可塑剤と、還元剤と、を含有するものであり、粉末成分は、Ag及び窒化物形成元素以外に、In、Sn、Al、Mn及びZnから選択される1種又は2種以上の添加元素を含有するものとされている。
Next, a method for manufacturing the semiconductor device 1 according to the present embodiment will be described with reference to a flowchart shown in FIG.
First, the copper plate 23 is bonded to one surface of the ceramic substrate 11 using a copper member bonding paste containing Ag and a nitride-forming element to form the circuit layer 12 (circuit layer forming step S01). Here, the copper member bonding paste contains a powder component containing Ag and a nitride-forming element, a resin, a solvent, a dispersant, a plasticizer, and a reducing agent. In addition to Ag and nitride forming elements, one or more additive elements selected from In, Sn, Al, Mn and Zn are included.

具体的には、図3に示すように、セラミックス基板11の一方の面にスクリーン印刷によって、銅部材接合用ペーストを塗布して乾燥させることにより、Ag及び窒化物形成元素層25を形成する。このAg及び窒化物形成元素層25の厚さは、乾燥後で60μm以上300μm以下とされている。次に、銅板22をセラミックス基板11の一方の面側に積層する。すなわち、セラミックス基板11と銅板22との間にAg及び窒化物形成元素層25を介在させる。   Specifically, as shown in FIG. 3, Ag and the nitride forming element layer 25 are formed by applying a copper member bonding paste to one surface of the ceramic substrate 11 by screen printing and drying. The thickness of the Ag and nitride forming element layer 25 is set to 60 μm or more and 300 μm or less after drying. Next, the copper plate 22 is laminated on one surface side of the ceramic substrate 11. That is, the Ag and nitride forming element layer 25 is interposed between the ceramic substrate 11 and the copper plate 22.

そして、銅板22、セラミックス基板11を積層方向に加圧(圧力1〜35kgf/cm)した状態で真空加熱炉内に挿入して加熱することにより、セラミックス基板11の一方の面に回路層12を形成する。この加熱時において、Ag及び窒化物形成元素層25のAgが銅板22に向けて拡散する。このとき、銅板22の一部がCuとAgとの共晶反応によって溶融し、銅板22とセラミックス基板11との界面に、溶融金属領域が形成されることになる。そして、溶融金属領域が凝固することにより、セラミックス基板11と銅板22とが接合され、回路層12が形成される。
ここで、本実施形態では、真空加熱炉内の圧力は10−6Pa以上10−3Pa以下の範囲内に、加熱温度は790℃以上850℃以下の範囲内に設定している。
なお、凝固が終了した後では、Ag及び窒化物形成元素層25のAgが十分に拡散されており、セラミックス基板と銅板との接合界面にAg及び窒化物形成元素層25が残存することはない。
Then, by inserting and heating the copper plate 22 and the ceramic substrate 11 in a vacuum heating furnace in a state in which the copper plate 22 and the ceramic substrate 11 are pressurized in the stacking direction (pressure 1 to 35 kgf / cm 2 ), the circuit layer 12 is formed on one surface of the ceramic substrate 11. Form. During this heating, Ag and Ag in the nitride-forming element layer 25 diffuse toward the copper plate 22. At this time, a part of the copper plate 22 is melted by a eutectic reaction between Cu and Ag, and a molten metal region is formed at the interface between the copper plate 22 and the ceramic substrate 11. Then, when the molten metal region is solidified, the ceramic substrate 11 and the copper plate 22 are joined, and the circuit layer 12 is formed.
Here, in this embodiment, the pressure in the vacuum heating furnace is set in a range of 10 −6 Pa to 10 −3 Pa, and the heating temperature is set in a range of 790 ° C. to 850 ° C.
In addition, after the solidification is completed, Ag and Ag of the nitride forming element layer 25 are sufficiently diffused, and the Ag and nitride forming element layer 25 does not remain at the bonding interface between the ceramic substrate and the copper plate. .

次に、Ag箔22aを回路層12の一方の面に積層する(Ag箔積層工程S02)。
次いで、Ag箔22a及び回路層12が形成されたセラミックス基板11を積層方向に加圧(圧力1〜35kgf/cm)した状態で真空加熱炉内に挿入し加熱して、Ag箔22aと回路層12とを固相拡散接合し、Ag焼結接合用のAg下地層12aを形成する(Ag下地層形成工程S03)。
Next, the Ag foil 22a is laminated on one surface of the circuit layer 12 (Ag foil lamination step S02).
Next, the ceramic substrate 11 on which the Ag foil 22a and the circuit layer 12 are formed is inserted in a vacuum heating furnace in a state where the ceramic substrate 11 is pressurized (pressure 1 to 35 kgf / cm 2 ) in the stacking direction, and the Ag foil 22a and the circuit are heated. The layer 12 is solid phase diffusion bonded to form an Ag underlayer 12a for Ag sintering bonding (Ag underlayer forming step S03).

ここで、本実施形態ではAg下地層形成工程S03において、真空加熱炉内の圧力は10−6Pa以上10−3Pa以下の範囲内に、加熱温度は350℃以上779℃以下、保持時間は15分以上270分以下の範囲内に設定している。また、より好ましい加熱温度は、AgとCuの共晶温度(779.1℃)より5℃低い温度から共晶温度未満の範囲とされている。
なお、回路層12とAg箔22aとの接合される面は、予め当該面の傷が除去されて平滑にされた後に、固相拡散接合されている。
上記のようにして、本実施形態である回路基板10が製造される。
Here, in this embodiment, in the Ag underlayer forming step S03, the pressure in the vacuum heating furnace is in the range of 10 −6 Pa to 10 −3 Pa, the heating temperature is 350 ° C. to 779 ° C., and the holding time is It is set within the range of 15 minutes or more and 270 minutes or less. Further, a more preferable heating temperature is in a range from a temperature 5 ° C. lower than the eutectic temperature of Ag and Cu (779.1 ° C.) to a temperature lower than the eutectic temperature.
The surface to be joined between the circuit layer 12 and the Ag foil 22a is solid-phase diffusion bonded after the scratches on the surface have been removed and smoothed in advance.
As described above, the circuit board 10 according to the present embodiment is manufactured.

次に、Ag下地層12aの表面に、接合層2となる酸化銀ペースト4を塗布する(酸化銀ペースト塗布工程S04)。
なお、酸化銀ペースト4を塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によって酸化銀ペースト4を印刷した。
Next, the silver oxide paste 4 to be the bonding layer 2 is applied to the surface of the Ag base layer 12a (silver oxide paste application step S04).
In addition, when apply | coating the silver oxide paste 4, various means, such as a screen printing method, an offset printing method, and a photosensitive process, are employable. In the present embodiment, the silver oxide paste 4 is printed by a screen printing method.

次に、酸化銀ペースト4を塗布した状態で乾燥(例えば、室温、大気雰囲気で24時間保管)した後、回路基板10の酸化銀ペースト4の上に半導体素子3を積層する(半導体素子積層工程S05)。
そして、半導体素子3と回路基板10とを積層した状態で加熱炉内に装入し、酸化銀ペースト4の焼成を行う(焼成工程S06)。このとき、半導体素子3と回路基板10とを積層方向に加圧した状態で加熱することによって、より確実に接合することができる。この場合、加圧圧力は0.5〜10MPaとすることが望ましい。
このようにして、Ag下地層12aの上に接合層2が形成され、半導体素子3と回路層12とが接合される。これにより、本実施形態である半導体装置1が製造される。
Next, after the silver oxide paste 4 is applied and dried (for example, stored at room temperature in an air atmosphere for 24 hours), the semiconductor element 3 is stacked on the silver oxide paste 4 of the circuit board 10 (semiconductor element stacking step). S05).
Then, the semiconductor element 3 and the circuit board 10 are stacked and placed in a heating furnace, and the silver oxide paste 4 is fired (firing step S06). At this time, the semiconductor element 3 and the circuit board 10 can be bonded more reliably by heating in a state where the semiconductor element 3 and the circuit board 10 are pressurized in the stacking direction. In this case, the pressurizing pressure is desirably 0.5 to 10 MPa.
In this way, the bonding layer 2 is formed on the Ag base layer 12a, and the semiconductor element 3 and the circuit layer 12 are bonded. Thereby, the semiconductor device 1 which is this embodiment is manufactured.

以上のような構成とされた本実施形態に係る半導体装置1及び回路基板10によれば、回路層12とAg箔22aとが固相拡散接合によって接合され、Ag下地層12aが形成されているので、回路層12とAg下地層12aとの接合強度を十分に高くすることができる。そして、このAg下地層12aが形成された回路基板10と半導体素子3とが、酸化銀ペースト4の焼成体からなる接合層2を介して接合されているので、Ag下地層12aと接合層2とが同種の金属(Ag)同士の接合となり、Ag下地層12aと接合層2との接合強度を向上させることができる。したがって、回路基板10と半導体素子3との接合強度を十分に確保することが可能となり、接合信頼性を向上させることができる。   According to the semiconductor device 1 and the circuit board 10 according to the present embodiment configured as described above, the circuit layer 12 and the Ag foil 22a are joined by solid phase diffusion bonding to form the Ag base layer 12a. Therefore, the bonding strength between the circuit layer 12 and the Ag base layer 12a can be sufficiently increased. And since the circuit board 10 and the semiconductor element 3 in which this Ag base layer 12a was formed are joined via the joining layer 2 which consists of a baking body of the silver oxide paste 4, Ag base layer 12a and the joining layer 2 And the same kind of metal (Ag) are bonded to each other, and the bonding strength between the Ag base layer 12a and the bonding layer 2 can be improved. Therefore, it is possible to sufficiently secure the bonding strength between the circuit board 10 and the semiconductor element 3 and improve the bonding reliability.

また、本実施形態においては、回路層12とAg箔22aとの固相拡散接合は、回路層12とAg箔22aを積層し、積層方向へ1〜35kgf/cm圧力をかけられた状態で350℃以上779℃以下に保持する構成とされているので、Cuからなる回路層12中にAg箔22aのAg原子を固相拡散させ、Ag箔22a中に回路層12のCu原子を固相拡散させて固相拡散接合し、回路層12の一方の面にAg下地層12aを確実に形成することができる。 In the present embodiment, the solid phase diffusion bonding between the circuit layer 12 and the Ag foil 22a is performed in a state where the circuit layer 12 and the Ag foil 22a are stacked and a pressure of 1 to 35 kgf / cm 2 is applied in the stacking direction. Since it is configured to be maintained at 350 ° C. or higher and 779 ° C. or lower, Ag atoms of the Ag foil 22a are solid-phase diffused in the circuit layer 12 made of Cu, and Cu atoms of the circuit layer 12 are solid-phase diffused in the Ag foil 22a. The Ag base layer 12a can be reliably formed on one surface of the circuit layer 12 by diffusion and solid phase diffusion bonding.

固相拡散接合する際に回路層12及びAg箔22aにかかる圧力が1kgf/cm未満の場合は、回路層12とAg箔22aとを十分に接合させることが困難となり、回路層12とAg箔22aとの間に隙間が生じる場合がある。また、35kgf/cmを超える場合には、負荷される荷重が高すぎるために、セラミックス基板11に割れが発生することがある。このような理由により、固相拡散接合の際にかかる圧力は、上記の範囲に設定されている。 When the pressure applied to the circuit layer 12 and the Ag foil 22a during solid phase diffusion bonding is less than 1 kgf / cm 2, it becomes difficult to sufficiently bond the circuit layer 12 and the Ag foil 22a. There may be a gap between the foil 22a. Moreover, when it exceeds 35 kgf / cm < 2 >, since the load applied is too high, the ceramic substrate 11 may be cracked. For these reasons, the pressure applied during solid phase diffusion bonding is set in the above range.

固相拡散接合する際の温度が350℃以上の場合には、Ag原子とCu原子との拡散が促進され、短時間で十分に固相拡散させることができる。また、779℃以下の場合には、AgとCuとの液相が生じて接合界面にコブが生じたり、厚みが変動したりすることを抑制できる。そのため、固相拡散接合の好ましい温度範囲は、上記の範囲に設定されている。   When the temperature at the time of solid phase diffusion bonding is 350 ° C. or higher, diffusion of Ag atoms and Cu atoms is promoted, and solid phase diffusion can be sufficiently achieved in a short time. Moreover, in the case of 779 degrees C or less, it can suppress that the liquid phase of Ag and Cu arises, a bump arises in a joining interface, or thickness changes. Therefore, the preferable temperature range of solid phase diffusion bonding is set to the above range.

また、固相拡散接合時におけるより望ましい加熱温度は、AgとCuの共晶温度(779.1℃)より5℃低い温度から共晶温度未満の範囲とされている。このような温度範囲を選択したときには、液相が形成されずAgとCuの化合物が生成されないので、固相拡散接合の接合信頼性が良好となることに加えて、固相拡散接合の際の拡散速度が速く、比較的短時間で固相拡散接合できる。   A more desirable heating temperature at the time of solid phase diffusion bonding is in a range from 5 ° C. lower than the eutectic temperature below the eutectic temperature of Ag and Cu (779.1 ° C.). When such a temperature range is selected, the liquid phase is not formed and the compound of Ag and Cu is not generated. Therefore, in addition to improving the bonding reliability of the solid phase diffusion bonding, the solid phase diffusion bonding can be performed. Diffusion rate is fast and solid phase diffusion bonding can be performed in a relatively short time.

また、固相拡散接合する際に、接合される面に傷がある場合、固相拡散接合時に隙間が生じる場合があるが、本実施形態では、回路層12とAg箔22aとの接合される面は、予め当該面の傷が除去されて平滑にされた後に、固相拡散接合されているので、それぞれの接合界面に隙間が生じることを抑制して接合することが可能である。   In addition, when there are scratches on the surfaces to be joined when solid phase diffusion bonding is performed, gaps may occur during solid phase diffusion bonding. In this embodiment, the circuit layer 12 and the Ag foil 22a are bonded. Since the surfaces are solid-phase diffusion bonded after the surface scratches have been removed and smoothed in advance, it is possible to bond the surfaces while suppressing the formation of gaps at the respective bonding interfaces.

また、本実施形態では、接合層2が、酸化銀粉末と還元剤とを含む酸化銀ペースト4の焼成体とされているので、酸化銀ペースト4を焼成する際に、酸化銀が還元剤によって還元されて微細なAg粒子となり、接合層2を緻密な構造とすることができる。また、還元剤は、酸化銀を還元する際に分解されるため、接合層2中に残存しにくく、接合層2における導電性及び強度を確保することができる。さらに、酸化銀ペースト4は、例えば300℃といった比較的低温条件で焼成することが可能であるため、半導体素子3の接合温度を低く抑えることができ、半導体素子3への熱負荷を低減することができる。   In the present embodiment, since the bonding layer 2 is a fired body of the silver oxide paste 4 containing silver oxide powder and a reducing agent, the silver oxide is reduced by the reducing agent when the silver oxide paste 4 is fired. By being reduced, it becomes fine Ag particles, and the bonding layer 2 can have a dense structure. Further, since the reducing agent is decomposed when the silver oxide is reduced, it is difficult to remain in the bonding layer 2 and the conductivity and strength in the bonding layer 2 can be ensured. Furthermore, since the silver oxide paste 4 can be fired under a relatively low temperature condition such as 300 ° C., for example, the bonding temperature of the semiconductor element 3 can be kept low, and the thermal load on the semiconductor element 3 can be reduced. Can do.

(第二実施形態)
次に、本発明の第二実施形態について説明する。なお、第一実施形態と同一の構成のものについては、同一の符号を付して記載し、詳細な説明を省略する。
(Second embodiment)
Next, a second embodiment of the present invention will be described. In addition, about the thing of the same structure as 1st embodiment, the same code | symbol is attached | subjected and described, and detailed description is abbreviate | omitted.

図4に、本発明の第二実施形態に係る半導体装置101を示す。この半導体装置101は、回路基板110と、この回路基板110の一方の面(図4において上面)に接合層2を介して接合された半導体素子3と、回路基板110の他方の面に接合層5を介して接合されたヒートシンク130とを備えている。   FIG. 4 shows a semiconductor device 101 according to the second embodiment of the present invention. The semiconductor device 101 includes a circuit board 110, a semiconductor element 3 bonded to one surface (the upper surface in FIG. 4) of the circuit board 110 via a bonding layer 2, and a bonding layer on the other surface of the circuit board 110. 5 and a heat sink 130 joined through 5.

回路基板110は、図5に示すように、セラミックス基板11と、このセラミックス基板11の一方の面(図5において上面)に配設された回路層12と、セラミックス基板11の他方の面(図5において下面)に配設された金属層113と、を備えている。
回路層12は、第一実施形態と同様の構成であり、回路層12の一方の面には、Ag箔で構成されたAg下地層12aが形成されている。
As shown in FIG. 5, the circuit board 110 includes a ceramic substrate 11, a circuit layer 12 disposed on one surface of the ceramic substrate 11 (upper surface in FIG. 5), and the other surface of the ceramic substrate 11 (see FIG. 5). 5 and a metal layer 113 disposed on the lower surface.
The circuit layer 12 has the same configuration as that of the first embodiment, and an Ag base layer 12a made of Ag foil is formed on one surface of the circuit layer 12.

金属層113は、セラミックス基板11の他方の面(図5において上面)に、導電性を有するアルミニウムの金属板が接合されることにより形成されている。第二実施形態においては、金属層113は、純度99.99質量%以上のアルミニウムの圧延板を接合することで形成されている。なお、金属層113の厚さは0.1mm以上1.0mm以下の範囲内に設定されており、本実施形態では、0.6mmに設定されている。
この金属層113のうちセラミックス基板11が接合された面と反対側の面には、Ag箔で構成されたAg下地層113aが形成されている。なお、Ag下地層113aは、第一実施形態で説明したAg下地層12aと同様の構成とされており、Ag焼結接合用の下地層として形成されるものである。
The metal layer 113 is formed by joining a conductive aluminum metal plate to the other surface (the upper surface in FIG. 5) of the ceramic substrate 11. In the second embodiment, the metal layer 113 is formed by joining aluminum rolled sheets having a purity of 99.99% by mass or more. Note that the thickness of the metal layer 113 is set in a range of 0.1 mm or more and 1.0 mm or less, and in the present embodiment, is set to 0.6 mm.
An Ag underlayer 113a made of Ag foil is formed on the surface of the metal layer 113 opposite to the surface to which the ceramic substrate 11 is bonded. The Ag underlayer 113a has the same configuration as the Ag underlayer 12a described in the first embodiment, and is formed as an underlayer for Ag sintering bonding.

ヒートシンク130は、回路基板110側の熱を放散するためのものである。ヒートシンク130は、熱伝導性が良好な材質で構成されることが望ましく、本実施形態においては、A6063(Al合金)で構成されている。このヒートシンク130には、冷却用の流体が流れるための流路131が設けられている。
ヒートシンク130の一方の面(図6において上面)には、図6に示すように、Ag箔で構成されたAg下地層130aが形成されている。このAg下地層130aは、上述のAg下地層12a、113aと同様の構成とされており、Ag焼結接合用の下地層として形成されている。
The heat sink 130 is for dissipating heat on the circuit board 110 side. The heat sink 130 is preferably made of a material having good thermal conductivity. In the present embodiment, the heat sink 130 is made of A6063 (Al alloy). The heat sink 130 is provided with a flow path 131 through which a cooling fluid flows.
On one surface of the heat sink 130 (the upper surface in FIG. 6), as shown in FIG. 6, an Ag base layer 130a made of Ag foil is formed. The Ag underlayer 130a has the same configuration as the above-described Ag underlayers 12a and 113a, and is formed as an underlayer for Ag sintered joining.

接合層5は、接合層2と同様に、Ag粒子及び酸化銀粒子の少なくとも一方又は両方と有機物とを含む接合材の焼成体とされており、本実施形態においては、酸化銀粒子と有機物からなる還元剤とを含む酸化銀ペーストの焼成体とされている。   Similar to the bonding layer 2, the bonding layer 5 is a sintered body of a bonding material containing at least one or both of Ag particles and silver oxide particles and an organic material. In the present embodiment, the bonding layer 5 is made of silver oxide particles and an organic material. And a sintered body of a silver oxide paste containing a reducing agent.

次に、本実施形態である半導体装置101、回路基板110の製造方法について、図7に示すフロー図を参照して説明する。
まず、第一実施形態と同様にして、Ag及び窒化物形成元素を含む銅部材接合用ペーストを用いてセラミックス基板11の一方の面に銅板23を接合し、回路層12を形成する(回路層形成工程S11)。具体的には、図8に示すように、セラミックス基板11の一方の面にスクリーン印刷によって、銅部材接合用ペーストを塗布して乾燥させることにより、Ag及び窒化物形成元素層25を形成する。次に、銅板22をセラミックス基板11の一方の面側に積層する。そして、銅板22、セラミックス基板11を積層方向に加圧した状態で真空加熱炉内に挿入して加熱することにより、セラミックス基板11の一方の面に回路層12を形成する。
Next, a method for manufacturing the semiconductor device 101 and the circuit board 110 according to the present embodiment will be described with reference to a flowchart shown in FIG.
First, as in the first embodiment, a copper plate 23 is bonded to one surface of the ceramic substrate 11 using a copper member bonding paste containing Ag and a nitride-forming element to form a circuit layer 12 (circuit layer). Forming step S11). Specifically, as shown in FIG. 8, Ag and the nitride-forming element layer 25 are formed by applying a copper member bonding paste to one surface of the ceramic substrate 11 by screen printing and drying. Next, the copper plate 22 is laminated on one surface side of the ceramic substrate 11. Then, the circuit layer 12 is formed on one surface of the ceramic substrate 11 by inserting and heating the copper plate 22 and the ceramic substrate 11 in a vacuum heating furnace while being pressurized in the stacking direction.

次に、Ag箔22aを回路層12の一方の面に、アルミニウム板123をセラミックス基板11の他方の面に積層する(Ag箔及びアルミニウム板積層工程S12)。このとき、セラミックス基板11とアルミニウム板123との間には、厚さ5〜50μmのろう材箔126を介在させる。本実施形態では、厚さ14μmのろう材とした。また、ろう材箔126は、融点降下元素であるSiを含有したAl−Si系のろう材とされている。   Next, the Ag foil 22a is laminated on one surface of the circuit layer 12, and the aluminum plate 123 is laminated on the other surface of the ceramic substrate 11 (Ag foil and aluminum plate lamination step S12). At this time, a brazing material foil 126 having a thickness of 5 to 50 μm is interposed between the ceramic substrate 11 and the aluminum plate 123. In this embodiment, the brazing material has a thickness of 14 μm. The brazing material foil 126 is an Al—Si based brazing material containing Si as a melting point lowering element.

次いで、Ag箔22a及びアルミニウム板123を積層方向に加圧(圧力1〜35kgf/cm)した状態で真空加熱炉内に挿入し加熱して、Ag箔22aと回路層12とを固相拡散接合し、Ag焼結接合用のAg下地層12aを形成するとともに、セラミックス基板11の他方の面にろう材箔126を融解、凝固させて金属層113を形成する(Ag下地層及び金属層形成工程S13)。
ここで、Ag下地層及び金属層形成工程S13において、真空加熱炉内の圧力は10−6Pa以上10−3Pa以下の範囲内に、加熱温度550℃以上650℃以下、保持時間は30分以上180分以下の範囲内に設定している。
Next, the Ag foil 22a and the aluminum plate 123 are inserted into a vacuum heating furnace in a state where pressure is applied in the stacking direction (pressure 1 to 35 kgf / cm 2 ), and the Ag foil 22a and the circuit layer 12 are solid-phase diffused. Bonding is performed to form an Ag underlayer 12a for Ag sintering bonding, and a brazing filler metal foil 126 is melted and solidified on the other surface of the ceramic substrate 11 to form a metal layer 113 (Ag underlayer and metal layer formation). Step S13).
Here, in the Ag underlayer and metal layer forming step S13, the pressure in the vacuum heating furnace is in the range of 10 −6 Pa to 10 −3 Pa, the heating temperature is 550 ° C. to 650 ° C., and the holding time is 30 minutes. It is set within the range of 180 minutes or less.

次に、金属層113のうちセラミックス基板11に接合された面と反対側の面にAg箔123aを積層する(Ag箔積層工程S14)。
次いで、積層方向に加圧(圧力1〜35kgf/cm)した状態で真空加熱炉内に挿入し加熱して、Ag箔123aと金属層113とを固相拡散接合し、金属層113の下面にAg下地層113aを形成する(Ag下地層形成工程S15)。
ここで、Ag下地層形成工程S15において、真空加熱炉内の圧力は10−6Pa以上10−3Pa以下の範囲内に、加熱温度は350℃以上567℃未満、保持時間は30分以上180分以下の範囲内に設定している。固相拡散接合のより好ましい加熱温度は、AgとAlの共晶温度(567.0℃)より5℃低い温度から共晶温度未満の範囲とされている。
なお、本実施形態において、Ag箔123aと金属層113との接合される面は、予め当該面の傷が除去されている。
上記のようにして、本実施形態である回路基板110が製造される。
Next, the Ag foil 123a is laminated on the surface of the metal layer 113 opposite to the surface bonded to the ceramic substrate 11 (Ag foil lamination step S14).
Next, it is inserted into a vacuum heating furnace under pressure in the laminating direction (pressure 1 to 35 kgf / cm 2 ) and heated, and the Ag foil 123a and the metal layer 113 are solid-phase diffusion bonded, and the lower surface of the metal layer 113 An Ag underlayer 113a is formed on the substrate (Ag underlayer forming step S15).
Here, in the Ag underlayer forming step S15, the pressure in the vacuum heating furnace is in the range of 10 −6 Pa to 10 −3 Pa, the heating temperature is 350 ° C. to less than 567 ° C., and the holding time is 30 minutes to 180 °. It is set within the range of minutes. A more preferable heating temperature for the solid phase diffusion bonding is in a range of 5 ° C. to less than the eutectic temperature from the eutectic temperature of Ag and Al (567.0 ° C.).
In the present embodiment, the surface of the surface where the Ag foil 123a and the metal layer 113 are joined is previously removed from the surface.
As described above, the circuit board 110 according to the present embodiment is manufactured.

次に、図9に示すように、Ag下地層12a、113aの表面に、接合層2、5となる酸化銀ペースト4、6を塗布する(酸化銀ペースト塗布工程S16)。
なお、酸化銀ペースト4、6を塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によって酸化銀ペースト4、6を印刷した。
Next, as shown in FIG. 9, silver oxide pastes 4 and 6 to be the bonding layers 2 and 5 are applied to the surfaces of the Ag base layers 12a and 113a (silver oxide paste application step S16).
In addition, when apply | coating the silver oxide pastes 4 and 6, various means, such as a screen printing method, an offset printing method, and a photosensitive process, are employable. In this embodiment, silver oxide pastes 4 and 6 were printed by a screen printing method.

次に、酸化銀ペースト4、6を乾燥(例えば、室温、大気雰囲気で24時間保管)させた後、酸化銀ペースト4の上に半導体素子3を積層し、酸化銀ペースト6の下にヒートシンクを積層する(半導体素子及びヒートシンク積層工程S17)。なお、第二実施形態では、Ag下地層形成工程S15と同様にして、ヒートシンク130の一方の面に、固相拡散接合によってAg箔で構成されたAg下地層130aが予め形成されている。   Next, after the silver oxide pastes 4 and 6 are dried (for example, stored at room temperature in an air atmosphere for 24 hours), the semiconductor element 3 is laminated on the silver oxide paste 4, and a heat sink is placed under the silver oxide paste 6. Lamination is performed (semiconductor element and heat sink lamination step S17). In the second embodiment, similarly to the Ag underlayer forming step S15, an Ag underlayer 130a made of Ag foil is formed in advance on one surface of the heat sink 130 by solid phase diffusion bonding.

そして、半導体素子3、回路基板110、及びヒートシンク130を積層した状態で加熱炉内に装入し、酸化銀ペースト4の焼成を行う(焼成工程S18)。このとき、積層方向に加圧した状態で加熱することによって、より確実に、半導体素子3、回路基板110、及びヒートシンク130を接合することができる。この場合、加圧圧力は0.5〜10MPaとすることが望ましい。
このようにして、回路基板110とヒートシンク130とが接合層5を介して接合される。
上記のようにして本実施形態である半導体装置101が製造される。
Then, the semiconductor element 3, the circuit board 110, and the heat sink 130 are stacked and placed in a heating furnace, and the silver oxide paste 4 is baked (baking step S18). At this time, the semiconductor element 3, the circuit board 110, and the heat sink 130 can be bonded more reliably by heating in a state of being pressurized in the stacking direction. In this case, the pressurizing pressure is desirably 0.5 to 10 MPa.
In this way, the circuit board 110 and the heat sink 130 are bonded via the bonding layer 5.
As described above, the semiconductor device 101 according to the present embodiment is manufactured.

上記のような構成とされた第二実施形態に係る半導体装置101、及び回路基板110によれば、第一実施形態で述べた半導体装置1及び回路基板10と同様の効果を奏することができる。
さらに、第二実施形態においては、Ag下地層112aと金属層113とを同時に形成する構成とされているので、製造工程を簡略化し、製造コストを低減できる。また、半導体素子3及びヒートシンク130も、回路基板110に同時に接合する構成とされているので、製造コストを低減できる。
According to the semiconductor device 101 and the circuit board 110 according to the second embodiment configured as described above, the same effects as the semiconductor device 1 and the circuit board 10 described in the first embodiment can be obtained.
Furthermore, in the second embodiment, since the Ag base layer 112a and the metal layer 113 are formed simultaneously, the manufacturing process can be simplified and the manufacturing cost can be reduced. In addition, since the semiconductor element 3 and the heat sink 130 are also bonded to the circuit board 110 at the same time, the manufacturing cost can be reduced.

また、Ag下地層形成工程S15において、350℃以上567℃未満で加熱することにより、アルミニウム(Al)からなる金属層113とAg箔123aとを固相拡散接合する構成とされているので、金属層113の下面に確実にAg下地層113aを形成することができる。   Further, in the Ag underlayer forming step S15, the metal layer 113 made of aluminum (Al) and the Ag foil 123a are solid-phase diffusion bonded by heating at 350 ° C. or more and less than 567 ° C. The Ag underlayer 113a can be reliably formed on the lower surface of the layer 113.

固相拡散接合する際の加熱温度が350℃以上の場合には、Ag原子とAl原子との拡散が促進され、短時間で十分に固相拡散させることができる。また、567℃未満の場合には、AgとAlとの液相が生じて接合界面にコブが生じたり、厚みが変動したりすることを抑制できる。そのため、Ag下地層形成工程S15において温度範囲は、上記の範囲に設定されている。
さらに、固相拡散接合のより好ましい加熱温度は、AgとAlの共晶温度(567.0℃)より5℃低い温度から共晶温度未満の範囲とされているので、液相が形成されずAgとAlの化合物が生成されず、固相拡散接合の接合信頼性が良好となることに加えて、固相拡散接合の際の拡散速度が速く、比較的短時間で固相拡散接合できる。
When the heating temperature at the time of solid phase diffusion bonding is 350 ° C. or higher, diffusion of Ag atoms and Al atoms is promoted, and solid phase diffusion can be sufficiently performed in a short time. Moreover, when it is less than 567 degreeC, it can suppress that the liquid phase of Ag and Al arises, a bump arises in a joining interface, or thickness changes. Therefore, the temperature range in the Ag underlayer forming step S15 is set to the above range.
Furthermore, the more preferable heating temperature of the solid phase diffusion bonding is set to a range from 5 ° C. lower than the eutectic temperature of Ag and Al (567.0 ° C.) to below the eutectic temperature, so that no liquid phase is formed. In addition to the fact that no compound of Ag and Al is produced and the bonding reliability of solid phase diffusion bonding is improved, the diffusion rate during solid phase diffusion bonding is high, and solid phase diffusion bonding can be performed in a relatively short time.

さらに、金属層113とヒートシンク130との接合面には、固相拡散接合によって形成されたAg下地層113a、130aが形成されたうえで、酸化銀ペースト6の焼成体からなる接合層5を介して接合されているので、金属層113とヒートシンク130との接合強度を高くすることができる。したがって、金属層113とヒートシンク130との接合信頼性を向上可能となり、回路基板110側からの熱を、ヒートシンク130を介してより効率よく放散できる。   Further, Ag base layers 113 a and 130 a formed by solid phase diffusion bonding are formed on the bonding surface between the metal layer 113 and the heat sink 130, and the bonding layer 5 made of a sintered body of the silver oxide paste 6 is interposed therebetween. Therefore, the bonding strength between the metal layer 113 and the heat sink 130 can be increased. Therefore, it is possible to improve the bonding reliability between the metal layer 113 and the heat sink 130, and heat from the circuit board 110 side can be dissipated more efficiently via the heat sink 130.

(第三実施形態)
次に、本発明の第三実施形態について説明する。なお、第一実施形態と同一の構成のものについては、同一の符号を付して記載し、詳細な説明を省略する。
(Third embodiment)
Next, a third embodiment of the present invention will be described. In addition, about the thing of the same structure as 1st embodiment, the same code | symbol is attached | subjected and described, and detailed description is abbreviate | omitted.

図10に、本発明の第二実施形態に係る半導体装置201を示す。この半導体装置201は、回路基板210と、この回路基板210の一方の面(図10において上面)に接合層2を介して接合された半導体素子3とを備えている。   FIG. 10 shows a semiconductor device 201 according to the second embodiment of the present invention. The semiconductor device 201 includes a circuit board 210 and a semiconductor element 3 bonded to one surface (upper surface in FIG. 10) of the circuit board 210 via a bonding layer 2.

回路基板210は、図10に示すように、セラミックス基板11と、このセラミックス基板11の一方の面(図10において上面)に配設された回路層212と、セラミックス基板11の他方の面(図10において下面)に配設された金属層213と、を備えている。   As shown in FIG. 10, the circuit board 210 includes a ceramic substrate 11, a circuit layer 212 disposed on one surface of the ceramic substrate 11 (upper surface in FIG. 10), and the other surface of the ceramic substrate 11 (FIG. 10 and a metal layer 213 disposed on the lower surface.

回路層212は、セラミックス基板11の一方の面に、導電性を有するアルミニウムの金属板が接合されることにより形成されている。この回路層212は、純度99.99%以上のアルミニウムの圧延板を接合することで形成されている。なお、回路層212の厚さは、0.1mm以上1.0mm以下の範囲内に設定されており、本実施形態では、0.6mmに設定されている。
回路層212の一方の面(図10において上面)には、Ag箔で構成されたAg下地層212aが形成されている。なお、Ag下地層212aは、第一実施形態で説明したAg下地層12aと同様の構成とされており、Ag焼結接合用の下地層として形成されるものである。
The circuit layer 212 is formed by bonding a conductive aluminum metal plate to one surface of the ceramic substrate 11. The circuit layer 212 is formed by joining aluminum rolled plates having a purity of 99.99% or more. Note that the thickness of the circuit layer 212 is set in a range of 0.1 mm or more and 1.0 mm or less, and is set to 0.6 mm in the present embodiment.
On one surface (the upper surface in FIG. 10) of the circuit layer 212, an Ag base layer 212a made of Ag foil is formed. The Ag underlayer 212a has the same configuration as the Ag underlayer 12a described in the first embodiment, and is formed as an underlayer for Ag sintering bonding.

金属層213は、セラミックス基板11の他方の面に、導電性を有するアルミニウムの金属板が接合されることにより形成されている。この金属層213は、回路層212と同様に、純度99.99質量%以上のアルミニウムの圧延板を接合することで形成されている。なお、金属層213の厚さは0.1mm以上1.0mm以下の範囲内に設定されており、本実施形態では、0.6mmに設定されている。   The metal layer 213 is formed by bonding a conductive aluminum metal plate to the other surface of the ceramic substrate 11. Similar to the circuit layer 212, the metal layer 213 is formed by joining aluminum rolled plates having a purity of 99.99% by mass or more. Note that the thickness of the metal layer 213 is set within a range of 0.1 mm or more and 1.0 mm or less, and is set to 0.6 mm in the present embodiment.

次に、本実施形態である半導体装置201、回路基板210の製造方法について、図11に示すフロー図を参照して説明する。
まず、セラミックス基板11の一方の面及び他方の面に、ろう材箔226を介して、回路層212及び金属層213となるアルミニウム板222、223を積層する。本実施形態においては、ろう材箔226は、融点降下元素であるSiを含有したAl−Si系のろう材とされている。そして、アルミニウム板222、223、及びセラミックス基板11を積層方向に加圧(圧力1〜35kgf/cm)した状態で、加熱炉内に挿入し加熱して、セラミックス基板11の一方の面及び他方の面に回路層212及び金属層213を形成する(回路層及び金属層形成工程S21)。ここで、回路層及び金属層形成工程S21において、加熱温度は550℃以上650℃以下、加熱時間は30分以上180分以下とされている。
Next, a method for manufacturing the semiconductor device 201 and the circuit board 210 according to the present embodiment will be described with reference to a flowchart shown in FIG.
First, aluminum plates 222 and 223 to be the circuit layer 212 and the metal layer 213 are laminated on one surface and the other surface of the ceramic substrate 11 with a brazing material foil 226 interposed therebetween. In this embodiment, the brazing material foil 226 is an Al—Si based brazing material containing Si which is a melting point lowering element. Then, in a state where the aluminum plates 222 and 223 and the ceramic substrate 11 are pressed in the stacking direction (pressure 1 to 35 kgf / cm 2 ), the aluminum plates 222 and 223 are inserted into the heating furnace and heated, and one surface and the other of the ceramic substrate 11 are heated. A circuit layer 212 and a metal layer 213 are formed on the surface (circuit layer and metal layer forming step S21). Here, in the circuit layer and metal layer forming step S21, the heating temperature is 550 ° C. or more and 650 ° C. or less, and the heating time is 30 minutes or more and 180 minutes or less.

次に、Ag箔222aを回路層212の一方の面に積層する(Ag箔積層工程S22)。
次いで、積層方向に加圧(圧力1〜35kgf/cm)した状態で真空加熱炉内に挿入し加熱して、Ag箔222aとアルミニウムからなる回路層212とを固相拡散接合し、Ag焼結接合用のAg下地層212aを形成する(Ag下地層形成工程S23)。
ここで、Ag下地層形成工程S23において、真空加熱炉内の圧力は10−6Pa以上10−3Pa以下の範囲内に、加熱温度350℃以上567℃未満、保持時間は30分以上180分以下の範囲内に設定している。
Ag下地層形成工程S23において、固相拡散接合のより好ましい加熱温度は、AgとAlの共晶温度(567.0℃)より5℃低い温度から共晶温度未満とされている。
上記のようにして、本実施形態である回路基板210が製造される。
Next, the Ag foil 222a is laminated on one surface of the circuit layer 212 (Ag foil lamination step S22).
Next, it is inserted into a vacuum heating furnace under pressure in the laminating direction (pressure 1 to 35 kgf / cm 2 ) and heated, and the Ag foil 222a and the circuit layer 212 made of aluminum are solid phase diffusion bonded, and Ag firing is performed. An Ag underlayer 212a for bonding is formed (Ag underlayer forming step S23).
Here, in the Ag underlayer forming step S23, the pressure in the vacuum heating furnace is in the range of 10 −6 Pa to 10 −3 Pa, the heating temperature is 350 ° C. to less than 567 ° C., and the holding time is 30 minutes to 180 minutes. It is set within the following range.
In the Ag underlayer forming step S23, a more preferable heating temperature for the solid phase diffusion bonding is set to a temperature that is 5 ° C. lower than the eutectic temperature of Ag and Al (567.0 ° C.) to less than the eutectic temperature.
As described above, the circuit board 210 according to the present embodiment is manufactured.

次に、Ag下地層212aの表面に、接合層2となる酸化銀ペースト4を塗布する(酸化銀ペースト塗布工程S24)。
なお、酸化銀ペースト4を塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によって酸化銀ペースト4を印刷した。
Next, the silver oxide paste 4 to be the bonding layer 2 is applied to the surface of the Ag base layer 212a (silver oxide paste application step S24).
In addition, when apply | coating the silver oxide paste 4, various means, such as a screen printing method, an offset printing method, and a photosensitive process, are employable. In the present embodiment, the silver oxide paste 4 is printed by a screen printing method.

次に、酸化銀ペースト4を乾燥(例えば、室温、大気雰囲気で24時間保管)させた後、酸化銀ペースト4の上に半導体素子3を積層する(半導体素子積層工程S25)。
そして、半導体素子3及び回路基板210を積層した状態で加熱炉内に装入し、酸化銀ペースト4の焼成を行う(焼成工程S26)。このとき、積層方向に加圧した状態で加熱することによって、より確実に、半導体素子3と回路基板210とを接合することができる。この場合、加圧圧力は0.5〜10MPaとすることが望ましい。
このようにして、半導体素子3と回路基板210とが接合層2を介して接合される。
上記のようにして本実施形態である半導体装置201が製造される。
Next, after the silver oxide paste 4 is dried (for example, stored at room temperature in an air atmosphere for 24 hours), the semiconductor element 3 is stacked on the silver oxide paste 4 (semiconductor element stacking step S25).
Then, the semiconductor element 3 and the circuit board 210 are stacked in a heating furnace, and the silver oxide paste 4 is baked (baking step S26). At this time, the semiconductor element 3 and the circuit board 210 can be bonded more reliably by heating in a state of being pressurized in the stacking direction. In this case, the pressurizing pressure is desirably 0.5 to 10 MPa.
In this way, the semiconductor element 3 and the circuit board 210 are bonded via the bonding layer 2.
As described above, the semiconductor device 201 according to the present embodiment is manufactured.

上記のような構成とされた第三実施形態に係る半導体装置201、及び回路基板210によれば、第一実施形態で述べた半導体装置1及び回路基板10と同様の効果を奏することができる。   According to the semiconductor device 201 and the circuit board 210 according to the third embodiment configured as described above, the same effects as those of the semiconductor device 1 and the circuit board 10 described in the first embodiment can be obtained.

また、Ag下地層形成工程S23において、350℃以上567℃未満で加熱することにより、アルミニウム(Al)からなる回路層212とAg箔222aとを固相拡散接合する構成とされているので、回路層212の上面に確実にAg下地層212aを形成することができる。   Further, in the Ag base layer forming step S23, the circuit layer 212 made of aluminum (Al) and the Ag foil 222a are solid-phase diffusion bonded by heating at 350 ° C. or more and less than 567 ° C. The Ag underlayer 212a can be reliably formed on the upper surface of the layer 212.

固相拡散接合する際の加熱温度が350℃以上の場合には、Ag原子とAl原子との拡散が促進され、短時間で十分に固相拡散させることができる。また、567℃未満の場合には、AgとAlとの液相が生じて接合界面にコブが生じたり、厚みが変動したりすることを抑制できる。そのため、Ag下地層形成工程S23において温度範囲は、上記の範囲に設定されている。   When the heating temperature at the time of solid phase diffusion bonding is 350 ° C. or higher, diffusion of Ag atoms and Al atoms is promoted, and solid phase diffusion can be sufficiently performed in a short time. Moreover, when it is less than 567 degreeC, it can suppress that the liquid phase of Ag and Al arises, a bump arises in a joining interface, or thickness changes. Therefore, the temperature range in the Ag underlayer forming step S23 is set to the above range.

さらに、セラミックス基板11の一方の面には、比較的強度が低いアルミニウムからなる回路層212が形成されているので、半導体装置201にヒートサイクルが負荷された際に回路層212が低い応力で変形でき、セラミックス基板11に割れが発生することを抑制できる。   Furthermore, since the circuit layer 212 made of aluminum having relatively low strength is formed on one surface of the ceramic substrate 11, the circuit layer 212 is deformed with low stress when a heat cycle is applied to the semiconductor device 201. It is possible to prevent the ceramic substrate 11 from being cracked.

(第四実施形態)
次に、本発明の第四実施形態について説明する。なお、第一実施形態と同一の構成のものについては、同一の符号を付して記載し、詳細な説明を省略する。
(Fourth embodiment)
Next, a fourth embodiment of the present invention will be described. In addition, about the thing of the same structure as 1st embodiment, the same code | symbol is attached | subjected and described, and detailed description is abbreviate | omitted.

図13に、本発明の第四実施形態に係る半導体装置301を示す。この半導体装置301は、回路基板310と、この回路基板310の一方の面(図13において上面)に接合層2を介して接合された半導体素子3とを備えている。   FIG. 13 shows a semiconductor device 301 according to the fourth embodiment of the present invention. The semiconductor device 301 includes a circuit board 310 and a semiconductor element 3 bonded to one surface (the upper surface in FIG. 13) of the circuit board 310 via a bonding layer 2.

回路基板310は、図13に示すように、セラミックス基板11と、このセラミックス基板11の一方の面(図13において上面)に配設された回路層312と、セラミックス基板11の他方の面(図13において下面)に配設された金属層313と、を備えている。   As shown in FIG. 13, the circuit board 310 includes a ceramic substrate 11, a circuit layer 312 disposed on one surface of the ceramic substrate 11 (upper surface in FIG. 13), and the other surface of the ceramic substrate 11 (FIG. 13, a metal layer 313 disposed on the lower surface).

回路層312は、セラミックス基板の一方の面に形成されたアルミニウム層315と、このアルミニウム層315の一方の面に積層された銅層316と、を有している。
アルミニウム層315は、アルミニウムの金属板が接合されることにより形成されている。本実施形態においては、アルミニウム層315は、純度99.99%以上のアルミニウムの圧延板を接合することで形成されている。
銅層316は、無酸素銅の圧延板からなる銅板326がアルミニウム層315に固相拡散接合されることにより形成されている。
そして、これらのアルミニウム層315と銅層316との界面には、図14に示すように、拡散層350が形成されている。
The circuit layer 312 has an aluminum layer 315 formed on one surface of the ceramic substrate, and a copper layer 316 laminated on one surface of the aluminum layer 315.
The aluminum layer 315 is formed by bonding an aluminum metal plate. In this embodiment, the aluminum layer 315 is formed by joining aluminum rolled sheets having a purity of 99.99% or more.
The copper layer 316 is formed by solid phase diffusion bonding of a copper plate 326 made of an oxygen-free copper rolled plate to an aluminum layer 315.
A diffusion layer 350 is formed at the interface between the aluminum layer 315 and the copper layer 316 as shown in FIG.

拡散層350は、アルミニウム層315のAl原子と、銅層316のCu原子とが相互拡散することによって形成されるものである。この拡散層350においては、アルミニウム層315から銅層316に向かうにしたがい、漸次アルミニウム原子の濃度が低くなり、かつ銅原子の濃度が高くなる濃度勾配を有している。   The diffusion layer 350 is formed by mutual diffusion of Al atoms in the aluminum layer 315 and Cu atoms in the copper layer 316. The diffusion layer 350 has a concentration gradient in which the concentration of aluminum atoms gradually decreases and the concentration of copper atoms increases as it goes from the aluminum layer 315 to the copper layer 316.

この拡散層350は、図14に示すように、AlとCuからなる金属間化合物で構成されており、本実施形態では、複数の金属間化合物が接合界面に沿って積層した構造とされている。ここで、この拡散層350の厚さは、1μm以上80μm以下の範囲内、好ましくは、5μm以上80μm以下の範囲内に設定されている。
本実施形態では、図14に示すように、3種の金属間化合物が積層された構造とされており、アルミニウム層315側から銅層316側に向けて順に、θ相351、η2相352、ζ2相353とされている。
As shown in FIG. 14, the diffusion layer 350 is composed of an intermetallic compound composed of Al and Cu. In this embodiment, a plurality of intermetallic compounds are stacked along the bonding interface. . Here, the thickness of the diffusion layer 350 is set in the range of 1 μm to 80 μm, preferably in the range of 5 μm to 80 μm.
In the present embodiment, as shown in FIG. 14, a structure in which three types of intermetallic compounds are stacked is formed, and in order from the aluminum layer 315 side to the copper layer 316 side, a θ phase 351, a η2 phase 352, The ζ2 phase 353 is used.

また、この拡散層350と銅層316との接合界面には、酸化物354が、接合界面に沿って層状に分散している。なお、本実施形態においては、この酸化物354は、アルミナ(Al)等のアルミニウム酸化物とされている。なお、酸化物354は、拡散層350と銅層316との界面に分断された状態で分散しており、拡散層350と銅層316とが直接接触している領域も存在している。 In addition, oxide 354 is dispersed in layers along the bonding interface at the bonding interface between diffusion layer 350 and copper layer 316. In the present embodiment, the oxide 354 is an aluminum oxide such as alumina (Al 2 O 3 ). Note that the oxide 354 is dispersed at the interface between the diffusion layer 350 and the copper layer 316, and there is a region where the diffusion layer 350 and the copper layer 316 are in direct contact with each other.

回路層312の一方の面(図13において上面)には、Ag箔で構成されたAg下地層312aが形成されている。なお、Ag下地層312aは、第一実施形態で述べたAg下地層12aと同様の構成とされており、Ag焼結接合用の下地層として形成されるものである。   On one surface (the upper surface in FIG. 13) of the circuit layer 312, an Ag base layer 312a made of Ag foil is formed. The Ag underlayer 312a has the same configuration as the Ag underlayer 12a described in the first embodiment, and is formed as an underlayer for Ag sintering bonding.

金属層313は、セラミックス基板11の他方の面に、導電性を有するアルミニウムの金属板が接合されることにより形成されている。この金属層313は、純度99.99質量%以上のアルミニウムの圧延板を接合することで形成されている。   The metal layer 313 is formed by bonding a conductive aluminum metal plate to the other surface of the ceramic substrate 11. The metal layer 313 is formed by joining aluminum rolled plates having a purity of 99.99% by mass or more.

次に、本実施形態である半導体装置301、回路基板310の製造方法について、図15に示すフロー図を参照して説明する。
まず、図16に示すように、セラミックス基板11の一方の面及び他方の面に、ろう材箔226を介して、アルミニウム層315及び金属層313となるアルミニウム板325、323を積層する。本実施形態においては、ろう材箔226は、融点降下元素であるSiを含有したAl−Si系のろう材とされている。そして、アルミニウム板325、323、及びセラミックス基板11を積層方向に加圧(圧力1〜35kgf/cm)した状態で、加熱炉内に挿入し加熱して、セラミックス基板11の一方の面及び他方の面にアルミニウム層315及び金属層313を形成する(アルミニウム層及び金属層形成工程S31)。アルミニウム層及び金属層形成工程S31において、加熱温度は550℃以上650℃以下、加熱時間は30分以上180分以下とされている。
Next, a method for manufacturing the semiconductor device 301 and the circuit board 310 according to the present embodiment will be described with reference to a flowchart shown in FIG.
First, as shown in FIG. 16, aluminum plates 325 and 323 to be aluminum layers 315 and metal layers 313 are laminated on one surface and the other surface of the ceramic substrate 11 with a brazing material foil 226 interposed therebetween. In this embodiment, the brazing material foil 226 is an Al—Si based brazing material containing Si which is a melting point lowering element. Then, in a state where the aluminum plates 325 and 323 and the ceramic substrate 11 are pressurized in the stacking direction (pressure 1 to 35 kgf / cm 2 ), the aluminum plates 325 and 323 are inserted into a heating furnace and heated, and one surface and the other of the ceramic substrate 11 are heated. An aluminum layer 315 and a metal layer 313 are formed on the surface (aluminum layer and metal layer forming step S31). In the aluminum layer and metal layer forming step S31, the heating temperature is 550 ° C. or more and 650 ° C. or less, and the heating time is 30 minutes or more and 180 minutes or less.

ここで、本実施形態においては、銅層316となる銅板326と、Ag下地層312aとなるAg箔とを、第一実施形態で述べたAg下地層形成工程S03と同様にして、固相拡散接合によって接合する(Ag下地層形成工程S32)。   Here, in this embodiment, the copper plate 326 to be the copper layer 316 and the Ag foil to be the Ag foundation layer 312a are solid-phase diffused in the same manner as the Ag foundation layer forming step S03 described in the first embodiment. It joins by joining (Ag foundation layer formation process S32).

次にアルミニウム層315の一方の面に、Ag下地層312aが形成された銅板326を積層する(銅板積層工程S33)。
次いで、アルミニウム層315と金属層313が形成されたセラミックス基板11と銅板326とを、積層方向に加圧(圧力3〜35kgf/cm)した状態で真空加熱炉内に挿入し加熱して、アルミニウム層315と銅板326とを固相拡散接合し、アルミニウム層の一方の面に銅層316を形成する(銅層形成工程S34)。ここで、銅層形成工程S34において、加熱温度は400℃以上548℃以下、加熱時間は15分以上270分以下とされている。
さらに、固相拡散接合のより好ましい温度は、AlとCuの共晶温度(548.8℃)より5℃低い温度から共晶温度未満とされている。
こうして、セラミックス基板11の一方の面に、Ag下地層312aが形成された回路層が形成される。
上記のようにして、本実施形態である回路基板310が製造される。
Next, a copper plate 326 on which an Ag base layer 312a is formed is laminated on one surface of the aluminum layer 315 (copper plate lamination step S33).
Next, the ceramic substrate 11 and the copper plate 326 on which the aluminum layer 315 and the metal layer 313 are formed are inserted into a vacuum heating furnace and heated in a state of being pressurized in the stacking direction (pressure 3 to 35 kgf / cm 2 ), The aluminum layer 315 and the copper plate 326 are solid phase diffusion bonded to form a copper layer 316 on one surface of the aluminum layer (copper layer forming step S34). Here, in copper layer formation process S34, heating temperature is 400 degreeC or more and 548 degrees C or less, and heating time is 15 minutes or more and 270 minutes or less.
Furthermore, a more preferable temperature of the solid phase diffusion bonding is set to a temperature lower by 5 ° C. than the eutectic temperature of Al and Cu (548.8 ° C.) and lower than the eutectic temperature.
Thus, a circuit layer having the Ag base layer 312a formed on one surface of the ceramic substrate 11 is formed.
As described above, the circuit board 310 according to the present embodiment is manufactured.

次に、Ag下地層312aの表面に、接合層2となる酸化銀ペースト4を塗布する(酸化銀ペースト塗布工程S35)。
次に、酸化銀ペースト4を塗布した状態で回路基板310を乾燥(例えば、室温、大気雰囲気で24時間保管)した後、回路基板310の酸化銀ペースト4の上に半導体素子3を積層する(半導体素子積層工程S36)。
Next, the silver oxide paste 4 to be the bonding layer 2 is applied to the surface of the Ag base layer 312a (silver oxide paste application step S35).
Next, after the circuit board 310 is dried with the silver oxide paste 4 applied (for example, stored at room temperature in an air atmosphere for 24 hours), the semiconductor element 3 is stacked on the silver oxide paste 4 of the circuit board 310 ( Semiconductor element stacking step S36).

そして、半導体素子3及び回路基板310を積層した状態で加熱炉内に装入し、酸化銀ペースト4の焼成を行う(焼成工程S37)。このとき、積層方向に加圧した状態で加熱することによって、より確実に、半導体素子3と回路基板310とを接合することができる。この場合、加圧圧力は0.5〜10MPaとすることが望ましい。
このようにして、半導体素子3と回路基板310とが接合層2を介して接合される。
上記のようにして本実施形態である半導体装置301が製造される。
Then, the semiconductor element 3 and the circuit board 310 are stacked and placed in a heating furnace, and the silver oxide paste 4 is baked (baking step S37). At this time, the semiconductor element 3 and the circuit board 310 can be bonded more reliably by heating in a state of being pressurized in the stacking direction. In this case, the pressurizing pressure is desirably 0.5 to 10 MPa.
In this way, the semiconductor element 3 and the circuit board 310 are bonded via the bonding layer 2.
As described above, the semiconductor device 301 according to the present embodiment is manufactured.

上記のような構成とされた第四実施形態に係る半導体装置301、及び回路基板310によれば、第一実施形態で述べた半導体装置1及び回路基板10と同様の効果を奏することができる。   According to the semiconductor device 301 and the circuit board 310 according to the fourth embodiment configured as described above, the same effects as the semiconductor device 1 and the circuit board 10 described in the first embodiment can be obtained.

また、回路層312が銅層316を有しているので、半導体素子3から発生する熱を回路基板310側へ伝達する際に、回路層312の銅層316で面方向に拡げて効率的に放散することができる。
さらに、セラミックス基板11の一方の面に、比較的変形抵抗の小さいアルミニウム層315が形成されており、ヒートサイクルが負荷された場合に、セラミックス基板11と回路層312との熱膨張係数の差に起因して発生する熱応力をアルミニウム層315が吸収するので、セラミックス基板11に割れが発生することを抑制でき、接合に対する高い信頼性を得ることができる。
また、アルミニウム層315の一方の面には、比較的変形抵抗の大きい銅層316が形成されているので、パワーサイクルが負荷された場合に、回路層312の変形を抑制することができる。そのため、パワーサイクルに対する高い信頼性を得ることができる。
Further, since the circuit layer 312 has the copper layer 316, when the heat generated from the semiconductor element 3 is transferred to the circuit board 310 side, the circuit layer 312 is efficiently spread in the plane direction by the copper layer 316 of the circuit layer 312. Can be dissipated.
Further, an aluminum layer 315 having a relatively small deformation resistance is formed on one surface of the ceramic substrate 11, and when a heat cycle is applied, the difference in thermal expansion coefficient between the ceramic substrate 11 and the circuit layer 312 is caused. Since the aluminum layer 315 absorbs the thermal stress generated due to this, it is possible to suppress the generation of cracks in the ceramic substrate 11 and to obtain high reliability for bonding.
Further, since the copper layer 316 having a relatively large deformation resistance is formed on one surface of the aluminum layer 315, the deformation of the circuit layer 312 can be suppressed when a power cycle is applied. Therefore, high reliability for the power cycle can be obtained.

また、本実施形態においては、アルミニウム層315と銅板326とを固相拡散接合する際の温度が400℃以上とされているので、Al原子とCu原子との拡散が促進され、短時間で十分に固相拡散させることができる。また、固相拡散接合する際の温度が548℃以下の場合には、AlとCuとの液相が生じて接合界面にコブが生じたり、厚みが変動したりすることを抑制できる。
さらに、アルミニウム層315と銅板326との固相拡散接合のより好ましい加熱温度は、AlとCuの共晶温度(548.8℃)より5℃低い温度から共晶温度未満の範囲とされているので、液相が形成されずAlとCuの化合物が生成されず、固相拡散接合の接合信頼性が良好となることに加えて、固相拡散接合の際の拡散速度が速く、比較的短時間で固相拡散接合できる。
Further, in this embodiment, since the temperature at the time of solid phase diffusion bonding between the aluminum layer 315 and the copper plate 326 is set to 400 ° C. or more, the diffusion of Al atoms and Cu atoms is promoted, and the time is sufficient. Can be solid phase diffused. Moreover, when the temperature at the time of solid phase diffusion bonding is 548 ° C. or less, it is possible to suppress the occurrence of a liquid phase of Al and Cu, resulting in bumps at the bonding interface, and fluctuations in thickness.
Furthermore, a more preferable heating temperature for the solid phase diffusion bonding between the aluminum layer 315 and the copper plate 326 is in a range from 5 ° C. lower than the eutectic temperature of Al and Cu (548.8 ° C.) to less than the eutectic temperature. Therefore, the liquid phase is not formed, the compound of Al and Cu is not generated, the bonding reliability of the solid phase diffusion bonding is improved, and the diffusion rate at the time of the solid phase diffusion bonding is high and relatively short. Solid phase diffusion bonding can be performed in time.

以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。   As mentioned above, although embodiment of this invention was described, this invention is not limited to this, It can change suitably in the range which does not deviate from the technical idea of the invention.

例えば、上記実施形態では、銅部材接合用ペーストの粉末成分は、Ag及び窒化物形成元素以外に、In、Sn、Al、Mn及びZnから選択される1種又は2種以上の添加元素を含有するものとしたが、粉末成分がAg,Cu,Tiからなるペーストを用いることもできる。   For example, in the above embodiment, the powder component of the copper member bonding paste contains one or more additive elements selected from In, Sn, Al, Mn, and Zn in addition to Ag and the nitride-forming element. However, it is also possible to use a paste whose powder component is made of Ag, Cu, Ti.

また、上記実施形態では、接合層が、酸化銀粉末と還元剤とを含む酸化銀ペーストの焼成体とされているが、これに限定されることなく、ナノ銀ペーストの焼成体とされていても良い。また、Ag粉末を含む導電性接着剤で接合層を構成することも可能である。   Moreover, in the said embodiment, although the joining layer is made into the baking body of the silver oxide paste containing a silver oxide powder and a reducing agent, it is set as the baking body of a nano silver paste, without being limited to this. Also good. Moreover, it is also possible to comprise a joining layer with the electroconductive adhesive containing Ag powder.

なお、上記の実施形態では、固相拡散接合によって回路層及び金属層にAg箔を接合し、Ag下地層を形成する場合について説明したが、Ag粉末を回路層及び金属層に固相拡散接合することによってAg下地層を形成する構成とされても良い。
例えば、溶剤と銀粉末が混合された銀ペーストを回路層及び金属層に印刷し、十分に乾燥させ、高温でも銀と反応しない窒化アルミニウムなどのセラミック等で積層方向に加圧(例えば、加圧力1〜35kgf/cm2)をし、加熱することでもAg下地層を得ることができる。
In the above embodiment, the case where an Ag foil is bonded to a circuit layer and a metal layer by solid phase diffusion bonding to form an Ag underlayer has been described. However, Ag powder is bonded to a circuit layer and a metal layer by solid phase diffusion bonding. By doing so, an Ag underlayer may be formed.
For example, a silver paste mixed with a solvent and silver powder is printed on the circuit layer and metal layer, dried thoroughly, and pressed in the stacking direction with a ceramic such as aluminum nitride that does not react with silver even at high temperatures (for example, applied pressure) The Ag underlayer can also be obtained by heating at 1 to 35 kgf / cm 2).

また、上記の実施形態では、セラミックス基板の一方の面及び他方の面に形成されるアルミニウム層、回路層、及び金属層を、純度99.99%の純アルミニウムの圧延板として説明したが、これに限定されることはなく、純度99%のアルミニウム(2Nアルミニウム)やアルミニウム合金等であっても良い。   In the above embodiment, the aluminum layer, the circuit layer, and the metal layer formed on one surface and the other surface of the ceramic substrate have been described as a rolled plate of pure aluminum having a purity of 99.99%. However, it may be 99% pure aluminum (2N aluminum), aluminum alloy, or the like.

また、上記の実施形態では、銅層及び回路層は無酸素銅の銅板で構成されている場合について説明したが、これに限定されることはなく、その他の純銅や銅合金等の銅板で構成されても良い。
また、上記の実施形態では、回路層がアルミニウム層と銅層とが固相拡散接合されている場合について説明したが、回路層が銅層とアルミニウム層のクラッド材で構成されても良い。
さらに、絶縁層としてAlNからなるセラミックス基板を用いたものとして説明したが、これに限定されることはなく、SiやAl等からなるセラミックス基板を用いても良いし、絶縁樹脂によって絶縁層を構成しても良い。
In the above embodiment, the case where the copper layer and the circuit layer are made of an oxygen-free copper plate has been described. However, the present invention is not limited to this, and other copper plates such as pure copper and copper alloy are used. May be.
In the above embodiment, the case where the circuit layer is formed by solid phase diffusion bonding of the aluminum layer and the copper layer has been described. However, the circuit layer may be formed of a clad material of the copper layer and the aluminum layer.
Further, it is described that uses a ceramic substrate made of AlN as an insulating layer, is not limited thereto, it may be used a ceramic substrate made of Si 3 N 4 or Al 2 O 3, or the like, insulating The insulating layer may be made of resin.

また、上記実施形態では、金属層を純度99.99%の純アルミニウムで構成されている場合について説明したが、これに限定されることなく、金属層がセラミックス基板の他方の面に配設されたアルミニウム層と、このアルミニウム層のうちセラミックス基板が配設された面と反対側の面に積層された銅層とを有する構成とされても良い。   Moreover, although the said embodiment demonstrated the case where the metal layer was comprised with the pure aluminum of purity 99.99%, it is not limited to this, A metal layer is arrange | positioned at the other surface of a ceramic substrate. The aluminum layer and a copper layer laminated on the surface of the aluminum layer opposite to the surface on which the ceramic substrate is disposed may be used.

以下に、本発明の効果を確認すべく行った確認実験の結果について説明する。
(本発明例1〜4)
表1に示す金属部材上に、15mm×15mm×0.01mmtのAg箔を固相拡散接合することによりAg下地層を形成した。なお、固相拡散接合は、真空加熱炉内の圧力を10−6Pa以上、10−3Pa以下の範囲内に設定し、表1に示す条件で実施した。
Below, the result of the confirmation experiment performed in order to confirm the effect of this invention is demonstrated.
(Invention Examples 1 to 4)
On the metal member shown in Table 1, an Ag underlayer was formed by solid phase diffusion bonding of 15 mm × 15 mm × 0.01 mmt Ag foil. The solid phase diffusion bonding was performed under the conditions shown in Table 1 with the pressure in the vacuum heating furnace set in the range of 10 −6 Pa to 10 −3 Pa.

そして、Ag下地層上に酸化銀ペーストを塗布(塗布厚さ:50μm)し、さらに2.5mm×2.5mm×0.2mmtのSi板を配置し、酸化銀ペーストを焼成することで接合層を形成して、金属部材とSi板とを接合した。なお、Si板には、Au膜を形成した後に接合を行った。   Then, a silver oxide paste is applied on the Ag underlayer (application thickness: 50 μm), a 2.5 mm × 2.5 mm × 0.2 mmt Si plate is further disposed, and the silver oxide paste is fired to form a bonding layer. Then, the metal member and the Si plate were joined. The Si plate was joined after the Au film was formed.

ここで、酸化銀ペーストとして、市販の酸化銀粉末(和光純薬工業株式会社製)と、還元剤としてミリスチルアルコールと、溶剤として2,2,4−トリメチル−1,3−ペンタンジオールモノ(2−メチルプロパノエート)と、を用いて、酸化銀粉末;80質量%、還元剤(ミリスチルアルコール);10質量%、溶剤(2,2,4−トリメチル−1,3−ペンタンジオールモノ(2−メチルプロパノエート));残部、の割合で混合した酸化銀ペーストを用いた。
また、焼成条件として、焼成温度を300℃、焼成時間を10分、加圧圧力を5MPaとした。さらに、本発明例1、2は真空雰囲気で酸化銀ペーストの焼成を行い、本発明例3、4は大気雰囲気で酸化銀ペーストの焼成を実施した。
上記のようにして、本発明例1〜4の接合体を作製した。
Here, as the silver oxide paste, commercially available silver oxide powder (manufactured by Wako Pure Chemical Industries, Ltd.), myristyl alcohol as the reducing agent, and 2,2,4-trimethyl-1,3-pentanediol mono (2 -Methyl propanoate), silver oxide powder; 80% by mass, reducing agent (myristyl alcohol); 10% by mass, solvent (2,2,4-trimethyl-1,3-pentanediol mono (2) -Methylpropanoate)); The remainder was used in the ratio of silver oxide paste mixed.
As firing conditions, the firing temperature was 300 ° C., the firing time was 10 minutes, and the pressurizing pressure was 5 MPa. Inventive Examples 1 and 2 fired silver oxide paste in a vacuum atmosphere, and Inventive Examples 3 and 4 fired silver oxide paste in an air atmosphere.
As described above, joined bodies of Examples 1 to 4 of the present invention were produced.

(比較例1、2)
比較例1、2については、金属部材上にAg下地層を形成しないこと以外は本発明例1、2と同様にして作製した。すなわち、金属部材上にAg下地層を形成せずに、酸化銀ペーストを焼成した接合層によって、金属部材とSi板とを接合することにより比較例1、2の接合体を作製した。なお、比較例1、2は、真空雰囲気で酸化銀ペーストの焼成を実施した。
(Comparative Examples 1 and 2)
Comparative examples 1 and 2 were prepared in the same manner as in inventive examples 1 and 2 except that no Ag underlayer was formed on the metal member. That is, the joined body of Comparative Examples 1 and 2 was manufactured by joining the metal member and the Si plate with the joining layer obtained by firing the silver oxide paste without forming the Ag underlayer on the metal member. In Comparative Examples 1 and 2, the silver oxide paste was baked in a vacuum atmosphere.

(比較例3、4)
比較例3、4については、金属部材上にメッキによってAg下地層を形成すること以外は、本発明例1、2と同様にして作製した。すなわち、金属部材上にメッキによってAg下地層を形成した後に、酸化銀ペーストを焼成した接合層によって、金属部材とSi板とを接合することにより比較例3、4の接合体を作製した。なお、比較例3、4は、真空雰囲気で酸化銀ペーストの焼成を実施した。
(Comparative Examples 3 and 4)
Comparative examples 3 and 4 were produced in the same manner as in inventive examples 1 and 2, except that an Ag underlayer was formed on the metal member by plating. That is, after the Ag underlayer was formed by plating on the metal member, the metal member and the Si plate were joined by the joining layer obtained by firing the silver oxide paste, thereby producing the joined bodies of Comparative Examples 3 and 4. In Comparative Examples 3 and 4, the silver oxide paste was baked in a vacuum atmosphere.

上記のようにして得られた接合体において、クロスセクションポリッシャ(日本電子株式会社製SM−09010)を用いて、イオン加速電圧:5kV、加工時間:14時間、遮蔽板からの突出量:100μmでイオンエッチングした断面を走査型電子顕微鏡(カール ツァイスNTS社製ULTRA55)を用いて、加速電圧:1kV、WD:2.5mmでIn−Lens像、ESB像の撮影及びEDS分析を行い、固相拡散の有無を調べた。   In the joined body obtained as described above, using a cross section polisher (SM-09010, manufactured by JEOL Ltd.), ion acceleration voltage: 5 kV, processing time: 14 hours, protrusion amount from shielding plate: 100 μm Using a scanning electron microscope (ULTRA55 manufactured by Carl Zeiss NTS), the ion-etched cross section was subjected to In-Lens image and ESB image photography and EDS analysis at acceleration voltage: 1 kV, WD: 2.5 mm, and solid phase diffusion. The presence or absence of was investigated.

また、得られた接合体において、シェアテストによって、シェア強度(せん断強度)の測定を行った。Si板を上にして金属部材を水平に固定し、Si板をシェアツールで横から水平に押圧して、金属部材とSi板との接合が破壊されたときの強度及び破壊の位置(破壊モード)を確認した。なお、強度は、3回のシェア強度試験を実施してその平均値とした。結果を表1に示す。   Moreover, in the obtained joined body, shear strength (shear strength) was measured by a shear test. The metal member is fixed horizontally with the Si plate facing up, the Si plate is pressed horizontally from the side with a shear tool, and the strength and position of the fracture when the bond between the metal member and the Si plate is broken (destruction mode) )It was confirmed. In addition, the intensity | strength was made into the average value after implementing the shear strength test 3 times. The results are shown in Table 1.

Figure 0006142584
Figure 0006142584

金属部材にAg下地層を固相拡散接合した本発明例1〜4ではシェア強度が37MPa以上であり、金属部材とSi板との接合強度が高く、また、破壊もAg接合層内で起こっていることから、十分な接合強度が確保されていることが確認された。
金属部材にAg下地層を形成しなかった比較例1、2では、シェア強度が5MPa以下と低く、破壊もAg接合層と金属部材の界面で発生していた。
金属部材にAg下地層をメッキで形成した比較例3、4では、シェア強度が8MPa以下であり、本発明例よりも接合強度が低下した。
In the inventive examples 1 to 4 in which the Ag base layer is solid phase diffusion bonded to the metal member, the shear strength is 37 MPa or more, the bonding strength between the metal member and the Si plate is high, and the breakdown occurs in the Ag bonding layer. Therefore, it was confirmed that sufficient bonding strength was ensured.
In Comparative Examples 1 and 2 in which the Ag underlayer was not formed on the metal member, the shear strength was as low as 5 MPa or less, and the fracture occurred at the interface between the Ag bonding layer and the metal member.
In Comparative Examples 3 and 4 in which the Ag base layer was formed on the metal member by plating, the shear strength was 8 MPa or less, and the joint strength was lower than that of the inventive example.

1、101、201、301 半導体装置
2 接合層
3 半導体素子(他の部材)
4 酸化物ペースト(接合材)
10、110、210、310 回路基板(金属複合体)
11 セラミックス基板(絶縁層)
12、212、312 回路層(金属部材)
12a、113a、212a、312a Ag下地層
113、213、313 金属層(金属部材)
22a、123a、222a Ag箔
1, 101, 201, 301 Semiconductor device 2 Bonding layer 3 Semiconductor element (other member)
4 Oxide paste (bonding material)
10, 110, 210, 310 Circuit board (metal composite)
11 Ceramic substrate (insulating layer)
12, 212, 312 Circuit layer (metal member)
12a, 113a, 212a, 312a Ag base layer 113, 213, 313 Metal layer (metal member)
22a, 123a, 222a Ag foil

Claims (6)

絶縁層と、この絶縁層の一方の面又は他方の面に配設された金属部材と、を備えた金属複合体であって、
前記金属部材は、銅、アルミニウム、又は、アルミニウム層と銅層の積層体からなり、
前記金属部材のうち前記絶縁層が配設された面と反対側の面には、Ag焼結接合用のAg下地層が形成されており、当該Ag下地層はAg箔で構成されており、
前記Ag下地層中に前記金属部材の元素が拡散され、前記金属部材中に前記Ag下地層のAgが拡散されていることを特徴とする金属複合体。
A metal composite comprising an insulating layer and a metal member disposed on one surface or the other surface of the insulating layer,
The metal member is made of copper, aluminum, or a laminate of an aluminum layer and a copper layer,
An Ag underlayer for Ag sintering bonding is formed on the surface of the metal member opposite to the surface on which the insulating layer is disposed, and the Ag underlayer is made of Ag foil.
An element of the metal member is diffused in the Ag base layer, and Ag of the Ag base layer is diffused in the metal member.
請求項1に記載の金属複合体からなり、前記絶縁層の一方の面に配設された前記金属部材からなる回路層を備え、前記回路層は、銅、アルミニウム、又は、アルミニウム層と銅層の積層体からなり、
前記回路層のうち前記絶縁層が配設された面と反対側の面には、Ag焼結接合用のAg下地層が形成されており、当該Ag下地層はAg箔で構成されており、
前記Ag下地層中に前記回路層の元素が拡散され、前記回路層中に前記Ag下地層のAgが拡散されていることを特徴とする回路基板。
A circuit layer made of the metal composite according to claim 1 and made of the metal member disposed on one surface of the insulating layer, wherein the circuit layer is made of copper, aluminum, or an aluminum layer and a copper layer. Made of
An Ag underlayer for Ag sintering bonding is formed on the surface of the circuit layer opposite to the surface on which the insulating layer is disposed, and the Ag underlayer is made of Ag foil.
The circuit board, wherein the element of the circuit layer is diffused in the Ag underlayer, and Ag of the Ag underlayer is diffused in the circuit layer .
請求項1に記載の金属複合体からなり、前記絶縁層の一方の面に配設された回路層と、前記絶縁層の他方の面に配設された前記金属部材からなる金属層と、を備え、前記金属層は、銅、アルミニウム、又は、アルミニウム層と銅層の積層体からなり、
前記金属層のうち前記絶縁層が配設された面と反対側の面には、Ag焼結接合用のAg下地層が形成されており、当該Ag下地層はAg箔で構成されており、
前記Ag下地層中に前記金属層の元素が拡散され、前記金属層中に前記Ag下地層のAgが拡散されていることを特徴とする回路基板。
A circuit layer made of the metal composite according to claim 1 and disposed on one surface of the insulating layer, and a metal layer made of the metal member disposed on the other surface of the insulating layer. Provided, the metal layer is made of copper, aluminum, or a laminate of an aluminum layer and a copper layer,
An Ag underlayer for Ag sintering bonding is formed on the surface of the metal layer opposite to the surface on which the insulating layer is disposed, and the Ag underlayer is composed of Ag foil,
A circuit board , wherein an element of the metal layer is diffused in the Ag underlayer, and Ag of the Ag underlayer is diffused in the metal layer .
請求項1に記載の金属複合体からなり、前記絶縁層の一方の面に配設された回路層と、前記絶縁層の他方の面に配設された前記金属部材からなる金属層と、を備え、前記回路層は、銅、アルミニウム、又は、アルミニウム層と銅層の積層体からなり、
前記回路層のうち前記絶縁層が配設された面と反対側の面には、Ag焼結接合用のAg下地層が形成されており、当該Ag下地層はAg箔で構成されており、
前記Ag下地層中に前記回路層の元素が拡散され、前記回路層中に前記Ag下地層のAgが拡散されていることを特徴とする回路基板。
A circuit layer made of the metal composite according to claim 1 and disposed on one surface of the insulating layer, and a metal layer made of the metal member disposed on the other surface of the insulating layer. The circuit layer is made of copper, aluminum, or a laminate of an aluminum layer and a copper layer,
An Ag underlayer for Ag sintering bonding is formed on the surface of the circuit layer opposite to the surface on which the insulating layer is disposed, and the Ag underlayer is made of Ag foil.
The circuit board, wherein the element of the circuit layer is diffused in the Ag underlayer, and Ag of the Ag underlayer is diffused in the circuit layer .
請求項2から請求項4のいずれか一項に記載の回路基板と、前記Ag下地層に接合された半導体素子と、を備え、
Ag粒子及び酸化銀粒子の少なくとも一方又は両方と有機物とを含む接合材の焼成体からなる接合層によって、前記Ag下地層と前記半導体素子とが接合されていることを特徴とする半導体装置。
A circuit board according to any one of claims 2 to 4, and a semiconductor element bonded to the Ag underlayer,
A semiconductor device, wherein the Ag base layer and the semiconductor element are bonded by a bonding layer made of a sintered body of a bonding material containing at least one or both of Ag particles and silver oxide particles and an organic substance.
絶縁層の一方の面又は他方の面に金属部材が配設された金属複合体の製造方法であって、
前記金属部材は、銅、アルミニウム、又は、アルミニウム層と銅層の積層体からなり、
前記絶縁層の一方の面又は他方の面に前記金属部材を配設する工程と、
前記金属部材のうち前記絶縁層が配設された面と反対側の面に、Ag箔を配設する工程と、
前記金属部材と、前記Ag箔とを固相拡散接合し、Ag焼結接合用のAg下地層を形成する工程と、を備えることを特徴とする金属複合体の製造方法。
A method for producing a metal composite in which a metal member is disposed on one surface or the other surface of an insulating layer,
The metal member is made of copper, aluminum, or a laminate of an aluminum layer and a copper layer,
Disposing the metal member on one surface or the other surface of the insulating layer;
A step of disposing Ag foil on the surface of the metal member opposite to the surface on which the insulating layer is disposed;
And a step of solid-phase diffusion bonding the metal member and the Ag foil to form an Ag underlayer for Ag sintering bonding.
JP2013047182A 2013-03-08 2013-03-08 Metal composite, circuit board, semiconductor device, and method for manufacturing metal composite Active JP6142584B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013047182A JP6142584B2 (en) 2013-03-08 2013-03-08 Metal composite, circuit board, semiconductor device, and method for manufacturing metal composite

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013047182A JP6142584B2 (en) 2013-03-08 2013-03-08 Metal composite, circuit board, semiconductor device, and method for manufacturing metal composite

Publications (2)

Publication Number Publication Date
JP2014175492A JP2014175492A (en) 2014-09-22
JP6142584B2 true JP6142584B2 (en) 2017-06-07

Family

ID=51696429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013047182A Active JP6142584B2 (en) 2013-03-08 2013-03-08 Metal composite, circuit board, semiconductor device, and method for manufacturing metal composite

Country Status (1)

Country Link
JP (1) JP6142584B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6819385B2 (en) * 2017-03-17 2021-01-27 三菱マテリアル株式会社 Manufacturing method of semiconductor devices
JP7175095B2 (en) * 2018-03-28 2022-11-18 三菱電機株式会社 semiconductor equipment
JPWO2022259825A1 (en) * 2021-06-09 2022-12-15
CN117529808A (en) * 2021-06-11 2024-02-06 罗姆股份有限公司 Semiconductor device with a semiconductor device having a plurality of semiconductor chips
WO2023203852A1 (en) * 2022-04-19 2023-10-26 パナソニックホールディングス株式会社 Laminated structure, and method for manufacturing laminated structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032834A (en) * 2003-07-08 2005-02-03 Toshiba Corp Joining method of semiconductor chip and substrate
JP2007035910A (en) * 2005-07-27 2007-02-08 Seiko Epson Corp Electronic device and its manufacturing method
JP4888096B2 (en) * 2006-12-08 2012-02-29 富士通株式会社 Semiconductor device, circuit wiring board, and manufacturing method of semiconductor device
JP5006081B2 (en) * 2007-03-28 2012-08-22 株式会社日立製作所 Semiconductor device, manufacturing method thereof, composite metal body and manufacturing method thereof
JP5966379B2 (en) * 2011-05-31 2016-08-10 三菱マテリアル株式会社 Power module and method for manufacturing power module
EP2744310A4 (en) * 2011-08-11 2015-06-17 Furukawa Electric Co Ltd Wiring substrate and method for manufacturing same and semiconductor device

Also Published As

Publication number Publication date
JP2014175492A (en) 2014-09-22

Similar Documents

Publication Publication Date Title
JP5614485B2 (en) Power module substrate with heat sink, power module with heat sink, and method for manufacturing power module substrate with heat sink
JP5664625B2 (en) Semiconductor device, ceramic circuit board, and semiconductor device manufacturing method
KR102154889B1 (en) Method for manufacturing assembly and method for manufacturing power-module substrate
JP5991102B2 (en) Power module substrate with heat sink, power module with heat sink, and method for manufacturing power module substrate with heat sink
WO2014148420A1 (en) Method for manufacturing power-module substrate
JP2016208010A (en) Bonded body, substrate for power module with heat sink, heat sink, method for producing bonded body, method for producing substrate for power module with heat sink, and method for producing heat sink
JP6142584B2 (en) Metal composite, circuit board, semiconductor device, and method for manufacturing metal composite
JP6146007B2 (en) Manufacturing method of joined body, manufacturing method of power module, power module substrate and power module
JP5991103B2 (en) Power module substrate with heat sink, power module with heat sink, and method for manufacturing power module substrate with heat sink
KR20150092150A (en) Substrate for power modules, substrate with heat sink for power modules, power module, method for producing substrate for power modules, paste for copper plate bonding, and method for producing bonded body
CN108780784B (en) Metal member with Ag-based layer, insulated circuit board with Ag-based layer, semiconductor device, insulated circuit board with heat sink, and method for manufacturing metal member with Ag-based layer
JP6010926B2 (en) Bonding material, power module, and method of manufacturing power module
JP6677886B2 (en) Semiconductor device
JP6115215B2 (en) Manufacturing method of power module substrate and manufacturing method of power module
JP6354147B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6269116B2 (en) Metal member with underlayer, insulated circuit board, semiconductor device, insulated circuit board with heat sink, and method for producing metal member with underlayer
WO2018168476A1 (en) Method for producing bonded body, method for producing insulated circuit board, and method for producing insulated circuit board with heatsink
JP2014160707A (en) Method for manufacturing conjugant, method for manufacturing power module, and power module
WO2016167217A1 (en) Bonded body, substrate for power module with heat sink, heat sink, method for producing bonded body, method for producing substrate for power module with heat sink, and method for producing heat sink
JP6160037B2 (en) Manufacturing method of joined body, manufacturing method of power module, joined body, power module, and substrate for power module
JP6790945B2 (en) Manufacturing method of insulated circuit board and manufacturing method of insulated circuit board with heat sink
JP6171912B2 (en) Ag base layer-attached metal member, insulated circuit board, semiconductor device, heat sink-equipped insulating circuit board, and method for manufacturing Ag base layer-attached metal member
JP2011201760A (en) Substrate for power module, substrate with heat sink for power module, power module, method for producing substrate for power module, and method for producing substrate with heat sink for power module
WO2023100917A1 (en) Metal paste for joining, and method for manufacturing joined body and method for manufacturing insulated circuit board
JP2019087608A (en) Conjugate, insulation circuit board, insulation circuit board with heat sink, heat sink, and manufacturing method of conjugate, manufacturing method of insulation circuit board, manufacturing method of insulation circuit board with heat sink, and manufacturing method of heat sink

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170424

R150 Certificate of patent or registration of utility model

Ref document number: 6142584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150