JP2014158042A

JP2014158042A - 保護回路

Info

Publication number: JP2014158042A
Application number: JP2014087441A
Authority: JP
Inventors: Hiroyuki Otsuka; 裕之大塚; Hideaki Katayama; 秀昭片山
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2014-04-21
Filing date: 2014-04-21
Publication date: 2014-08-28
Anticipated expiration: 2028-02-04
Also published as: JP5725234B2

Abstract

【課題】素子の個数を減らして実装面積を小さくすることができる保護回路を得る。
【解決手段】ダイオードＤ３１（第１ダイオード）のアノードが半導体集積回路の端子Ｔに接続されている。ダイオードＤ３２（第２ダイオード）のアノードがＧＮＤに接続されている。トランジスタＱ３１（第１トランジスタ）のコレクタが端子Ｔに接続され、エミッタがダイオードＤ３２のカソードに接続されている。トランジスタＱ３２（第２トランジスタ）のコレクタがＧＮＤに接続され、エミッタがダイオードＤ３１のカソードに接続されている。ダイオードＤ３３（第３ダイオード）のアノードがダイオードＤ３１のカソードに接続され、ダイオードＤ３３のカソードがトランジスタＱ３１のベースに接続されている。ダイオードＤ３４（第４ダイオード）のアノードがダイオードＤ３２のカソードに接続され、ダイオードＤ３４のカソードがトランジスタＱ３２のベースに接続されている。
【選択図】図３

Description

本発明は、半導体集積回路を静電気放電から保護する保護回路に関し、特に素子の個数を減らして実装面積を小さくすることができる保護回路に関するものである。

半導体集積回路を静電気放電（ESD: electrostatic Discharge）などから保護するために保護回路が用いられている（例えば、特許文献１−６参照）。保護回路は、半導体集積回路の電源端子または入出力端子とＧＮＤの間に接続される。また、保護回路は、一定電圧以下では動作しないように、例えば直列に接続された複数段のダイオードにより構成される。そして、電源端子用の保護回路は、電源電圧以下では動作しないようにダイオードの段数を設定する。一方、入出力端子用の保護回路は、通常の入出力電力の電圧振幅では動作しないようにダイオードの段数を設定する。

特開平６−１０４７１２号公報特開平１０−２７４６６３号公報特開平１０−１６４７４８号公報特開昭５８−５８８２７号公報特開平５−３６９７９号公報特開昭６４−５５０１７号公報

図６は、参考例１に係る保護回路を示す回路図である。半導体集積回路の端子ＴからＧＮＤに向けて順方向に５段のダイオードＤ６１〜Ｄ６５が直列に接続され、逆方向に５段のダイオードＤ６６〜Ｄ７０が直列に接続されている。これにより、プラス及びマイナスのサージ信号から半導体集積回路を保護することができる。図６の回路を構成する素子の個数は１０個である。ただし、ダイオードをｎ段構成にすると（ｎ×２）個のダイオードが必要になる。

図７は、参考例２に係る保護回路を示す回路図である。ダイオードＤ７１のアノードが端子Ｔに接続されている。ダイオードＤ７２のアノードがＧＮＤに接続され、ダイオードＤ７２のカソードはダイオードＤ７１のカソードに接続されている。ダイオードＤ７３のカソードが端子Ｔに接続されている。ダイオードＤ７４のカソードがＧＮＤに接続され、ダイオードＤ７４のアノードはダイオードＤ７３のアノードに接続されている。ダイオードＤ７１，Ｄ７２のカソードからダイオードＤ７３，Ｄ７４のアノードに向けて、ダイオード７５〜Ｄ７７が順方向に直列に接続されている。このように、図７の回路は、ダイオードＤ７５〜Ｄ７７を順方向と逆方向で共用しているため、図６の回路に比べて素子の個数を減らすことができる。

保護回路のダイオードは、サージ電流によって破壊されないように、ｐｎ接合の面積を十分大きくする必要がある。従って、ダイオードの段数が多いと、チップ上に占める保護回路の実装面積が大きくなるという問題があった。

本発明は、上述のような課題を解決するためになされたもので、その目的は、素子の個数を減らして実装面積を小さくすることができる保護回路を得るものである。

本発明に係る保護回路は、半導体集積回路の端子とＧＮＤの間に接続された保護回路であって、アノードが前記半導体集積回路の端子に接続された第１ダイオードと、アノードがＧＮＤに接続された第２ダイオードと、コレクタまたはドレインが前記半導体集積回路の端子に接続され、エミッタまたはソースが前記第２ダイオードのカソードに接続された第１トランジスタと、コレクタまたはドレインがＧＮＤに接続され、エミッタまたはソースが前記第１ダイオードのカソードに接続された第２トランジスタと、アノードが前記第１ダイオードのカソードに接続され、カソードが前記第１トランジスタのベースまたはゲートに接続された第３ダイオードと、アノードが前記第２ダイオードのカソードに接続され、カソードが前記第２トランジスタのベースまたはゲートに接続された第４ダイオードとを備える。本発明のその他の特徴は以下に明らかにする。

本発明により、保護回路を構成する素子の個数を減らして、チップ上に占める保護回路の実装面積を小さくすることができる。

実施の形態１に係る保護回路を示す回路図である。実施の形態２に係る保護回路を示す回路図である。実施の形態３に係る保護回路を示す回路図である。実施の形態４に係る保護回路を示す回路図である。実施の形態５に係る保護回路を示す回路図である。参考例１に係る保護回路を示す回路図である。参考例２に係る保護回路を示す回路図である。

実施の形態１．
図１は、実施の形態１に係る保護回路を示す回路図である。この保護回路は、半導体集積回路（不図示）の電源端子または入出力端子である端子ＴとＧＮＤの間に接続され、半導体集積回路を静電気放電から保護する。半導体集積回路は例えばＧａＡｓ−ＨＢＴであり、このＧａＡｓ−ＨＢＴのベース・エミッタ間電圧またはベース・コレクタ間電圧は約１．２Ｖである。これに対し、端子Ｔに約６Ｖ以上のＤＣ電圧が印加された場合に、保護回路が動作するものとする。

ダイオードＤ１１（第１ダイオード）のアノードが端子Ｔに接続されている。ダイオードＤ１２（第２ダイオード）のアノードがＧＮＤに接続され、カソードがダイオードＤ１１のカソードに接続されている。トランジスタＱ１１のコレクタが端子Ｔに接続され、エミッタがＧＮＤに接続されている。ダイオードＤ１１，Ｄ１２のカソードからトランジスタＱ１１のベースに向けて順方向に、ダイオードＤ１３〜Ｄ１５（第３ダイオード）が直列に接続されている。

ここで、トランジスタＱ１１のベース・エミッタ間およびベース・コレクタ間はそれぞれダイオードと等価である。従って、端子ＴからＧＮＤに向けた順方向および逆方向において、上記の保護回路は５段のダイオードと等価となる。

端子Ｔにプラス電圧が印加された場合における保護回路の順方向の動作について説明する。順方向の５段のダイオードで決まるクランプ電圧（６Ｖ）以下の電圧が端子Ｔに印加されると、トランジスタＱ１１はベース・エミッタ間でダイオード動作する。一方、クランプ電圧（６Ｖ）以上の電圧が端子Ｔに印加されると、トランジスタＱ１１は３端子動作を行う。従って、電流は、主にトランジスタＱ１１のコレクタ・エミッタ間にコレクタ電流として流れる。

端子Ｔにマイナス電圧が印加された場合における保護回路の逆方向の動作について説明する。順方向の動作とは異なり、逆方向の５段のダイオードで決まるクランプ電圧（−６Ｖ）以下の電圧が端子Ｔに印加されても、トランジスタＱ１１は３端子動作を行わない。従って、電流は、ダイオードＤ１２、ダイオードＤ１３〜Ｄ１５、トランジスタＱ１１のベース・コレクタ間を順番に通過して流れる。

本実施の形態に係る回路は、図７の回路において２個のダイオードＤ７３，Ｄ７４を１個のトランジスタＱ１１に置き換えたものに相当する。従って、図７の回路に比べて素子の個数を１つ減らすことができる。そして、トランジスタの実装面積はダイオードと比べて電極部分が大きいだけである。また、ダイオードＤ１１にはトランジスタＱ１１のベース電流しか流れないので、ダイオードＤ１１のｐｎ接合の面積をトランジスタＱ１１と比べて小さくすることができる。よって、保護回路を構成する素子の個数を減らして、チップ上に占める保護回路の実装面積を小さくすることができる。

また、本実施の形態では、ダイオードＤ１１，Ｄ１２のカソードとトランジスタＱ１１のベースと間のダイオードは３個であるが、これに限らず少なくとも１つであればよい。このダイオードの個数を加減することで保護回路の段数を調整することができる。例えば、このダイオードを１個にすると保護回路の段数は３段になる。

実施の形態２．
図２は、実施の形態２に係る保護回路を示す回路図である。この保護回路は、実施の形態１に係る回路において端子ＴとＧＮＤを入れ替えたものである。従って、この保護回路の動作は、実施の形態１の動作に対して順方向と逆方向が逆である。

ダイオードＤ２１（第１ダイオード）のアノードが端子Ｔに接続されている。ダイオードＤ２２（第２ダイオード）のアノードがＧＮＤに接続され、カソードがダイオードＤ２１のカソードに接続されている。トランジスタＱ２１のエミッタが端子Ｔに接続され、コレクタがＧＮＤに接続されている。ダイオードＤ２１，Ｄ２２のカソードからトランジスタＱ２１のベースに向けて順方向に、ダイオードＤ２３〜Ｄ２５（第３ダイオード）が直列に接続されている。

実施の形態３．
図３は、実施の形態３に係る保護回路を示す回路図である。この保護回路は、半導体集積回路（不図示）の電源端子または入出力端子である端子ＴとＧＮＤの間に接続され、半導体集積回路を静電気放電から保護する。半導体集積回路は例えばＧａＡｓ−ＨＢＴであり、このＧａＡｓ−ＨＢＴのベース・エミッタ間電圧またはベース・コレクタ間電圧は約１．２Ｖである。これに対し、端子Ｔに約６Ｖ以上のＤＣ電圧が印加された場合に、保護回路が動作するものとする。

ダイオードＤ３１（第１ダイオード）のアノードが端子Ｔに接続されている。ダイオードＤ３２（第２ダイオード）のアノードがＧＮＤに接続されている。トランジスタＱ３１（第１トランジスタ）のコレクタが端子Ｔに接続され、エミッタがダイオードＤ３２のカソードに接続されている。トランジスタＱ３２（第２トランジスタ）のコレクタがＧＮＤに接続され、エミッタがダイオードＤ３１のカソードに接続されている。ダイオードＤ３３（第３ダイオード）のアノードがダイオードＤ３１のカソードに接続され、ダイオードＤ３３のカソードがトランジスタＱ３１のベースに接続されている。ダイオードＤ３４（第４ダイオード）のアノードがダイオードＤ３２のカソードに接続され、ダイオードＤ３４のカソードがトランジスタＱ３２のベースに接続されている。

ここで、トランジスタＱ３１のベース・エミッタ間およびトランジスタＱ３２のベース・コレクタ間はそれぞれダイオードと等価である。従って、端子ＴからＧＮＤに向けた順方向において、上記の保護回路は５段のダイオードと等価となる。なお、逆方向も同様である。

端子Ｔにプラス電圧が印加された場合における保護回路の順方向の動作について説明する。順方向の５段のダイオードで決まるクランプ電圧（６Ｖ）以下の電圧が端子Ｔに印加されると、トランジスタＱ３１はベース・エミッタ間でダイオード動作する。一方、クランプ電圧（６Ｖ）以上の電圧が端子Ｔに印加されると、トランジスタＱ３１は３端子動作を行う。従って、電流は、主にトランジスタＱ３１のコレクタ・エミッタ間にコレクタ電流として流れ、さらにダイオードＤ３４とトランジスタＱ３２のベース・コレクタ間を通ってＧＮＤまで流れる。

本実施の形態に係る保護回路は、端子ＴとＧＮＤ間で対称であるため、端子Ｔにマイナス電圧が印加された場合もプラス電圧が印加された場合と同様に動作する。

本実施の形態に係る回路は、素子の個数が６個であるため、図７の回路に比べて素子の個数を減らすことができる。そして、トランジスタの実装面積はダイオードと比べて電極部分が大きいだけである。また、ダイオードＤ３１にはトランジスタＱ３１のベース電流しか流れないので、ダイオードＤ３１のｐｎ接合の面積をトランジスタＱ３１と比べて小さくすることができる。よって、保護回路を構成する素子の個数を減らして、チップ上に占める保護回路の実装面積を小さくすることができる。

実施の形態４．
図４は、実施の形態４に係る保護回路を示す回路図である。この保護回路は、半導体集積回路（不図示）の電源端子または入出力端子である端子ＴとＧＮＤの間に接続され、半導体集積回路を静電気放電から保護する。半導体集積回路は例えばＧａＡｓ−ＨＢＴであり、このＧａＡｓ−ＨＢＴのベース・エミッタ間電圧またはベース・コレクタ間電圧は約１．２Ｖである。これに対し、端子Ｔに約６Ｖ以上のＤＣ電圧が印加された場合に、保護回路が動作するものとする。

トランジスタＱ４１（第１トランジスタ）のコレクタが端子Ｔに接続されている。トランジスタＱ４２（第２トランジスタ）のベースがトランジスタＱ４１のエミッタに接続され、コレクタがＧＮＤに接続され、エミッタがトランジスタＱ４１のベースに接続されている。端子ＴからトランジスタＱ４１のベースに向けて順方向に、ダイオードＤ４１〜Ｄ４３（第１ダイオード）が直列に接続されている。ＧＮＤからトランジスタＱ４２のベースに向けて順方向に、ダイオードＤ４４〜Ｄ４６（第２ダイオード）が直列に接続されている。

ここで、トランジスタＱ４１のベース・エミッタ間およびトランジスタＱ４２のベース・コレクタ間はそれぞれダイオードと等価である。従って、端子ＴからＧＮＤに向けた順方向において、上記の保護回路は５段のダイオードと等価となる。なお、逆方向も同様である。

端子Ｔにプラス電圧が印加された場合における保護回路の順方向の動作について説明する。順方向の５段のダイオードで決まるクランプ電圧（６Ｖ）以下の電圧が端子Ｔに印加されると、トランジスタＱ４１はベース・エミッタ間でダイオード動作する。一方、クランプ電圧（６Ｖ）以上の電圧が端子Ｔに印加されると、トランジスタＱ４１は３端子動作を行う。従って、電流は、主にトランジスタＱ４１のコレクタ・エミッタ間にコレクタ電流として流れ、さらにトランジスタＱ４２のベース・コレクタ間を通ってＧＮＤまで流れる。

本実施の形態に係る回路は、素子の個数が８個であるため、図６の回路に比べて素子の個数を減らすことができる。そして、トランジスタの実装面積はダイオードと比べて電極部分が大きいだけである。また、ダイオードＤ４１〜Ｄ４６にはトランジスタＱ４１，Ｑ４２のベース電流しか流れないので、ダイオードＤ４１〜Ｄ４６のｐｎ接合の面積をトランジスタＱ４１，Ｑ４２と比べて小さくすることができる。よって、保護回路を構成する素子の個数を減らして、チップ上に占める保護回路の実装面積を小さくすることができる。

また、本実施の形態では、第１ダイオードとしてダイオードＤ４１〜Ｄ４３を３個設けているが、これに限らず少なくとも１つであればよい。また、第２ダイオードとしてＤ４４〜Ｄ４６を３個設けているが、これに限らず少なくとも１つであればよい。これらのダイオードの個数を加減することで保護回路の段数を調整することができる。

実施の形態５．
図５は、実施の形態５に係る保護回路を示す回路図である。この保護回路は、半導体集積回路（不図示）の電源端子または入出力端子である端子ＴとＧＮＤの間に接続され、半導体集積回路を静電気放電から保護する。半導体集積回路は例えばＧａＡｓ−ＨＢＴであり、このＧａＡｓ−ＨＢＴのベース・エミッタ間電圧またはベース・コレクタ間電圧は約１．２Ｖである。これに対し、端子Ｔに約６Ｖ以上のＤＣ電圧が印加された場合に、保護回路が動作するものとする。

トランジスタＱ５１のコレクタが端子Ｔに接続され、エミッタがＧＮＤに接続されている。端子ＴからトランジスタＱ５１のベースに向けて順方向に、ダイオードＤ５１〜Ｄ５４（第１ダイオード）が直列に接続されている。ＧＮＤからトランジスタＱ５１のベースに向けて順方向に、ダイオードＤ５５（第２ダイオード）が接続されている。

ここで、トランジスタＱ５１のベース・エミッタ間およびベース・コレクタ間はそれぞれダイオードと等価である。従って、端子ＴからＧＮＤに向けた順方向において上記の保護回路は５段のダイオードと等価となり、逆方向において２段のダイオードと等価となる。

端子Ｔにプラス電圧が印加された場合における保護回路の順方向の動作について説明する。順方向の５段のダイオードで決まるクランプ電圧（６Ｖ）以下の電圧が端子Ｔに印加されると、トランジスタＱ５１はベース・エミッタ間でダイオード動作する。一方、クランプ電圧（６Ｖ）以上の電圧が端子Ｔに印加されると、トランジスタＱ５１は３端子動作を行う。従って、電流は、主にトランジスタＱ５１のコレクタ・エミッタ間にコレクタ電流として流れる。

端子Ｔにマイナス電圧が印加された場合における保護回路の逆方向の動作について説明する。順方向の動作とは異なり、逆方向の２段のダイオードで決まるクランプ電圧（−２．４Ｖ）以下の電圧が端子Ｔに印加されても、トランジスタＱ５１は３端子動作を行わない。従って、電流は、ダイオードＤ５５、トランジスタＱ５１のベース・コレクタ間を順番に通過して流れる。

本実施の形態に係る回路は、素子の個数が６個であるため、図７の回路に比べて素子の個数を減らすことができる。そして、トランジスタの実装面積はダイオードと比べて電極部分が大きいだけである。また、ダイオードＤ５１〜Ｄ５４にはトランジスタＱ５１のベース電流しか流れないので、ダイオードＤ５１〜Ｄ５４のｐｎ接合の面積をトランジスタＱ５１と比べて小さくすることができる。よって、保護回路を構成する素子の個数を減らして、チップ上に占める保護回路の実装面積を小さくすることができる。

また、本実施の形態では、第１ダイオードとしてダイオードＤ５１〜Ｄ５４を４個設けているが、これに限らず少なくとも１つであればよい。また、第２ダイオードとしてダイオードＤ５５のみ設けているが、これに限らず少なくとも１つであればよい。これらのダイオードの個数を加減することで保護回路の段数を調整することができる。また、実施の形態１〜４に係る保護回路の最低段数は３段であるが、本実施の形態に係る保護回路の最低段数は順方向と逆方向ともに２段である。

なお、上記の実施の形態１〜５ではトランジスタＱ１１，Ｑ２１，Ｑ３１，Ｑ３２，Ｑ４１，Ｑ４２，Ｑ５１としてバイポーラトランジスタを用いたが、これに限らず、エンハンスメントモードのｎチャネルＦＥＴを用いてもよい。この場合、トランジスタＱ１１，Ｑ２１，Ｑ３１，Ｑ３２，Ｑ４１，Ｑ４２，Ｑ５１のベース、コレクタおよびエミッタは、それぞれゲート、ドレインおよびソースとなる。

Ｄ１１，Ｄ２１，Ｄ３１，Ｄ４１〜Ｄ４３，Ｄ５１〜Ｄ５４ダイオード（第１ダイオード）、Ｄ１２，Ｄ２２，Ｄ３２，Ｄ４４〜Ｄ４６，Ｄ５５ダイオード（第２ダイオード）、Ｄ１３〜Ｄ１５，Ｄ２３〜Ｄ２５，Ｄ３３ダイオード（第３ダイオード）、Ｄ３４ダイオード（第４ダイオード）、Ｑ１１，Ｑ２１，Ｑ５１トランジスタ、Ｑ３１，Ｑ４１トランジスタ（第１トランジスタ）、Ｑ３２，Ｑ４２トランジスタ（第２トランジスタ）、Ｔ半導体集積回路の端子

Claims

半導体集積回路の端子とＧＮＤの間に接続された保護回路であって、
アノードが前記半導体集積回路の端子に接続された第１ダイオードと、
アノードがＧＮＤに接続された第２ダイオードと、
コレクタまたはドレインが前記半導体集積回路の端子に接続され、エミッタまたはソースが前記第２ダイオードのカソードに接続された第１トランジスタと、
コレクタまたはドレインがＧＮＤに接続され、エミッタまたはソースが前記第１ダイオードのカソードに接続された第２トランジスタと、
アノードが前記第１ダイオードのカソードに接続され、カソードが前記第１トランジスタのベースまたはゲートに接続された第３ダイオードと、
アノードが前記第２ダイオードのカソードに接続され、カソードが前記第２トランジスタのベースまたはゲートに接続された第４ダイオードとを備えることを特徴とする保護回路。
半導体集積回路の端子とＧＮＤの間に接続された保護回路であって、
コレクタまたはドレインが前記半導体集積回路の端子に接続された第１トランジスタと、
ベースまたはゲートが前記第１トランジスタのエミッタまたはソースに接続され、コレクタまたはドレインがＧＮＤに接続され、エミッタまたはソースが前記第１トランジスタのベースまたはゲートに接続された第２トランジスタと、
前記半導体集積回路の端子から前記第１トランジスタのベースまたはゲートに向けて順方向に直列に接続された少なくとも１つの第１ダイオードと、
ＧＮＤから前記第２トランジスタのベースまたはゲートに向けて順方向に直列に接続された少なくとも１つの第２ダイオードとを備えることを特徴とする保護回路。
半導体集積回路の端子とＧＮＤの間に接続された保護回路であって、
コレクタまたはドレインが前記半導体集積回路の端子に接続され、エミッタまたはソースがＧＮＤに接続されたトランジスタと、
前記半導体集積回路の端子から前記トランジスタのベースまたはゲートに向けて順方向に直列に接続された少なくとも１つの第１ダイオードと、
ＧＮＤから前記トランジスタのベースまたはゲートに向けて順方向に直列に接続された少なくとも１つの第２ダイオードとを備えることを特徴とする保護回路。