JP2014158012A - パターン検査方法および製造管理システム - Google Patents

パターン検査方法および製造管理システム Download PDF

Info

Publication number
JP2014158012A
JP2014158012A JP2013180368A JP2013180368A JP2014158012A JP 2014158012 A JP2014158012 A JP 2014158012A JP 2013180368 A JP2013180368 A JP 2013180368A JP 2013180368 A JP2013180368 A JP 2013180368A JP 2014158012 A JP2014158012 A JP 2014158012A
Authority
JP
Japan
Prior art keywords
simulation
shape
pattern
unit
result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013180368A
Other languages
English (en)
Inventor
Kenji Kawabata
端 研 二 川
Toru Koike
池 徹 小
Kenichi Kadota
多 健 一 門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JP2014158012A publication Critical patent/JP2014158012A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2210/00Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
    • G01B2210/56Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Engineering & Computer Science (AREA)
  • Drying Of Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】低コストで高速なパターン検査を可能にするパターン検査方法および低コストでかつ高いスループットで半導体装置を製造することができる製造管理システムを提供する。
【解決手段】実施形態のパターン検査方法は、パターンの形状シミュレーションをモデリングする工程と、前記パターンの製造工程において管理すべき管理パラメータをインラインで計測する工程と、前記インラインでの計測結果を用いて前記形状シミュレーションを実行する工程と、前記形状シミュレーションの結果に基づいてパターン形状の合否を判定する工程と、を含む。
【選択図】図1

Description

本発明の実施形態は、パターン検査方法および製造管理システムに関する。
近年、微細化や高集積化の進展により、高アスペクトのトレンチ底やホール底などを含む3次元的に入り組んだ構造のパターンがウェーハ上に形成されている。このようなパターンについて、従来の光学式検査技術を用いてインライン検査、すなわち製造工程中に非破壊でかつ次工程に流品可能な状態での検査を行うことは困難であり、あるウェーハについて先行処理を行い、破壊して断面形状を走査電子線顕微鏡等で観察するという検査方法が採用されてきた。
しかしながら、このような破壊検査には、先行処理ウェーハのコストが無駄になり検査に要する時間も長いという問題があった。
特開2010−48777号公報
本発明が解決しようとする課題は、低コストで高速なパターン検査を可能にするパターン検査方法および低コストでかつ高いスループットで半導体装置を製造することができる製造管理システムを提供することである。
実施形態のパターン検査方法は、パターンの形状シミュレーションをモデリングする工程と、前記パターンの製造工程において管理すべき管理パラメータをインラインで計測する工程と、前記インラインでの計測結果を用いて前記形状シミュレーションを実行する工程と、前記形状シミュレーションの結果に基づいてパターン形状の合否を判定する工程と、を含む。
実施形態によるパターン検査方法の概略手順を示すフローチャート。 図1に示す概略手順のうち半導体プロセスシミュレーション準備手順のより具体的な手順を示すフローャート。 図1に示す概略手順のうち検査実施手順のより具体的な手順を示すフローチャート。 検査対象であるパターンの一例のエッチング処理前における断面構造を示す図。 検査対象であるパターンの一例のエッチング処理前における上面構造を示す図。 図4Aおよび4Bに示すパターンのエッチング処理後における断面構造の一例を示す図。 図4Aおよび4Bに示すパターンのエッチングモデルの一例を示す図。 実施形態による製造管理システムの概略構成を示すブロック図。
以下、実施形態のいくつかについて図面を参照しながら説明する。図面において、同一の部分には同一の参照番号を付し、その重複説明は適宜省略する。また、以下の説明において、インライン計測により得られたデータと形状シミュレーションとを用いたパターンの仮想的検査のことをバーチャルインスペクションと呼ぶ。
(A)パターン検査方法
図1は、実施形態によるパターン検査方法の概略手順を示すフローチャートである。本実施形態のパターン検査方法は、バーチャルインスペクションを用いたものであり、形状シミュレーションの準備手順(ステップS100)と検査実施手順(ステップS200)とで構成される。以下、各手順をより具体的に説明する。
(1)半導体プロセスシミュレーションの準備(ステップS100)
形状シミュレーションの準備手順について図2のフローチャートを参照しながら説明する。本願明細書において、「形状シミュレーション」とは、連続した複数工程の半導体プロセスシミュレーションによる半導体形状予測を意味する。
まず、バーチャルインスペクションの対象とする製造工程について、破壊的手法を含む解析方法により検査対象パターンの形状解析を行う(ステップS101)。
バーチャルインスペクションの対象工程の一例として、図5に示すような断面形状となるコンタクトホールのエッチング工程を取り挙げて説明する。
図5に示すコンタクトホールのエッチング前での初期構造は、図4Aのような断面構造と図4Bのような上面構造である。図4Aに示す通り、検査対象パターンの初期構造は、シリコン基板101上に、シリコン酸化膜102、シリコン窒化膜103、シリコン酸化膜104を順次に積層し、シリコン酸化膜104の上に有機膜ハードマスク105をフォトリソグラフィにより形成することにより与えられている。図4Bは、検査対象パターンの初期構造の上面図であり、有機系ハードマスク105にホールが開口していることを示す。シリコン基板101は本実施形態において例えばウェーハに対応する。ウェーハは、半導体基板に限ることなく、例えばガラス基板やセラミック基板などの絶縁体基板も含む。
図5は、ハードマスク105をマスク材とするエッチング工程によりシリコン基板101内に至るまでコンタクトホールが形成されている状態を示す。
形状シミュレーションのモデル化のため、エッチング処理を行う前の形状を特定する。具体的には、図4Aに対応する実パターンをウェーハ上に形成し、走査型電子顕微鏡(図示せず)や透過型電子顕微鏡(図示せず)を用いて測定し、図4Aのシリコン酸化膜102、シリコン窒化膜103、シリコン酸化膜104の各膜厚T1,T2,T3、T4、ハードマスク105のテーパー角a1、ハードマスク105のホールトップ径d1の値を取得する。同様にして、エッチング処理後の形状を走査型電子顕微鏡(図示せず)や透過型電子顕微鏡(図示せず)を用いて測定し、図5に示す、マスク残膜の膜厚T11、シリコン基板掘れ量T12、シリコン基板101、シリコン酸化膜102、シリコン窒化膜103、シリコン酸化膜104の各頂面でのコンタクトホール径d11,d12,d13,d14の値を取得する。
続いて、シミュレーションのモデリングの手順へ進む(図2、ステップS102)。シミュレーションの次元やモデルは、検査対象パターンの形状を再現するのに必要十分なものを選択する。本実施形態では、表面反応モデルを有する3次元のエッチングモデルを選択する。このエッチングモデルの概略図を図6に示す。このシミュレーションモデルでのシミュレーションパラメータは、イオン種S1および中性種S2のフラックス密度、イオンフラックスの広がりパラメータ、イオン種および中性種の構造表面での表面反応の係数である。パターン構造の表面では、表面保護膜S3の生成反応や、エッチング反応S4が起こり、これらの反応を取り込んでコンタクトホールのエッチング工程がシミュレートされる。図6は、コンタクトホールエッチング中の様子を描いている。
バーチャルインスペクションに使用する形状シミュレーションは、ここで述べたような3次元の物理化学的モデルに限らず、3次元の幾何学的モデルでもよいし、2次元の物理化学的モデルまたは幾何学的モデルでもよい。また、形状シミュレーションで使用されるシミュレーションパラメータも、シミュレーションに要求される精度に応じて適切に選択されればよい。
図2のステップ102におけるシミュレーションのモデル化では、選択したシミュレーションモデルで、初期形状パラメータT1,T2,T3、T4、d1、a1をインプットとし、エッチング処理後形状の形状パラメータT11、T12、d11,d12,d13,d14を再現するように、シミュレーションモデルのパラメータを調整する。
次に、入力パラメータ間の感度解析を行い、製造工程中で管理すべき管理パラメータの抽出を行う(図2、ステップ103)。感度解析の対象とする初期形状パラメータはインライン計測可能な形状パラメータ群であることが望ましい。そうすれば、インライン計測データが重要である箇所を容易に発見でき、測定方法を改善することによりバーチャルインスペクションの確度を上げることができる。図5のコンタクトホール形成の検査の場合、検査指標は例えば形状パラメータd11であり、コンタクトが形成されない、すなわちd11=0となる場合がこの検査での欠陥とみなされる。
パラメータの感度解析の方法に際して、シミュレーションのインプットパラメータT1,T2,T3,T4,d1,a1に、製造工程中で発生するのと同程度のパラメータ変化量を与えて、各入力パラメータによる検査指標d11への影響を定量化する(例えば感度値など)。その結果、感度の高い全てのパラメータが、製造工程で重点的に管理すべき管理パラメータとして抽出できる。
(2)検査実施(ステップS200)
次に、検査実施手順の詳細について図3のフローチャートを参照しながら説明する。
まず、バーチャルインスペクションの対象を含む実際のパターンをウェーハ上に形成し、図2のステップS103で抽出された管理パラメータについてのインラインでのウェーハ計測データを取得する(ステップS201)。図2のステップS103で抽出された管理パラメータが製造工程中でインライン計測されていない場合には、この管理パラメータを計測するための新たな計測工程を追加する。
図4Aおよび4Bの例を用いて説明すると、例えばステップS103で、図4Aのマスク材のテーパー角a1が重点管理パラメータとして抽出されたが、テーパー角a1の計測工程がなかった場合は、テーパー角a1を得るための新たな計測工程を追加する。具体的方法としては、パターン計測用の走査電子線顕微鏡(図示せず)を用いて図4Aおよび4Bのハードマスク105のホールのトップ径d1とホールボトム径d2を計測し、光学式膜厚計測から取得されるT4の値と併せれば、テーパー角a1を算出することが可能である。
次いで、ステップS201で取得されたデータをインプットパラメータとして、形状シミュレーションを実行し、バーチャルインスペクションの対象となるエッチング後のパターン形状を予測する(ステップS202)。
形状シミュレーションのモデル化は、ステップS100の準備手順で既に一旦行われているが、一定間隔または装置の変動や製造工程の変動を認知したタイミングでシミュレーションの精度を検証する必要がある(ステップS203、YES)。
精度検証が必要でない場合(ステップS203、NO)、形状シミュレーションの結果に基づいて、検査合否判定を行う(ステップS208)。例えば図5のコンタクトホール形成工程の検査では、シミュレーションの結果によりコンタクトホール径d11が0となった場合、コンタクトホール未開口による欠陥としてアラームを出力する。コンタクトホール径d11>0のときは、シリコン基板101内にコンタクトが形成されているものとみなされ、検査はパスとなる。精度検証を実行しない場合は、以上でバーチャルインスペクションが終了となる。
一方、ステップS203でシミュレーションの精度検証を行うと判断した場合は、出来栄え形状解析(ステップS204)へ進む。ここでの形状解析は、破壊的解析手法を含む。
続いて、ステップS202のシミュレーション結果とS204の出来栄え形状解析結果とを比較し、形状シミュレーションの精度評価を行う(ステップS205)。精度が不十分と判定された場合には、各シミュレーションパラメータの調整を行い(ステップS206)、精度が十分であると判定されるまでシミュレーションパラメータの調整を繰り返す(ステップS205、S207、S206)。シミュレーション精度判定(ステップS207)でシミュレーション精度が十分であると判断されれば、検査の合否判定(ステップS208)へ進む。ステップS204での破壊解析の直後に、この解析に基づいて検査の合否を決定することができる。パラメータ調整が行われた形状シミュレーションは、次以降のウェーハのバーチャルインスペクションに用いられる。
以上の手順により一つの製造工程におけるバーチャルインスペクションが終了する。
以上述べた少なくとも一つの実施形態によるパターン検査方法によれば、高アスペクト比などに起因して非破壊では困難であるパターン形状の検査がインライン計測データと体形状シミュレーションとによって可能になる。これにより、低コストで高速なパターン検査が可能になる。また、形状シミュレーションによって、検査指標に影響の大きい管理パラメータが抽出されるため、インライン計測の重点箇所が事前に判り、効率的な半導体製造工程管理が可能になる。
(B)製造管理システム
次に、製造管理システムの実施形態について図7のブロック図を参照しながら説明する。図7に示す製造管理システムは、上述した実施形態のパターン検査方法を用いて半導体製造装置の管理を行うためのシステムである。
本実施形態の製造管理システムは、製造制御ユニット40と、バーチャルインスペクションユニット56とを含み、それぞれ外部の処理装置D1,D2,D3…DM(Mは2以上の自然数)および計測装置M1,M2,M3…MN(Nは2以上の自然数)に接続される。処理装置D1〜DMは図示しないセンサによりそれぞれの装置パラメータがモニタされる。
製造制御ユニット40は、プロセスフロー管理部401とインラインデータ蓄積部402とを含む。
プロセスフロー管理部401は、処理装置D1〜DMおよび計測装置M1〜MNに接続され、制御信号を生成してこれらの装置に送り、製造ライン中の製造工程および計測工程の順序を制御する。
インラインデータ蓄積部402は、処理装置D1〜DMおよび計測装置M1〜MNに接続される。インラインデータ蓄積部402は、処理装置D1〜DMに設けられたセンサ(図示せず)から処理装置D1〜DMの各装置パラメータを送られてこれらのパラメータを蓄積する。インラインデータ蓄積部402はまた、計測装置M1〜MNから計測データを送られてこれらのデータを蓄積する。
バーチャルインスペクションユニット56は、データインプット部601と、形状シミュレーション部602と、シミュレーション結果数値化部603と、合否判定部604と、管理パラメータ抽出部607と、形状解析部501と、パターン解析結果数値化部502と、精度検証部606と、シミュレーションパラメータ調整部605と、を含む。
データインプット部601は、形状シミュレーション部602に接続され、初期形状パラメータとともにシミュレーションモデルのデータを形状シミュレーション部602に与える。データインプット部601はまた、インラインデータ蓄積部402にも接続され、インラインデータ蓄積部402を介して計測装置M1〜MNからのインライン計測データや処理装置D1〜DMから得られる装置データを反映したインプットパラメータを形状シミュレーション部602に入力することが可能になっている。
データインプット部601はまた、管理パラメータ抽出部607にも接続されており、更に管理パラメータ抽出部607はインラインデータ蓄積部402に接続されている。パラメータ感度解析シミュレーションを実行する際には、シミュレーションのインプットパラメータに変動を与えてデータインプット部601へ入力する必要があるが、管理パラメータ抽出部607がインラインデータ蓄積部402に蓄積された製造工程バラツキデータを反映して変動パラメータを作成し、データインプット部601へそのパラメータが入力される。
シミュレーション結果数値化部603は、形状シミュレーション部602、管理パラメータ抽出部607、精度検証部606および合否判定部604に接続され、形状シミュレーション部602から送られた形状データからパターン形状の特徴を表す形状パラメータを数値化して管理パラメータ抽出部607、精度検証部606および合否判定部604に供給する。
管理パラメータ抽出部607は、パラメータ感度解析シミュレーションのためにデータインプット部601に入力した入力データと、そのときにシミュレーション結果数値化部603から得られる出力データとからパラメータの感度解析を行い、製造工程で管理すべき形状パラメータを抽出する。管理パラメータ抽出部607は、抽出した形状パラメータを管理パラメータとしてプロセスフロー管理部401に送ることにより製造工程へフィードバックする。
管理パラメータ抽出部607から管理パラメータを送られたプロセスフロー管理部401は、検査対象パターンの製造工程において管理パラメータについてのインライン計測を計測装置M1〜MNに実施させる。取得されたインラインでのウェーハ計測データは、インラインデータ蓄積部402を介してデータインプット部601に送られる。なお、管理パラメータについてのインライン計測が現状のインライン計測工程に無い場合は、管理パラメータ抽出部607が指示信号を生成してプロセスフロー管理部401へ送り、プロセスフロー管理部401は、指示されたインライン計測を新たなインライン計測工程として追加する。
形状シミュレーション部602は、管理パラメータについてのインライン計測結果を反映させたパラメータを、データインプット部601を介して与えられ、改めて形状シミュレーションを実施し、シミュレーション結果の形状データをシミュレーション結果数値化部603に与える。
シミュレーション結果数値化部603は、形状データを数値化してシミュレーション結果を反映した形状パラメータを検査指標として合否判定部604に送る。合否判定部604は、与えられた検査指標から検査対象パターンの検査合否判定をウェーハ単位で行い、検査パスとならなかった場合は、その情報をプロセスフロー管理部401へフィードバックする。
精度検証部606は、インラインデータ蓄積部402、形状解析部501、パターン解析結果数値化部502、シミュレーション結果数値化部603およびシミュレーションパラメータ調整部605に接続される。
精度検証部606は、インラインデータ蓄積部402から計測データの変動量や装置パラメータの変動量を送られ、それらの変動量がある閾値を超えたことを検知した場合にはシミュレーション精度検証が必要と判断し、ウェーハでの形状解析実施の命令を形状解析部501へ送る。また、精度検証部606は、図示しないタイマを含み、計測データの変動量や装置パラメータの変動量がある閾値を越えなくても一定期間が経過したタイミングで、ウェーハでの形状解析実施の命令を形状解析部501へ送る。
形状解析部501は、計測装置M1〜MNに接続されており、外部装置(図示せず)による破壊的解析に加え、インラインで計測されるウェーハ計測データを利用して形状解析することが可能である。
形状解析部501で取得された形状データは、パターン解析結果数値化部502で数値データ化され、精度検証部606へ送られる。精度検証部606へはパターン解析結果数値化部502から与えられるパターン解析結果のデータと、シミュレーション結果数値化部603から与えられるシミュレーション結果のデータとを比較することにより、形状シミュレーションの精度評価を行う。評価の結果、形状シミュレーションの精度が不十分であると判定した場合は、精度検証部606がその情報をシミュレーションパラメータ調整部605へ与え、シミュレーションパラメータ調整部605はシミュレーションパラメータの調整を行う。以上の精度検証は十分な精度が得られるまで繰り返され、十分な精度が得られた段階でそのときのシミュレーションパラメータが形状シミュレーション部602へ与えられる。
以上述べた少なくとも一つの実施形態による製造管理システムによれば、インライン計測データと形状シミュレーションとを用いるので、高アスペクト比などに起因して非破壊では困難であるパターン形状の検査が非破壊で可能になる。これにより、低コストでかつ高いスループットで半導体装置を製造することが可能になる。また、形状シミュレーションによって、検査指標に影響の大きい管理パラメータを抽出してインライン計測の重点箇所を事前に探知するので、効率的な製造工程管理が可能になる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
401…プロセスフロー管理部、602…形状シミュレーション部、603…シミュレーション結果数値化部、604…合否判定部。

Claims (5)

  1. パターンの形状シミュレーションをモデリングする工程と、
    前記パターンの製造工程において管理すべき管理パラメータをインラインで計測する工程と、
    前記インラインでの計測結果を用いて前記形状シミュレーションを実行する工程と、
    前記形状シミュレーションの結果に基づいてパターン形状の合否を判定する工程と、
    を備えるパターン検査方法。
  2. 前記形状シミュレーションのパラメータの感度解析を行う工程をさらに備え、
    前記管理パラメータは、前記感度解析の結果から抽出されることを特徴とする請求項1に記載のパターン検査方法。
  3. 前記パターンについて実際に基板上に形成した実パターンの形状を解析する工程と、
    前記形状シミュレーションの結果と前記実パターン形状の解析結果から前記形状シミュレーションの精度を評価する工程と、
    をさらに備えることを特徴とする請求項1または2に記載のパターン検査方法。
  4. 前記形状シミュレーションの精度が不十分であると判断された場合に、前記形状シミュレーションのシミュレーションパラメータを調整する工程をさらに備えることを特徴とする請求項1乃至3に記載のパターン検査方法。
  5. 外部の製造装置の製造工程を管理するプロセスフロー管理部と、
    外部の計測装置に接続され、インラインでの計測データを与えられてパターンの形状シミュレーションを実行する形状シミュレーション部と、
    前記形状シミュレーション部のシミュレーション結果から前記パターンの形状特徴を数値化して出力するシミュレーション結果数値化部と、
    前記シミュレーション結果数値化部の出力データに基づいて前記パターンの合否を判定し、不合格の場合にその情報を前記プロセスフロー管理部に与える合否判定部と、
    を備える製造管理システム。
JP2013180368A 2013-02-15 2013-08-30 パターン検査方法および製造管理システム Pending JP2014158012A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361765338P 2013-02-15 2013-02-15
US61/765,338 2013-02-15

Publications (1)

Publication Number Publication Date
JP2014158012A true JP2014158012A (ja) 2014-08-28

Family

ID=51351813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013180368A Pending JP2014158012A (ja) 2013-02-15 2013-08-30 パターン検査方法および製造管理システム

Country Status (2)

Country Link
US (1) US20140236337A1 (ja)
JP (1) JP2014158012A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006505130A (ja) * 2002-10-31 2006-02-09 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 第1原理フィードフォワードの製造コントロールを提供するための方法及び機器
JP2008034714A (ja) * 2006-07-31 2008-02-14 Fujitsu Ltd デバイス製造支援装置、そのシミュレーション方法、デバイス製造装置
JP2009152269A (ja) * 2007-12-19 2009-07-09 Sony Corp ドライエッチング装置および半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4302965B2 (ja) * 2002-11-01 2009-07-29 株式会社日立ハイテクノロジーズ 半導体デバイスの製造方法及びその製造システム
JP3998645B2 (ja) * 2004-02-10 2007-10-31 株式会社東芝 リソグラフィ補正システム、リソグラフィ補正方法及び半導体装置の製造方法
CN102610606B (zh) * 2005-04-26 2016-01-27 瑞萨电子株式会社 半导体装置及其制造方法、光接近处理方法
KR100963460B1 (ko) * 2005-10-27 2010-06-17 고마쓰 산기 가부시끼가이샤 자동 절단 장치 및 개선 가공품의 제조 방법
JP2007200595A (ja) * 2006-01-24 2007-08-09 Toshiba Corp 荷電粒子線装置、荷電粒子線の焦点調整方法、微細構造の測定方法、微細構造の検査方法および半導体装置の製造方法
KR20090091116A (ko) * 2006-09-28 2009-08-26 가부시키가이샤 니콘 선폭 계측 방법, 이미지 형성 상태 검출 방법, 조정 방법, 노광 방법 및 디바이스 제조 방법
JP4700672B2 (ja) * 2006-11-08 2011-06-15 エーエスエムエル マスクツールズ ビー.ブイ. ライン幅粗さおよびレジストパターン不良を予測する方法、プログラム、および装置、ならびにそのリソグラフィシミュレーションプロセスでの使用
US7906253B2 (en) * 2007-09-28 2011-03-15 Texas Instruments Incorporated System and method for making photomasks
JP5103219B2 (ja) * 2008-02-22 2012-12-19 株式会社日立ハイテクノロジーズ パターン寸法計測方法
JP5030906B2 (ja) * 2008-09-11 2012-09-19 株式会社日立ハイテクノロジーズ 走査荷電粒子顕微鏡を用いたパノラマ画像合成方法およびその装置
NL2003702A (en) * 2008-11-10 2010-05-11 Brion Tech Inc Pattern selection for lithographic model calibration.
JP5238465B2 (ja) * 2008-11-25 2013-07-17 株式会社東芝 パターン形状の評価方法及びこれを利用したパターン形状の評価装置
US8786824B2 (en) * 2009-06-10 2014-07-22 Asml Netherlands B.V. Source-mask optimization in lithographic apparatus
JP2011027461A (ja) * 2009-07-22 2011-02-10 Renesas Electronics Corp パターン形状計測方法、半導体装置の製造方法、およびプロセス制御システム
JP2013097267A (ja) * 2011-11-02 2013-05-20 Toshiba Corp 設計データの補正方法、設計データの補正方法のプログラムを含む記憶媒体、及び、フォトマスクの製造方法
JP5743856B2 (ja) * 2011-11-10 2015-07-01 株式会社東芝 計測装置および計測方法
JP6063630B2 (ja) * 2012-03-19 2017-01-18 株式会社日立ハイテクノロジーズ パターン計測装置、及び半導体計測システム
US20140067319A1 (en) * 2012-08-29 2014-03-06 Kabushiki Kaisha Toshiba Measuring method, non-transitory computer readable recording medium and measuring apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006505130A (ja) * 2002-10-31 2006-02-09 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 第1原理フィードフォワードの製造コントロールを提供するための方法及び機器
JP2008034714A (ja) * 2006-07-31 2008-02-14 Fujitsu Ltd デバイス製造支援装置、そのシミュレーション方法、デバイス製造装置
JP2009152269A (ja) * 2007-12-19 2009-07-09 Sony Corp ドライエッチング装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20140236337A1 (en) 2014-08-21

Similar Documents

Publication Publication Date Title
TWI784018B (zh) 用於使用半導體製造程序中之深度學習預測缺陷及臨界尺寸之系統及方法
KR102295211B1 (ko) 탐색 장치 및 탐색 방법
TWI697971B (zh) 使用圖案化之晶圓幾何測量對製程引發的不對稱的偵測、量化及控制
KR101842055B1 (ko) 하전 입자선 장치 및 검사 장치
TWI552245B (zh) 結合晶圓實體測量結果與數位模擬資料以改善半導體元件之製程的方法
JP2006501673A5 (ja)
JP2018086836A (ja) 積層造形された部品をプロセス中に監視し品質を制御する方法およびシステム
KR101708078B1 (ko) 플라즈마 챔버의 검정을 위한 에칭 레이트 균일성을 예측하는 방법 및 장치
KR20150136524A (ko) 통계적 모델 기반 계측
JP2009176909A (ja) 抜取検査の評価方法及び抜取検査の評価装置
JP4891036B2 (ja) 半導体装置の製造方法および半導体検査装置
JP2014158012A (ja) パターン検査方法および製造管理システム
TWI742199B (zh) 使用非測量屬性資料之迭代式計算的基板圖之產生
KR102671517B1 (ko) 성막 시뮬레이션 방법, 프로그램 및 반도체 가공 시스템
JP4538205B2 (ja) 検査データの解析プログラム、検査データ解析装置
US8726736B2 (en) Method for determining the local stress induced in a semiconductor material wafer by through vias
JP2006337266A (ja) ガラス基板膜厚の検知方法及びガラス基板の薄膜化方法
WO2024158019A1 (ja) コンピュータプログラム、情報処理方法、及び情報処理装置
CN109919923B (zh) 一种刻蚀图形的分析系统及方法
TWI723257B (zh) 基於晶圓的腐蝕以及時間依賴型化學效應
WO2004038327A1 (ja) 薄膜デバイスの膜厚検査方法及びそれを用いた薄膜デバイスの製造方法
JPWO2017158820A1 (ja) デバイス加工方法およびデバイス加工装置
JP5636886B2 (ja) 絶縁破壊寿命シミュレーション方法及びシリコンウェーハ表面の品質評価方法
JP2017207871A (ja) 検査対象の指定現象発生検査法
KR20110112725A (ko) 면적 비교를 이용한 콘택홀 크기 검사방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161202