KR101842055B1 - 하전 입자선 장치 및 검사 장치 - Google Patents

하전 입자선 장치 및 검사 장치 Download PDF

Info

Publication number
KR101842055B1
KR101842055B1 KR1020167027412A KR20167027412A KR101842055B1 KR 101842055 B1 KR101842055 B1 KR 101842055B1 KR 1020167027412 A KR1020167027412 A KR 1020167027412A KR 20167027412 A KR20167027412 A KR 20167027412A KR 101842055 B1 KR101842055 B1 KR 101842055B1
Authority
KR
South Korea
Prior art keywords
line
pattern
shaped
edge
sample
Prior art date
Application number
KR1020167027412A
Other languages
English (en)
Other versions
KR20160132048A (ko
Inventor
아츠코 야마구치
오사무 이노우에
히로키 가와다
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20160132048A publication Critical patent/KR20160132048A/ko
Application granted granted Critical
Publication of KR101842055B1 publication Critical patent/KR101842055B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058—Mask illumination systems
    • G03F7/7015—Details of optical elements
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70275—Multiple projection paths, e.g. array of projection systems, microlens projection systems or tandem projection systems
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/7085—Detection arrangement, e.g. detectors of apparatus alignment possibly mounted on wafers, exposure dose, photo-cleaning flux, stray light, thermal load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/244—Detectors; Associated components or circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/28—Electron or ion microscopes; Electron or ion diffraction tubes with scanning beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/285—Emission microscopes, e.g. field-emission microscopes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/22—Treatment of data
    • H01J2237/221—Image processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245—Detection characterised by the variable being measured
    • H01J2237/24592—Inspection and quality control of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2809—Scanning microscopes characterised by the imaging problems involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2814—Measurement of surface topography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2817—Pattern inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31761—Patterning strategy
    • H01J2237/31762—Computer and memory organisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

SADP를 복수 회 이용해서 형성된 미세 라인 & 스페이스 패턴이어도 이니셜 코어(initial core)의 위치를 높은 정밀도로 특정 가능한 하전 입자선 장치를 제공하기 위하여, 하전 입자선 장치에 있어서, 복수의 라인 형상 패턴을 갖는 시료(807)에의 하전 입자선의 조사에 의해 시료로부터 방출된 이차 하전 입자를 검출하는 검출기(810)와, 이차 하전 입자의 신호에 의거한 시료의 표면의 화상 데이터를 표시하는 표시부(817)와, 화상 데이터로부터 복수의 라인 형상 패턴에 대한 LER값을 산출하는 산출부(812)와, 그 값끼리를 비교해서 이니셜 코어의 위치를 판정하는 판정부(816)를 갖는다.

Description

하전 입자선 장치 및 검사 장치{CHARGED PARTICLE BEAM DEVICE AND INSPECTION DEVICE}
본 발명은, 하전 입자선 장치 및 검사 장치에 관한 것이다.
반도체 디바이스의 제조 공정에서는, 패턴의 대표 치수(Critical dimension, 이하 CD로 기재함)가 30㎚ 이하로 되어, 보다 피치가 작은 패턴을 형성하는 신기술이 도입되고 있다. 대표적인 것은 SADP(Self-aligned double patterning)라 불리는 프로세스이다. 종래의 리소그래피에 의해서 레지스트 패턴을 형성한 후, 전체에 막을 형성하고 에칭을 실시해서 레지스트 패턴 측벽에 패턴을 형성한다는 방법이다. 이것에 의해, 최초의 리소그래피로 작성한 패턴의 피치의 절반의 피치의 밀집 패턴을 형성할 수 있다. 또한 최근에는, SADP로 형성한 패턴에 대해서 막 퇴적을 행하고 에칭을 실시해서 피치를 분할한다는 방법, 이른바 SADP를 2회 행하는 SAQP(Self-aligned quadruple patterning)라 불리는 프로세스가 개발되었다. 이 방법의 예를 도 1에 나타낸다. 도 1은 SAQP를 이용해서 미세한 라인 & 스페이스를 형성하는 공정을 설명하기 위한 패턴의 단면 모식도이다. 도 1의 (a)∼도 1의 (f)가 1회째의 SADP로 라인 패턴을 형성하는 공정을 나타내고 있고, 도 1의 (g)∼도 1의 (i)가 2회째의 SADP로 라인 패턴을 형성하는 공정을 나타내고 있다. 우선, 아래에서부터 차례로 적층된 실리콘 산화막(126), 실리콘 질화막(125), 실리콘 산화막(124), 카본막(123), 반사 방지막(122) 상에 라인 형상으로 패터닝된 레지스트층(121)을 형성한다(도 1의 (a)). 다음으로, 레지스트층(121)을 덮도록 실리콘 산화막(131)을 형성한다(도 1의 (b)). 또한, 레지스트층(121)은 도면 상에서는 1개이지만 실제로는 다수 개가 형성되어 있다. 다음으로, 실리콘 산화막(131)을 이방성 에칭하는 것에 의해 레지스트층(121)의 양 사이드에 라인 형상의 실리콘 산화막(131)을 형성한다(도 1의 (c)). 다음으로, 레지스트층(121)을 애싱 등으로 제거한다(도 1의 (d)). 다음으로, 라인 형상의 실리콘 산화막(131)을 마스크로 해서 반사 방지막(122) 및 카본막(123)의 적층막을 에칭 이방성 에칭하는 것에 의해 라인 형상의 적층막을 형성한다(도 1의 (e)). 다음으로, 반사 방지막(122)을 제거한다(도 1의 (f)). 이것에 의해, 최초의 리소그래피로 작성한 패턴의 피치의 절반의 피치의 밀집 패턴을 형성할 수 있다.
이어서, 라인 형상의 카본막(123)을 덮어서 실리콘 산화막(141)을 형성 후, 이방성 드라이 에칭에 의해 실리콘 산화막(141)을 에칭하는 것에 의해 카본막(123)의 양 사이드에 라인 형상의 실리콘 산화막(141)을 형성한다(도 1의 (g)). 다음으로, 카본막(123)을 제거한다(도 1의 (h)). 다음으로, 실리콘 산화막(141)을 마스크로 해서 이방성 에칭을 행하는 것에 의해 라인 형상의 실리콘 산화막(124)과 실리콘 질화막(125)의 적층막을 형성한다(도 1의 (i)). 이것에 의해, SADP로 형성한 패턴에 대해서 피치를 더 분할할 수 있다. 또한, 상기 재료는 일례이며 상기 재료로 한정되지 않는다.
도 1의 (i)는 최종적인 패턴 형상이지만, 추가로 라인의 탑(top)에 남아 있는 에칭 마스크 재료를 제거한 후에 패턴 검사를 행할 가능성도 있다. 여기에서, 부호 1, 2, 3은 최종 형상에 있어서의 스페이스 부분을 가리키고 있다. 또한, 부호 101 내지 108은 주목해야할 라인 패턴의 에지를 가리키고 있다.
SAQP에서는 최초에 종래의 리소그래피로 형성된 1개의 라인이 최종적으로 4개의 라인으로 된다. 그 때문에, 나열된 라인 패턴이나 스페이스 패턴의 성질(CD나 에지의 요철의 모습)은 라인, 스페이스 모두 4개를 주기로 해서 변동한다.
또한, 이하에서는, SAQP로 형성된 최종적인 라인 & 스페이스 형상의 스페이스군 중, 그 스페이스의 중심이 최초의 리소그래피로 형성된 레지스트 라인 패턴의 중심에 상당하는 것(맨드렐 : 도 1 중의 부호 1로 나타내는 스페이스부)을 여기에서는 이니셜 코어(initial core)라 부르기로 한다. 이것에 대해서, 최초의 레지스트 패턴 측벽의 외측에 퇴적된 막이 최종적으로 스페이스로 된 부분을 세컨드 코어로 정의(도 1 중의 부호 2로 나타내는 스페이스부)하며, 또한 이들 중 무엇도 아닌 스페이스를 갭(도 1 중의 부호 3으로 나타내는 스페이스부)으로 정의한다.
SAQP로 작성된 밀집 라인 패턴에는 다른 방법을 이용한 경우에는 보이지 않았던 시스테매틱인, 즉 랜덤이 아닌 치수 변동이 생길 가능성이 있다. 그 전형적인 모습을 도 2 및 3에 나타낸다. 도 2는 마지막으로 형성한 라인 패턴의 CD가 균일하지 않은 경우이다. 도 2와 같이 굵은 라인과 가는 라인이 번갈아 있는 현상은, 제막 시에 이방성을 가진 막 퇴적이 일어났을 경우에 보이는 경우가 있다. 도 3은 스페이스 CD가 균일하지 않은 경우이다. 이것은 다양한 원인을 생각할 수 있지만 후술한다. 통상의 웨이퍼 관리자는 라인 패턴의 치수에 주목하고 있지만, 이 경우는 라인 패턴의 치수가 바르게 되어 있어도 라인의 위치가 어긋나 버리게 된다.
SAQP에 한하지 않고 일반적으로 미세한 패턴의 검사에는, 측장(測長) 기능을 갖는 주사형 전자 현미경(Critical dimension scanning electron microscope, 이하 CD-SEM으로 기재함)이 이용되어 왔다. 그 이유는, 높은 배율과 높은 계측 재현성이다. 또한 최근, 단순한 CD나 피치 측정뿐만 아니라, 화상에 찍혀 있는 패턴의 성과를 평가하는 지표가 제안되어 CD-SEM의 기능은 늘어나고 있다. 그와 같은 기능을 이용하면, 리소그래피로 작성한 패턴의 CD가 크므로 노광량이 부족한 것을 지적할 수 있거나, 라인 에지의 미세한 요철(Line-edge roughness, 이하 LER로 기재함)이 크므로 노광 장치의 포커스 설정이 정상이 안닐 가능성을 지적할 수 있거나, 혹은 화면 내의 복수 패턴의 치수를 단시간에 연달아 산출할 수 있거나 하게 되었다. 또한, 정밀도가 향상되어 20㎚ 이하의 CD값에 대해서도 충분한 감도를 지니게 되어 가고 있다. 그 때문에 양산 현장에서는, CD-SEM이 패턴 형성 프로세스의 문제점을 추정하기 위한 중요한 툴로 되어 있다.
그러나 상기한 SAQP 프로세스에서는 지금까지 이상으로 CD-SEM에 의한 검사가 중요하며 또한 어렵다. 중요해지는 이유는 최종적인 패턴을 형성하기까지 통상의 리소그래피 즉 노광과 현상, 2회의 제막, 2회의 에칭, 2회의 코어 패턴 제거 등 복수의 공정을 거치고 있는 점에 있다. 지금까지의 단순한 리소그래피에서는 CD가 목표값으로부터 벗어나는 현상이 보인 경우는, 노광 공정의 조건을 조사하면 되었다. 또한 SADP여도 노광과 현상, 제막, 에칭, 코어 패턴 제거는 각각 1회이다. SAQP에서는 공정 수가 많기 때문에 치수 이상이 일어나기 쉽다. 또한, 검사가 어려운 이유는 최종 패턴을 얻기까지의 공정 수가 많기 때문에, 복수의 프로세스의 문제가 관계된 치수 이상이 일어나는 것에 있다. 치수 검사에서는 단순히 치수 이상을 검출할 뿐만 아니라, 이상의 원인이 된 공정을 특정하기 위한 단서를 얻을 필요가 있다. 복수의 공정이 관계된 결과의 패턴 데이터로부터 문제점을 지적하기 위한 지표나 알고리즘이 필요해진다.
또한, SAQP 프로세스에서는 치수 이상의 검지, 문제 공정의 추정 외에, 중첩 어긋남의 문제도 있다. 도 3에 나타낸 바와 같이 스페이스 CD의 불균일이 있다는 것은 하기의 문제가 생긴다. 최초의 레지스트 패턴 형성 시의 패턴 위치가 설계대로였을 경우, 즉 하층의 패턴에 대해서 적절한 위치에 형성할 수 있었을 경우, 층간의 중첩량은 충분히 작은 것으로 판단하고, 이 중첩 어긋남에 의한 소자 성능의 열화는 작을 것으로 기대한다. 그러나 SAQP의 결과로서 라인 패턴 위치가 어긋나 버리기 때문에, 개개의 패턴과 하층 내지는 상층 패턴의 위치의 어긋남은 커져 있다. 이 중첩 어긋남은 패턴 노광 시에는 인식되어 있지 않기 때문에 예상치 못했던 소자의 불량을 초래할 가능성이 있다. 그러나, 이것을 검지하는 방법은 아직 발견되어 있지 않다.
위에 기술한 어렵지만 중요한 SAQP 패턴의 치수 검사 방법을 구축하기 위해서는 두 가지 기술이 필요하다. 첫번째는, 같아 보이지만 다른 프로세스로 형성되어 있는 라인 패턴, 스페이스 패턴을 분별하는 기술이다. 그것에는, 모두 같아 보이는 4종류의 스페이스 패턴 중, 최초의 레지스트 패턴이 자리하고 있던 위치에 있는 것, 즉 이니셜 코어가 어디에 상당하는 것인지를 특정하면 된다. 두번째는, 이니셜 코어의 특정 후에 최초의 리소그래피, 2회의 제막 등의 각 공정의 이상에 대응해 있는 지표를 산출하거나, 실질적인 중첩 어긋남량을 산출하거나 하는 것이다.
첫번째 기술의 실현 방법으로서 가장 단순한 것은 촬상 범위를 넓게 취해 1화상 안에 라인 패턴군의 끝을 집어넣는다는 방법이다. 그러나 이 방법을 취하면, 화상 1매의 촬상 범위에 들지 못한 영역은 검사할 수 없다. 통상 디바이스 작성에서 중요해지는 것은 패턴군의 중앙 근방이며, 라인 패턴군의 끝으로부터 먼 영역의 검사는 필수이다. 화상의 사이즈를 넓힌다는 방법을 생각할 수 있지만 그것을 실현하기 위해서는 하드웨어의 개량이 필요해진다. 또한, 넓은 범위를 정확하게 촬상하기 위해서는 시간이 걸리기 때문에 스루풋이 저하되거나, 화상을 보존하기 위해 큰 기억 영역이 필요해지거나 한다는 디메리트도 있다. 따라서, 라인 패턴군의 끝이 포함되지 않는 CD-SEM 화상으로부터 그 코어 위치를 특정하는 방법이 필요하다.
SADP 패턴의 경우에는 특허문헌 1에 나타내는 방법이 제안되어 있다. SAQP의 경우에는 스페이스 패턴에 이니셜 코어, 세컨드 코어, 갭의 3종류가 있었지만, SADP의 경우에는 코어와 갭뿐이다. 특허문헌 1에서는, 코어의 외측에 막을 퇴적시켜서 형성한 에지, 즉 갭을 사이에 두는 에지는, 코어 영역의 좌우의 에지에 비해서 요철이 작아진다는 현상을 이용하고 있다. 에지의 요철 즉 라인 에지 러프니스(line edge roughness)를 에지마다 계산하고, 스페이스의 좌우의 에지를 그룹으로 해서 그룹에 속하는 에지의 LER의 평균을 내고, LER값이 큰 에지의 그룹은 코어에 속해 있는 것으로 판단한다.
일본국 특표2012-519391호 공보
발명자들은 특허문헌 1의 방법의 SAQP에의 적용 가능성에 대하여 검토를 행했다. 그 결과, 이 방법을 SAQP에 적용하는 것은 원리적으로는 가능할 것으로 생각되었다. 그러나, 본 방법에 대하여 더 상세히 검토한 결과, 판단의 신뢰성이 떨어진다는 문제가 판명되었다.
이하 발명자가 검토한 내용에 대하여 설명한다. 도 1에 나타내는 바와 같이 SAQP를 이용해서 패턴을 제작한 경우, 라인의 단면 형상은 2회째의 제막과 에칭으로 결정된다. 특허문헌 1의 방법을 적용할 때의 과제를 이하 도면 중의 라인의 에지에 번호를 매겨서 설명한다. 특허문헌 1에서는, 코어 패턴의 좌우에 막을 퇴적했을 때의 막 표면에 상당하는 새로운 에지와 원래의 패턴의 측벽에 상당하는 에지에서 차이가 생기기 때문에, 스페이스마다 에지의 성질을 평균해서 산출한다. 에지의 성질로서, 에지에 상당하는 신호 형상이 올라가 있지만 도 1의 (i)의 패턴으로부터 얻어지는 신호의 형상을 생각하면, 에지(101)와 에지(104), 에지(105)와 에지(108)는 같은 신호 형상을 부여하게 되어 버린다. 따라서, 이니셜 코어의 스페이스의 에지인 에지(104, 105)와 갭측에 있는 에지(101, 108)의 구별이 되지 않아, 세컨드 코어를 동정(同定)할 수 있을 뿐이다.
다음으로 에지의 성질로서 특허문헌 1에 있는 LER을 이용한 경우를 생각해본다. 제막 때마다 LER이 작게 전사되는 것으로 생각하면, 도 1의 (i)에 있어서 최초의 리소그래피로 형성된 에지가 전사된 결과인 에지(103 및 106)의 LER에 비해서, 그 다음의 1회째의 제막으로 형성된 것이 전사된 결과인 에지(102, 107)는 보다 작은 LER을 가진다. 또한 2회째의 제막으로 형성된 에지(101 및 108)는 에지(102, 107)보다 작은 LER을 가지며, 에지(104 및 105)는 에지(103 및 106)보다 작은 LER을 가지게 된다. 특허문헌 1에 있는 바와 같이 스페이스에 주목하여, 스페이스를 사이에 두는 양 에지의 LER의 평균을 내는 것을 생각한다. 그러면, 이하의 문제가 일어날 가능성이 있다. 첫째로, 갭을 사이에 두는 스페이스에서는 양측의 에지가 LER 최소값으로 되기 때문에 평균값은 원래의 LER 최소값으로 되지만, 그 이외의 스페이스에서는 큰 LER값과 중간 정도의 LER값이 평균화되어 버린다. 이것에 의해, 갭을 사이에 두는 스페이스의 LER 평균값과 다른 스페이스의 LER 평균값의 차분은 보기 어려워진다. 둘째로, 1회째의 제막, 2회째의 제막에서 완전히 같게 LER이 감소한다고는 할 수 없다. 2회째의 제막에서의 LER 저감 효과가 크면, 이니셜 코어를 사이에 두는 에지의 LER 평균값과 갭을 사이에 두는 에지의 LER 평균값은 같은 정도로 보이게 된다. 셋째로, 리소그래피나 에칭의 결과, 좌우의 에지에서 약간 LER이 다른 경우가 있다. 그와 같은 경우도 LER을 평균해 버림으로써 차이가 보이지 않게 되어 버린다. 이것들이 원인으로, 현실의 패턴에 대해서 적용했을 경우는 이니셜 코어의 위치를 갭으로 착각하는 경우가 빈번하게 생긴다.
또한, 특허문헌 1의 방법을 이니셜 코어 특정에 이용하는 것은 아닌, 2회째의 SADP의 부분에만 이용하는, 즉 세컨드 코어만을 특정한다는 한정적인 용도도 생각할 수 있지만 이 경우에도 문제가 있다. 도 1의 (h)의 단계에서 관찰하면 구별되지만, 도 1의 (i)의 단계에서는 에칭이나 레지스트 제거의 조건이 적절하며, 모든 라인 패턴이 동등한 단면 형상을 지니도록 형성되고 하지(下地)의 표면도 같은 물리적 성질을 지니도록 형성되었을 경우, 에지(101, 104, 105, 108)의 측벽 형상과 에지(102, 103, 106, 107)의 측벽 형상은 등동해진다. 도 1의 (h)의 단계여도, 막 퇴적의 영향이 작아 탑(top)의 둥근 부분이 작으면, 도 1의 (i)와 마찬가지로 구별되지 않는다. 따라서, 특허문헌 1의 적용에 의한 세컨드 코어 동정에 있어서도 판정의 정확도는 낮아진다.
또한, 현 상황에서는 두번째 기술의 구체적인 솔루션은 없다. 가령 넓은 시야의 화상을 얻어 이니셜 코어의 위치를 알 수 있었다고 해도, 종래의 단순한 라인 CD, 스페이스 CD의 값의 데이터만으로는 프로세스상의 문제는 특정할 수 없다. 또한, 실질적인 중첩 어긋남은 검지할 수 없다.
이와 같은 상황에서 현 상황의 방법이나 장치로 SAQP의 프로세스의 과제를 찾아내기 위해서는 최초의 리소그래피, 제막 등의 각 공정을 거친 후에 웨이퍼를 CD-SEM에 투입하고 검사를 행하는 것 이외에 없다. 그러나 그 경우 검사에 드는 비용이 증대하고, 시간도 길어진다. SAQP뿐만 아니라 SADP를 3회 행한 경우도 마찬가지이다.
이상 설명한 바와 같이, SADP를 2회 이상 행하는 프로세스로 형성한 최종적인 라인 패턴군의 CD-SEM 관찰을 행해서, 높은 스루풋으로 정확하게 프로세스상의 문제점을 검지하거나, 각 패턴의 하층과의 중첩 어긋남을 정확하게 구하거나 하기 위한 지표 산출을 행하는 방법 및 장치가 존재하지 않는다.
본 발명의 목적은, SADP를 복수 회 이용해서 형성된 미세 라인 & 스페이스 패턴이어도 이니셜 코어의 위치를 높은 정밀도로 특정 가능한 하전 입자선 장치 및 검사 장치를 제공하는 것에 있다.
상기 목적을 달성하기 위한 일 실시형태로서, 하전 입자원과,
적층막 상에 형성된 라인 형상의 제 1 패턴을 덮고, 막 퇴적을 행해서 제 1 패턴의 양 측벽에 라인 형상의 제 2 패턴을 형성하는 공정을 2회 이상 행함으로써 형성되는 복수의 라인 형상 패턴을 갖는 시료를 재치(載置)하는 시료대와,
상기 하전 입자원으로부터 방출된 하전 입자를 하전 입자선으로 해서 상기 시료대에 재치된 상기 시료에 조사하는 조사 광학계와,
상기 하전 입자선의 조사에 의해 상기 시료로부터 방출된 이차 하전 입자를 검출하는 검출기와,
상기 검출기에 의해 검출된 상기 이차 하전 입자의 신호에 의거해서 얻어지는 상기 시료의 표면의 화상 데이터를 표시하는 표시부와,
상기 화상 데이터에 의거해, 상기 시료에 있어서 인접하여 나열되는 복수의 라인 형상 패턴의 라인 에지의 요철의 지표인 라인 에지 러프니스값을 산출하는 산출부와,
상기 복수의 라인 형상 패턴에 있어서의 상기 라인 에지 러프니스값끼리를 비교해, 상기 제 1 패턴의 중심인 이니셜 코어(initial core)의 위치를 판정하는 판정부를 갖는 것을 특징으로 하는 하전 입자선 장치로 한다.
또한, 하전 입자원과,
적층막 상에 형성된 라인 형상의 제 1 패턴을 덮고, 막 퇴적을 행해서 제 1 패턴의 양 측벽에 라인 형상의 제 2 패턴을 형성하는 공정을 2회 이상 행함으로써 형성되는 복수의 라인 형상 패턴을 갖는 시료를 재치하는 시료대와,
상기 하전 입자원으로부터 방출된 하전 입자를 하전 입자선으로 해서 상기 시료대에 재치된 상기 시료에 조사하는 조사 광학계와,
상기 하전 입자선의 조사에 의해 상기 시료로부터 방출된 이차 하전 입자를 검출하는 검출기와,
상기 검출기에 의해 검출된 상기 이차 하전 입자의 신호에 의거해서 얻어지는 상기 시료의 표면의 화상 데이터를 표시하는 표시부와,
상기 화상 데이터에 의거해, 상기 시료에 있어서 인접하여 나열되는 복수의 스페이스의 좌우의 에지 형상의 유사도를 산출하는 산출부와,
상기 라인 형상의 패턴 또는 상기 스페이스에 있어서의 좌우의 에지 형상의 유사도에 의거해, 상기 제 1 패턴의 양측에 형성된 상기 제 2 패턴인 세컨드 코어의 위치를 판정하는 판정부를 갖는 것을 특징으로 하는 하전 입자선 장치로 한다.
또한, 하전 입자원과,
적층막 상에 형성된 라인 형상의 제 1 패턴을 덮고, 막 퇴적을 행해서 제 1 패턴의 양 측벽에 라인 형상의 제 2 패턴을 형성하는 공정을 2회 이상 행함으로써 형성되는 복수의 라인 형상 패턴을 갖는 시료를 재치하는 시료대와,
상기 하전 입자원으로부터 방출된 하전 입자를 하전 입자선으로 해서 상기 시료대에 재치된 상기 시료에 조사하는 조사 광학계와,
상기 하전 입자선의 조사에 의해 상기 시료로부터 방출된 이차 하전 입자를 검출하는 검출기와,
상기 검출기에 의해 검출된 상기 이차 하전 입자의 신호에 의거해서 얻어지는 상기 시료의 표면의 화상 데이터를 표시하는 표시부와,
상기 복수의 라인 형상 패턴의 스페이스를 사이에 두고 인접하는 에지의 요철 형상의 유사도 혹은 인접하여 나열되는 상기 복수의 라인 형상 패턴에 대해서 라인 중심 위치의 라인 길이 방향을 따른 변동을 산출하는 것에 의해 라인의 중심 변동으로서 인접하는 라인의 중심 변동의 형상의 유사도를 산출하는 유사도 산출부와,
상기 에지의 요철 형상의 유사도 또는 상기 라인의 중심 변동의 형상의 유사도에 의거해, 마지막의 막 퇴적 전에 형성된 라인 형상 패턴의 위치를 판정하는 위치 판정부와,
인접하여 나열되는 상기 복수의 라인 형상 패턴의 라인 에지의 요철의 지표인 라인 에지 러프니스값을 산출하는, 러프니스값 산출부와,
상기 마지막의 막 퇴적 전에 형성된 라인 형상 패턴의 위치 및 상기 라인 에지 러프니스값에 의거해, 상기 제 1 패턴의 중심인 이니셜 코어의 위치를 판정하는 이니셜 코어 판정부를 갖는 것을 특징으로 하는 하전 입자선 장치로 한다.
또한, 적층막 상에 형성된 라인 형상의 제 1 패턴을 덮고, 막 퇴적을 행해서 제 1 패턴의 양 측벽에 라인 형상의 제 2 패턴을 형성하는 공정을 2회 이상 행함으로써 형성되는 복수의 라인 형상 패턴을 갖는 시료에 하전 입자선을 조사해 얻어지는 상기 시료의 표면의 화상 데이터를 표시하는 표시부와,
상기 화상 데이터에 의거해, 상기 시료에 있어서 인접하여 나열되는 복수의 라인 형상 패턴의 라인 에지의 요철의 지표인 라인 에지 러프니스값을 산출하는 산출부와,
상기 복수의 라인 형상 패턴에 있어서의 상기 라인 에지 러프니스값끼리를 비교해, 상기 제 1 패턴의 중심인 이니셜 코어의 위치를 판정하는 판정부
를 갖는 것을 특징으로 하는 검사 장치로 한다.
또한, 적층막 상에 형성된 라인 형상의 제 1 패턴을 덮고, 막 퇴적을 행해서 제 1 패턴의 양 측벽에 라인 형상의 제 2 패턴을 형성하는 공정을 2회 이상 행함으로써 형성되는 복수의 라인 형상 패턴을 갖는 시료에 하전 입자선을 조사해 얻어지는 상기 시료의 표면의 화상 데이터를 표시하는 표시부와,
상기 화상 데이터에 의거해, 상기 시료에 있어서 인접하여 나열되는 복수의 스페이스의 좌우의 에지 형상의 유사도를 산출하는 산출부와,
상기 라인 형상의 패턴 또는 상기 스페이스에 있어서의 좌우의 에지 형상의 유사도에 의거해, 상기 제 1 패턴의 양측에 형성된 상기 제 2 패턴인 세컨드 코어의 위치를 판정하는 판정부
를 갖는 것을 특징으로 하는 검사 장치로 한다.
또한, 적층막 상에 형성된 라인 형상의 제 1 패턴을 덮고, 막 퇴적을 행해서 제 1 패턴의 양 측벽에 라인 형상의 제 2 패턴을 형성하는 공정을 2회 이상 행함으로써 형성되는 복수의 라인 형상 패턴을 갖는 시료에 하전 입자선을 조사해 얻어지는 상기 시료의 표면의 화상 데이터를 표시하는 표시부와,
상기 복수의 라인 형상 패턴의 스페이스를 사이에 두고 인접하는 에지의 요철 형상의 유사도 혹은 인접하여 나열되는 상기 복수의 라인 형상 패턴에 대해서 라인 중심 위치의 라인 길이 방향을 따른 변동을 산출하는 것에 의해 라인의 중심 변동으로서 인접하는 라인의 중심 변동의 형상의 유사도를 산출하는 유사도 산출부와,
상기 에지의 요철 형상의 유사도 또는 상기 라인의 중심 변동의 형상의 유사도에 의거해, 마지막의 막 퇴적 전에 형성된 라인 형상 패턴의 위치를 판정하는 위치 판정부와,
인접하여 나열되는 상기 복수의 라인 형상 패턴의 라인 에지의 요철의 지표인 라인 에지 러프니스값을 산출하는, 러프니스값 산출부와,
상기 마지막의 막 퇴적 전에 형성된 라인 형상 패턴의 위치 및 상기 라인 에지 러프니스값에 의거해, 상기 제 1 패턴의 중심인 이니셜 코어의 위치를 판정하는 이니셜 코어 판정부를 갖는 것을 특징으로 하는 검사 장치로 한다.
본 발명에 따르면, SADP를 복수 회 이용해서 형성된 패턴이어도 이니셜 코어의 위치를 특정할 수 있다.
도 1은 SAQP를 이용해서 미세한 라인 & 스페이스를 형성했을 때의 공정을 설명하기 위한 패턴의 단면 모식도이며, (a)∼(f)는 1회째의 SADP에 의한 패턴 형성 공정, (g)∼(i)가 2회째의 SADP에 의한 패턴 형성 공정을 나타내는 도면.
도 2는 SAQP를 이용해서 형성된 미세한 라인 패턴의 라인폭에 분포(치수 변동)가 생겼을 경우의 패턴 단면의 예를 나타내는 모식도.
도 3은 SAQP를 이용해서 형성된 미세한 라인 패턴의 스페이스폭에 분포(치수 변동)가 생겼을 경우의 패턴 단면의 예를 나타내는 모식도.
도 4는 본 발명을 적용하는 미세 패턴의 모식도이며, (a)는 연직 위쪽으로부터의 관찰상(평면도), (b)는 단면도.
도 5의 (a)는 미세 패턴의 측벽을 덮어서 막을 퇴적시키고, 에칭을 실시해서 미세 패턴의 측벽에 막을 형성했을 때의 패턴의 연직 위쪽으로부터의 관찰상을 나타내는 평면 모식도이고, (b)는 미세 패턴의 측벽을 덮어서 막을 퇴적시켰을 때의 단면 모식도.
도 6은 본 발명에서 측정하는 개소를 나타내는 패턴 단면 모식도.
도 7은 본 발명의 제 1 실시예에서 설명한 이니셜 코어 특정을 특정하기 위한 플로차트의 일례를 나타내는 도면.
도 8은 본 발명에 이용하는 주사 전자 현미경(검사 장치)을 나타내는 개념도(일부 단면도).
도 9는 본 발명의 제 1 실시예에 있어서 조작 단말 화면에 표시된 윈도우의 모식도.
도 10은 본 발명의 제 1 실시예에 있어서 조작 단말 화면에 표시된 측정 결과의 그래프의 일례를 나타내는 도면.
도 11은 본 발명의 제 1 실시예에 있어서 조작 단말 화면에 표시된 측정 결과의 그래프의 일례를 나타내는 도면.
도 12는 본 발명의 제 1 실시예에 있어서 추정된 패턴 형성 공정의 도중에 있어서의 패턴 단면도.
도 13은 본 발명의 제 1 실시예에 있어서 조작 단말 화면에 표시된 측정 결과의 표의 일례를 나타내는 도면.
도 14는 본 발명의 제 2 실시예에 있어서 조작 단말 화면에 표시된 윈도우의 모식도.
도 15는 본 발명의 제 2 실시예에 있어서 조작 단말 화면에 표시된 표 등의 일례이며, (a)는 x축 원점으로 했을 때의 각 패턴의 중심 위치를 나타내는 표를, (b)는 라인 패턴의 피치의 설계값 및 중첩 어긋남량의 입력 화면을 나타내는 도면.
도 16은 본 발명의 제 2 실시예에 있어서 조작 단말 화면에 표시된 해석 결과의 표의 일례를 나타내는 도면.
도 17은 본 발명의 제 3 실시예에 있어서 본 발명을 적용하는 미세 패턴 가공 공정을 나타내는 패턴의 단면의 모식도이며, (a)∼(c)는 1회째의 SADP에 의한 패턴 형성 공정, (d)∼(e)가 2회째의 SADP에 의한 패턴 형성 공정, (f)∼(g)가 3회째의 SADP에 의한 패턴 형성 공정을 나타내는 도면.
도 18은 본 발명의 제 3 실시예에 있어서 얻어진 관찰 화상의 모식도.
도 19는 본 발명의 제 3 실시예에 있어서 산출되며, 조작 단말 화면에 표시된 LER값의 표의 일례를 나타내는 도면.
본 발명은, 라인 패턴군의 끝이 포함되지 않는 CD-SEM 화상으로부터, 패턴 에지의 LER값의 분포를 얻는 것, 스페이스의 좌우 에지의 형상의 유사도 혹은 인접하는 라인의 중심 위치의 라인을 따른 변동의 유사도를 얻는 것, 전자의 데이터 세트로부터 혹은 전자와 후자를 조합함으로써 SAQP의 최초의 리소그래피로 형성한 라인 패턴의 위치를 특정하는 것, 최초의 리소그래피, 1회째의 제막, 2회째의 제막으로 형성된 패턴의 치수에 상당하는 치수 지표나 중첩 어긋남량을 산출하는 것들 중 어느 하나의 구성을 포함하는 것을 특징으로 한다. 또한, 본 발명은 SADP를 2회 이상 행하는 패턴 형성법 모두에 적용 가능하지만, 여기에서는 대표적인 SAQP의 경우를 들어서 설명한다.
방법을 기술하기에 앞서, 전술한 LER값, 스페이스의 좌우 에지의 형상의 유사도, 인접하는 라인의 중심 위치의 라인을 따른 변동의 유사도의 산출 방법의 일례를 설명한다.
우선 LER값을 이하에 설명한다. 도 4의 (a)에 나타내는 바와 같은 CD-SEM 화상을 취득하고, 화상 내에서 라인에 평행인 방향을 y, 수직인 방향을 x로 한다. 도 4의 (a)의 CD-SEM 화상에 대응하는 관찰 대상의 단면도는 도 4의 (b)에 기재했다. 도 4의 (a)의 빗살 격자 모양 부분은 스페이스 영역에 상당한다. 다음으로 화상 내에 있는 라인 패턴의 에지에 번호를 매긴다. 예를 들면 화상의 좌측에서부터 우측으로 1, 2…로 번호를 매긴다. 단, 도 4 중에서는 다른 도면 중의 번호와 구별하기 위하여, 에지의 번호 1, 2, 3…을 부호 401, 402, 403, 404, 405, 406, 407, 408, 409, 410로 기재하고 있다. 도 4의 (a)와 (b)에서 같은 번호의 에지는 같은 에지를 의미하고 있다. 홀수는 라인의 왼쪽 에지, 짝수는 오른쪽 에지로 된다. 부호 412, 414, 416, 418, 420은 라인부를, 부호 411, 413, 415, 417, 419, 421은 스페이스부를 나타낸다. 이하, 에지의 번호를 E_n이라 한다. 또한, 화상 처리에 의해서 각 라인 에지를 나타내는 에지점의 집합을 얻는다. 에지 번호 E_n의 에지를 구성하는 에지점은, 그 x 좌표의 집합으로서 나타내는 것으로 한다. 즉, {x(i, E_n)|i=1, 2, 3…P_n}이다. 여기에서는 라인 에지가 P_n개의 점으로 정의되어 있는 것으로 한다. 그 양은, 라인 에지의 번호 E_n과, 에지 내에서의 점의 번호(대부분의 경우, 점의 y 좌표가 작은 쪽에서부터 차례로 번호를 매길 수 있음) i의 함수로 된다. 또한, i번째의 에지점의 y 좌표 y(i, E_n)는
[수학식 1]
Figure 112016095694059-pct00001
로 부여된다.
다음으로, 라인 에지를 직선으로 근사하고, 각 에지점의 x 좌표의 이 근사 직선으로부터의 어긋남을 Δx(i, E_n)로 한다. E_n번째의 라인 에지의 러프니스는 {Δx(i, E_n)|i=1, 2, 3…P_n}이라는 어긋남량의 집합으로 표시된다.
LER값은 이 집합으로부터 구해지는 1개의 에지의 요철의 크기이다. 자주 사용되는 것은 이하에 정의되는 표준 편차의 3배의 값이다.
[수학식 2]
Figure 112016095694059-pct00002
이것은 일례이며, 좌변의 수치 3을 1, 2, 혹은 6으로 한 것이나, 임의의 에지에 속하는 Δx(i, E_n)의 최대값과 최소값의 차 등도 LER값으로서 이용되는 경우가 있다.
다음으로, 스페이스의 좌우 에지의 형상의 유사도에 대하여 설명한다. 이것은, 임의의 스페이스의 좌측의 에지가 E_n번째의 에지일 때, {Δx(i, E_n)|i=1, 2, 3…P_n} 및 {Δx(i, E_n+1)|i=1, 2, 3…P_n}이라는 두 가지 수열의 유사도이다. 유사도의 지표의 예로서는 이하의 것을 들 수 있다.
[수학식 3]
Figure 112016095694059-pct00003
이것은 즉, 두 가지 수열의 규격화된 상관 계수이다.
마지막으로, 인접하는 라인의 중심 위치의 변동의 유사도의 산출 방법의 일례를 설명한다. 우선, 1개의 라인에 대하여, 그 중심 위치를, 왼쪽 에지의 에지점과 오른쪽 에지의 에지점의 중앙의 점의 집합{x_c(i, L_n)|i=1, 2, 3…P_n}을 구하는 단순히, 라인 왼쪽 에지의 x 좌표와 오른쪽 에지의 x 좌표의 평균이다. 여기에서 L_n은 라인의 번호이며 E_n과는 이하의 관계에 있다.
[수학식 4]
Figure 112016095694059-pct00004
[수학식 5]
Figure 112016095694059-pct00005
다음으로, LER값을 구했을 때와 마찬가지로, {x_c(i, L_n)|i=1, 2, 3…P_n}에 대해서도 근사를 행해서 근사 직선으로부터의 어긋남량{Δx_c(i, L_n)|i=1, 2, 3…P_n}을 구한다. 인접하는 라인의 중심 위치의 변동의 유사도는, {Δx_c(i, L_n)|i=1, 2, 3…P_n} 및 {Δx_c(i, L_n+1)|i=1, 2, 3…P_n}이라는 두 가지 수열의 유사도이다. 유사도의 지표의 예로서는 이하의 것을 들 수 있다.
[수학식 6]
Figure 112016095694059-pct00006
여기에서 σ_c(L_n)은 {Δx_c(i, L_n)|i=1, 2, 3…P_n}의 표준 편차이다.
이하, 상기한 지표를 이용한 본 발명의 내용을 설명한다. 패턴 형성 프로세스는 도 1과 같은 것으로 한다. 또한, 형성한 패턴의 간극, 즉 스페이스 부분에 실리콘 산화막 등을 메워넣고, 에칭에 의해 실리콘 산화막을 남기고 원래의 라인 부분을 제거한다는 공정을 추가할 수 있다. 이것에 의해 라인과 스페이스의 관계를 역전시키는 것, 소위 포지티브형-네거티브형 반전이 가능해지지만, 여기에서는 설명을 단순화하기 위해 모두 코어 패턴을 제거하는 공정을 가정한다. 또한, 포지티브형-네거티브형 반전을 행하여 형성한 패턴에 대해서는, 하기의 방법을, 일부의 라인과 스페이스의 관계를 교환해서 실시하면 된다.
이하에서는 이니셜 코어를 특정하기 위한 방법을 기술한다.
본 방법의 전제가 되는 막 퇴적에 의한 라인 형성 시의 에지 형상의 전사에 대하여 설명한다. 도 5의 (a)는, 코어 패턴에 대해서 막을 퇴적한 후, 에칭을 행해서 코어 부분을 노출시키며, 또한 코어를 제거해서 얻어지는 라인 패턴의 에지의 탑뷰의 모식도이며, 도 5의 (b)는 코어 패턴에 대해서 막을 퇴적했을 때의 단면의 모식도이다. 도 5의 (a)와 (b)에서 같은 번호를 사용하고 있는 에지는 대응해 있다. 도 5의 (a)에서는 파선으로 나타나 있는 부호 501은 퇴적한 막의 표면에 상당하는 라인 에지이고, 실선으로 나타나 있는 부호 502는 코어 패턴의 라인 에지이다.
원래의 코어 패턴의 에지에 LER이 있으면 막을 퇴적시켜도 그 요철은 남는다. 그 때문에 도 5의 (b)의 라인의 왼쪽 에지(501)는 오른쪽 에지(502)와 유사한 요철을 갖는다. 그러나 일반적으로 막을 퇴적시키면 미세한 요철은 평활화된다. 그 때문에, 왼쪽 에지(501)의 LER은 오른쪽 에지(502)의 LER보다 작은 값으로 된다. 이것을 이하, LER 전사 모델이라 부르기로 한다.
단, 드물게는 막 퇴적 공정의 조건이 최적화되어 있지 않은 탓에 에지(501)의 LER이 에지(502)의 LER보다 커지는 경우가 있다. 이와 같은 경우에는 막 두께가 균일하게 퇴적되어 있지 않으며, 따라서 완성되는 최종적인 디바이스의 성능은 현저하게 낮은 것으로 될 가능성이 있다. 본 발명을 적용함에 있어서는, 막 퇴적 조건을 바르게 유지하도록 모니터링하거나, 혹은 웨이퍼 상의 기준 패턴을 이용해서 막 두께 변동량을 모니터링해서 둘 필요가 있다. 만약 막 두께 변동량이 크며, 또한 그 상황에서 디바이스를 작성하는 경우에는, 그 이후 LER값의 대소(大小)를 반대로 한 해석을 행하는 것으로 한다.
도 5에 나타내는 모델에 따르면, 도 1의 (i)에 나타난 중앙을 이니셜 코어로 해서 나열되어 있는 8개의 에지(101) 내지 에지(108)에 대해서, (수학식 2)에 따라 3σ, 즉 LER을 구하면, LER값의 대소는 소, 중, 대, 중, 중, 대, 중, 소로 된다. LER이 중간 정도인 에지가 나열되어 있는 부분의 사이가 이니셜 코어, LER이 작은 에지가 나열되어 있는 사이가 갭이다. 즉 반대로 생각하면, 라인 에지의 데이터로부터 LER을 계산하고, 그 분포의 대소를 보면, 이니셜 코어의 위치를 알 수 있게 된다. 그러나 특허문헌 1을 적용했을 때의 과제를 기술한 바와 같이, LER이 중간 정도인 부분과 작은 정도인 부분을 직접 비교하려고 해도 그 차이는 작다.
그래서, 본 발명에서는 LER값이 큰 에지와 작은 에지를 특정한다. 구체적으로는, 우선, 복수 있는 에지에 화상 내의 일 방향으로부터 다른 방향을 따라서 번호를 매긴다. LER값의 수열을 작성할 때에는 반드시 이 번호 순서에 따라서 값을 나열하는 것으로 한다. 다음으로 이니셜 코어 위치를 가정하고, 그 가정을 기초로 예측되는 LER값의 크기(대·중·소의 3종류값의 분포)의 에지 번호 의존성과, 실제의 LER 측정값의 에지 번호 의존성을 비교하여, 양자의 유사도를 산출해서 일치해 있는지의 여부를 판정한다. 가정하는 이니셜 코어의 위치를 바꿔서 이것을 행하면 된다. LER이 커지는 에지는 이니셜 코어에도 갭에도 면해 있지 않지만, 이 에지를 동정할 수 있으면, 전체적으로 이니셜 코어가 어디에 있느지를 알 수 있게 된다. 이 방법을 이하, 이니셜 코어를 특정하는 제 1 방법이라 부른다.
그러나, 최초의 레지스트 라인으로부터 막 퇴적에 의해 파생한 라인(나중에 세컨드 코어로 됨)의 LER이 충분히 평활화되어 있으면, 그 라인 에지 측벽에 막 퇴적을 더 행하여 최종 라인을 형성해도, 새롭게 만들어진 에지의 LER은 그다지 평활화되지 않을 가능성이 있다. 즉, 상기한 중간 정도의 LER이 큰 LER과 같은 정도일 가능성도 있고, 중간 정도의 LER이 작은 LER의 값에 가까울지, 큰 LER과 작은 LER의 중간에 가까울지는 예측이 어렵다. 그 때문에, 상기한 방법을 이하와 같이 수정할 수 있다. 우선, 전술한 방법과 마찬가지로 에지에 화상 내의 일 방향으로부터 다른 방향을 따라서 번호를 매긴다. LER값의 수열을 작성할 때에는 반드시 이 번호 순서에 따라서 값을 나열하는 것으로 한다. 다음으로 이니셜 코어 위치를 가정하고, 그 가정을 기초로 LER이 큰 값으로 될 것인 에지의 LER 측정값과, LER이 작은 값으로 될 것인 에지의 LER 측정값만으로 새로운 LER값의 열을 만들고, 그것이 예측되는 LER값의 분포(대와 소의 두 값의 분포)와 동등한지의 여부를 판정한다. 가정하는 이니셜 코어의 위치를 바꿔서 이것을 행하면 된다. 이 수정에 의해 계산 시간은 증가하지만 판정의 정밀도가 향상된다. 계산 시간보다도 판정 정밀도를 우선하는 경우는 이 방법 쪽이 좋다. 이 방법을 이하, 이니셜 코어를 특정하는 제 2 방법이라 부른다.
이니셜 코어의 특정은 할 수 없지만 세컨드 코어의 특정에 유효한 수단이 있다. 다음으로 이것을 설명한다. 세컨드 코어는 스페이스로 되기 전에는 레지스트 라인의 측벽에의 막 퇴적으로 형성된 라인이었다. 따라서 LER 전사 모델에 따르면, 세컨드 코어의 왼쪽 에지와 오른쪽 에지의 에지 형상은 서로 닮아 있다. 그래서, CD-SEM 관찰로 얻어진 탑뷰 화상에 찍히는 모든 스페이스 패턴에 대해서, 왼쪽 에지의 에지 형상과 오른쪽 에지의 에지 형상의 유사도를 산출하면 된다. 유사도의 예로서는 (수학식 3)을 이용하면 된다. 그러나, 최종 패턴이 대전하는 등 해서, 스페이스의 좌우 어느 한쪽의 에지만이 노이즈의 영향을 크게 받는 경우가 있다. 이 경우에는, 유사도가 작아져 세컨드 코어의 특정이 어려워진다. 그 때에는 (수학식 4)에 따라서 스페이스를 사이에 두고 서로 인접하는 라인의 중심 위치 변동의 유사도를 계산하면 된다.
상기 수순의 결과, 높은 유사도가 얻어진 스페이스는 세컨드 코어이다. 또한, 단순히 높은 유사도의 스페이스를 세컨드 코어로 단정하는 것보다도 판정의 정밀도를 올리는 방법이 있다. SAQP로 형성된 패턴에 있어서, 나열되어 있는 스페이스는 세컨드 코어, 이니셜 코어, 세컨드 코어, 갭의 반복으로 되지만, 이니셜 코어 및 갭에서는 좌우 에지 형상의 유사도는 높아지지 않는 것을 이용한다. 구체적으로는, 스페이스에 대해서 나열되어 있는 순서로 번호를 매기고, 스페이스의 좌우 에지의 유사도의 스페이스 번호 의존성을 구한다. 그러면 이 유사도의 스페이스 번호 의존성은 대·소의 반복으로 될 것이며 대(大)에 상당하는 부분이 세컨드 코어로 된다.
상기한 발명은, 특허문헌 1에 나타내는 방법을 SAQP에 적용해서 이니셜 코어는 특정하지 않고 세컨드 코어만을 특정하는 방법보다도 정밀도가 높다. 왜냐하면, 막 퇴적에 의해서 형성되는 라인은 원래 좌우 대칭인 형상으로 하는 것이 바람직하므로, 에칭의 프로세스를 연구하는 것에 의해 대칭에 가까워져 있기 때문이다. 이 경우는 신호 파형에 있어서 원래의 에지와 막 퇴적으로 만들어진 에지의 차이는 극히 작다. 그러나 LER의 대소는 남기 때문에, 본 발명을 이용하면 세컨드 코어 특정의 정밀도는 높아진다.
당초의 목적으로 되돌아가면, 이니셜 코어를 높은 정밀도로 구하기 위해서는 최초에 세컨드 코어를 구하면 된다. 스페이스에 1, 2, 3…으로 번호를 매기면, 세컨드 코어에 상당하는 스페이스의 번호는 전술한 스페이스의 좌우 에지의 유사도를 이용한 방법에 의해서, 1 및 3(mod4) 혹은 2 및 0(mod4) 중 어느 것인지를 알 수 있다. 따라서, 이니셜 코어의 후보는 전자의 경우 2 또는 0(mod4), 후자의 경우는 1 또는 3(mod4)으로 두 가지 케이스로 좁혀지게 된다. 이 프로세스를 생략하고 이니셜 코어를 구하려고 하면, 이니셜 코어가 스페이스 1, 2, 3, 4인 경우 모두에 대하여 정확도를 평가하고, 네 가지 중에서 정해(正解)를 도출해야만 한다. 그러나 최초에 후보를 2개로 좁혀둠으로써, 보다 정밀도가 높은 동정을 할 수 있다. 이 방법은, 이니셜 코어를 직접 구하는 방법보다도 계산 시간이 길어지지만 정밀도는 향상된다.
이상, 이니셜 코어를 특정하기 위한 방법을 기술했다. 다음으로, 이니셜 코어 위치를 특정한 후에 패턴 형성 공정의 문제점을 추정하기 위한 치수 지표에 대하여 기술한다.
가장 기본적인 지표는 최종적인 라인 패턴의 폭이다. 이하 이것을 CDL_final로 기재한다. 2회째의 제막 공정은 도 1에서는 생략되어 있고, 도 1의 (f)와 도 1의 (g) 사이에 행해지고 있지만, 막이 균일하게 퇴적되어 있으면 최종적인 CD_final은 라인 번호에 상관없이 일정해진다. 그러나 하지 표면의 화학적인 성질의 차이나 세컨드 코어 패턴 간의 거리의 분포에 따라서 CDL_final에 주기적인 변화가 나타날 가능성이 있다. 그래서, 이니셜 코어를 사이에 두는 라인의 폭, CDL_finalcore와 갭을 사이에 두는 라인의 폭, CDL_finalgap을 제안한다. 복수 개소의 데이터가 취해지는 경우에는, 단순한 라인폭 CDL_final의 평균값이 아닌 CDL_finalcore와 CDL_finalgap의 평균값을 취하면 된다. 전자는 원래 레지스트 패턴이 있었던 위치에 형성된 라인의 치수이고, 후자는 원래 스페이스 영역에 있었던 위치에 형성된 라인의 치수이다. 즉, 다른 과정을 거쳐 형성되어 있기 때문에, 이들의 양에 차이가 있으면 원래의 레지스트 패턴의 영향이 보이게 된다.
마찬가지로, 중요한 치수 지표로서, 스페이스 패턴의 폭이 있다. 이 값의 주기적인 변화는 주로 1회째의 제막 공정에서의 막의 불균일성에 따른다. 이와 같은 불균일성이 발현하는 원인은 상기한 CDL_final의 경우와 같다. 이 지표 자체는 종래 계측되어 왔던 스페이스폭과 같은 것이지만, 이니셜 코어의 위치를 알면 구별할 수 있다. 이니셜 코어의 스페이스폭을 CDS_initcore, 세컨드 코어의 스페이스폭을 CDS_2ndcore, 갭의 스페이스폭을 CDS_gap으로 하고, 그 값들을 비교하면 공정의 영향을 분리할 수 있다. 복수의 데이터가 있는 경우는 평균값을 취하면 된다. 예를 들면, CDS_2ndcore가 비정상적으로 작은 값이면, 1회째의 제막에서 막 퇴적량이 불충분했다는 것이 된다(상세는 실시예에 기재함).
상기한 치수를 나타내는 지표를 도 6에 도시했다. 부호 601이 CDL_finalcore, 부호 602가 CDL_finalgap, 부호 603이 CDS_initcore, 부호 604가 CDS_2ndcore, 부호 605가 CDS_gap이다. 본 발명에서는 추가로 신규인 이하의 지표를 제안한다. 그들은, 도 6 중의 부호 606으로 나타내는 CD_core와, 부호 607로 나타내는 CD_gap이다. 전자는 최초에 형성한 레지스트 패턴 치수에 상당하지만, 에칭 공정 등을 거치고 있기 때문에 최초의 레지스트 패턴 치수와 완전히 동등한 값으로는 되지 않는다. 이들 두 가지는 치수 혹은 패턴 위치의 이상이 최초의 레지스트 패턴 치수와 관계가 있는지의 여부를 판정하기 위하여 이용된다. 이 지표에 대해서도, 복수 개소로부터 데이터를 취득할 수 있으면 평균을 내면 된다.
실효적인 중첩 오차에 대해서는, 이니셜 코어를 특정할 수 있으면 계산할 수 있다. 이니셜 코어가 특정됨으로써, 최초의 레지스트 패턴의 에지가 전사되어 만들어진 에지를 특정할 수 있다. 도 6에서는 부호 606으로 나타내는 CD_core를 부여하는 2개의 에지이다. x 좌표 위에서 이 2개의 에지의 중앙을 기준점으로 한다. 이것보다도 하층의 패턴에 대한 각 라인 패턴의 중첩 오차를 구하기 위해서는, 각 라인 패턴의 중심의 x 좌표를 구하고, 최초의 레지스트 패턴을 형성했을 때에 산출한 중첩 오차에 이 기준점으로부터의 어긋남량을 더하면 된다.
본 발명에서는, 지금까지 할 수 없었던 SAQP 프로세스로 작성한 최종 패턴 화상으로부터의 프로세스의 과제 추정이나 각 패턴의 중첩 어긋남 평가를 가능케 한다. 화상 내의 각 에지의 LER이나 에지 형상의 상관값, 특정 에지 간의 거리를 계산하는 것이기 때문에 라인 패턴군의 끝을 촬상할 필요가 없으며, 디바이스 성능상 중요한 영역을 직접 검사할 수 있다. 또한, 한 변이 수백 나노미터 정도인 시야의 화상을 찍으면 되므로, 촬상 시간은 종래와 동등해도 충분하다. 화상을 보존하기 위한 기억 영역도 종래와 동등하다. 즉, 비용이나 스루풋을 악화시키지 않고, 지금까지 할 수 없었던 프로세스의 평가를 가능케 한다.
이하, 본 발명을 실시예에 의해 상세히 설명한다.
또한, 본원 발명은 주로 CDSEM을 예로서 기재하고 있지만, 패턴의 측장이나 검사는 다른 장치로 행해도 되며, 예를 들면 범용적인 주사형 전자 현미경을 이용해도 되고, 이온 현미경이나 투과형 전자 현미경이나 주사 투과형 전자 현미경 등의 하전 입자선 장치를 이용하는 것이 가능하다. 또한, 얻어진 패턴의 정보를 이용한 계산 장치를 사용할 수 있으면, 반드시 하전 입자선 장치와 일체화한 장치일 필요는 없다.
또한, 검출기로 검출하는 대상도 주로 2차전자를 예로서 기재하고 있지만, 반사 전자나 미러 전자, 시료로부터 발하는 이온 등의 하전 입자를 검출해서 실현할 수 있다는 것을 미리 기술해 둔다.
[실시예 1]
본 발명의 제 1 실시예를 이하에 기술한다. 본 실시예에서는, 이미 취득한 SAQP에 의해 형성한 패턴의 화상으로부터, 계산 시간보다도 정밀도를 중시해서 이니셜 코어를 특정하고, 추가로 치수 계측을 행해서 공정의 문제점을 추정해 수율을 향상시킨 예를 설명한다.
본 실시예에서 해석한 라인 & 스페이스 패턴의 화상의 모식도를 도 4의 (a)에 나타낸다. 또한, 이 패턴의 단면 구조에 상당하는 모식도를 도 4의 (b)에 나타낸다. 이 패턴은 도 1에 그 단면을 나타내는 프로세스에 의해서 제작했다. 도 1의 (a)에서 최상면에 형성되어 있는 단면이 직사각형인 패턴은 액침(液浸) ArF 리소그래피에 의해서 만들어졌다. 또한, 도 7에 본 실시예에서 이용한 이니셜 코어 특정의 플로차트를, 도 8에 본 실시예에서 이용한 샘플 관찰 장치 및 해석 시스템의 구성을 포함하는 주사 전자 현미경의 개념도를 나타낸다. 또한, 화상 해석 중인 모니터 화면 중의, 본 발명을 실시시켰을 때에 나타나는 윈도우의 모식도, 2개의 그래프를 도 9, 10, 11에 나타낸다. 또한, 본 발명의 적용 결과 추정된 패턴 형성의 도중 공정에 있어서의 단면도를 도 12에 나타낸다. 또한, 도 13에 최종적으로 얻어진 결과의 표를 조작 단말 화면에 표시한 도면의 일례를 나타낸다.
도 7의 플로를 실시하기 전에 SAQP를 이용해서 미세한 라인 & 패턴 화상을 취득했다. 주사 전자 현미경의 샘플 스테이지(시료대)(808) 위에 샘플(시료)(807)을 재치(載置)하고, 전자총(802)으로부터 나온 전자선(803)을 렌즈(804, 806) 및 편향기(805)를 포함하는 전자광학계(조사 광학계)에 의해 샘플(807)에 조사해, 샘플로부터 발생한 이차전자(809)를 검출기(검출 광학계)(810)로 검출하고, 주사 전자 현미경의 각 부위의 제어계(811), 및 샘플 관찰 장치 및 해석 시스템의 단말(즉, 검출기로부터 얻어진 결과를 화상 데이터로서 산출하는 산출부)(812)를 통해서 검출 신호에 의거한 화상 데이터를 데이터 기억 장치(813)에 저장한다. 또한, 부호 801은 주사 전자 현미경의 케이싱이다.
다음으로, 조작자는 샘플 관찰 장치 및 해석 시스템을 포함하는 주사 전자 현미경으로부터 데이터 송수신 가능한 화상 해석 장치(814)의 단말을 조작해, 이니셜 코어 특정을 실행하는 프로그램을 동작시켰다(공정 S701). 다음으로 데이터 기억 장치(813)로부터 화상 데이터를 호출해서, 화상 해석 장치(814)의 모니터 화면에 표시시켰다(공정 S702). 즉, 화상 해석 장치(814)는 데이터 기억 장치(813)로부터 화상 데이터를 호출하기 위한 입출력부(815)와, 이니셜 코어나 세컨드 코어 등을 판정하는 프로그램을 동작시키는 판정부(816)와, 그 판정 결과를 표시하는 표시부(817)를 갖는다. 또한, 도시는 하지 않지만 해석 시스템의 단말(산출부)(812)쪽에 표시부를 설치해도 된다. 입출력부나 판단부도 마찬가지로 본원의 과제를 해결하는 범위에서 주사 전자 현미경이나 화상 해석 장치, 혹은 그 밖의 장치에 조립되어 있어도 상관없다.
그리고, 이 조작에 의해 표시된 윈도우를 도 9에 나타낸다. 호출한 화상을 부호 901로 나타낸다.
다음으로 조작자는 공정 S703으로 진행하여, 화상(901) 상에서 해석을 하고자 하는 영역을 설정했다. 설정된 영역은 파선의 프레임(902)으로 나타나 있다.
다음으로 조작자는 공정 S704로 진행하여, 에지의 정의를 입력했다. 구체적으로는, 화면에 나타나 있는 Edge Parameters의 버튼(903)을 클릭했다. 그러면, 라인 패턴의 에지를 정의하기 위한 파라미터 설정 윈도우가 나타나고, 조작자는 그곳에서 에지의 정의를 입력했다.
다음으로 조작자는 공정 S705로 진행하여, Edge Extraction의 버튼(904)을 클릭해서 에지를 추출했다. 그러면 화상(901)의 파선 프레임(해석 영역)(902) 내에 있는 라인 패턴 상에, 왼쪽에서부터 번호(1, 2, 3, 4, 5)가 매겨졌다. 이 번호들은 도 4에서 나타난 라인 패턴(412, 414, 416, 418, 420)에 각각 대응한다. 또한, 화상 위에 에지가 점의 집합으로서 표시되었다.
다음으로 조작자는 공정 S706으로 진행하여, 코어 특정 알고리즘 중 세컨드 코어만을 구할지, 세컨드 코어를 구한 후에 이니셜 코어도 구할지의 선택을 했다. 세컨드 코어를 구한 후에 이니셜 코어를 구하는 것을 선택하고, 2nd + initial cores estimation의 표시의 왼쪽에 있는 선택 기호를 클릭했다. 또한, 코어 특정 시에 산출하는 ρ_s나 LER값을 표시하는 것을 희망했으므로, Show detail의 표시의 왼쪽에 있는 선택 기호를 클릭했다. 또한, 여기에서는 세컨드 코어를 구하고 나서 이니셜 코어를 구하고 있으나, 앞에서도 설명했지만 직접 이니셜 코어를 구하는 알고리즘으로 할 수도 있다.
그 후 조작자는 Analysis의 표시 버튼(905)을 클릭하고, 이니셜 코어 특정의 해석을 실행시켰다.
그러면 화상 해석 장치(814)에 있어서, 라인 1 내지 5의 에지(에지 번호 E_n은 1 내지 10의 값을 취한다. 도 4에서 나타난 에지(401∼410)에 대응)의 위치 정보로부터 Δx(E_n, i)를 산출했다. 여기에서 i는 1 내지 256의 값을 취한다. 즉 P_n=256이다. 다음으로, (수학식 3)에 따라서 스페이스 번호 1 내지 4의 스페이스(도 4에서는 스페이스(411, 413, 415, 417)에 대응)에 대해서 ρ_s를 구했다. 또한, 스페이스 번호는 그 왼쪽에 있는 라인의 번호와 동등하다. 또한, 이 ρ_s의 L_n 의존성을 조작 단말 화면에 그래프 표시시켰다. 이 그래프를 도 10에 나타낸다. 화상 해석 장치(814)는 이 결과를 대소의 값의 반복에 적용시키고, 스페이스 2(화면 내 라인 2의 오른쪽)와 스페이스 4의 ρ_s가 크므로, 이들을 세컨드 코어로 판단했다(공정 S707).
계속해서 화상 해석 장치(814)는 10개의 에지로부터 (수학식 2)에 따라서 LER을 산출했다. 또한, 이 LER의 에지 번호 E_n에 대한 의존성을 조작 단말 화면에 그래프 표시시켰다. 이 그래프를 도 11에 나타낸다.
화상 해석 장치(814)는 다음으로 공정 S708으로 진행하여, 이니셜 코어를 특정했다. 그 수순은 이하와 같다. 우선, 이니셜 코어가 스페이스 1(화면 내에서 라인 1의 오른쪽, 즉 E_n=2의 에지와 E_n=3의 에지의 사이)인 것으로 가정했다. 이 가정 하에서는, 에지 1 내지 10까지의 값의 LER값의 변화는 대중중대중소소중대중으로 된다. 여기에서 대 혹은 소로 되는 에지의 번호 E_n만을 뽑아내면 1, 4, 6, 7, 9로 되며, 대소의 값의 열은 대를 1, 소를 0으로 하면 1, 1, 0, 0, 1로 된다. 다음으로, E_n=1, 4, 6, 7, 9의 에지의 LER값을 뽑아내 수열로 한 바, 2.51, 2.79, 2.77, 2.44, 2.42로 되었다. 단위는 나노미터이다. 이들 두 가지 수열의 상관값은 -0.10으로 되며, 거의 상관되어 있지 않다.
화상 해석 장치(814)는 다음으로 이니셜 코어가 스페이스 3(화면 내에서 라인 3의 오른쪽, 즉 E_n=6의 에지와 E_n=7의 에지의 사이)인 것으로 가정했다. 이 가정 하에서는, 에지 1 내지 10까지의 값의 LER값의 변화는 중소소중대중중대중소로 된다. 그래서, 대 혹은 소로 되는 에지의 번호 E_n만을 뽑아내면, 2, 3, 5, 8, 10으로 되고, 대소의 값의 열은 대를 1, 소를 0으로 하면 0, 0, 1, 1, 0으로 된다. 다음으로, E_n=2, 3, 5, 8, 10의 에지의 LER값을 뽑아내 수열로 한 바, 2.46, 2.58, 3.04, 2.82, 2.71로 되었다. 단위는 나노미터이다. 이들 두 가지 수열의 상관값은 0.85라는 큰 값으로 되었다.
이 결과로부터, 화상 해석 장치(814)는 스페이스 3이 이니셜 코어인 것으로 판정하고, 화상(901)의 오른쪽 상부 영역에 『이니셜 코어 : 스페이스 3』이라 표시시키며, 또한 『상관값 0.85』도 표시했다(공정 S708). 또한, 이니셜 코어의 위치를 상관값을 이용해서 특정할 경우, 모든 후보의 상기 상관값을 구해서 그 값이 최대값으로 되는 후보로 이니셜 코어의 위치를 특정해도 되지만, 전술과 같이 상관값이 크게 다른 경우가 있기 때문에(여기에서는, -0.10과 0.85), 모든 후보의 상관값을 구하는 것이 아닌, 상관값에 대해서 문턱값을 설정해 두고, 문턱값을 초과하는 후보가 특정된 시점에서 그 후보로 이니셜 코어의 위치를 특정할 수도 있다.
조작자는 이 결과로부터, 라인 1, 4, 5가 갭을 사이에 두는 라인, 라인 2 및 3이 이니셜 코어를 사이에 두는 라인으로 알 수 있고, 각각의 라인폭을 계측한 바, 갭을 사이에 두는 라인의 폭의 평균은 19.51㎚, 이니셜 코어를 사이에 두는 라인의 폭의 평균은 16.38㎚로 되었다. 설계 치수는 모두 18㎚이다. 이것으로부터, 최초에 레지스트 패턴이 형성되어 있던 영역의 패턴과, 최초에 레지스트 패턴이 형성되어 있지 않았던 영역의 패턴에서 치수가 다른 것을 알 수 있었다. 조사해본 바, 도 1의 (d)의 다음에 레지스트를 제거하는 공정에서 시간이 짧았던 탓에 레지스트가 약간 남아 도 1의 (e)의 상태로 되어야 하지만, 도 12와 같이 원래 레지스트가 있던 위치에 막이 남아 있는 것을 알 수 있었다. 이 막 위에서는 2회째에 제막하는 막의 성분이 특히 퇴적하기 어려워지는 성질을 갖고 있었기 때문에, 최종적으로 이니셜 코어를 사이에 두는 라인 쪽이 가늘게 되어 있었다.
또한, 이니셜 코어가 스페이스 3인 것을 알게 된 후, 각종 지표를 자동으로 산출하는 프로그램을 실행시킬 수도 있었다. 이 경우에는, 모니터 화면에 결과를 나타내는 윈도우가 나타난다. 이 윈도우의 모식도를 도 13에 나타낸다. 또한 이것은 화상 1매로부터의 산출예이지만, 측정 레시피에 조합시켜 복수 화상으로부터의 데이터를 도 13에 나타낸 형식의 표로 정리하고, 텍스트 파일로 해서 지정한 매체나 기억 장치(813)에 출력해 저장할 수도 있다.
본 실시예에 의해 이 문제가 명확해져 레지스트 제거 공정을 개량했기 때문에, 최종 제품의 성능이 균일해져 수율이 향상되었다.
이상 본 실시예에 따르면, SADP를 복수 회 이용해서 형성된 미세 라인 & 스페이스 패턴이어도 이니셜 코어의 위치를 높은 정밀도로 특정 가능한 주사 전자 현미경 및 검사 장치를 제공할 수 있다. 또한, 이니셜 코어의 스페이스 등의 치수의 각종 지표를 이용하는 것에 의해, SADP 프로세스를 복수 회 이용해서 제작한 최종 패턴 화상으로부터의 프로세스의 과제 추정이나 프로세스의 개량이 가능해진다.
[실시예 2]
본 발명의 제 2 실시예를 이하에 기술한다. 또한, 실시예 1에 기재되고 본 실시예에 미기재된 사항은 특단의 사정이 없는 한 본 실시예에도 적용할 수 있다. 본 실시예에서는, 반도체 소자의 양산 공장에 있어서 중첩 오차를 산출함으로써 수율의 저하를 방지한 예를 설명한다.
본 실시예에서 이용한 주사 전자 현미경은 실시예 1과 마찬가지로, 도 8에 나타나는 구성으로 되어 있다. 또한, 도 14에, 화상 해석 중인 모니터 화면 중의 본 발명을 실시시켰을 때에 나타나는 윈도우의 모식도를 나타낸다. 도 15, 16은 본 발명을 실시한 결과 나타나는 해석 결과의 표를 조작 단말 화면에 표시한 도면의 일례이다.
관찰 패턴은 도 1에 그 단면을 나타내는 프로세스에 의해서 제작했다. 도 1의 (a)에서 최상면에 형성되어 있는 단면이 직사각형인 패턴은, 액침 ArF 리소그래피에 의해서 만들어졌다. 액침 ArF 리소그래피를 실시했을 때의 레지스트 패턴의 하층(도 1에는 표시되어 있지 않음) 패턴과의 x 방향의 중첩 오차는 x 좌표 플러스 방향으로 2.10㎚였다. 또한, 디바이스의 성능을 일정 이상으로 하기 위하여, 이 층과 하층의 중첩 오차는 절대값으로 4㎚ 이하로 하는 것이 필요했다.
우선 조작자는 샘플 관찰 장치 및 해석 시스템의 단말(812)을 조작하여, 샘플(반도체 웨이퍼)(807)를 장치 내에 도입하고 전자빔(803)을 조사해 제어계(811)를 통해서 패턴의 화상을 취득했다. 또한, 화상 해석 프로그램을 동작시켜, 모니터 상에 프로그램의 윈도우를 표시시켰다. 이 모습을 도 14에 나타낸다. 이 윈도우에는 취득한 화상(1401)이 표시되어 있으며, 조작자는 화상 상에서 해석할 영역을 설정했다. 설정된 영역은 파선의 프레임(1402)으로 나타나 있다.
다음으로 조작자는 화면에 나타나 있는 Edge Parameters의 버튼(1403)을 클릭했다. 그러면, 라인 패턴의 에지를 정의하기 위한 파라미터 설정 윈도우가 나타나고, 조작자는 그곳에서 에지의 정의를 입력했다. 다음으로, Edge Extraction의 버튼(1404)을 클릭했다. 그러면 화상(1401)의 파선 프레임(해석 영역)(1402) 내에 있는 라인 패턴 상에, 왼쪽에서부터 번호가 매겨졌다. 또한, 화상 위에 에지가 점의 집합으로서 표시되었다.
다음으로 조작자는 코어 특정 알고리즘 중 세컨드 코어만을 구할지, 세컨드 코어를 구한 후에 이니셜 코어도 구할지의 선택을 했다. 여기에서는 세컨드 코어를 구한 후에 이니셜 코어를 구하는 것을 선택했다.
그 후 조작자는 Analysis의 표시 버튼(1405)을 클릭해, 이니셜 코어 특정의 해석을 실행시켰다. 그러면 화상(1401)의 오른쪽 상부 영역에 『이니셜 코어 : 스페이스 4』 『상관값 0.66』의 표시가 나타났다.
그 후, Calculation의 버튼(1406)을 클릭한 바, 최초의 레지스트 패턴의 중심 위치를 추정하고, 그곳을 x축 원점으로 했을 때의 각 패턴의 중심 위치의 좌표를 산출해서, 도 15의 (a)에 나타내는 표로서 화면에 표시했다. 또한 도 15의 (b)에 나타내는 윈도우가 나타났다. 여기에서 라인에는 A에서부터 D까지의 종류가 있지만, 라인 B와 C는 이니셜 코어를 사이에 두는 라인을 의미하고 있다. 라인 A와 D는 이니셜 코어로부터 가장 먼 라인을 의미하고 있다. 도 15의 (b)의 셀(1501)에 라인 패턴의 피치의 설계값을, 셀(1502)에 최초의 레지스트 패턴을 형성한 리소그래피에 있어서의 하층과의 중첩 어긋남량 2.10㎚를 입력한 바, 각 패턴의 중첩 어긋남량이 자동적으로 산출되고, 조작 단말 화면에 표시된 계산 결과의 표는 예를 들면 도 16과 같이 되었다.
조작자는 화상을 취득한 후에 도 16의 결과를 내기까지의 조작을 레시피에 등록하고, 100개소의 화상에 대해서 마찬가지의 해석을 자동으로 행하도록 했다. 1매의 화상에는 8 내지 9개의 라인이 포함되어 있지만, 단말(812)의 계산 기능은 그 라인들을 모두 A 내지 D 중 무엇에 상당하는지를 분류하고 각 라인의 중첩 어긋남량을 산출했다. 그 결과, 합계 868개의 라인 중, 약 1/4에 해당하는 212개의 라인에서 중첩 어긋남량이 4㎚를 초과해 버리는 것을 알 수 있었다. 이것은 제품 불량율을 증가시켜 문제가 되는 레벨이다.
그래서 조작자는 양산 공정을 일시 정지시켜 그 이상의 수율 저하를 방지함과 함께 공정의 체크를 행한 바, CDS_2ndcore의 값의 불균일이 큰 것을 알 수 있었다. 그래서 1회째의 제막을 행하는 장치를 점검한 바, 전압이 불안정한 것을 알 수 있으며, 이것을 수리해서 수율을 목표 레벨로 되돌릴 수 있었다.
본 발명에 의해, 이전에는 보지 못했던 중첩 어긋남량의 증대가 검지되어, 수율의 저하를 억제할 수 있었다. 또한, 개선책을 쓸 수 있어 최종 제품의 수율을 확보할 수 있었다.
이상 본 실시예에 따르면, 실시예 1와 마찬가지의 효과를 얻을 수 있다. 또한, SAQP 프로세스로 작성한 최종 패턴 화상으로부터 각 패턴의 중첩 어긋남 평가나 프로세스의 개선이 가능해진다.
[실시예 3]
본 발명의 제 3 실시예를 이하에 기술한다. 본 실시예에서는, 반도체 소자의 양산 공장에 있어서, SADP를 3회 실시해서 형성한 미세한 라인 패턴군의 검사에 본 발명을 적용해서 이니셜 코어 위치를 특정한 예를 나타낸다. 또한, 실시예 1 또는 2에 기재되며 본 실시예에 미기재된 사항은 특단의 사정이 없는 한 본 실시예에도 적용할 수 있다.
도 17에 본 실시예에서 관찰한 패턴의 형성 공정의 개략을 나타내는 모식도를 나타낸다. 도 18에는 본 실시예에서 얻어진 관찰 화상을 나타낸다. 도 19는 본 실시예의 결과 얻어진 표를 조작 단말 화면에 표시한 도면의 일례이다.
패턴의 형성 과정의 모식도를 도 17에 나타낸다. SADP를 3회 행함으로써 최초에 형성한 패턴의 피치의 1/8의 피치를 가지는 밀집 패턴이 얻어진다.
도 17은 SADP를 3회 이용해서 미세한 라인 & 스페이스를 형성하는 공정을 설명하기 위한 패턴의 단면 모식도이다. 도 17의 (a)∼도 17의 (c)가 1회째의 SADP로 라인 패턴을 형성하는 공정을 나타내고 있고, 도 17의 (d)∼도 17의 (e)가 2회째의 SADP로 라인 패턴을 형성하는 공정, 도 17의 (f)∼도 17의 (g)가 3회째의 SADP로 라인 패턴을 형성하는 공정을 나타내고 있다. 우선, 아래에서부터 차례로 적층된 실리콘 산화막(228), 카본막(227), 실리콘 산화막(226), 실리콘 질화막(225), 실리콘 산화막(224), 카본막(223), 반사 방지막(222)의 적층막 상에 라인 형상으로 패터닝된 레지스트층(221)을 형성한다(도 17의 (a)). 또한, 레지스트층(121)은 도면 상에서는 1개이지만 실제로는 다수 개가 형성되어 있다. 다음으로, 레지스트층(221)을 덮도록 실리콘 산화막(231)을 형성하고, 실리콘 산화막(131)을 이방성 에칭하는 것에 의해, 레지스트층(221)의 양 사이드에 라인 형상의 실리콘 산화막(231)을 형성하고, 레지스트층(221)을 애싱 등으로 제거한다(도 1의 (b)). 다음으로, 라인 형상의 실리콘 산화막(231)을 마스크로 해서 반사 방지막(222) 및 카본막(223)의 적층막을 에칭 이방성 에칭하는 것에 의해 라인 형상의 적층막을 형성한다(도 1의 (c)). 이것에 의해, 최초의 리소그래피로 작성한 패턴의 피치의 절반의 피치의 밀집 패턴을 형성할 수 있다.
다음으로, 반사 방지막(222)을 제거하고, 라인 형상의 카본막(223)을 덮어서 실리콘 산화막(241)을 형성 후, 이방성 드라이 에칭에 의해 실리콘 산화막(241)을 에칭하는 것에 의해, 카본막(223)의 양 사이드에 라인 형상의 실리콘 산화막(241)을 형성하고, 카본막(223)을 제거한다(도 17의 (d)). 다음으로, 실리콘 산화막(241)을 마스크로 해서 이방성 에칭을 행하는 것에 의해, 라인 형상의 실리콘 산화막(224)과 실리콘 질화막(225)의 적층막을 형성한다(도 17의 (e)). 이것에 의해, SADP로 형성한 패턴에 대해서 피치를 더 분할할 수 있다.
이어서, 실리콘 산화막(224)을 제거하고, 라인 형상의 실리콘 질화막(225)을 덮어서 실리콘 산화막(251)을 형성 후, 이방성 드라이 에칭에 의해 실리콘 산화막(251)을 에칭하는 것에 의해, 실리콘 질화막(225)의 양 사이드에 라인 형상의 실리콘 산화막(251)을 형성하고, 실리콘 질화막(225)을 제거한다(도 17의 (f)). 다음으로, 실리콘 산화막(251)을 마스크로 해서 이방성 에칭을 행하는 것에 의해, 라인 형상의 실리콘 산화막(226)과 카본막(227)의 적층막을 형성한다(도 17의 (g)). 이것에 의해, SAQP로 형성한 패턴에 대해서 피치를 더 분할할 수 있다. 또한, 상기 재료는 일례이며 상기 재료로 한정되지 않는다.
도 17에 나타낸 공정에서 제작한 미세한 라인 & 스페이스 패턴을 관찰해서 얻어진 화상의 모식도를 도 18에 나타낸다. 빗살 격자 모양의 부분이 스페이스, 흰 부분이 라인 패턴이다.
도 5에 나타낸 규칙에 의거하면, 도 17에 있어서 라인군(1701)에 속하는 에지의 형상은 모두 유사하고, 라인군(1702)에 속하는 에지의 형상도 모두 유사하다. 따라서, 서로 인접하는 에지의 유사도의 분포를 조사하는 것에 의해서, 이니셜 코어의 후보 위치와 갭의 후보 위치를 판명한다. 여기에서는, 이니셜 코어는 라인군(1701)과 라인군(1702)의 사이에 있지만, 도면 중의 라인군(1701)의 좌측, 혹은 라인군(1702)의 우측(이들은 갭임)도 이 단계에서는 구별할 수 없다.
도 18에 대해서 이 규칙을 적용한 바, 화상 내 왼쪽에서부터 12번째의 에지(1801)와 13번째의 에지(1802)의 사이 및 마찬가지로 왼쪽에서부터 4번째의 에지(1803)와 5번째의 에지(1804)의 사이가, 이니셜 코어의 후보인 것을 알 수 있었다.
또한, 도 5에 나타낸 규칙에 의거하면, 도 17에서 이니셜 코어의 하나 외측의 스페이스의 외측 에지 즉, 에지(1703)와 에지(1704)가 가장 큰 LER을 지니게 된다. 또한, 갭에 인접하는 에지 즉, 에지(1705, 1706)나 에지(1707)가 가장 작은 LER을 가지게 된다. 그래서 이니셜 코어가 에지(1801)와 에지(1802) 사이에 있는 것으로 가정하고, LER이 커질 것으로 기대되는 에지(1801)를 포함하는 라인에 대해서 좌측의 스페이스의 좌측의 에지(왼쪽에서부터 10번째로 되는)(1805)와 에지(1802)를 포함하는 라인에 대해서 우측의 스페이스의 우측의 에지(왼쪽에서부터 15번째로 되는)(1806), LER이 작아질 것으로 가정되는 에지(1803)와 에지(1804)의 LER을 산출했다. 또한, 반대로 이니셜 코어가 왼쪽에서부터 4번째와 5번째의 에지(각각 에지(1803)와 에지(1804))의 사이에 있는 경우에 대해서도 마찬가지로, LER이 커질 것으로 기대되는 왼쪽에서부터 2번째와 7번째의 에지(각각 에지(1807)와 에지(1808))의 LER, 또한 작아질 것으로 기대되는 에지(1801)와 에지(1802)의 LER을 비교하면 되게 된다. 그래서 이들을 산출했다.
이 결과를 조작 단말 화면에 표시한 도면의 일례를 도 19에 나타낸다. 최초의 케이스를 생각하면, 확실히 에지(1805)와 에지(1806)의 LER이 크고, 에지(1803)와 에지(1804)의 LER은 비교적 작은 것을 알 수 있다. 반대의 케이스를 생각하면 에지(1807)와 에지(1808)의 LER과 에지(1801, 1802)의 LER을 비교하지만, 이들의 값은 거의 같아 차이가 보이지 않는다. 이것에 의해 전자가 바른 것으로 추정하고, 이니셜 코어는 에지(1801)와 에지(1802) 사이에 있는 것으로 판단했다.
이것에 의해, 실시예 2와 마찬가지로 각 패턴의 하층에 대한 중첩 어긋남을 계산할 수 있으며, 중첩 어긋남의 공정 관리를 보다 정확하게 할 수 있게 되었다.
또한, 본 발명은 상기한 실시예로 한정되는 것은 아니며, 다양한 변형예가 포함된다. 예를 들면, 상기한 실시예는 본 발명을 알기 쉽게 설명하기 위하여 상세히 설명한 것이며, 반드시 설명한 모든 구성을 구비하는 것으로 한정되는 것은 아니다. 또한, 어느 실시예의 구성의 일부를 다른 실시예의 구성으로 치환하는 것도 가능하며, 또한 어느 실시예의 구성에 다른 실시예의 구성을 추가하는 것도 가능하다. 또한, 각 실시예의 구성의 일부에 대하여 다른 구성의 추가·삭제·치환을 하는 것이 가능하다.
이상, 본원 발명을 상세히 설명했지만, 이하에 발명의 형태를 열거한다.
(1) 기판 상에 형성된 제 1 패턴에 대하여 막 퇴적을 행해서 제 1 패턴의 양 측벽에 제 2 패턴을 형성한다는 공정을 1회 이상 행함으로써 형성되는 복수의 라인 패턴을 갖는 시료에 대하여, 상공(上空)으로부터 관찰을 행하는 패턴 검사 방법으로서, 인접하여 나열되는 복수의 라인군으로부터 각각의 라인 에지의 요철의 지표 즉 라인 에지 러프니스값을 산출하고, 라인 에지 러프니스값의 화상 내에 있어서의 분포로부터, 제 1 패턴의 중심이 어디의 라인 또는 스페이스의 위치에 형성되어 있었는지를 특정하는 것을 특징으로 하는 패턴 검사 방법.
(2) 기판 상에 형성된 제 1 패턴에 대하여 막 퇴적을 행해서 제 1 패턴의 양 측벽에 제 2 패턴을 형성한다는 공정을 1회 이상 행함으로써 형성되는 복수의 라인 패턴을 갖는 시료에 대하여, 상공으로부터 관찰을 행하는 패턴 검사 방법으로서, 스페이스를 사이에 두고 인접하는 에지의 요철 형상의 유사도를 산출함으로써, 마지막의 막 퇴적 전에 형성되어 있던 라인 패턴의 위치를 특정하고,
인접하여 나열되는 복수의 라인군으로부터 각각의 라인 에지의 요철의 지표 즉 라인 에지 러프니스값을 산출하고, 라인 에지 러프니스값의 화상 내에 있어서의 분포로부터, 제 1 패턴의 중심이 어디의 라인 또는 스페이스의 위치에 형성되어 있었는지를 특정하는 것을 특징으로 하는 패턴 검사 방법.
(3) 기판 상에 형성된 제 1 패턴에 대하여 막 퇴적을 행해서 제 1 패턴의 양 측벽에 제 2 패턴을 형성한다는 공정을 1회 이상 행함으로써 형성되는 복수의 라인 패턴을 갖는 시료에 대하여, 상공으로부터 관찰을 행하는 패턴 검사 방법으로서, 인접하여 나열되는 복수의 라인에 대하여 라인 중심 위치의 라인 길이 방향을 따른 변동을 산출하고 그것을 라인의 중심 변동으로 하여, 인접하는 라인의 중심 변동의 형태의 유사도를 산출함으로써, 마지막의 막 퇴적 전에 형성되어 있던 라인 패턴의 위치를 특정하고,
인접하여 나열되는 복수의 라인군으로부터 각각의 라인 에지의 요철의 지표 즉 라인 에지 러프니스값을 산출하고, 라인 에지 러프니스값의 화상 내에 있어서의 분포로부터, 제 1 패턴의 중심이 어디의 라인 또는 스페이스의 위치에 형성되어 있었는지를 특정하는 것을 특징으로 하는 패턴 검사 방법.
(4) (1) 내지 (3) 중 어느 하나에 기재된 패턴 검사 방법으로서, 제 1 패턴의 에지의 위치에 형성되어 있는 에지와, 제 1 패턴으로부터 가장 먼 위치에 형성되어 있는 에지에 대한 라인 에지 러프니스값만을 이용하는 것을 특징으로 하는 패턴 검사 방법.
(5) (1) 내지 (4) 중 어느 하나에 기재된 패턴 검사 방법으로서, 화상 내에 있어서 특정된 제 1 패턴의 중심이 있던 위치를 기준으로 하여, 미리 정해진 위치에 있는 2개의 에지의 거리를 산출하는 것을 특징으로 하는 패턴 검사 방법.
(6) 기판 상에 형성된 제 1 패턴에 대하여 막 퇴적을 행해서 제 1 패턴의 양 측벽에 제 2 패턴을 형성한다는 공정을 1회 이상 행함으로써 형성되는 복수의 라인 패턴을 갖는 시료에 대하여, 상공으로부터 관찰을 행하는 패턴 검사 장치로서,
화상으로부터 패턴의 에지를 추출하기 위한 연산 장치와,
스페이스를 사이에 두고 인접하는 2개의 에지의 형상의 유사도를 산출하는 연산 장치나 스페이스를 사이에 두고 인접하는 2개의 라인의 중앙 위치의 라인을 따른 방향의 변동의 유사도를 산출하는 연산 장치의 적어도 한쪽과,
라인 에지 러프니스의 값의 분포를 해석하는 해석 장치와,
화상 및 에지 위치의 데이터를 기억하기 위한 장치
를 구비한 것을 특징으로 하는 패턴 검사 장치.
1…이니셜 코어, 2…세컨드 코어, 3…갭, 101…라인 패턴의 왼쪽 에지, 102…라인 패턴의 오른쪽 에지, 103…라인 패턴의 왼쪽 에지, 104…라인 패턴의 오른쪽 에지, 105…라인 패턴의 왼쪽 에지, 106…라인 패턴의 오른쪽 에지, 107…라인 패턴의 왼쪽 에지, 108…라인 패턴의 오른쪽 에지, 121…레지스트층, 122…반사 방지막, 123…카본막, 124…실리콘 산화막, 125…실리콘 질화막, 126…실리콘 산화막, 131…실리콘 산화막, 141…실리콘 산화막, 221…레지스트층, 222…반사 방지막, 223…카본막, 224…실리콘 산화막, 225…실리콘 질화막, 226…실리콘 산화막, 227…카본막, 228…실리콘 산화막, 231…실리콘 산화막, 241…실리콘 산화막, 251…실리콘 산화막, 401…라인 패턴의 왼쪽 에지, 402…라인 패턴의 오른쪽 에지, 403…라인 패턴의 왼쪽 에지, 404…라인 패턴의 오른쪽 에지, 405…라인 패턴의 왼쪽 에지, 406…라인 패턴의 오른쪽 에지, 407…라인 패턴의 왼쪽 에지, 408…라인 패턴의 오른쪽 에지, 409…라인 패턴의 왼쪽 에지, 410…라인 패턴의 오른쪽 에지, 411…스페이스부, 412…라인부, 413…스페이스부, 414…라인부, 415…스페이스부, 416…라인부, 417…스페이스부, 418…라인부, 419…스페이스부, 420…라인부, 421…스페이스부, 501…퇴적한 막의 표면에 상당하는 라인 에지, 502…코어 패턴의 라인 에지, 601…CDL_finalcore, 602…CDL_finalgap, 603…CDS_initcore, 604…CDS_2ndcore, 605…CDS_gap, 606…CD_core, 607…CD_gap, S701…이니셜 코어 특정 프로그램을 동작시키는 공정, S702…대상 데이터를 호출하는 공정, S703…해석 대상 영역을 설정하는 공정, S704…에지의 정의를 입력하는 공정, S705…에지를 추출하는 공정, S706…알고리즘이나 옵션을 선택하는 공정, S707…세컨드 코어를 특정하는 공정, S708…이니셜 코어를 특정하는 공정, 801…케이싱, 802…전자총, 803…전자선, 804…렌즈, 805…편향기, 806…렌즈, 807…샘플, 808…샘플 스테이지, 809…샘플로부터 발생한 이차전자, 810…검출기, 811…제어계, 812…샘플 관찰 장치 및 해석 시스템의 단말, 813…데이터 기억 장치, 814…화상 해석 장치, 815…입출력부, 816…판정부, 817…표시부, 901…윈도우 내의 화상 표시 영역, 902…화상 상에 표시된 해석 영역, 903…에지 정의의 입력을 개시하기 위한 버튼, 904…에지 추출을 실행하기 위한 버튼, 905…해석을 실행시키는 위한 버튼, 1401…윈도우 내의 화상 표시 영역, 1402…화상 상에 표시된 해석 영역, 1403…에지 정의의 입력을 개시하기 위한 버튼, 1404…에지 추출을 실행하기 위한 버튼, 1405…해석을 실행시키는 위한 버튼, 1406…중첩 어긋남 계산을 실행시키는 위한 버튼, 1501…중첩 어긋남 계산을 실행하기 위한 입력 셀, 1502…중첩 어긋남 계산을 실행하기 위한 입력 셀, 1701…러프니스 형상이 유사한 라인군, 1702…러프니스 형상이 유사한 라인군, 1703…라인의 오른쪽 에지, 1704…라인의 왼쪽 에지, 1705…라인의 왼쪽 에지, 1706…라인의 오른쪽 에지, 1707…라인의 왼쪽 에지, 1801…화상 내의 왼쪽에서부터 12번째의 에지, 1802…화상 내의 왼쪽에서부터 13번째의 에지, 1803…화상 내의 왼쪽에서부터 4번째의 에지, 1804…화상 내의 왼쪽에서부터 5번째의 에지, 1805…화상 내의 왼쪽에서부터 10번째의 에지, 1806…화상 내의 왼쪽에서부터 15번째의 에지, 1807…화상 내의 왼쪽에서부터 2번째의 에지, 1808…화상 내의 왼쪽에서부터 7번째의 에지.

Claims (15)

  1. 하전 입자원과,
    적층막 상에 형성된 라인 형상의 제 1 패턴을 덮고, 막 퇴적을 행해서 제 1 패턴의 양 측벽에 라인 형상의 제 2 패턴을 형성하는 공정을 2회 이상 행함으로써 형성되는 복수의 라인 형상 패턴을 갖는 시료를 재치(載置)하는 시료대와,
    상기 하전 입자원으로부터 방출된 하전 입자를 하전 입자선으로 해서 상기 시료대에 재치된 상기 시료에 조사하는 조사 광학계와,
    상기 하전 입자선의 조사에 의해 상기 시료로부터 방출된 이차 하전 입자를 검출하는 검출기와,
    상기 검출기에 의해 검출된 상기 이차 하전 입자의 신호에 의거해서 얻어지는 상기 시료의 표면의 화상 데이터를 표시하는 표시부와,
    상기 화상 데이터에 의거해, 상기 시료에 있어서 인접하여 나열되는 복수의 라인 형상 패턴의 라인 에지의 요철의 지표인 라인 에지 러프니스(line edge roughness)값을 산출하는 산출부와,
    상기 복수의 라인 형상 패턴에서의 상기 라인 에지 러프니스값끼리를 비교해, 상기 제 1 패턴의 중심인 이니셜 코어(initial core)의 위치를 판정하는 판정부를 갖는 것을 특징으로 하는 하전 입자선 장치.
  2. 제 1 항에 있어서,
    상기 시료는, 상기 제 1 패턴에 대해서 2개의 상기 제 2 패턴이 형성되며, 또한 상기 제 2 패턴에 대해서 각각 2개씩 형성된 합계 4개의 라인 형상 패턴을 갖고,
    상기 판정부는, 상기 4개의 라인에서의 상기 라인 에지 러프니스값의 크기를 비교했을 때, 차례로 소중대중중대중소(小中大中中大中小)였을 경우, 상기 이니셜 코어는 라인 에지 러프니스값이 중중(中中)으로 되는 라인 에지로 샌드위치된 위치에 있는 것을 판정하는 것을 특징으로 하는 하전 입자선 장치.
  3. 제 1 항에 있어서,
    상기 판정부는, 상기 라인 형상 패턴이 포지티브형 프로세스로 형성되었을 경우, 상기 이니셜 코어가 스페이스부에 위치하는 것으로 판정하는 것을 특징으로 하는 하전 입자선 장치.
  4. 제 1 항에 있어서,
    상기 판정부는, 상기 라인 형상 패턴이 네거티브형 프로세스로 형성되었을 경우, 상기 이니셜 코어가 라인부에 위치하는 것으로 판정하는 것을 특징으로 하는 하전 입자선 장치.
  5. 제 1 항에 있어서,
    상기 이니셜 코어의 위치를 기준으로 하여, 미리 정해진 위치에 있는 2개의 에지의 거리를 산출하는 에지 산출부를 갖는 것을 특징으로 하는 하전 입자선 장치.
  6. 제 1 항에 있어서,
    상기 표시부는, 상기 제 1 패턴의 폭, 혹은 상기 이니셜 코어의 폭과 상기 이니셜 코어를 사이에 두고 양측에 배치되는 라인 혹은 스페이스의 폭을 합계한 값을 표시하는 것을 특징으로 하는 하전 입자선 장치.
  7. 하전 입자원과,
    적층막 상에 형성된 라인 형상의 제 1 패턴을 덮고, 막 퇴적을 행해서 제 1 패턴의 양 측벽에 라인 형상의 제 2 패턴을 형성하는 공정을 2회 이상 행함으로써 형성되는 복수의 라인 형상 패턴을 갖는 시료를 재치하는 시료대와,
    상기 하전 입자원으로부터 방출된 하전 입자를 하전 입자선으로 해서 상기 시료대에 재치된 상기 시료에 조사하는 조사 광학계와,
    상기 하전 입자선의 조사에 의해 상기 시료로부터 방출된 이차 하전 입자를 검출하는 검출기와,
    상기 검출기에 의해 검출된 상기 이차 하전 입자의 신호에 의거해서 얻어지는 상기 시료의 표면의 화상 데이터를 표시하는 표시부와,
    상기 화상 데이터에 의거해, 상기 시료에 있어서 인접하여 나열되는 복수의 스페이스의 좌우의 에지 형상의 유사도를 산출하는 산출부와,
    상기 라인 형상의 패턴 또는 상기 스페이스에서의 좌우의 에지 형상의 유사도에 의거해, 상기 제 1 패턴의 양측에 형성된 상기 제 2 패턴인 세컨드 코어의 위치를 판정하는 판정부를 갖는 것을 특징으로 하는 하전 입자선 장치.
  8. 제 7 항에 있어서,
    상기 판정부는,
    상기 세컨드 코어의 위치에 의거해서, 상기 제 1 패턴의 중심인 이니셜 코어의 위치를 판정하는 것을 특징으로 하는 하전 입자선 장치.
  9. 제 8 항에 있어서,
    상기 화상 데이터에 의거해, 상기 시료에 있어서 인접하여 나열되는 복수의 라인 형상 패턴의 라인 에지의 요철의 지표인 라인 에지 러프니스값을 산출하는 산출부를 갖고,
    상기 판정부는, 상기 복수의 라인 형상 패턴에서의 상기 라인 에지 러프니스값끼리를 비교하고, 상기 비교한 결과와, 상기 복수의 라인 형상 패턴에서 실측된 상기 라인 에지 러프니스값의 상관값을 구해, 상기 이니셜 코어의 위치를 판정하는 것을 특징으로 하는 하전 입자선 장치.
  10. 제 9 항에 있어서,
    상기 표시부는, 상기 이니셜 코어의 위치와 상기 상관값을 표시하는 것을 특징으로 하는 하전 입자선 장치.
  11. 하전 입자원과,
    적층막 상에 형성된 라인 형상의 제 1 패턴을 덮고, 막 퇴적을 행해서 제 1 패턴의 양 측벽에 라인 형상의 제 2 패턴을 형성하는 공정을 2회 이상 행함으로써 형성되는 복수의 라인 형상 패턴을 갖는 시료를 재치하는 시료대와,
    상기 하전 입자원으로부터 방출된 하전 입자를 하전 입자선으로 해서 상기 시료대에 재치된 상기 시료에 조사하는 조사 광학계와,
    상기 하전 입자선의 조사에 의해 상기 시료로부터 방출된 이차 하전 입자를 검출하는 검출기와,
    상기 검출기에 의해 검출된 상기 이차 하전 입자의 신호에 의거해서 얻어지는 상기 시료의 표면의 화상 데이터를 표시하는 표시부와,
    상기 복수의 라인 형상 패턴의 스페이스를 사이에 두고 인접하는 에지의 요철 형상의 유사도 혹은 인접하여 나열되는 상기 복수의 라인 형상 패턴에 대해서 라인 중심 위치의 라인 길이 방향을 따른 변동을 산출하는 것에 의해 라인의 중심 변동으로서 인접하는 라인의 중심 변동의 형상의 유사도를 산출하는 유사도 산출부와,
    상기 에지의 요철 형상의 유사도 또는 상기 라인의 중심 변동의 형상의 유사도에 의거해, 마지막의 막 퇴적 전에 형성된 라인 형상 패턴의 위치를 판정하는 위치 판정부와,
    인접하여 나열되는 상기 복수의 라인 형상 패턴의 라인 에지의 요철의 지표인 라인 에지 러프니스값을 산출하는, 러프니스값 산출부와,
    상기 마지막의 막 퇴적 전에 형성된 라인 형상 패턴의 위치 및 상기 라인 에지 러프니스값에 의거해, 상기 제 1 패턴의 중심인 이니셜 코어의 위치를 판정하는 이니셜 코어 판정부를 갖는 것을 특징으로 하는 하전 입자선 장치.
  12. 적층막 상에 형성된 라인 형상의 제 1 패턴을 덮고, 막 퇴적을 행해서 제 1 패턴의 양 측벽에 라인 형상의 제 2 패턴을 형성하는 공정을 2회 이상 행함으로써 형성되는 복수의 라인 형상 패턴을 갖는 시료에 하전 입자선을 조사해 얻어지는 상기 시료의 표면의 화상 데이터를 표시하는 표시부와,
    상기 화상 데이터에 의거해, 상기 시료에 있어서 인접하여 나열되는 복수의 라인 형상 패턴의 라인 에지의 요철의 지표인 라인 에지 러프니스값을 산출하는 산출부와,
    상기 복수의 라인 형상 패턴에서의 상기 라인 에지 러프니스값끼리를 비교해, 상기 제 1 패턴의 중심인 이니셜 코어의 위치를 판정하는 판정부
    를 갖는 것을 특징으로 하는 검사 장치.
  13. 적층막 상에 형성된 라인 형상의 제 1 패턴을 덮고, 막 퇴적을 행해서 제 1 패턴의 양 측벽에 라인 형상의 제 2 패턴을 형성하는 공정을 2회 이상 행함으로써 형성되는 복수의 라인 형상 패턴을 갖는 시료에 하전 입자선을 조사해 얻어지는 상기 시료의 표면의 화상 데이터를 표시하는 표시부와,
    상기 화상 데이터에 의거해, 상기 시료에 있어서 인접하여 나열되는 복수의 스페이스의 좌우의 에지 형상의 유사도를 산출하는 산출부와,
    상기 라인 형상의 패턴 또는 상기 스페이스에서의 좌우의 에지 형상의 유사도에 의거해, 상기 제 1 패턴의 양측에 형성된 상기 제 2 패턴인 세컨드 코어의 위치를 판정하는 판정부
    를 갖는 것을 특징으로 하는 검사 장치.
  14. 적층막 상에 형성된 라인 형상의 제 1 패턴을 덮고, 막 퇴적을 행해서 제 1 패턴의 양 측벽에 라인 형상의 제 2 패턴을 형성하는 공정을 2회 이상 행함으로써 형성되는 복수의 라인 형상 패턴을 갖는 시료에 하전 입자선을 조사해 얻어지는 상기 시료의 표면의 화상 데이터를 표시하는 표시부와,
    상기 복수의 라인 형상 패턴의 스페이스를 사이에 두고 인접하는 에지의 요철 형상의 유사도 혹은 인접하여 나열되는 상기 복수의 라인 형상 패턴에 대해서 라인 중심 위치의 라인 길이 방향을 따른 변동을 산출하는 것에 의해 라인의 중심 변동으로서 인접하는 라인의 중심 변동의 형상의 유사도를 산출하는 유사도 산출부와,
    상기 에지의 요철 형상의 유사도 또는 상기 라인의 중심 변동의 형상의 유사도에 의거해, 마지막의 막 퇴적 전에 형성된 라인 형상 패턴의 위치를 판정하는 위치 판정부와,
    인접하여 나열되는 상기 복수의 라인 형상 패턴의 라인 에지의 요철의 지표인 라인 에지 러프니스값을 산출하는, 러프니스값 산출부와,
    상기 마지막의 막 퇴적 전에 형성된 라인 형상 패턴의 위치 및 상기 라인 에지 러프니스값에 의거해, 상기 제 1 패턴의 중심인 이니셜 코어의 위치를 판정하는 이니셜 코어 판정부를 갖는 것을 특징으로 하는 검사 장치.
  15. 제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 라인 형상 패턴 또는 상기 라인 형상 패턴의 스페이스의 폭을 산출하는 것을 특징으로 하는 검사 장치.
KR1020167027412A 2014-04-14 2015-03-31 하전 입자선 장치 및 검사 장치 KR101842055B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-082640 2014-04-14
JP2014082640A JP6227466B2 (ja) 2014-04-14 2014-04-14 荷電粒子線装置および検査装置
PCT/JP2015/060205 WO2015159705A1 (ja) 2014-04-14 2015-03-31 荷電粒子線装置および検査装置

Publications (2)

Publication Number Publication Date
KR20160132048A KR20160132048A (ko) 2016-11-16
KR101842055B1 true KR101842055B1 (ko) 2018-03-27

Family

ID=54323916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167027412A KR101842055B1 (ko) 2014-04-14 2015-03-31 하전 입자선 장치 및 검사 장치

Country Status (5)

Country Link
US (1) US9824938B2 (ko)
JP (1) JP6227466B2 (ko)
KR (1) KR101842055B1 (ko)
TW (1) TWI529369B (ko)
WO (1) WO2015159705A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10559501B2 (en) * 2016-09-20 2020-02-11 Qualcomm Incorporated Self-aligned quadruple patterning process for Fin pitch below 20nm
JP6698883B2 (ja) 2017-01-27 2020-05-27 株式会社日立ハイテク 荷電粒子線装置
TWI735747B (zh) * 2017-02-28 2021-08-11 美商克萊譚克公司 度量方法及模組，分段疊對目標，及電腦程式產品
US10622266B2 (en) * 2017-04-04 2020-04-14 Globalfoundries Inc. Methods of identifying space within integrated circuit structure as mandrel space or non-mandrel space
US11380516B2 (en) 2017-04-13 2022-07-05 Fractilia, Llc System and method for generating and analyzing roughness measurements and their use for process monitoring and control
US10522322B2 (en) 2017-04-13 2019-12-31 Fractilia, Llc System and method for generating and analyzing roughness measurements
US11355306B2 (en) 2017-04-13 2022-06-07 Fractilia, Llc System and method for generating and analyzing roughness measurements and their use for process monitoring and control
US11521825B2 (en) 2017-04-13 2022-12-06 Fractilia, Llc System and method for predicting stochastic-aware process window and yield and their use for process monitoring and control
US11361937B2 (en) 2017-04-13 2022-06-14 Fractilia, Llc System and method for generating and analyzing roughness measurements and their use for process monitoring and control
US10176966B1 (en) 2017-04-13 2019-01-08 Fractilia, Llc Edge detection system
US10648801B2 (en) 2017-04-13 2020-05-12 Fractilia, Llc System and method for generating and analyzing roughness measurements and their use for process monitoring and control
US11508546B2 (en) 2017-04-13 2022-11-22 Fractilia, Llc System and method for low-noise edge detection and its use for process monitoring and control
US10488188B2 (en) 2017-04-13 2019-11-26 Fractilia, Llc System and method for removing noise from roughness measurements
US10656532B2 (en) 2017-04-13 2020-05-19 Fractilia, Llc Edge detection system and its use for optical proximity correction
US10664955B2 (en) 2017-04-13 2020-05-26 Fractilia, Llc Edge detection system and its use for machine learning
US10473460B2 (en) * 2017-12-11 2019-11-12 Kla-Tencor Corporation Overlay measurements of overlapping target structures based on symmetry of scanning electron beam signals
US10727057B2 (en) * 2018-03-20 2020-07-28 Tokyo Electron Limited Platform and method of operating for integrated end-to-end self-aligned multi-patterning process
CN111381436B (zh) * 2018-12-27 2024-03-08 中芯国际集成电路制造(上海)有限公司 具有图形的光罩的制造方法
WO2021038649A1 (ja) * 2019-08-23 2021-03-04 株式会社日立ハイテク オーバーレイ計測システム及びオーバーレイ計測装置
EP3862814A1 (en) * 2020-02-10 2021-08-11 ASML Netherlands B.V. Multi-step process inspection method
WO2021166142A1 (ja) * 2020-02-20 2021-08-26 株式会社日立ハイテク パターンマッチング装置、パターン測定システムおよび非一時的コンピュータ可読媒体
US11443825B2 (en) 2020-12-02 2022-09-13 Winbond Electronics Corp. Failure mode analysis method for memory device
WO2024053043A1 (ja) * 2022-09-08 2024-03-14 株式会社日立ハイテク 寸法計測システム、推定システム、および寸法計測方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011133378A (ja) 2009-12-25 2011-07-07 Hitachi High-Technologies Corp パターン測定装置
US20140083972A1 (en) 2012-09-27 2014-03-27 Tokyo Electron Limited Pattern forming method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5543984B2 (ja) 2009-03-02 2014-07-09 アプライド マテリアルズ イスラエル リミテッド 類似構造要素を分類するｃｄ計測システム及び方法
JP5426497B2 (ja) 2010-08-09 2014-02-26 株式会社アドバンテスト パターン測定装置及びパターン測定方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011133378A (ja) 2009-12-25 2011-07-07 Hitachi High-Technologies Corp パターン測定装置
US20140083972A1 (en) 2012-09-27 2014-03-27 Tokyo Electron Limited Pattern forming method

Also Published As

Publication number Publication date
TWI529369B (zh) 2016-04-11
JP2015203614A (ja) 2015-11-16
KR20160132048A (ko) 2016-11-16
TW201538928A (zh) 2015-10-16
US20170040230A1 (en) 2017-02-09
US9824938B2 (en) 2017-11-21
WO2015159705A1 (ja) 2015-10-22
JP6227466B2 (ja) 2017-11-08

Similar Documents

Publication Publication Date Title
KR101842055B1 (ko) 하전 입자선 장치 및 검사 장치
US11275361B2 (en) Systems and methods for predicting defects and critical dimension using deep learning in the semiconductor manufacturing process
US8538130B2 (en) CD metrology system and method of classifying similar structural elements
TWI517210B (zh) Pattern evaluation method and pattern evaluation device
US9000365B2 (en) Pattern measuring apparatus and computer program
JP7219334B2 (ja) ３ｄ－ｎａｎｄ ｃｄｓｅｍ計測学のための方法、システムおよびコンピュータプログラム製品
JP2006215020A (ja) 高精度パターン形状評価方法及びその装置
KR102194154B1 (ko) 패턴 계측 장치
JP2006215020A5 (ko)
JP4240066B2 (ja) エッチングプロセス監視方法及びエッチングプロセス制御方法
KR20150132851A (ko) 시료 관찰 장치
TWI529388B (zh) Pattern evaluation method and device for line pattern
TW201430980A (zh) 圖案計測裝置、使用在自己組織化微影技術的高分子化合物的評價方法及電腦程式
WO2019006222A1 (en) SYSTEMS AND METHODS FOR PREDICTING DEFECTS AND CRITICAL DIMENSION USING DEEP LEARNING IN A SEMICONDUCTOR MANUFACTURING PROCESS
Schmidt et al. Line top loss and line top roughness characterizations of EUV resists
TWI652446B (zh) Image analysis device and charged particle beam device
JP4961500B2 (ja) パターン形状評価装置
JP2006234808A (ja) 計測システム
Sun et al. Deep learning model for 3D profiling of high-aspect-ratio features using high-voltage CD-SEM
JP2012021832A (ja) 画像データ解析装置
JP6492185B2 (ja) 検査装置
JP2006319351A (ja) パターン検査方法及びパターン検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant