JP2014155386A - 生成装置及び変換装置 - Google Patents

Abstract

【課題】パルス電圧のデューティに無関係に、該パルス電圧から基準電位が異なって歪みがないパルス電圧を生成することができる生成装置、及び、該生成装置を備える変換装置の提供。
【解決手段】生成装置１５は、１次コイルＬ２と２次コイルＬ３とが絶縁された変圧器５を用いて、制御部から入力されて周期が一定であるパルス電圧から基準電位が異なるパルス電圧を生成する。反転回路４は、入力されたパルス電圧の周期よりも短い期間が経過する都度、入力されたパルス電圧の極性を反転し、極性を反転した電圧を１次コイルＬ２に印加する。整流回路６は、２次コイルＬ３から出力される交流電圧を整流して、入力されたパルス電圧と基準電位が異なるパルス電圧を生成する。
【選択図】図２

Description

本発明は、絶縁変圧器を用いて、パルス電圧から基準電位が異なるパルス電圧を生成する生成装置と、該生成装置を備える変換装置とに関する。

現在、車両には、バッテリによって印加された電圧の昇圧及び／又は降圧を行うことによって、該電圧を変換し、変換した電圧を負荷に印加する変換装置が搭載されている。車両に搭載される変換装置の中には、コイルに接続される半導体スイッチをオン／オフすることによって、コイルの一方の端子における電圧の昇圧又は降圧を行い、バッテリによって印加された電圧を変換する変換装置がある。

このような変換装置では、例えば、半導体スイッチがＮチャネル型のＦＥＴ（Field Effect Transistor）である場合、周期が一定であるパルス電圧を、ＦＥＴのソースの電位を基準として、ゲートに印加することによってＦＥＴをオン／オフする。ここで、ＦＥＴをオン／オフするためのパルス電圧がソースの電位を基準としていない場合、該パルス電圧から、ソースの電位を基準とするパルス電圧を生成する生成装置が必要となる。

図５は従来の生成装置の回路図である。この生成装置８は、パルス電圧から基準電位が異なるパルス電圧を生成し、生成した生成電圧をＮチャネル型のＦＥＴ９のソース及びゲート間に印加することによってＦＥＴ９をオン／オフする。

生成装置８では、Ｎチャネル型のＦＥＴ８１のゲートに抵抗Ｒ３，Ｒ４夫々の一方の端子が接続されており、ＦＥＴ８１のソース、及び、抵抗Ｒ４の他方の端子夫々は接地されている。ＦＥＴ８１のドレインには、変圧器８２が有する１次コイルＬ４の一方の端子と、ダイオードＤ５のアノードとが接続されている。

１次コイルＬ４の他方の端子とダイオードＤ５のカソードとは直流電源８３の正極端子に接続しており、直流電源８３の負極端子は接地されている。変圧器８２が有する２次コイルＬ５において、一方の端子はＦＥＴ９のゲートに接続され、他方の端子はＦＥＴ９のゲートに接続されている。１次コイルＬ４及び２次コイルＬ５は絶縁されている。

ＦＥＴ８１のソースの電位を基準としたパルス電圧が抵抗Ｒ３の他方の端子に印加された場合、抵抗Ｒ３，Ｒ４によって分圧された前記パルス電圧がＦＥＴ８１のソース及びゲート間に印加される。パルス電圧のパルス部分が抵抗Ｒ３の他方の端子に印加されて所定電圧以上の電圧がソース及びゲート間に印加された場合にＦＥＴ８１はスイッチとしてオンとなり、パルス電圧の他の部分が抵抗Ｒ３の他方の端子に印加されて所定電圧未満の電圧がソース及びゲート間に印加された場合にＦＥＴ８１はオフとなる。

ＦＥＴ８１がオンである場合、直流電源８３の正極端子から１次コイルＬ４に電流が流れ、２次コイルＬ５の両端からＦＥＴ９のソースの電位を基準とする一定の電圧がゲートに印加される。ＦＥＴ８１がオフである場合、直流電源８３の正極端子から１次コイルＬ４に電流が流れず、ＦＥＴ９におけるソースの電位を基準としてＦＥＴ９のゲートに印加される電圧はゼロボルトである。抵抗Ｒ３の他方の端子に印加されたパルス電圧に応じてＦＥＴ８１がオン／オフを繰り返すことによって、２次コイルＬ５からパルス電圧が出力される。
ＦＥＴ８１がオンである期間に蓄積された１次コイルＬ４のエネルギーは、ＦＥＴ８１がオフである期間に放出され、ダイオードＤ５に電流が流れる。

以上のようにして、生成装置８は、抵抗Ｒ３の他方の端子に印加されたパルス電圧から、周期及びデューティが該パルス電圧と同様であって基準電位がＦＥＴ９のソースの電位であるパルス電圧を生成する。

特許文献１には、ソースがコイルの一方の端子に接続されているＦＥＴのソース及びゲート間にパルス電圧を印加してＦＥＴをオン／オフすることによって、外部から印加された電圧を変換する変換装置が開示されている。この変換装置では、パルス電圧から基準電位が異なるパルス電圧を生成し、生成したパルス電圧をＦＥＴのソース及びゲート間に印加することによってＦＥＴをオン／オフしている。

特開２００７−３１２４８１号公報

しかしながら、従来の生成装置８には、抵抗Ｒ３の他方の端子に印加されるパルス電圧のデューティが高い場合に、基準電位が異なるパルス電圧を適正に生成することができないという問題がある。

図６は従来の生成装置８における問題点の説明図である。図６には、抵抗Ｒ３の他方の端子に印加されるパルス電圧と、生成装置８が生成する生成電圧とが示されている。図６に示すように、抵抗Ｒ３の他方の端子に印加されるパルス電圧のデューティが高くて例えば９０％を超える場合、１次コイルＬ４に直流電圧が長期間印加される。

１次コイルＬ４に直流電圧が印加された場合、１次コイルＬ４に流れる電流の値が徐々に増加し、電流が１次コイルＬ４に流れることによって発生する磁界の磁束密度も電流の値と共に上昇する。１次コイルＬ４に直流電圧が長期間印加されて磁束密度が飽和した場合、直流電圧の印加よって磁界が変動することはなく、２次コイルＬ５からＦＥＴ９のソース及びゲート間に印加される電圧は徐々に低下する。

このため、デューティが高いパルス電圧を抵抗Ｒ３の他方の端子に印加した場合、生成装置８が生成する生成電圧の波形は、図６に示すように歪む。従って、生成装置８には、デューティが高いパルス電圧から、ＦＥＴ９をオン／オフするための適切なパルス電圧を生成することができないという問題がある。

本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、パルス電圧のデューティに無関係に、該パルス電圧から基準電位が異なって歪みがないパルス電圧を生成することができる生成装置、及び、該生成装置を備える変換装置を提供することにある。

本発明に係る生成装置は、絶縁変圧器を用いて、周期が一定である第１パルス電圧から基準電位が異なる第２パルス電圧を生成する生成装置において、前記周期よりも短い期間が経過する都度、前記第１パルス電圧の極性を反転し、極性を反転した電圧を前記絶縁変圧器の１次コイルに印加する反転回路と、前記絶縁変圧器の２次コイルから出力される交流電圧を前記第２パルス電圧に整流する整流回路とを備えることを特徴とする。

本発明にあっては、周期が一定である第１パルス電圧から基準電位が異なる第２パルス電圧を生成する。反転回路は、第１パルス電圧の周期よりも短い期間が経過する都度、第１パルス電圧の極性を反転し、極性を反転した電圧を絶縁変圧器の１次コイルに印加する。１次コイルへの電圧印加によって、絶縁変圧器の２次コイルから交流電圧が出力される。整流回路は、絶縁変圧器の２次コイルから出力された交流電圧を整流することによって、第１パルス電圧の値に対応し、かつ、基準電位が第１パルス電圧と異なる第２パルス電圧が生成する。

以上のように、１次コイルには、第１パルス電圧の周期よりも短い期間が経過する都度、極性が反転した第１パルス電圧が印加されるため、１次コイルに一定の電圧が長期間印加されることはない。従って、第１パルス電圧のデューティに無関係に、第１パルス電圧から基準電位が異なって歪みがないパルス電圧が生成される。

本発明に係る生成装置は、前記期間Ｔｒは、Ｔｒ＝Ｔｐ／（２Ｎ±（１／Ｋ））を満たすことを特徴とする。但し、Ｎ，Ｋは自然数であり、Ｔｐは前記周期である。

本発明にあっては、期間Ｔｒは周期Ｔｐを（２Ｎ±（１／Ｋ））で割った期間である。例えば、Ｋ＝１である場合、期間Ｔｒは、周期Ｔｐを（２Ｎ±１）で割った期間であるため、反転回路は、１周期間に第１パルス電圧を奇数回反転する。従って、１周期間に１次コイルに印加する電圧波形は、前の１周期間に１次コイルに印加された電圧波形の極性を反転した電圧波形となり、２周期間に１次コイルに印加される電圧の平均値はゼロとなる。

また、Ｋが２以上である場合、Ｔｒ＝Ｔｐ／（２Ｎ±（１／Ｋ））をＴｒ＝（Ｋ×Ｔｐ）／（２Ｎ×Ｋ±１）と表すことができるため、反転回路は、Ｋ周期間に第１パルス電圧を奇数回反転する。従って、期間Ｔｒが周期Ｔｐを（２Ｎ±（１／Ｋ））で割った期間であっても、Ｋ周期間に１次コイルに印加する電圧波形は、前のＫ周期間に１次コイルに印加された電圧波形の極性を反転した電圧波形となり、（２×Ｋ）周期間に１次コイルに印加される電圧の平均値はゼロとなる。
このため、１次コイルの電圧印加によって発生する磁界の磁束密度の飽和がより確実に防止され、２次コイルから出力される交流電圧の整流によって、歪みがない第２パルス電圧が確実に生成される。

本発明に係る生成装置は、前記反転回路は、一方の端子が前記１次コイルの中途に接続される直流電源と、前記１次コイルの一方の端子及び前記直流電源の他方の端子間に接続されている第１スイッチと、前記１次コイルの他方の端子及び前記直流電源の他方の端子間に接続されている第２スイッチとを有し、前記第１パルス電圧が所定電圧以上である間に、前記期間が経過する都度、前記第１及び第２スイッチ夫々のオン／オフを相補的に切替えるように構成してあることを特徴とする。

本発明にあっては、１次コイルの中途に直流電源の一方の端子が接続されており、１次コイルの一方の端子と直流電源の他方の端子との間に第１スイッチが接続されており、１次コイルの他方の端子と直流電源の他方の端子との間に第２スイッチが接続されている。反転回路は、第１パルス電圧が所定電圧以上である間、第１パルス電圧の極性を反転するための期間が経過する都度、第１及び第２スイッチ夫々のオン／オフを相補的に切替える。これにより、前記期間が経過する都度、第１及び第２スイッチのオン／オフ状態が、第１及び第２スイッチ夫々がオン及びオフである状態と、第１及び第２スイッチ夫々がオフ及びオンである状態との間を遷移する。

直流電源の一方の端子が例えば正極端子である場合において、第１及び第２スイッチ夫々がオン及びオフである状態では、１次コイルの中途から第１スイッチに向けて電流が流れ、第１及び第２スイッチ夫々がオフ及びオンである状態では、１次コイルの中途から第２スイッチに向けて電流が流れる。従って、第１及び第２スイッチ夫々がオン及びオフである場合に１次コイルに印加される電圧の極性は、第１及び第２スイッチ夫々がオフ及びオンである場合に１次コイルに印加される電圧の極性と正負が逆になる。従って、第１及び第２スイッチ夫々のオン／オフを相補的に切替えることによって、第１パルス電圧の極性が前記期間ごとに反転した電圧が１次コイルに印加される。

本発明に係る生成装置は、前記整流回路は、アノードが前記２次コイルの一方の端子に接続されている第１ダイオードと、カソードが前記２次コイルの一方の端子に接続されている第２ダイオードと、カソードが前記第１ダイオードのカソードに接続され、アノードが前記２次コイルの他方の端子に接続されている第３ダイオードと、カソードが前記２次コイルの他方の端子に接続され、アノードが前記第２ダイオードのアノードに接続されている第４ダイオードとを有することを特徴とする。

本発明にあっては、整流回路では、２次コイルの一方の端子に第１ダイオードのアノードと第２ダイオードのカソードとが接続されており、２次コイルの他方の端子に第３ダイオードのアノードと第４ダイオードのカソードが接続されている。更に、第１ダイオードのカソードは、第３ダイオードのカソードに接続され、第２ダイオードのアノードは第４ダイオードのアノードに接続されている。

例えば、第１ダイオードのカソードと、第２ダイオードのアノードとの間に素子が接続された場合、２次コイルの第４ダイオード側の端子における電位を基準として、２次コイルの第１ダイオード側の端子に正の電圧が印加されたとき、電流は、２次コイルから第１ダイオード、素子及び第４ダイオードの順に流れ、２次コイルに戻る。更に、２次コイルの第４ダイオード側の端子における電位を基準として、２次コイルの第１ダイオード側の端子に負の電圧が印加されたとき、電流は、２次コイルから第３ダイオード、素子及び第２ダイオードの順に流れ、２次コイルに戻る。従って、電流は、常に、素子を介して第１ダイオードのカソード側から第２ダイオードのアノード側へ流れるので、第２ダイオードのアノードを基準として第１ダイオードのカソードに正の電圧が常に印加され、２次コイルから出力された交流電圧は第２パルス電圧に整流される。

本発明に係る変換装置は、コイルと、一方の端子が該コイルの一方の端子に接続されているスイッチと、前述の生成装置とを備え、前記生成装置が生成した第２パルス電圧を用いて前記スイッチのＰＷＭ制御を行うことによって、前記コイルのいずれか一方の端子における電圧を変換するように構成してあることを特徴とする。

本発明にあっては、生成装置が生成した第２パルス電圧を用いて、コイルの一方の端子に接続されているスイッチのＰＷＭ制御を行うことによって、コイルのいずれか一方の端子における電圧が適切に変換される。

例えば、コイルの一方の端子にスイッチの一方の端子及び負荷の一方の端子夫々が接続され、コイルの他方の端子に直流電源の正極端子が接続され、スイッチの他方の端子、負荷の他方の端子、及び直流電源の負極端子が接地される。この場合、前述の生成装置が生成した第２パルス電圧を用いてスイッチのＰＷＭ制御を行うことによってコイルの一方の端子における電圧が適切に昇圧される。

また、例えば、装置内では、コイルの他方の端子及びスイッチの他方の端子夫々に負荷の一方の端子、及び、直流電源の正極端子が接続され、コイルの一方の端子にダイオードのカソードが接続され、かつ、負荷の他方の端子、直流電源の負極端子、及び、ダイオードのアノードが接地される。この場合、前述の生成装置が生成した第２パルス電圧を用いてスイッチのＰＷＭ制御を行うことによってコイルの他方の端子における電圧が適切に降圧される。

本発明によれば、第１パルス電圧の周期よりも短い期間ごとに第１パルス電圧の極性を反転し、反転した電圧を絶縁変圧器の１次コイルに印加するので、第１パルス電圧のデューティに無関係に、第１パルス電圧から基準電位が異なって歪みがない第２パルス電圧を生成することができる。

本発明に係る変換装置の回路図である。 生成装置の回路図である。 生成装置の動作を説明するためのタイミングチャートである。 生成装置の動作を説明するための他のタイミングチャートである。 従来の生成装置の回路図である。 従来の生成装置における問題点の説明図である。

以下、本発明をその実施の形態を示す図面に基づいて詳述する。
図１は本発明に係る変換装置の回路図である。この変換装置１は、バッテリ２の正極端子及び負極端子に各別に接続され、負荷３の両端子にも各別に接続されている。変換装置１は、バッテリ２によって印加された電圧を変換し、変換した電圧を負荷３に印加する。
変換装置１は、Ｎチャネル型のＦＥＴ１１，１２，１３，１４、生成装置１５，１６、反転器１７，１８、制御部１９、コンデンサＣ１及びコイルＬ１を備える。

ＦＥＴ１１のドレインはバッテリ２の正極端子に接続され、ＦＥＴ１２，１４夫々のソースはバッテリ２の負極端子に接続されている。ＦＥＴ１１のソース、及び、ＦＥＴ１２のドレインはコイルＬ１の一方の端子に接続されている。コイルＬ１の他方の端子には、ＦＥＴ１３のソース、及び、ＦＥＴ１４のドレインが接続されている。ＦＥＴ１３のドレインにはコンデンサＣ１の一方の端子及び負荷３の一方の端子が接続され、ＦＥＴ１４のソースにはコンデンサＣ１の他方の端子及び負荷３の他方の端子が接続されている。ＦＥＴ１２，１４夫々のソースと、コンデンサＣ１の他方の端子と、負荷３の他方の端子とは接地されている。

また、ＦＥＴ１１のゲート及びソースは生成装置１５に各別に接続され、生成装置１５は、更に、反転器１７の入力端子と制御部１９とにも接続されている。反転器１７の出力端子はＦＥＴ１２のゲートに接続されている。ＦＥＴ１３のゲート及びソースは生成装置１６に各別に接続され、生成装置１６は、更に、反転器１８の出力端子にも接続されている。ＦＥＴ１４のゲート、及び、反転器１８の入力端子夫々は制御部１９に接続されている。制御部１９は、バッテリ２の正極端子及び負極端子夫々にも接続され、負極端子への接続によって接地されている。

ＦＥＴ１１，１２，１３，１４夫々は、スイッチとして機能し、ソースの電位を基準として、ゲートに一定の電圧以上の電圧が印加された場合、電流がドレインからソースに流れてオンとなる。また、ＦＥＴ１１，１２，１３，１４夫々は、ソースの電位を基準としてゲートに印加されている電圧が一定の電圧未満である場合、電流がドレインからソースに流れることなくオフとなる。

制御部１９は、生成装置１５と反転器１７の入力端子とに、ＦＥＴ１２，１４夫々のソースの電位を基準とする１つのパルス電圧を出力し、ＦＥＴ１４のゲートと反転器１８の入力端子とに、ＦＥＴ１２，１４夫々のソースの電位を基準とするもう１つのパルス電圧を出力する。制御部１９が出力する２つのパルス電圧夫々は２値で構成され、この２つのパルス電圧夫々の周期は一定である。

反転器１７，１８夫々は、制御部１９によって入力端子に印加されたパルス電圧を構成する２値を反転したパルス電圧を生成する。例えば、パルス電圧がハイレベル及びローレベルの電圧値によって構成されている場合、反転器１７，１８夫々は、入力端子に印加された電圧の値がハイレベルである場合にローレベルの電圧を出力し、入力端子に印加された電圧の値がローレベルである場合にハイレベルの電圧を出力する。

反転器１７，１８夫々は、生成したパルス電圧を出力端子からＦＥＴ１２のゲート及び生成装置１６に出力する。ここで、反転器１７，１８夫々は、ＦＥＴ１２，１４夫々のソース電位を基準としたパルス電圧を生成する。

生成装置１５，１６夫々には、制御部１９、及び、反転器１８の出力端子からパルス電圧が入力され、外部から後述の繰り返しパルス（図３参照）が入力される。生成装置１５，１６夫々は、繰り返しパルスを用いて、入力されたパルス電圧からＦＥＴ１１，１３夫々のソースの電位を基準とするパルス電圧を生成する。生成装置１５，１６が生成した周期及びデューティは、入力されたパルス電圧と同様である。

生成装置１５は、生成したパルス電圧をＦＥＴ１１のソース及びゲート間に印加する。生成装置１６は、生成したパルス電圧をＦＥＴ１３のソース及びゲート間に印加する。前述したように、ＦＥＴ１２，１４夫々には、反転器１７及び制御部１９からＦＥＴ１２，１４夫々のソースの電位を基準とするパルス電圧が印加される。

ＦＥＴ１１，１２，１３，１４夫々は、印加されたパルス電圧が、このパルス電圧を構成する２値の中で高い方の電圧値である場合には、一定の電圧以上の電圧がゲートに印加されてオンとなる。また、ＦＥＴ１１，１２，１３，１４夫々は、印加されたパルス電圧が低い方の電圧値である場合には、ゲートに印加されている電圧は一定の電圧未満でありオフとなる。

制御部１９は、２つのパルス電圧を出力することによって、ＦＥＴ１１，１２，１３，１４夫々をオン／オフし、ＦＥＴ１１，１２，１３，１４夫々のＰＷＭ制御を行う。制御部１９は、ＦＥＴ１１，１２，１３，１４夫々のＰＷＭ制御を行うことによって、変換装置１に印加された電圧の昇圧及び降圧を行う。

制御部１９は、バッテリ２によって変換装置１に印加してある電圧を検出している。制御部１９は、検出した電圧が負荷３に印加すべき目標電圧よりも低い場合には昇圧を行い、検出した電圧が目標電圧よりも高い場合には降圧を行う。

制御部１９は、ＦＥＴ１１，１２夫々をオン及びオフに維持している状態でＦＥＴ１４のオン／オフを繰り返すことによって昇圧を行う。ＦＥＴ１３は、反転器１８の作用により、ＦＥＴ１４がオンである場合にオフであり、ＦＥＴ１４がオフである場合にオンである。

制御部１９が、ＦＥＴ１１，１２夫々をオン及びオフに維持している状態でＦＥＴ１３，１４夫々をオフ及びオンにした場合、電流がバッテリ２の正極端子からＦＥＴ１１、コイルＬ１及びＦＥＴ１４の順に流れ、バッテリ２の負極端子に戻る。これにより、コイルＬ１にエネルギーが蓄積される。

この後、制御部１９がＦＥＴ１３，１４夫々をオン及びオフに切替えた場合、電流がバッテリ２の正極端子からＦＥＴ１１、コイルＬ１、ＦＥＴ１３及び負荷３の順に流れ、バッテリ２の負極端子に戻る。ＦＥＴ１３，１４がオン及びオフである場合にコイルＬ１に流れた電流は、負荷３に流れるため、ＦＥＴ１３，１４がオフ及びオンである場合にコイルＬ１に流れていた電流よりも少ない。このため、コイルＬ１は、自身に流れる電流を維持すべく、蓄積したエネルギーを放出し、ＦＥＴ１１側の端子における電圧に対してＦＥＴ１３側の端子における電圧を昇圧する。昇圧された電圧は、コンデンサＣ１によって平滑化された後、負荷３に印加される。

以上のように、制御部１９は、生成装置１６が生成したパルス電圧を用いたＦＥＴ１３のＰＷＭ制御と、ＦＥＴ１４のＰＷＭ制御とを行うことによって、コイルＬ１のＦＥＴ１３側の端子における電圧を適切に変換する。

ＦＥＴ１４がオンである期間が長い程、昇圧幅は大きく、制御部１９は、バッテリ２によって変換装置１に印加された電圧と目標電圧との差に応じて、ＦＥＴ１３，１４夫々のゲートに印加されるパルス電圧のデューティを調整する。

制御部１９は、ＦＥＴ１３，１４夫々をオン及びオフに維持している状態でＦＥＴ１１のオン／オフを繰り返すことによって降圧を行う。ＦＥＴ１２は、反転器１７の作用により、ＦＥＴ１１がオンである場合にオフであり、ＦＥＴ１１がオフである場合にオンである。

制御部１９が、ＦＥＴ１３，１４夫々をオン及びオフにしている状態でＦＥＴ１１，１２夫々をオン及びオフにした場合、電流がバッテリ２の正極端子からＦＥＴ１１、コイルＬ１、ＦＥＴ１３及び負荷３の順に流れ、バッテリ２の負極端子に戻る。これにより、コイルＬ１にエネルギーが蓄積される。

この後、制御部１９がＦＥＴ１１，１２夫々をオフ及びオンにした場合、バッテリ２からコイルＬ１に電流が流れないため、コイルＬ１は、自身に流れる電流を維持すべく、エネルギーを放出する。これにより、電流はコイルＬ１からＦＥＴ１３、負荷３及びＦＥＴ１２の順に流れ、コイルＬ１に戻る。コイルＬ１のＦＥＴ１３側の端子における電圧は、放出によるコイルＬ１のエネルギーの減少と共に徐々に低下する。これにより、コイルＬ１のＦＥＴ１３側における電圧が降圧される。降圧された電圧は、コンデンサＣ１によって平滑化された後、負荷３に印加される。

以上のように、制御部１９は、生成装置１５が生成したパルス電圧を用いたＦＥＴ１１のＰＷＭ制御と、ＦＥＴ１２のＰＷＭ制御とを行うことによって、コイルＬ１のＦＥＴ１３側の端子における電圧を適切に変換する。

ＦＥＴ１１がオンである期間が短い程、降圧幅は大きく、制御部１９は、バッテリ２によって変換装置１に印加された電圧と目標電圧との差に応じて、ＦＥＴ１１，１２夫々のゲートに印加されるパルス電圧のデューティを調整する。

次に、生成装置１５の構成及び作用を説明する。生成装置１６の構成及び作用は、生成装置１５と同様であるため、詳細な説明を省略する。
図２は生成装置１５の回路図である。生成装置１５は、反転回路４、変圧器５及び整流回路６を有する。変圧器５は１次コイルＬ２及び２次コイルＬ３を有し、１次コイルＬ２と２次コイルＬ３とは絶縁されている。生成装置１５は、変圧器５を用いて、制御部１９から入力されてＦＥＴ１２，１４夫々のソースの電位を基準とするパルス電圧から、ＦＥＴ１１のソースの電位を基準とするパルス電圧を生成する。変圧器５は絶縁変圧器として機能する。

反転回路４は制御部１９に接続されており、繰り返しパルスが反転回路４に入力されている。反転回路４は、更に、１次コイルＬ２の中途と、１次コイルＬ２の両端子とに各別に接続されている。２次コイルＬ３の両端子は整流回路６に各別に接続され、整流回路６は、更に、ＦＥＴ１１のゲート及びソースに各別に接続されている。

反転回路４は、入力された繰り返しパルスを用いて、制御部１９から入力されたパルス電圧の周期Ｔｐよりも短い期間Ｔｒが経過する都度、入力されたパルス電圧の極性を反転する。反転回路４は、極性を反転した電圧を変圧器５の１次コイルＬ２に印加する。

変圧器５は、１次コイルＬ２に印加された交流電圧から基準電位が該交流電圧と異なる交流電圧を生成し、生成した交流電圧を２次コイルＬ３の両端子から出力する。
整流回路６は、変圧器５の２次コイルＬ３から出力される交流電圧をパルス電圧に整流する。整流回路６は、交流電圧を整流することによって生成したパルス電圧をＦＥＴ１１のソース及びゲート間に印加する。
反転回路４に入力されるパルス電圧は第１パルス電圧に該当し、整流回路６の整流によって生成されるパルス電圧は第２パルス電圧に該当する。

反転回路４は、ＡＮＤ回路４１，４２、反転器４３、ＮＰＮ型のバイポーラトランジスタ４４，４５、直流電源４６及び抵抗Ｒ１，Ｒ２を有している。ＡＮＤ回路４１，４２夫々は２つの入力端子と１つの出力端子とを有している。ＡＮＤ回路４１，４２夫々の一方の入力端子には、制御部１９に接続されている。ＡＮＤ回路４１の他方の入力端子、及び、反転器４３の入力端子夫々には、共通の繰り返しパルスが入力されている。反転器４３の出力端子はＡＮＤ回路４２の他方の入力端子に接続されている。

ＡＮＤ回路４１の出力端子は、バイポーラトランジスタ４４のベース、及び、抵抗Ｒ１の一方の端子に接続されている。ＡＮＤ回路４２の出力端子は、バイポーラトランジスタ４５のベース、及び、抵抗Ｒ２の一方の端子に接続されている。抵抗Ｒ１，Ｒ２夫々の他方の端子と、バイポーラトランジスタ４４，４５夫々のエミッタとは接地されている。

バイポーラトランジスタ４４のコレクタは１次コイルＬ２の一方の端子に接続され、バイポーラトランジスタ４５のコレクタは１次コイルＬ２の他方の端子に接続されている。直流電源４６の正極端子は１次コイルＬ２の中途に接続されており、直流電源４６の負極端子は接地されている。バイポーラトランジスタ４４，４５夫々のエミッタは、接地によって、直流電源４６の負極端子に接続されている。

ＡＮＤ回路４１，４２夫々は、２つの入力端子夫々に一定の電圧以上の電圧が印加されている場合に、ハイレベルの電圧を出力端子から出力する。また、ＡＮＤ回路４１，４２夫々は、２つの入力端子中のいずれか一方の端子に印加されている電圧が一定の電圧未満である場合に、ハイレベルの電圧よりも低いローレベルの電圧を出力端子から出力する。

バイポーラトランジスタ４４，４５夫々は、スイッチとして機能し、ベースに一定の電圧以上の電圧が印加された場合、コレクタからエミッタに電流が流れてオンとなり、ベースに印加されている電圧が一定の電圧未満である場合にコレクタからエミッタに電流が流れずオフとなる。
バイポーラトランジスタ４４，４５夫々は第１及び第２スイッチに該当する。

ＡＮＤ回路４１が出力端子からハイレベルの電圧を出力した場合に、バイポーラトランジスタ４４のベースに一定の電圧以上の電圧が印加され、バイポーラトランジスタ４４はオンとなる。また、ＡＮＤ回路４１が出力端子からローレベルの電圧を出力した場合に、バイポーラトランジスタ４４のベースに印加している電圧が一定の電圧未満であり、バイポーラトランジスタ４４はオフとなる。

同様に、ＡＮＤ回路４２が出力端子からハイレベルの電圧を出力した場合に、バイポーラトランジスタ４５のベースに一定の電圧以上の電圧が印加され、バイポーラトランジスタ４５はオンとなる。また、ＡＮＤ回路４２が出力端子からローレベルの電圧を出力した場合に、バイポーラトランジスタ４５のベースに印加している電圧が一定の電圧未満であり、バイポーラトランジスタ４５はオフとなる。
抵抗Ｒ１，Ｒ２夫々は、バイポーラトランジスタ４４，４５のベースの電位を安定させるために接続されている。

整流回路６はダイオードＤ１，Ｄ２，Ｄ３，Ｄ４を有している。変圧器５の２次コイルＬ３の一方の端子は、ダイオードＤ１のアノード、及び、ダイオードＤ２のカソードに接続され、２次コイルＬ３の他方の端子は、ダイオードＤ３のアノード、及び、ダイオードＤ４のカソードに接続されている。ダイオードＤ１，Ｄ３夫々のカソードはＦＥＴ１１のゲートに接続され、ダイオードＤ２，Ｄ４夫々のアノードはＦＥＴ１１のソースに接続されている。ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４夫々は、第１、第２、第３及び第４ダイオードとして機能する。

図３は生成装置１５の動作を説明するためのタイミングチャートである。図３には、上から、制御部１９から入力されるパルス電圧、外部から入力される繰り返しパルス、反転回路４が１次コイルＬ２に印加する印加電圧、２次コイルＬ３から整流回路６に出力される出力電圧、及び、整流回路６によって整流された整流電圧夫々の推移が示されている。

１次コイルＬ２に印加される印加電圧は、１次コイルＬ２のバイポーラトランジスタ４５側の端子における電位を基準とした１次コイルＬ２のバイポーラトランジスタ４４側の端子における電圧である。２次コイルＬ３に印加される印加電圧は、２次コイルＬ３のダイオードＤ４側の端子における電位を基準とした２次コイルＬ３のダイオードＤ１側の端子における電圧である。整流電圧はＦＥＴ１１のソースの電位を基準としてＦＥＴ１１のゲートに印加される電圧である。図３では、ハイレベルの電圧を「Ｈ」で示し、ローレベルの電圧を「Ｌ」で示している。

制御部１９から反転回路４に入力されるパルス電圧は、ゼロボルト及び電圧Ｖｐ（＞０）の２値で構成され、いずれか一方の電圧値がＡＮＤ回路４１，４２夫々の一方の入力端子に印加される。ＡＮＤ回路４１，４２夫々において、電圧Ｖｐは一定の電圧以上であり、ゼロボルトは一定の電圧未満である。制御部１９は、反転回路４に出力するパルス電圧のパルス幅を変調することによってＰＷＭ制御を行う。

繰り返しパルスは、ハイレベル及びローレベルの２つの電圧で構成される。繰り返しパルスでは、ハイレベル及びローレベル夫々の電圧が期間Ｔｒごとに交互に切替えられている。反転器４３は、入力端子に入力された繰り返しパルスのハイレベル及びローレベル夫々の電圧を反転する。具体的には、反転器４３は、入力端子にハイレベルの電圧が印加された場合には、出力端子からローレベルの電圧を出力し、入力端子にローレベルの電圧が印加された場合には、出力端子からハイレベルの電圧を出力する。

ＡＮＤ回路４１，４２夫々において、繰り返しパルスにおけるハイレベルの電圧、及び、反転器４３が出力するハイレベルの電圧夫々は一定の電圧以上であり、繰り返しパルスにおけるローレベルの電圧、及び、反転器４３が出力するローレベルの電圧は一定の電圧未満である。

まず、図３のタイミングチャートを用いて、周期Ｔｐと、周期Ｔｐよりも短い期間ＴｒとがＴｒ＝Ｔｐ／５を満たしている場合における生成装置１５の動作を説明する。この場合、１周期Ｔｐの間に５つの期間Ｔｒが設けられている。

ＡＮＤ回路４１，４２夫々の一方の端子に印加されているパルス電圧が電圧Ｖｐである状態で繰り返しパルスの電圧がハイレベルの電圧である場合、ＡＮＤ回路４１はハイレベルの電圧を出力してバイポーラトランジスタ４４をオンにし、ＡＮＤ回路４２はローレベルの電圧を出力してバイポーラトランジスタ４５をオフにする。

バイポーラトランジスタ４４，４５夫々がオン及びオフである場合、直流電源４６が１次コイルＬ２の中途に一定の電圧Ｖｃｃ（＞０）を印加しているため、電流が１次コイルＬ２の中途からバイポーラトランジスタ４４に向けて流れる。これにより、１次コイルＬ２には電圧（−Ｖｃｃ）が印加される。

ＡＮＤ回路４１，４２夫々の一方の端子に印加されているパルス電圧が電圧Ｖｐである間に期間Ｔｒが経過した場合、繰り返しパルスの電圧がハイレベルの電圧からローレベルの電圧に切替えられる。この場合、ＡＮＤ回路４１はローレベルの電圧を出力してバイポーラトランジスタ４４をオフにし、ＡＮＤ回路４２はハイレベルの電圧を出力してバイポーラトランジスタ４５をオンにする。

バイポーラトランジスタ４４，４５夫々がオフ及びオンである場合、直流電源４６が１次コイルＬ２の中途に電圧Ｖｃｃを印加しているため、電流が１次コイルＬ２の中途からバイポーラトランジスタ４５に向けて流れる。これにより、１次コイルＬ２には電圧Ｖｃｃが印加される。

ＡＮＤ回路４１，４２夫々の一方の端子に印加されているパルス電圧が電圧Ｖｐである間に、更に期間Ｔｒが経過して、繰り返しパルスの電圧がローレベルの電圧からハイレベルの電圧に切替えられる。この場合、前述したように、バイポーラトランジスタ４４，４５夫々が再びオン及びオフとなって１次コイルＬ２には電圧（−Ｖｃｃ）が印加される。

以上のように、反転回路４では、ＡＮＤ回路４１，４２夫々の一方の端子に印加されているパルス電圧が電圧Ｖｐであって、所定電圧以上である間に、期間Ｔｒが経過する都度、バイポーラトランジスタ４４，４５夫々のオン／オフを相補的に切替える。

これにより、制御部１９から反転回路４に入力されたパルス電圧が電圧Ｖｐである間、期間Ｔｒが経過する都度、パルス電圧の極性が反転され、極性が反転した電圧が１次コイルＬ２に印加される。

また、ＡＮＤ回路４１，４２夫々の一方の入力端子に印加されるパルス電圧がゼロボルトであって所定電圧未満である場合、ＡＮＤ回路４１，４２は共に出力端子からローレベルの電圧を出力し、バイポーラトランジスタ４４，４５は共にオフとなる。この場合、１次コイルＬ２に電流が流れることはなく、１次コイルＬ２に印加されている印加電圧はゼロボルトとなる。

以上のように反転回路４が動作することによって、図３に示すように、ＡＮＤ回路４１，４２夫々の一方の入力端子に印加されているパルス電圧が電圧Ｖｐである間において、期間Ｔｒごとに、パルス電圧の極性を反転した電圧が１次コイルＬ２に印加される。従って、例え、反転回路４に入力されるパルス電圧のデューティが高い場合であっても、１次コイルＬ２に一定の電圧が長期間印加されることはない。更には、反転回路４に入力されるパルス電圧のデューティが１００％である場合、即ち、反転回路４に直流電圧が入力された場合であっても、１次コイルＬ２に一定の電圧が長期間印加されることはない。

変圧器５の１次コイルＬ２に、図３に示すような期間Ｔｒごとに極性が反転する電圧が印加された場合、２次コイルＬ３の両端子から交流電圧が出力される。

１次コイルＬ２に電圧（−Ｖｃｃ）が印加された場合、電流は、直流電源４６の正極端子が接続されている１次コイルＬ２の中途からバイポーラトランジスタ４４に向けて流れる。このとき、電流は、２次コイルＬ３のダイオードＤ１側の端子から流れ出て、２次コイルＬ３のダイオードＤ４側の端子に戻る。従って、１次コイルＬ２に電圧（−Ｖｃｃ）が印加されている間、２次コイルＬ３の両端子から電圧Ｖｒ（＞０）が出力される。

１次コイルＬ２に電圧Ｖｃｃが印加された場合、電流は、直流電源４６の正極端子が接続されている１次コイルＬ２の中途からバイポーラトランジスタ４５に向けて流れる。このとき、電流は、２次コイルＬ３のダイオードＤ４側の端子から流れ出て、２次コイルＬ３のダイオードＤ１側の端子に戻る。従って、１次コイルＬ２に電圧Ｖｃｃが印加されている間、２次コイルＬ３の両端子から電圧（−Ｖｒ）が出力される。

これにより、１次コイルＬ２に極性が反転した電圧が印加された場合、図３に示すように、振幅が電圧Ｖｒである交流電圧が２次コイルＬ３から出力される。電圧Ｖｒは、１次コイルＬ２及び２次コイルＬ３の巻数比と電圧Ｖｃｃとによって決まる。

２次コイルＬ３に電圧Ｖｒが印加された場合、電流が２次コイルＬ３からダイオードＤ１を介してＦＥＴ１１のゲートに流れ込み、ＦＥＴ１１のソースから流れ出た電流はダイオードＤ４を介して２次コイルＬ３に戻る。

２次コイルＬ３に電圧（−Ｖｒ）が印加された場合、電流が２次コイルＬ３からダイオードＤ３を介してＦＥＴ１１のゲートに流れ込み、ＦＥＴ１１のソースから流れ出た電流はダイオードＤ２を介して２次コイルＬ３に戻る。

以上のように、電流は常にＦＥＴ１１のゲートからソースに向けて流れるため、ＦＥＴ１１のソースの電位を基準として正の電圧がゲートに印加され、２次コイルＬ３から出力された交流電圧は整流される。このとき、整流回路６によって整流され整流電圧の周期及びデューティは、図３に示すように、反転回路４に入力されたパルス電圧の周期及びデューティと同じとなる。

また、生成装置１５では、前述したように、１次コイルＬ２に一定の電圧が長期間印加されることはないため、１次コイルＬ２への電圧印加によって発生する磁界の磁束密度が飽和することがない。従って、２次コイルＬ３から出力される交流電圧の歪みはなく、２次コイルＬ３から出力された交流電圧を整流することによって得られるパルス電圧の歪みもない。

このように、生成装置１５は、入力されたパルス電圧のデューティに無関係に、該パルス電圧から基準電位が異なって歪みがないパルス電圧を生成することができる。

生成装置１６は、生成装置１５と同様に構成され、反転器１８の出力端子から入力されたパルス電圧から、ＦＥＴ１３のソースの電位を基準とするパルス電圧を生成し、生成したパルス電圧をＦＥＴ１３のゲートに印加する。生成装置１６も、生成装置１５と同様に、入力されたパルス電圧のデューティに無関係に、該パルス電圧から基準電位が異なって歪みがないパルス電圧を生成することができる。
従って、制御部１９は、デューティに制限されることなく、２つのパルス電圧を出力してＦＥＴ１１，１２，１３，１４をオン／オフすることができる。

図４は生成装置１５の動作を説明するための他のタイミングチャートである。図４には、周期Ｔｐ及び期間ＴｒがＴｒ＝Ｔｐ／４を満たす場合における各電圧波形が示されており、図３と同様に、上から、制御部１９から入力されるパルス電圧、外部から入力される繰り返しパルス、１次コイルＬ２への印加電圧、２次コイルＬ３からの出力電圧、及び、整流回路６が整流した整流電圧夫々の推移が示されている。

期間ＴｒがＴｒ＝Ｔｐ／４を満たす場合においても、期間ＴｒがＴｒ＝Ｔｐ／５を満たす場合と同様にして、１次コイルＬ２に電圧が印加され、２次コイルＬ３から交流電圧が出力される。整流回路６は、２次コイルＬ３から出力された交流電圧を整流することにより、周期及びデューティが反転回路４に入力されたパルス電圧と同じであるパルス電圧を生成する。

期間ＴｒがＴｒ＝Ｔｐ／４を満たす場合、期間ＴｒがＴｒ＝Ｔｐ／５を満たす場合と同様に、１次コイルＬ２に一定の電圧が長期間印加されることはない。従って、この場合であっても、生成装置１５は、入力されたパルス電圧のデューティに無関係に、該パルス電圧から基準電位が異なって歪みがないパルス電圧を生成することができる。生成装置１６も同様の効果を奏する。

次に、期間ＴｒがＴｒ＝Ｔｐ／４を満たす場合、及び、期間ＴｒがＴｒ＝Ｔｐ／５を満たす場合夫々における電圧波形を比較する。
期間ＴｒがＴｒ＝Ｔｐ／４である場合、１周期Ｔｐ間に１次コイルＬ２に印加される電圧の極性が偶数回反転するため、１周期Ｔｐ間に１次コイルＬ２に印加される印加電圧の波形は、図４からわかるように、前の１周期Ｔｐ間に１次コイルＬ２に印加された印加電圧の波形と同じである。このため、１周期間に１次コイルＬ２に印加される印加電圧の平均値がゼロにならない限り、２周期間に１次コイルＬ２に印加される印加電圧の平均値はゼロになることはなく、全体の平均値もゼロにならない。

一方、期間ＴｒがＴｒ＝Ｔｐ／５である場合、１周期Ｔｐ間に１次コイルＬ２に印加される印加電圧の波形は、図３からわかるように、前の１周期Ｔｐ間に１次コイルＬ２に印加された印加電圧の極性を反転した波形と同じである。このため、１周期間に１次コイルＬ２に印加される印加電圧の平均値に無関係に、２周期間に１次コイルＬ２に印加される印加電圧の平均値は確実にゼロとなり、全体の平均値もゼロになる。これは、１周期Ｔｐ間に１次コイルに印加する電圧の極性が奇数回反転するためである。

従って、期間Ｔｒが周期Ｔｐを奇数で割った期間である場合、２周期間に１次コイルＬ２に印加される印加電圧の平均値はゼロとなる。更に、期間Ｔｒの範囲を拡張して期間ＴｒがＴｒ＝Ｔｐ／（２Ｎ±（１／Ｋ））（但し、Ｎ，Ｋ：自然数）を満たす場合、上式をＴｒ＝（Ｋ×Ｔｐ）／（２Ｎ×Ｋ±１）と書き換えることができ、期間Ｔｒは、Ｋ周期（Ｋ×Ｔｐ）を奇数で割った期間である。従って、Ｋ周期間に１次コイルＬ２に印加される電圧の極性は奇数回反転する。

このため、Ｋ周期間に１次コイルＬ２に印加する電圧波形は、前のＫ周期間に１次コイルＬ２に印加された電圧波形の極性を反転した電圧波形となり、１周期間に１次コイルＬ２に印加される平均値に無関係に、（２×Ｋ）周期間に１次コイルＬ２に印加される電圧の平均値は確実にゼロとなり、全体の平均値もゼロとなる。

従って、期間ＴｒがＴｒ＝Ｔｐ／（２Ｎ±（１／Ｋ））を満たす場合、１次コイルＬ２に印加される電圧には直流成分が含まれないので、１次コイルＬ２への電圧印加によって発生する磁界の磁束密度の飽和が確実に防止される。このため、２次コイルＬ３から出力される交流電圧を整流回路６が整流することによって、歪みがないパルス電圧を確実に生成することができる。

制御部１９がＰＷＭ制御を行うスイッチは、Ｎチャネル型のＦＥＴ１１，１２，１３，１４に限定されず、例えば、ＮＰＮ型のバイポーラトランジスタであってもよい。

また、期間Ｔｒは、Ｔｒ＝Ｔｐ／（２Ｎ±（１／Ｋ））を満たさなくても良い。期間Ｔｒは、周期Ｔｐを偶数で割った期間であっても良いし、周期Ｔｐよりも短い期間の範囲で変動してもよい。この場合であっても、１次コイルＬ２に一定の電圧が長期間印加されることはないため、生成装置１５，１６夫々は、入力されたパルス電圧のデューティに無関係に、該パルス電圧から基準電位が異なって歪みがないパルス電圧を生成することができる。

また、反転回路４は、入力されたパルス電圧を、該パルス電圧の周期よりも短い期間が経過する都度、入力された電圧の極性を反転し、反転した電圧を変圧器５の１次コイルＬ２に印加する回路であればよい。このため、反転回路４は、バイポーラトランジスタ４４，４５夫々のオン／オフを相補的に切替えることによって、直流電源４６の正極端子から１次コイルＬ２に流れる電流の向きを変更する構成に限定されない。

生成装置１５，１６が用いられる装置は、印加された電圧を変換する変換装置に限定されない。生成装置１５，１６については、生成されたパルス電圧とは基準電位が異なるパルス電圧を印加すべき半導体スイッチを備える装置に用いることができる。

開示された実施の形態は、全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上述の説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

１ 変換装置
１１，１２，１３，１４ ＦＥＴ
１５ 生成装置
４ 反転回路
４４，４５ バイポーラトランジスタ
４６ 直流電源
５ 変圧器
６ 整流回路
Ｄ１，Ｄ２，Ｄ３，Ｄ４ ダイオード
Ｌ１ コイル
Ｌ２ １次コイル
Ｌ３ ２次コイル
Ｎ，Ｋ 自然数
Ｔｒ 期間
Ｔｐ 周期

Claims (5)

1. 絶縁変圧器を用いて、周期が一定である第１パルス電圧から基準電位が異なる第２パルス電圧を生成する生成装置において、
   前記周期よりも短い期間が経過する都度、前記第１パルス電圧の極性を反転し、極性を反転した電圧を前記絶縁変圧器の１次コイルに印加する反転回路と、
   前記絶縁変圧器の２次コイルから出力される交流電圧を前記第２パルス電圧に整流する整流回路とを備えること
   を特徴とする生成装置。
2. 前記期間Ｔｒは、Ｔｒ＝Ｔｐ／（２Ｎ±（１／Ｋ））を満たすこと
   を特徴とする請求項１に記載の生成装置。
   但し、
   Ｎ，Ｋ：自然数
   Ｔｐ：前記周期
3. 前記反転回路は、
   一方の端子が前記１次コイルの中途に接続される直流電源と、
   前記１次コイルの一方の端子及び前記直流電源の他方の端子間に接続されている第１スイッチと、
   前記１次コイルの他方の端子及び前記直流電源の他方の端子間に接続されている第２スイッチと
   を有し、
   前記第１パルス電圧が所定電圧以上である間に、前記期間が経過する都度、前記第１及び第２スイッチ夫々のオン／オフを相補的に切替えるように構成してあること
   を特徴とする請求項１又は請求項２に記載の生成装置。
4. 前記整流回路は、
   アノードが前記２次コイルの一方の端子に接続されている第１ダイオードと、
   カソードが前記２次コイルの一方の端子に接続されている第２ダイオードと、
   カソードが前記第１ダイオードのカソードに接続され、アノードが前記２次コイルの他方の端子に接続されている第３ダイオードと、
   カソードが前記２次コイルの他方の端子に接続され、アノードが前記第２ダイオードのアノードに接続されている第４ダイオードと
   を有することを特徴とする請求項１から請求項３のいずれか１つに記載の生成装置。
5. コイルと、
   一方の端子が該コイルの一方の端子に接続されているスイッチと、
   請求項１から請求項４のいずれか１つに記載の生成装置と
   を備え、
   前記生成装置が生成した第２パルス電圧を用いて前記スイッチのＰＷＭ制御を行うことによって、前記コイルのいずれか一方の端子における電圧を変換するように構成してあること
   を特徴とする変換装置。

Images