JPS5983571A - ゲートパルス発生装置 - Google Patents
ゲートパルス発生装置Info
- Publication number
- JPS5983571A JPS5983571A JP19350282A JP19350282A JPS5983571A JP S5983571 A JPS5983571 A JP S5983571A JP 19350282 A JP19350282 A JP 19350282A JP 19350282 A JP19350282 A JP 19350282A JP S5983571 A JPS5983571 A JP S5983571A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- wide
- input
- amplifier
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/40—Means for preventing magnetic saturation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、広幅パルス増幅器に係り、特に広幅)y’−
) ハ/l/スIcよシ点弧制御されるサイリスタ素子
が、複数並列接続されて成るサイリスタ変換装置に好適
な、広幅ゲートパルス増幅器に関する。
) ハ/l/スIcよシ点弧制御されるサイリスタ素子
が、複数並列接続されて成るサイリスタ変換装置に好適
な、広幅ゲートパルス増幅器に関する。
サイリスタ変換装置はさまざまな分野に適用されておシ
、例えば、交流電動機の速度制御を行なうものとして、
第1図に示す構成のサイリスタ変換装置が知られている
。第1図に示すように、交流電源1から供給される交流
電力を、順変換器2によって直流変換し、この直流電力
を平温用リアクトル3fc介して逆変換器4に供給し、
逆変換器4によって所望の周波数及び電圧を有する交流
電力に変換し、これによって逆変換器4の出力唱に接続
された電動4′A5の速度を制御するものである。
、例えば、交流電動機の速度制御を行なうものとして、
第1図に示す構成のサイリスタ変換装置が知られている
。第1図に示すように、交流電源1から供給される交流
電力を、順変換器2によって直流変換し、この直流電力
を平温用リアクトル3fc介して逆変換器4に供給し、
逆変換器4によって所望の周波数及び電圧を有する交流
電力に変換し、これによって逆変換器4の出力唱に接続
された電動4′A5の速度を制御するものである。
この順変換器2及び逆変換器4はいずれもサイリスタを
用いて形成され、それぞれパルス増幅器14.16を介
し、速度制御回路12から出力される目標速度に応じた
信号に基づいて、ゲート位相制御回路13.15によっ
て形成される点弧信号によって制御されるようになって
いる。
用いて形成され、それぞれパルス増幅器14.16を介
し、速度制御回路12から出力される目標速度に応じた
信号に基づいて、ゲート位相制御回路13.15によっ
て形成される点弧信号によって制御されるようになって
いる。
第1図示例の逆変換器4は3相ブリッジ方式のものであ
り、各アーム6〜11は、サイリスタ素子1個当シの電
流容量の制限と、素子の破損を考慮して、一般に、複数
のサイリスタが並列接続されたものとなっている。これ
によシ、所望の電流容量を満足させるとともに、いくつ
かのサイリスク素子が破損しても、支障なく運転を継続
できるようにして、信頼性を高めている。
り、各アーム6〜11は、サイリスタ素子1個当シの電
流容量の制限と、素子の破損を考慮して、一般に、複数
のサイリスタが並列接続されたものとなっている。これ
によシ、所望の電流容量を満足させるとともに、いくつ
かのサイリスク素子が破損しても、支障なく運転を継続
できるようにして、信頼性を高めている。
したがって、サイリスタ素子の点弧制御回路のうち、サ
イリスタ素子のゲートに直接接続される広幅ゲートパル
ス増幅器(以下WGP増幅器と称する)16を、各サイ
リスタ素子ごとに設け、切離し運転に対応できるように
している。例えば、第1図に示すように、アーム7の各
サイリスタ素子7a〜7nに対応させて、WGP増幅器
16a〜16nが設けられている。同様に他のアーム6
゜8〜11の各サイリスタ素子にも、対応させてWGP
増幅器が設けられているが、図を簡単化するために省略
されている。
イリスタ素子のゲートに直接接続される広幅ゲートパル
ス増幅器(以下WGP増幅器と称する)16を、各サイ
リスタ素子ごとに設け、切離し運転に対応できるように
している。例えば、第1図に示すように、アーム7の各
サイリスタ素子7a〜7nに対応させて、WGP増幅器
16a〜16nが設けられている。同様に他のアーム6
゜8〜11の各サイリスタ素子にも、対応させてWGP
増幅器が設けられているが、図を簡単化するために省略
されている。
上記したような各サイリスタごとに設けられるWGP増
幅器は、同一に形成されており、その−例として、WG
P増幅器16a’i−例として第2図に示す。
幅器は、同一に形成されており、その−例として、WG
P増幅器16a’i−例として第2図に示す。
第2図に示すように、信号入力端20を介して、ゲート
位相制御回路15から第3図(a)に示す広幅ゲートパ
ルスが、AND回路23P、23Nの一方の入力端に入
力されている。発振器21は第3図(b)に示すような
デユーティ50%のパルス(b) e発生するものであ
り、このパルス(b)は前記アンド回路23Pの他の入
力端に直接に、まだ反転回路22によって反転させた第
3図(C)に示すパルス(C)がアンド回路23Nの他
の入力端に、それぞれ人力されている。これらのAND
回路23 P、 23Nの出力は、増幅回路24P、2
4Nのトランジスタのベースに入力されてお、9、AN
D回路23P。
位相制御回路15から第3図(a)に示す広幅ゲートパ
ルスが、AND回路23P、23Nの一方の入力端に入
力されている。発振器21は第3図(b)に示すような
デユーティ50%のパルス(b) e発生するものであ
り、このパルス(b)は前記アンド回路23Pの他の入
力端に直接に、まだ反転回路22によって反転させた第
3図(C)に示すパルス(C)がアンド回路23Nの他
の入力端に、それぞれ人力されている。これらのAND
回路23 P、 23Nの出力は、増幅回路24P、2
4Nのトランジスタのベースに入力されてお、9、AN
D回路23P。
23Nの出力が′1#のときに、増幅回路24P。
24Nはオンするようになっている。この増幅回路24
P、24Nのエミッタは共通に接続され、さらに電#I
25と限流抵抗26を介して、パルストランス2701
次巻線の中間タップに接続されている。この1次巻線の
両端は、それぞれ前記増幅回路24P、24Nのコレク
タに接続されている。パルストランス27の2次巻線は
整流回路28と、ゲート抵抗29を介して、サイリスタ
7aのゲートとカソード間に接続されている。
P、24Nのエミッタは共通に接続され、さらに電#I
25と限流抵抗26を介して、パルストランス2701
次巻線の中間タップに接続されている。この1次巻線の
両端は、それぞれ前記増幅回路24P、24Nのコレク
タに接続されている。パルストランス27の2次巻線は
整流回路28と、ゲート抵抗29を介して、サイリスタ
7aのゲートとカソード間に接続されている。
このように構成されることから、入力される広幅ゲート
パルス(a)と、発振器21と反転回路22から出力さ
れるパルス(b)又は(C)によって、増幅口M24P
、24Nが交互にオンオフされ、パルストランス27の
出力は、第3図(f)に示すように、増幅された波形の
信号となシ、さらに整流回路28によって整流され、第
3図(ωに示す波形の広幅ゲートパルスとなってサイリ
スタ7aのゲートに印加される。
パルス(a)と、発振器21と反転回路22から出力さ
れるパルス(b)又は(C)によって、増幅口M24P
、24Nが交互にオンオフされ、パルストランス27の
出力は、第3図(f)に示すように、増幅された波形の
信号となシ、さらに整流回路28によって整流され、第
3図(ωに示す波形の広幅ゲートパルスとなってサイリ
スタ7aのゲートに印加される。
ところが、上述の従来方式によれば、発振器21の発振
開始が、入力される広幅ゲートパルス(a)に同期され
ていなかったこと、また、広幅ゲートパルス(a)のパ
ルス幅は必ずしも、発振器21によシ発生されるパルス
(b)の幅の偶数倍とはならなイコトから、パルストラ
ンス27が飽和されてしまうことがあるという欠点があ
った。即ち、第3図(a)に示すタイミングに、幅T1
の広幅ゲートパルス(a)1が入力されたとすると、パ
ルストランス27の励磁状態は、第3図(f)から判る
ように、正側と負側の電圧・時間積に差が生ずる(図示
の場合は正側か大)。このような励磁状態にあるパルス
トランス27に対し、次に入力される広幅ゲートパルス
(a)2が第3図(a)に示すタイミングt3で入力さ
れると、つまり、正側を励磁するタイミングであると、
パルストランス27が飽和して、同図(f)に示すよう
に時間t4で出力が出なくなってしまい、サイリスタ7
aのゲートに印加されるパルス幅がT2となる。このパ
ルス幅1゛2がサイリスタ7aの許容最小ゲートパルス
幅以下の場合には、素子内のゲート信号の拡がシが十分
でないときに電流が流されてしまうことになるので、サ
イリスタフaを破損させてしまう虞れがある。
開始が、入力される広幅ゲートパルス(a)に同期され
ていなかったこと、また、広幅ゲートパルス(a)のパ
ルス幅は必ずしも、発振器21によシ発生されるパルス
(b)の幅の偶数倍とはならなイコトから、パルストラ
ンス27が飽和されてしまうことがあるという欠点があ
った。即ち、第3図(a)に示すタイミングに、幅T1
の広幅ゲートパルス(a)1が入力されたとすると、パ
ルストランス27の励磁状態は、第3図(f)から判る
ように、正側と負側の電圧・時間積に差が生ずる(図示
の場合は正側か大)。このような励磁状態にあるパルス
トランス27に対し、次に入力される広幅ゲートパルス
(a)2が第3図(a)に示すタイミングt3で入力さ
れると、つまり、正側を励磁するタイミングであると、
パルストランス27が飽和して、同図(f)に示すよう
に時間t4で出力が出なくなってしまい、サイリスタ7
aのゲートに印加されるパルス幅がT2となる。このパ
ルス幅1゛2がサイリスタ7aの許容最小ゲートパルス
幅以下の場合には、素子内のゲート信号の拡がシが十分
でないときに電流が流されてしまうことになるので、サ
イリスタフaを破損させてしまう虞れがある。
また、入力される広幅ゲートパルス(a)のタイミング
、又はそのパルス幅rl+1によっては、前記ゲートに
印加されるパルス幅Il+ 、が1零”になってしまう
ことが考えられる。この場合には、時間t6において初
めてサイリスタ7aにゲートパルスが印加されることに
なシ、第1図に示すような、複数のサイリスタ78〜7
nは、それぞれのWGP増幅器16a〜16nによって
、異なるタイミングで点弧されてしまうことになる。こ
れによって、先に点弧されたサイリスタに過大な負荷電
流が流れてしまい、素子が破損されてしまうという虞れ
があった。
、又はそのパルス幅rl+1によっては、前記ゲートに
印加されるパルス幅Il+ 、が1零”になってしまう
ことが考えられる。この場合には、時間t6において初
めてサイリスタ7aにゲートパルスが印加されることに
なシ、第1図に示すような、複数のサイリスタ78〜7
nは、それぞれのWGP増幅器16a〜16nによって
、異なるタイミングで点弧されてしまうことになる。こ
れによって、先に点弧されたサイリスタに過大な負荷電
流が流れてしまい、素子が破損されてしまうという虞れ
があった。
本発明の目的は、パルストランスの飽和を防止させる機
能を備えた広幅パルス増幅器を提供することにある。
能を備えた広幅パルス増幅器を提供することにある。
本発明は、励据用の発振器を入力される広幅パルスの立
上シに同期させて起動させるようにし、且つ、パルスト
ランスの正側と負側の励磁電圧・時間積の差を所定値以
下とさせるように制御するようKして、パルストランス
の飽和を防止させようとするものである。
上シに同期させて起動させるようにし、且つ、パルスト
ランスの正側と負側の励磁電圧・時間積の差を所定値以
下とさせるように制御するようKして、パルストランス
の飽和を防止させようとするものである。
以下、本発明を実施例に基づいて説明する。
第4図に本発明の一実施例の回路構成図を示す。
第4図において、一点鎖#J30によシ囲まれた回路が
、本発明の特徴とする入力同期回路30であシ、他は第
2図図示従来例と同一構成であるから、同一符号を付し
て説明を省略する。入力同期回路30において゛、バッ
ファ38は入力される広幅ゲートパルスに反転同期して
トランジスタ38aがオン・オフされるように形成され
、コンパレータ37は2つの入力信号AlとB1と全比
較し、A1≧Blのときトランジスタ37aがオンされ
、At<Bsのときオフされるように形成されている。
、本発明の特徴とする入力同期回路30であシ、他は第
2図図示従来例と同一構成であるから、同一符号を付し
て説明を省略する。入力同期回路30において゛、バッ
ファ38は入力される広幅ゲートパルスに反転同期して
トランジスタ38aがオン・オフされるように形成され
、コンパレータ37は2つの入力信号AlとB1と全比
較し、A1≧Blのときトランジスタ37aがオンされ
、At<Bsのときオフされるように形成されている。
このコンパレータ37の信号A、の入力端はコンデンサ
32を介して接地され、且つ抵抗31゜33の直列回路
を介して電源+Vccに接続されている。一方、信号B
1の入力端は抵抗34を介して電源+Vccに接続され
、且つ抵抗35を介して接地され、さらに、抵抗36を
介゛してコンパレータ37の出力端に接続されている。
32を介して接地され、且つ抵抗31゜33の直列回路
を介して電源+Vccに接続されている。一方、信号B
1の入力端は抵抗34を介して電源+Vccに接続され
、且つ抵抗35を介して接地され、さらに、抵抗36を
介゛してコンパレータ37の出力端に接続されている。
前記抵抗31と33の接続点は、コンパレータ37の出
力端と、抵抗39を介してバッファ38の出力端と、コ
ンパレータ40P、4ONの信号A、、A、の入力端と
拠、それぞれ接続されている。このコンパレータ40P
、4ONの信号B2− Bsの入力端は、それぞれ定電
圧源V12. VIgK接続されている。
力端と、抵抗39を介してバッファ38の出力端と、コ
ンパレータ40P、4ONの信号A、、A、の入力端と
拠、それぞれ接続されている。このコンパレータ40P
、4ONの信号B2− Bsの入力端は、それぞれ定電
圧源V12. VIgK接続されている。
このコンパレータ40P、4ONの出力端は、増幅回路
24P、24Nのトランジスタのペースに接続されてい
る。
24P、24Nのトランジスタのペースに接続されてい
る。
このように構成される実施例の動作について、第5図に
示すタイムチャートを参照しながら説明する。
示すタイムチャートを参照しながら説明する。
まず、第5図(a)に示す広幅ゲートパルス(a)が、
“0”の11以前の各部の動作状態は、バッファ38は
オンされておシ、この状態でコンパレータ37の入力信
号AI 、B1の関係が、第5図(C)に示すように、
A4 〈Bl となるように回路定数が選定されている
ことから、コンパレータ40P。
“0”の11以前の各部の動作状態は、バッファ38は
オンされておシ、この状態でコンパレータ37の入力信
号AI 、B1の関係が、第5図(C)に示すように、
A4 〈Bl となるように回路定数が選定されている
ことから、コンパレータ40P。
4ONの入力信号A2 、 A3 Itま、第5図(b
)に示すように、抵抗33と39とで定まる電圧V2に
なっている。次に、tlにおいて広幅ゲートパルス(a
)が1″1”に立上ると、バッファ38がオフするため
、前記入力信号に2 、A3は電圧■1に変化すると同
時に、コンパレータ37の入力信号8重の電圧は■5に
変化し、さらに、入力信号Alの電圧はコンデンサ32
の充電に伴って、第5図(C)に示すようにv1+に向
って徐々に増加される。この信号へ1が12において重
l1llEV5に達しだとき、コンパレータ37がAン
されるため、コンパレータ4oP、4oNの入力信号A
2.A3Fi″Onになる。また、同時に信号Bfの電
圧がv5からv4に変わるとともに、コンデンサ32の
放電によって信号A、の電圧はV4に向って低下される
。
)に示すように、抵抗33と39とで定まる電圧V2に
なっている。次に、tlにおいて広幅ゲートパルス(a
)が1″1”に立上ると、バッファ38がオフするため
、前記入力信号に2 、A3は電圧■1に変化すると同
時に、コンパレータ37の入力信号8重の電圧は■5に
変化し、さらに、入力信号Alの電圧はコンデンサ32
の充電に伴って、第5図(C)に示すようにv1+に向
って徐々に増加される。この信号へ1が12において重
l1llEV5に達しだとき、コンパレータ37がAン
されるため、コンパレータ4oP、4oNの入力信号A
2.A3Fi″Onになる。また、同時に信号Bfの電
圧がv5からv4に変わるとともに、コンデンサ32の
放電によって信号A、の電圧はV4に向って低下される
。
t3において信号A1の電圧が■4以下に達すると、コ
ンパレータ37は再びオフされてtlの状態にもどシ、
同様の動作が繰り返される。
ンパレータ37は再びオフされてtlの状態にもどシ、
同様の動作が繰り返される。
広幅ゲートパルス(a)がt4において′0”になルト
、ハンファ38がオンさし、コンパレータ40P、4O
Nの人力信号A! 、Asは、一時的に前述の電圧■2
になり、コンパレータ37の入力信号B!の電圧はv3
となる。これによって、A、≧Blの関係となシ、コン
パレータ37がオンされて、入力信号A1の電圧はコン
デンサ32の放電につれて、第5図(C)の時間14〜
15間に示すように、V4に向って低下される。この間
、コンパレータ40P、4ONの人力信号A21A3は
′0°”となシ、コンパレータ37の入力信号B1i、
iV4になっている。1sにおいて、A1がv4以下に
達すると、コンパレータ37はオフされ、再びコンパレ
ータ40P、4ONの入力信号A2 、Asはv2に固
定され、コンパレータ37の人力信号に1.Btはそれ
ぞれVz 、 Vsになり、初期の状態に戻される。
、ハンファ38がオンさし、コンパレータ40P、4O
Nの人力信号A! 、Asは、一時的に前述の電圧■2
になり、コンパレータ37の入力信号B!の電圧はv3
となる。これによって、A、≧Blの関係となシ、コン
パレータ37がオンされて、入力信号A1の電圧はコン
デンサ32の放電につれて、第5図(C)の時間14〜
15間に示すように、V4に向って低下される。この間
、コンパレータ40P、4ONの人力信号A21A3は
′0°”となシ、コンパレータ37の入力信号B1i、
iV4になっている。1sにおいて、A1がv4以下に
達すると、コンパレータ37はオフされ、再びコンパレ
ータ40P、4ONの入力信号A2 、Asはv2に固
定され、コンパレータ37の人力信号に1.Btはそれ
ぞれVz 、 Vsになり、初期の状態に戻される。
入力同期発掘器30のこのような動作によって、コンパ
レータ40P、4ONの出力は、コン1(レータ37の
発振に同期して、交互に増幅回路24P。
レータ40P、4ONの出力は、コン1(レータ37の
発振に同期して、交互に増幅回路24P。
24Nをオンさせ、これによってパルストランス27は
、第5図(f)に示すように正側、負側に交互に励磁さ
れ、このパルストランス27の出力は整流回路28によ
って第5図(g)に示すように整流され、増幅された広
幅ゲートパルスとなって、サイリスタ7aのゲートに印
加される。パルストランス27の励磁は、単に入力され
る広幅ゲートパルス(a)の幅に合わせてt4にて停止
させると、第5図(f)に示すt4直前の励磁時間T4
だけ正側励磁が大きくなってしまうが、t4にて励Wi
ヲ停止させずに、コンデンサ32と抵抗31の直列回路
の充放電特性を利用して、T4に相当する時間1゛5だ
け負側に励磁させている。これによって、パルストラン
ス27の正側と負側の励磁電圧・時間積の差を殆んどな
くすることができるので、パルストランス27の飽和が
防止される。
、第5図(f)に示すように正側、負側に交互に励磁さ
れ、このパルストランス27の出力は整流回路28によ
って第5図(g)に示すように整流され、増幅された広
幅ゲートパルスとなって、サイリスタ7aのゲートに印
加される。パルストランス27の励磁は、単に入力され
る広幅ゲートパルス(a)の幅に合わせてt4にて停止
させると、第5図(f)に示すt4直前の励磁時間T4
だけ正側励磁が大きくなってしまうが、t4にて励Wi
ヲ停止させずに、コンデンサ32と抵抗31の直列回路
の充放電特性を利用して、T4に相当する時間1゛5だ
け負側に励磁させている。これによって、パルストラン
ス27の正側と負側の励磁電圧・時間積の差を殆んどな
くすることができるので、パルストランス27の飽和が
防止される。
なお、第5図(a)と(g)から明らかなように、増幅
された広幅ゲートパルス(g)のパルス幅は、T11分
だけ広げられたものとなるが、一般に、サイリスタは広
幅ゲートパルス(a)に同期してオフされるものではな
いので支障はない。この時間T5はサイリスタのターン
オフ時間よシも十分短くなるように、回路に数f:選定
すべきことは叶うまでもない。
された広幅ゲートパルス(g)のパルス幅は、T11分
だけ広げられたものとなるが、一般に、サイリスタは広
幅ゲートパルス(a)に同期してオフされるものではな
いので支障はない。この時間T5はサイリスタのターン
オフ時間よシも十分短くなるように、回路に数f:選定
すべきことは叶うまでもない。
従って、本実施例によれば、入力の広幅ゲートパルスの
立上シに同期させて励振用の発振器が作動開始され、且
つパルストランスの正側と負荷の励磁電圧・時間積の差
を所定値以下にすることができることから、パルストラ
ンスの飽和を防止させることができるという効果がある
。
立上シに同期させて励振用の発振器が作動開始され、且
つパルストランスの正側と負荷の励磁電圧・時間積の差
を所定値以下にすることができることから、パルストラ
ンスの飽和を防止させることができるという効果がある
。
第6図に、本発明の他の実施例を示す。第6図の実施例
において、第4図示実施例と異なる点は、パルストラン
ス27の1次巻線中間タップを、コンデンサ41を介し
て接地した点と、入力の広幅)、−5パルス(a)カ″
′OI′のときの、コンパレータ40P、4ONの入力
信号A、、A、の電圧をVzよりも畠いv/lに設定変
更した点にある。
において、第4図示実施例と異なる点は、パルストラン
ス27の1次巻線中間タップを、コンデンサ41を介し
て接地した点と、入力の広幅)、−5パルス(a)カ″
′OI′のときの、コンパレータ40P、4ONの入力
信号A、、A、の電圧をVzよりも畠いv/lに設定変
更した点にある。
このように構成することによって、第7図に示す各部の
動作波形のタイムチャートのように、コンパレータ37
の人力信号B!の最初のパルス幅が、同図(C)に示す
ように、狭い幅If6のものとなる。これに合わせて、
パルストランス27に最初に加わる励磁電圧は、広幅ゲ
ートノ<ルス(a)が60″′のときにコンデンサ41
に充電された電圧が重畳されるので、電源25の電圧V
6よりも大きなり7となる。
動作波形のタイムチャートのように、コンパレータ37
の人力信号B!の最初のパルス幅が、同図(C)に示す
ように、狭い幅If6のものとなる。これに合わせて、
パルストランス27に最初に加わる励磁電圧は、広幅ゲ
ートノ<ルス(a)が60″′のときにコンデンサ41
に充電された電圧が重畳されるので、電源25の電圧V
6よりも大きなり7となる。
一般に、サイリスタのゲートパルス電圧は、点弧立上シ
時には大きな電圧を要するが、そ杵以後は小さな電圧で
十分である。したがって、v7を所定の電圧になるよう
に選定すれば、相対的に12〜1S間のパルス電圧を低
減できるので、電源25の電圧V6を小さなものとする
ことができるという効果がある。
時には大きな電圧を要するが、そ杵以後は小さな電圧で
十分である。したがって、v7を所定の電圧になるよう
に選定すれば、相対的に12〜1S間のパルス電圧を低
減できるので、電源25の電圧V6を小さなものとする
ことができるという効果がある。
〔発明の効果〕
以上説明したように、本発明によれば、パルストランス
の飽和を防止させることができるという効果がある。
の飽和を防止させることができるという効果がある。
第1図は本発明の対象となる一例のサイリスタ変換装置
の全体ブロック図、第2図は従来のノくルス増幅器の回
路構成図、第3図(a)〜(g)は従来例の動作タイム
チャート、第4図は本発明の一実施例のパルス増幅器の
回路構成図、第5図(a)〜(g)は第4図示実施例の
動作タイムチャート、第6図は本発明の他の実施例の回
路構成図、第7図(a)〜(g)は第6図示実施例の動
作タイムチャート。 24P、24N・・・増幅回路、25・・・電源、27
・・・パルストランス、30・・・入力同期発振回路、
37・・・コンパレータ、38・・・バッファ、40P
、4ON・・・コンパレータ、41・・・コンデンサ。 代理人 弁理士 高橋唄、−A。 1、′ご゛ 1’y、’l・・□ 一′ノ〜t 1 口
の全体ブロック図、第2図は従来のノくルス増幅器の回
路構成図、第3図(a)〜(g)は従来例の動作タイム
チャート、第4図は本発明の一実施例のパルス増幅器の
回路構成図、第5図(a)〜(g)は第4図示実施例の
動作タイムチャート、第6図は本発明の他の実施例の回
路構成図、第7図(a)〜(g)は第6図示実施例の動
作タイムチャート。 24P、24N・・・増幅回路、25・・・電源、27
・・・パルストランス、30・・・入力同期発振回路、
37・・・コンパレータ、38・・・バッファ、40P
、4ON・・・コンパレータ、41・・・コンデンサ。 代理人 弁理士 高橋唄、−A。 1、′ご゛ 1’y、’l・・□ 一′ノ〜t 1 口
Claims (1)
- 【特許請求の範囲】 1、巻線の両端が各々増幅回路を介して電源の負極に接
続され中間タップが前記電極の正極に接続された1次巻
線と整流回路を介してサイリスタ素子のゲートに接続さ
れた2次巻線とからなるパルストランスと、入力される
広幅パルスに応じて前記増幅回路を交互にオンオフする
励振発振回路とを備えた広幅パルス増幅器において、前
記励振発振回路は、入力広幅パルスの立上シに同期して
一定周期の励振パルスを発生するように形成され、且つ
、前記入力広幅パルスの立下り後に前記パルストランス
の出力パルスの正側と負側の電圧・時間積の差が所定値
以下となるように前記励振パルスの発振を停止させるよ
うに形成された入力同期発振回路であることを特徴とす
る広幅パルス増幅器。 (2、特許請求の範囲第1項記載の発明において、前記
tのに並列にコンデンサが接続されていることを特徴と
する広幅パルス増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19350282A JPS5983571A (ja) | 1982-11-05 | 1982-11-05 | ゲートパルス発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19350282A JPS5983571A (ja) | 1982-11-05 | 1982-11-05 | ゲートパルス発生装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31088691A Division JPH053668A (ja) | 1991-11-26 | 1991-11-26 | パルストランスの励振パルス発生方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5983571A true JPS5983571A (ja) | 1984-05-15 |
JPH0424951B2 JPH0424951B2 (ja) | 1992-04-28 |
Family
ID=16309111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19350282A Granted JPS5983571A (ja) | 1982-11-05 | 1982-11-05 | ゲートパルス発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5983571A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007336618A (ja) * | 2006-06-12 | 2007-12-27 | Pre-Tech Co Ltd | 高周波用高出力回路 |
JP2014155386A (ja) * | 2013-02-12 | 2014-08-25 | Auto Network Gijutsu Kenkyusho:Kk | 生成装置及び変換装置 |
-
1982
- 1982-11-05 JP JP19350282A patent/JPS5983571A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007336618A (ja) * | 2006-06-12 | 2007-12-27 | Pre-Tech Co Ltd | 高周波用高出力回路 |
JP2014155386A (ja) * | 2013-02-12 | 2014-08-25 | Auto Network Gijutsu Kenkyusho:Kk | 生成装置及び変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0424951B2 (ja) | 1992-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4719559A (en) | Current-mode control of capacitively coupled power converters | |
US3264548A (en) | D. c. to a. c. inverter circuits | |
US3930194A (en) | Inverter control circuit | |
JPS5983571A (ja) | ゲートパルス発生装置 | |
US4158224A (en) | Inverter apparatus | |
JP2020108246A (ja) | 制御回路、および、dc/dcコンバータ装置 | |
US3354375A (en) | Thyristor system for controlling direct current | |
JPS5972934A (ja) | 高誘導性負荷用交流電源 | |
US3427471A (en) | Phase angle detector | |
US3441831A (en) | Dc to ac converter | |
JPH053668A (ja) | パルストランスの励振パルス発生方法 | |
JP2663535B2 (ja) | アーク加工用電源装置 | |
US6201716B1 (en) | Controller of power supplying apparatus with short circuit preventing means | |
SU754379A1 (ru) | Стабилизированный источник питания переменного напряжения 1 | |
US3377543A (en) | High power converter | |
JPH0223113Y2 (ja) | ||
SU966681A1 (ru) | Источник питани посто нного напр жени | |
SU1005239A1 (ru) | Устройство дл защиты обмоток возбуждени синхронного генератора | |
JPS58218880A (ja) | インバ−タ回路 | |
JP2948863B2 (ja) | インバータ | |
JP2718252B2 (ja) | 電源装置 | |
SU951594A1 (ru) | Преобразователь сетевого напр жени | |
SU1325635A1 (ru) | Стабилизированный преобразователь переменного напр жени в посто нное | |
JPS5838075B2 (ja) | 高周波インバ−タ | |
US20040071002A1 (en) | Method and apparatus for reducing no-load core loss in inverters |