JP2014147105A - パケットネットワークを介した時間同期のためのタイミングシステム及び方法 - Google Patents

Abstract

【課題】パケットネットワークを介してタイムサーバ及びタイムクライアント間の時間同期を実行するための従来技術よりも優れたタイミング・システムを実現する。
【解決手段】タイミングシステムは、現在のタイムスタンプ情報を生成するサーバクロックを有するタイムサーバと、クライアントクロックを有するタイムクライアントとを有する。タイムクライアントは、パケットネットワークを介してタイム転送プロトコルメッセージをタイムサーバと周期的に通信し、タイムスタンプ情報に基づいて、推定されたクライアント時間を計算する。タイムクライアントにおける位相ロックループは、推定されたサーバ時間を表す信号を入力として周期的に受信し、推定されたサーバ時間とタイムクライアントのクロックカウンタが示す時間との間の誤差を表現する信号を計算する。誤差信号は、最終的に、ゼロ又は所与の誤差範囲内に収束し、クライアントクロックカウンタが示す時間を示し、これはタイムサーバの時間にロックされる位相ロックループにより駆動される。
【選択図】図２

Description

本発明は一般にパケットネットワークにおける時間及び周波数の同期をとる技術分野に関連し、特に、タイム転送プロトコル（time transfer protocol）及び位相ロックループ（PLL）アーキテクチャを使用し、パケットネットワークにおけるパケット遅延変動（packet delay variation）に対処する方法及びシステムに関連する。

帯域幅を増やす要請に対して、時間分割多重化（TDM）方式のネットワークは、スケーラビリティ、運用コスト及び保守（メンテナンス）等の観点から限界に直面している。これにより、電気通信事業者（キャリア）は回線交換方式の伝送をパケット方式の（イーサネット（Ethernet））伝送に置換しなければならなくなり、そうすることで、コスト効率及び運用効率を高め、益々増える顧客からの帯域幅の要請に妥当な価格で応じ、新たな柔軟で動的なコンフィギュレーションをネットワークにもたらし、より段階的（tiered）かつ時間に基づいた又はオンデマンドのサービスを提供する。

回線交換方式のTDMネットワークからパケット交換方式のネットワークへの移行、すなわちキャリアイーサネット技術（Carrier Ethernet Technology）の配備において、同期が重要である。キャリアイーサネットの配備をためらわせる技術的な問題の1つは、ネットワークにおいてソース及び宛先の間で非常に正確なクロック同期が必要なことであり、これは、無線バックホール及び専用回線サービス（wireless backhaul and leased line service）を展開する際に極めて本質的な機能である。従来、これらのサービスは、T1／E1及びSONET／SDHのような同期技術により行われている。しかしながら、イーサネットは非同期であり、もともとはデータを送るように設計されたものであり、正確なクロック同期及びネットワーク内での分散性の要請はなかった。

適切な周波数同期がなされていなかった場合において、タイミングが重要なサービス（timing sensitive service）を担うパケットネットワークは、TDM装置と接続する際に過剰なジッタや逸脱を生じさせてしまう。ネットワークにわたる周波数同期は、次世代のネットワークにおけるパフォーマンスの指標、サービス保証及びリアルタイムサービスに起因する新たな条件である。サービスプロバイダは、パケット交換ネットワークにおける回線エミュレーションサービス（Circuit Emulation Service：CES）及びその他のサービスに関するタイミング（周波数同期）の条件に適合する必要がある。移動通信オペレータは、呼損を回避しつつサービス品質（QoS）を維持するのに必要な正確な同期をサポートできることを保証しなければならない。

時間（すなわち、日時や概念的な「壁掛け時計（wall clock）による実際の時間」）の同期は、通信ネットワークの機能にとって本質的に重要なことである。ネットワークにおける全ての装置（スイッチ、ルータ、ゲートウェイ等）に対して、共通の時間基準（タイムリファレンス）が与えられる。時間が同期していなければ、装置同士の間で適切に情報をやり取りすることが、不可能ではないとしても困難になる。ネットワーク関係者が、ルータの各々と全てのネットワークサービスとの間の履歴又はログを適切に比較できなかった場合、出来事を確実に把握することは非常に困難になってしまう。

今日、電気通信ネットワークにおけるタイミングは、T1／E1、ソネット（SONE）／SDH及びグローバルポジショニングシステム（GPS）等のような同期化技術によって提供されている。このため、電気通信事業者（キャリア）は、回線方式T1／E1接続及びGPS受信機のような高価な手段を当てにして、パケットネットワークにおけるサービスの正確な同期を保証している。これら既存のタイミング処理方法の全ては、膨大な数の顧客の側や基地局の側におけるハードウェアに相当な資本を投下することになる。例えば、GPS受信機が、基地局の各々に導入され、CESインターフェース及び基地局のT1／E1入力の間でCESパケットのタイミング調整のための確実なクロック基準（クロックリファレンス）として使用される。基地局から受信したタイミング信号は正確で確実であるものとして処理される。しかしながら、GPS方式による時間調整の欠点は、かなりのコスト及び実装負担を要することである。相当な資本のコストとともに、基地局各々にGPS受信機を備える必要がある。世界中にある何百万台もの基地局に必要になる資本は膨大になってしまう。別の問題は、既存のGPSは全てのサイトに受け入れることが可能な解決手段ではないことである。なぜんなら、屋内や都市部の中ではGPS信号は弱いからである。さらに、無線オペレータによっては、米国が支配しているGPS信号を使いたくないかもしれない。

このような理由から、電気通信におけるプロバイダは、上記のような出費を行わなくて済む代替手段を求めている。近年の技術革新とともに、パケット方式のネットワークにおける時間及び周波数同期を行う可能性が増えてきた。パケット技術によるそのような代替法は、非同期イーサネット、IP及びMPLSパケットネットワークにおいて、時間及び周波数の同期を広めることを可能にする。キャリアは、GPS受信機やT1／E1接続の必要性を排除することで彼らのコストを低減しつつ、時間が重要なアプリケーション又は製品に対して高品質なサービスを維持することができる。

多くのサービスプロバイダはネットワークタイムプロトコル（Network Time Protocol：NTP）を検討しており、これはLAN及びWANにおける時間同期の最も一般的なプロトコルである。しかしながら、現在のところ、NTPは、電気通信に必要な程度の時間及び周波数の同期の厳密な条件に合致していない。問題は、NTPパケットがイーサネットの物理及び媒体アクセス制御（MAC）レイヤに入り、パケットが終端のシステムソフトウェアスタックに到達するまで、同期の問題に対処できない、ということである。したがって、オペレーティングシステムの遅延に依存する不確定の時間の分だけ、同期信号が遅延してしまう。

高精度なタイミング配信を確実にする別のプロトコルは、IEEE1588プレシジョンタイムプロトコル（Precision Time Protocol：PTP）である。IEEE1588を採用できない主な障害は、現在の／既存のもともとのイーサネットインターフェースカードにおいて、そのプロトコルはシームレスに実装できないことである。このプロトコルを必要とするネットワークは、各自のカードをIEEE1588対応のカードに置換しなければならない。このため、そのプロトコルを実装することに付随するコストは、ネットワーク関係者が希望しない又は負担したくないほど大きくなってしまう。

ネットワークにおける伝送遅延や、終端システムのプロトコルレイヤにおける処理遅延が不確実である場合、パケットネットワークにおける正確な時間同期を達成することは特に困難である。通信ネットワークにおけるクロック同期を妨げる主な原因は、パケット遅延変動（Packet Delay Variation：PDV）である。パケットネットワークにおいて、タイミングが重要なトラフィックを伝送する場合、PDVを適切に緩和する必要がある。

したがって、必要とされている方法及びシステムは、基準ソースと同期しようとしている終端システムが、PDVを含むタイミングの不確実性を最小化することができ、終端システムが、基準ソースと時間及び周波数の同期をとることを可能にするものである。

一実施例によるタイミングシステムは、
パケットネットワークを介した時間同期のためのタイミングシステムであって、
現在のタイムスタンプ情報を生成するサーバクロックを有するタイムサーバと、
クライアントクロックを有するタイムクライアントとを有し、
前記タイムクライアントは、クライアントクロックカウンタにより駆動される位相ロックループを有し、前記タイムクライアントは、前記パケットネットワークを介してタイム転送プロトコルメッセージを前記タイムサーバと周期的に通信し、前記タイムクライアントは、前記タイムスタンプ情報に基づいて、推定されたサーバ時間を計算する、タイミングシステムである。

時間及び周波数を同期するように本発明原理にしたがって構築された無線システムアーキテクチャの一例を示すブロック図。 時間及び周波数を同期するように本発明原理にしたがって構築された無線システムアーキテクチャの一例を示すブロック図。 双方向タイム転送プロトコルを説明するための図。 本発明原理にしたがって構築されたタイムサーバ／タイムクライアント同期システムのブロック図。 本発明原理にしたがって構築された代替例によるタイムサーバ／タイムクライアント同期システムを示すブロック図。 図4及び図5に示す電圧制御発振器のブロック図。 図4及び図5に示す電圧制御発振器のパフォーマンス特性を示す図。 図4及び図5に示す電圧制御発振器の周波数を制御するアナログトゥディジタル変換器を示すブロック図。 本発明原理によるタイムクライアントのPLLに関する閉ループ制御モデルを示すブロック図。 閉ループシステムとしてのクライアントPLLの代替例のブロック図。 本発明原理により使用されるアナログPLLのブロック図。

有利なことに、本発明は、パケットネットワークを介したタイムサーバ及び1つ以上タイムクライアントの間において、時間及び周波数の同期をとる方法及びシステムを提供する。タイムトランスファメッセージが、タイムサーバ及びタイムクライアントの間でやり取りされる。クライアントにおけるタイム転送プロトコルは、タイムスタンプ情報の受信及び利用を制御（管理、統制、支配）し、遅延変動を受けたタイム転送メッセージを確認（特定、同定、識別、採用）する及び破棄する。プロトコルは、残っている「クリーン（clean）」スタンプ情報から計算されたクロックオフセットを考慮することで、推定されたサーバ時間を計算する。推定されたサーバ時間は、送受信したタイム転送プロトコルメッセージとともに周期的に更新される。タイムクライアントの位相ロックループは、推定されたサーバ時間を自身の入力として受信し、推定されたサーバ時間とタイムクライアントのクロックカウンタが示す時間との間の誤差を表現する信号を計算する。タイムクライアントのクロックカウンタは、最初、利用可能な第1の推定されたサーバ時間の値とともにロードされる。そして、各々の誤差信号の生成後、その後差信号に対応する周波数を有する位相ロックループの発振器は、それにしたがってタイムクライアントのクロックカウンタを制御及び更新する。最終的に、誤差はゼロ又は所与の誤差の範囲内に集束し、クライアントクロックカウンタにより提示される時間を示し、その時間は、位相ロックループの発振器により駆動され、タイムサーバの時間にロックされる。

本発明の一形態において、パケットネットワークを介した時間同期のためのタイミングシステムが提供される。タイミングシステムは、現在のタイムスタンプ情報を生成するサーバクロックを有するタイムサーバと、クライアントクロックを有するタイムクライアントとを有し、そのタイムクライアントは、時間推定手段と、クライアントクロックカウンタにより駆動される位相ロックループとを有する。タイムクライアントは、パケットネットワークを介してタイム転送プロトコルメッセージをタイムサーバと周期的に通信し、タイムスタンプ情報に基づいて、推定されたクライアント時間を計算する。

別の形態において、サーバクロックを有するタイムサーバとクライアントクロックを有するタイムクライアントとの間において、パケットネットワークを介した時間同期のための方法が提供され、タイムクライアントは、時間推定手段と、クロックカウンタにより駆動される位相ロックループとを有する。本方法は、パケットネットワークを介して転送プロトコルメッセージをタイムサーバから受信するステップと、タイムサーバからタイムスタンプ情報を受信するステップであって、タイムスタンプ情報は、クライアントのクロックとサーバのクロックとの間の現在のクロックオフセットを推定すること、及び遅延変動を受けているタイム転送プロトコルメッセージを確認及び破棄することのために使用される、ステップと、推定されたサーバ時間を周期的に計算するステップと、推定されたサーバ時間に基づいて推定されたクライアント時間を計算するステップとを有する。

本発明のさらに別の形態において、パケットネットワークを介した時間同期のためのタイミングシステムが提供される。タイミングシステムは、サーバクロックを有しタイムスタンプ情報を生成するタイムサーバと、タイムサーバと電気的に通信するタイミング転送ノードとを有する。タイミング転送ノードは、タイムスタンプ情報をタイム転送プロトコルメッセージの形式によりパケットネットワークを介して1つ以上のタイムクライアントに送信し、1つ以上のタイムクライアントの各々はクライアントクロックを有する。タイム転送プロトコルメッセージは、タイム転送プロトコルにしたがって、クライアントサーバと1つ以上のタイムクライアントとの間で周期的に通信される。

本発明、本発明に付随する利点及び本発明の特徴は、添付図面とともに以下の詳細な説明を参照することで、さらに理解を深めることができる。

上記の本発明の形態及び以下の詳細な説明の双方は、例示的なものでありかつ説明のためのものであり、特許請求の範囲における本発明をさらに説明するためのものであるように意図されていることが、理解されるべきである。上記の本発明の形態も後述の説明も本発明の範囲を、本発明の形態や詳細な説明において言及された特定の特徴に限定又は規定することを意図するものではない。本発明は、パケットネットワークにおけるタイムサーバ及びタイムクライアントの間におけるタイミングを同期させる方法及びシステムを提供する。

本発明は、時間及び周波数の情報が転送されるパケットネットワークにおいて実現可能である。タイムサーバ、タイミング転送ノード（例えば、ルータ、スイッチ、ゲートウェイ、無線アクセスポイント等）及びタイムクライアント（例えば、ルータ、スイッチ、ゲートウェイ、無線アクセスポイント、デスクトップコンピュータ、ラップトップ、パーソナルディジタルアシスタント（PDA）、VoIP電話、データサーバ等）から構成される中央タイミングシステムが提供される。タイムサーバ及び1つ以上のタイムクライアントの間の通信は、有線又は無線により行うことができる。中央タイミングシステム及びタイムクライアント間の通信は、イーサネット、IP、PBT、MPLS、WiFi、WiMax等のようないくつものネットワークを介して行われる。基準時間ソースは、ルビジウム原子時計のような安定した正確なクロックソースを備えたタイムサーバ又はGPSとすることができる。タイムサーバの機能又は役割は、タイムクリティカル（time−critical）なイベント情報及び現在の時間情報を生成することや、それらをタイムクライアントに送信することである。

本発明の一形態において、タイムサーバ及びタイムクライアントの間でメッセージを通信するタイム転送プロトコルと、タイムクライアントにおける位相ロックループ（PLL）／クロックアーキテクチャという2つの要素が提供される。タイム転送プロトコルは、タイムサーバ及びタイムクライアントの間でメッセージをやりとり（通信）できるようにする。各プロトコルの通信の後、クライアントのプロトコルエンジンは、タイムサーバにおける現在の時間基準を推定する。プロトコルにより、サーバとクライアントの間でタイムスタンプ情報が転送され、遅延変動を受けたタイム転送プロトコルメッセージをクライアントが確認及び破棄できるようにする。プロトコルは、サーバ及びクライアントのクロックの間のクロックオフセットを計算し、タイムサーバの現在の時間の計算にそれを使用する。

PLLへの基準入力は、瞬時的な又はフィルタリングされたサーバの推定された時間とすることができる。PLLはその推定された時間を使用してサーバのクロックにロックする。PLLは、位相検出器、ループフィルタ、アナログ制御発振器及びクロックカウンタという主要な4つの要素を有する。位相検出器は、サーバの推定された現在の時間（基準信号）と、クライアントの推定された現在時間であるPLLの出力信号（PLL出力）との間の差分として誤差信号を算出する。誤差信号はループフィルタに渡され、ループフィルタは、入力された信号に含まれている可能性があるジッタ及びノイズを削減する機能を有する。フィルタリングされた誤差信号は、対応する制御信号にマッピングされ、対応づけられ又は変換され、制御される発振器を駆動する。制御信号は、電圧制御発振器（VCO）に対する電圧でもよいし、電流制御発振器（CCO）に対する電流でもよい。典型的には中心周波数を有する制御される発振器は、ループフィルタの出力信号により決定される周波数において発振する。

まず最初に、PLLは、利用可能な第1のサーバ現在時間推定値を待機する。第1のサーバ時間が推定されると、それがクロックカウンタにロードされる。この時点から、PLLは閉ループ形式での動作を開始する。プロトコルによる通信（すなわち、サンプリング）の後に、クライアントクロックカウンタが示す現在時間とその推定値との誤差が算出される。この誤差はループフィルタに送信され、ループフィルタの出力はVCOの周波数を制御する。そして、VCOの出力はタイムクライアントのクロック周波数を提供し、クロックカウンタも駆動する。ある周期の後に、ゼロに収束するように誤差が推定され、ゼロであることは、PLLが目下の時間基準、すなわちタイムサーバの時間基準にロックしていることを示す。

図面を参照する際、同様な参照符号／記号は同様な要素を示すものとする。図1には、本発明原理により構築されたパケットネットワークのシステムアーキテクチャが、全体的に「10」であるとしてブロック図により示されている。図1及び図2は、本発明において使用される時間周波数同期アーキテクチャの一例を示す。パケットネットワーク12を介してリクエストメッセージ（要求メッセージ）及びレスポンスメッセージ（応答メッセージ）がタイムサーバ14及びタイムクライアント16の間で送信され、パケットネットワーク12は有線通信システム（図1）又は無線通信システム（図2）とすることができる。このアーキテクチャは、中央タイミングシステムにより構築され、中央タイミングシステムは、タイムサーバ14及びネットワークノード（図示せず）を含み、ネットワークノードはルータ、スイッチ、ゲートウェイ、無線アクセスポイント等であるが、これらに限定されない。

アーキテクチャは、中央タイミングシステムのネットワークノードを介してタイムサーバ14と通信する1つ以上のタイムクライアント16も含む。タイムクライアント16は通信信号を受信することが可能な如何なる装置でもよく、例えば、ルータ、スイッチ、ゲートウェイ、無線アクセスポイント、デスクトップコンピュータ、ラップトップ、パーソナルディジタルアシスタント（PDA）、VoIP電話機、データサーバ等であるが、これらに限定されない。中央タイミングシステムとタイムクライアント16との間の通信は多種多様なネットワークを介して行うことが可能であり、例えば、イーサネット、インターネットプロトコル（IP）、プロバイダバックボーントランスファ（PBT）、マルチプロトコルラベルスイッチング（MPLS）、WiFi、WiMAX（マイクロ波アクセスのための世界標準）等により通信することができるが、これらに限定されない。

図1は、パケットネットワークにおいて時間及び周波数の同期をとる本発明原理において使用される有線システムアーキテクチャを示す。基準時間ソース（基準時間源）18は、GPSやタイムサーバ14に基づくものであり、例えばルビジウム原子時計のような非常に安定した正確なクロックソースを有する。基準時間ソース18はビルディング統合タイミング供給（Building Integrated Timing Supply：BITS）から取得されてもよく、BITSは単一構造物のマスタタイミング供給部（single building master timing supply）である。概して、BITSは、中央オフィス（Central Office：CO）を介してDS1及びDS0レベルタイミングを供給する。BITSの概念は、BITSのみがCO外部からタイミングを受信するようにすることで、COに入る同期リンク数を削減することである。タイムサーバ14の実際の時間はSにより表現される。タイムサーバのクロック周波数はfsにより表現され、タイムクライアントのクロック周波数はfcにより表現される。本発明によるアーキテクチャは、時間（の情報）をクライアントに転送し、それと同時に、クライアントのクロック周波数をサーバのクロック周波数に同期させる。

図2は、パケットネットワークにおいて時間及び周波数を同期させる本発明原理において使用される無線システムアーキテクチャを示す。図2において、Sはタイムサーバの実際の時間を示し、Cはクライアントのクロックを示す。タイムクライアント16の1つのローカルクロックは、C＝L_clockとして示される。タイムクライアント16が、独立した又はフリーランニング（free−running）のハードウェアクロック及び位相ロックループ（PLL）に従うクロックの双方を有する場合、これらはL_clock及びCのようにそれぞれ指定される。時刻t≧0におけるCに対するクロックSのオフセットは、θ（t）＝（C（t）−S（t））である。これは相対的オフセットとして言及される。時刻t≧0におけるCに対するSのスキュー（skew）は、δ（t）＝（C’（t）−S’（t））である。これは相対的スキューとして言及される。オフセットθ及びスキューδの双方がゼロであった場合、2つのクロックはその特定の時点において同期していると言及される。説明の便宜上、相対的オフセット及び相対的スキューは、単にオフセット及びスキューのようにそれぞれ言及される場合がある。

以下、タイムサーバ14及びタイムクライアント16の間においてタイムスタンプ情報を通信する双方向タイム転送プロトコルを説明する。このプロトコルは、ネットワークタイムプロトコル（NTP）及びIEEE1588プレシジョンタイムプロトコルの基礎を形成する。このプロトコルの前提として仮定されていることは、クライアント及びサーバ間のフォワード及びリバース方向の通信経路の双方が、固定された通信遅延により対称的であることである。

双方向タイム転送プロトコルの目的は、一群のクライアント装置が、各自のクロックによる時間の測定値とサーバ装置における時間の測定値との間のオフセットを決定することである。例えば、変数tが物理的な時間基準を表す場合、所与のクライアント装置に関し、時刻tにおけるオフセットθ（t）は、θ（t）＝（C（t）−S（t））により規定され、C（t）は時刻tにおいてクライアントのクロックにより測定された時間を示し、S（t）は時刻tにおいてサーバのクロックにより測定された時間を示す。クライアント装置はサーバ装置と周期的にメッセージをやり取りし、クライアント装置各々が、自身のクロックとサーバのクロックとの間のオフセットを計算し直すことができるようにする。このオフセットを時間とともに変動するので、これらの周期的なやり取りは、クロック同期に対するそのような変動や逸脱の影響を緩和することができる。

時間情報の転送に関する仮定は、プロトコルメッセージをやり取りする周期は非常に短いので、その周期の期間においてオフセットは一定であると無理なく考えることができるということである。さらなる仮定は、クライアントからサーバへ向かうメッセージの伝送時間は、サーバからクライアントへ向かうメッセージの伝送時間に等しいということである。実際には、フォワード及びリバース経路は、異なる片道経路遅延を有し、すなわち非対称な遅延になる。非対称な遅延は、2つの経路における非対称な帯域幅及び非対称な伝搬遅延に起因する。これは、物理的な経路の長さ、ネットワーク要素（スイッチングノード）の数、又は各方向におけるポートの負荷等が異なる場合に生じる。2つの経路が対称的であったとしても、非対称な待ち行列に起因して、根本的に異なる遅延になることがある。アクセス回線におけるADSL（アップリンクにおいて512Kbps、ダウンリンクにおいて1．5Mbpsのレートを有する）のような技術に起因して、非対称な遅延は今日のネットワークにおいては一般的である。場合によっては、非対称の問題は、ルートピン技術（route pining technology）により解決され、この場合、フォワード及びリバース経路が同じ物理的なリンク及びスイッチングノードを経由するようにする。ルートピン技術の場合、経路における2つの方向は、同じリンク及びノードを通過することが保証され、各方向における「真の」最小遅延（後述）が等しくなる。最後に、クライアント及びサーバは、それらがメッセージを送信又は受信した時間を測定できるものとする。

これらの仮定が特定の製品において強制される度合いにより、クライアント装置において測定されるオフセットの精度が決定される。図3には、タイムクライアント16及びサーバ14の間における時間オフセットθ及び遅延d_cs＝d_sc＝dを計算する基本原理が示されている。如何なるプロトコル処理においても、タイムクライアント16が最初にリクエストメッセージ20をタイムサーバ14に送信し、そのリクエストメッセージはそのメッセージが送信されたタイムスタンプT₁を含む。サーバ14は、そのメッセージを受信した時間T₂を記録し、後の時点において、クライアントが第1のメッセージを送信した時間T₁と、サーバがそのメッセージを受信した時間T₂と、サーバが応答メッセージ22を送信した時間T₃とを含む応答メッセージ22をクライアント16に返信する。クライアント16はそのメッセージを受信した時間T₄を記録する。2つの経路が対称的であるという仮定の下に、以下の関係が導出される。

T₂＝T₁−θ＋d
T₄＝T₃＋θ＋d
これらの数式から、タイムクライアントは、時間オフセットθ及び一定の遅延dを次のようにして計算する：
これらの仮定が特定の製品に適用される度合いにより、精度が決定される。実際には、ネットワークにおける遅延はdのような一定値ではなく、i番目のパケットはdとは異なる遅延d（i）の影響を受け、d（i）は次のように表現できる：d（i）＝d＋ε（i）。変数ε（i）は特定のパケット送信における各ホップ（経由する各ノード）からのランダム成分の総和を示す。したがって、クライアントクロック同期アルゴリズムに入力されるものは、ε（i）に対応する誤差成分を含むので、クロック同期に対するPDVによる有害な影響を最小限にするように、適切にフィルタリングされる必要がある。

クロック同期ネットワークにおいて、タイムサーバ14は、GPS又はBITSのような信頼性の高い安定した高精度なリファレンスである。しかしながら、タイムクライアント16における同期のパフォーマンスは、いくつもの他の要因に依存する。そのような要因の1つは、タイム転送プロトコル及び設定である。タイム転送プロトコルのタイプ及びその設定内容（1秒当たりのプロトコルメッセージ数、片道又は双方向メッセージ転送、ユニキャスト又はブロードキャスト／マルチキャスト配信、タイムサーバの冗長性、タイムサーバソースの品質レベル等）は、同期処理のパフォーマンスに影響する。一方向又は片道転送は非対称な処理であり、1つの方向において発するタイミングプロトコルメッセージフローのみを必要とする。例えば、サーバクロックにより始まり、クライアントクロックにより終了するタイミングフローが考えられる。図3の4つのタイムスタンプ｛T₁，T₂，T₃，T₄｝の内の2つのみが必要とされ、目下の場合、｛T₃，T₄｝である。双方向タイムスタンプ処理は、双方向におけるタイミングメッセージフローを必要とする。図3の4つ全てのタイムスタンプ｛T₁，T₂，T₃，T₄｝が時間同期処理において使用される。

双方向タイムプロトコル処理の場合、タイムスタンプのフローは一方の要素から始まり、典型的には、NTPにおけるクライアント及びIEEE1588におけるサーバである。一方向メッセージプロトコルは周波数情報のみの拡散をもたらすが、双方向メッセージプロトコルは周波数情報及び時間情報双方の拡散をもたらす。一方向メッセージプロトコルは、サーバ14から周波数情報を分配し、周波数は既知である。ネットワーク伝送遅延の測定（レンジング）の要求に起因して、時間分配（time distribution）プロトコルは、通常、2方向又は双方向であり、2つの方向は対称的な伝搬時間（又は非対称であるが既知の伝搬時間）であると仮定するのが通常的である。

同期処理のパフォーマンスは、ネットワークの設計及びその特徴（例えば、トラフィック負荷、PDV、パケット損失、パケットのリオーダリング（順序の並べ替え）、ソフトウェアによるタイムスタンプ処理又はハードウェアによるタイムスタンプ処理等）によっても影響を受ける。ハードウェアのタイムスタンプ処理に関するタイミング条件は、数十ナノ秒程度の測定精度を有することである。こうすれば、タイミング処理のハードウェアが、システムにおける測定誤差全体に対して僅かしか寄与しないようにできる。PDVはクロックの同期を著しく劣化させる。なぜなら、PDVはタイム転送プロトコルメッセージの伝搬時間に不確定な遅延を導入してしまうからである。ネットワークの負荷が重いか軽いかによらず、メッセージが短いか長いかによらず、あるいはネットワーク要素に優先キュー機能（優先処理の機能）が備わっているか否かによらず、プロトコルメッセージが遅延変動の影響を被ってしまうおそれが常に存在する。タイムスタンプフィルタリング及び最小遅延選択の処理に加えて、ロバストな（robust）アルゴリズムを使用することで、そのような問題をけいげんすることができる。

タイムクライアント16における同期処理のパフォーマンスに影響を及ぼす別の要因は、クライアントのクロック発振器である。安定性の高い発振器を使用すると、測定ノイズを減少させ、PDVのようなネットワーク障害に起因する伝送遅延変動及びジッタをフィルタリングするクライアントクロック同期手段の機能を改善する。クライアントの発振器を選択する際に、いくつかの事柄を考える必要がある。第1に、発振器の品質は、クロックの補正が必要になるレートの範囲をかなり決定する。発振器の品質は何らかのクロック復元ループにおいて使用可能な時定数をかなり決定する。クロック復元フープの動作は、ローパスフィルタによりモデル化することができる。すなわち、パケット内のタイミング情報（タイムスタンプ、到着時間（受信時間）、発信時間（送信時間）等）は、結果の信号の「dc成分又はdcコンテンツ（dc content）」が真のタイミング情報を含み、残りの部分はフィルタリング（選別）されるように処理される。

クロックの出力を検査すると、クロックノイズの高周波成分は局部発振器に起因し、クロックノイズの低周波成分は、クロック復元ループのローパスフィルタリング処理に委ねられるリファレンスに起因する。クライアント16に入力されるタイミング基準は、パケット方式の同期方法の場合、ノイズが多く（noisy）、そのノイズは、サーバ14のクロックのイズに重ね合わせられたネットワークにより導入されたPDVに関連する。

タイムクライアント16における同期処理のパフォーマンスに影響するさらに別の要因は、クロック復元ループ及びPLL制御である。有利なことに、本発明はタイムクライアント16において位相ロックループ（PLL）を使用し、自身のクロックとサーバのクロックとの間の位相差を測定し、誤差信号を生成する。この誤差信号は制御信号を生成するようにループフィルタによりフィルタリング（選別）され、制御信号はクライアントの発振器を駆動するために使用される。目的は、その後差をゼロに減らす又は許容可能な誤差の範囲内まで減らすことである。PLLはサーバの発振器のドリフトや（温度や経年変化等に起因する）、その他の環境による変動（発振器の安定性に影響を及ぼす変動）を補正するようにも機能する。PDVがPLL入力に入った場合、PDVが大きいほど、及びPDVのノイズプロファイルがランダムであるほど、複雑なPLL及びPLLのループフィルタは、タイミング基準に正確に同期する必要がある。

後述するように、クライアント16において観測されるタイミングプロトコルメッセージの到着時間は、サーバ14に対するクライアント16の周波数オフセット（クロック位相ドリフト）及びネットワークPDVによる影響を受ける。前者の影響は追跡されるが（すなわち、周波数同期が必要）、後者はクライアントのクロック同期手段によりフィルタリングされる。クロック同期手段は、タイミングプロトコルメッセージが使用するネットワーク帯域幅の量を最小化するように最適化処理を行う。さらに、同期手段は、パケット損失、パケットリオーダリング、パケット遅延、PDV、及びネットワーク伝搬時間における稀に起こる段階的な変化等に対して、ロバストであるように設計されることが望ましく、それらは再ルーティング、プロテクションスイッチング又はネットワークトラフィックの負荷の変化等に起因する。

クライアントの発振器の安定性、タイム転送プロトコルの設計や設定、及びネットワーク設計の間において、様々な利害得失ないしトレードオフがある。タイムクライアントが頻繁に同期すればするほど、発振器の安定性は減少する。これは、ネットワークが輻輳及び伝送エラーに対して敏感でないようになることを要求する。タイイングメッセージが過剰な遅延、遅延変動又はパケット損失の影響を受ける場合、（タイミングメッセージの送信頻度を下げることで）同期の頻度を少なくすると、タイムクライアント16がタイミング誤差の影響を受けることを引き起こし、クライアントクロックの品質を劣化させてしまう。負荷が徐々に重くなる場合において、タイミングメッセージが長く遅延すると、タイムクライアント16においてエラーの回数が増えてしまう。このような場合、発振器のタイプ及び特徴が、クライアントクロックにおいて生じる多くの同期時間エラーの要因を決定する。

高い安定性の発振器がタイムクライアント16において使用されない場合、又は同期イーサネットのような外部の又は物理レイヤ周波数分散手段が無かった場合、高レイヤの時間情報分配プロトコル（time distribution protocol）（例えば、NTP、IEEE1588等）が使用される。留意を要する。時間情報分配プロトコルは周波数分散も実行する。通常、パケットネットワークにおいて時間情報を分配するのに使用されるプロトコルは、周波数情報を分配するのに使用されるものと同じプロトコルである。

以下の説明は、時間及び周波数の情報をパケットネットワークを介して転送するための高レイヤの時間情報分配プロトコルを使用する例に着目している。時間情報分配メッセージ（すなわち、パケット）は、サーバクロック18が測定したタイムスタンプとともに、タイムサーバ14から送信される。送信待ち行列、衝突及びその他のネットワーク障害がなかった場合、これらのパケットは送信され、ネットワーク伝搬遅延（すなわち、最小遅延）の後にタイムクライアント16により受信される。待ち行列や追加的な遅延がなかった場合、全てのパケットがこの最小遅延の後に受信され、そうでなかった場合、それらは不確定な遅延とともに受信される。タイムクライアント16は、自身のローカルクロックを用いてパケットの到着時間を測定するが、このローカルクロックは、タイムサーバのクロックに対して周波数オフセットを持っている。測定された到着時間は、周波数オフセット（クライアント及びサーバのクロック同士の間の周波数の差分）及びサーバとクライアントとの間の伝搬遅延に起因して、サーバ14が生成したタイムスタンプとは異なるものになり、その伝搬遅延は、最小遅延（電気的な伝搬遅延）、待ち行列や衝突等に起因する別の遅延を含む。

本発明は、クライアントのクロック同期方法を提供し、クライアントのクロック周波数fcをサーバの周波数fsにロックし（合わせ）、最小遅延（固有の遅延）を測定し、レンジングと呼ばれるプロセスを行う。クライアント16における時間の精度は、タイミングプロトコルメッセージがサーバ14からクライアント16まで伝搬する時間を、レンジング手段がどの程度正確に決定できるかに依存する。

末端のクライアントに安定した発振器が備わっていた場合、又は同期イーサネットのような周波数情報分配手段が利用される場合でもレンジングは必要であるが、クライアントのクロック周波数fcをサーバの周波数fsにロックするタスクは必須でない。しかしながら、クライアント16に安定した周波数ソースが備わっていなかった場合、クライアントのタイム転送プロトコル及びクロック同期手段は、先ず、クライアントのクロック周波数を安定化させ、その次に時間をロックする。収束時間は、所望の精度の時間に収束するまでの時間であり、ロックする周波数を取得するまでの時間と、収束させるレンジング処理の時間との和である。

上述したように、同期イーサネット又は類似する技術を利用すると、最初の期間（ロックする周波数を取得するまでの時間）を排除することができ、その結果、時間同期における収束時間を大幅に削減できる。しかしながら、周波数及び時間を同時に処理する高レイヤのタイム転送手段が使用される場合、収束時間は長くなる。いったん収束すると、時間情報分配システムは、定常的な状態エラーを継続的に最小化する。これを行うため、システムは、クライアントのクロック周波数を更新し続け、ローカルな時間を更新するためにレンジング処理を継続する。定常的な状態時間エラー（steady−state time error）は、周波数エラー（逸脱）による寄与と、レンジングエラー（PDV、非対称性、プロトコルメッセージの欠落等に起因する）による寄与との合計である。

次に、図3を参照しながら、サーバ及びクライアント間の片道のみの通信を考察する。パケットに含まれているタイムスタンプは、サーバ14においてパケットが生成された際の時間を示すが、場合によっては、タイムスタンプはパケットが発信された時間を示す。i番目のパケットの発信／生成の時点は、Ts（i）として示される。関連するタイムスタンプはT₃（i）により示される。ソースクロックが理想的であり、タイムスタンプ処理が完ぺきに行われた場合、Ts（i）＝T₃（i）＝T（i）であり、T（i）はi番目のパケットの真の時間基準である。このパケットはネットワーク内を伝搬し、Tc（i）として示される時点においてクライアントに届く。関連するタイムスタンプはT₄（i）である。

タイムスタンプ処理が理想的でなかった場合、｛T3，T4｝の各々の現在のタイムスタンプは、真の時間基準T（i）と2つの誤差の項の組み合わせであり、次のように表現できる：

ここで、e_clockはローカルなクロックの誤差による直接的な寄与であり、e_timestampはタイムスタンプの処理における不正確さによる寄与である（これは、クロックの動作を妨げる）。メッセージiについて測定された遅延d_{m−server＿client}（i）は、次のように表現できる：

ここで、d_{server＿client}（i）は、サーバ及びクライアント間においてi番目のパケットが受けた遅延である。したがって、遅延d_{m−server＿client}（i）は、次のように表現できる：

ここで、d_fSCはサーバ及びクライアント間の一定の遅延（固定遅延）であり、ε_SC（i）は、i番目のパケット伝送において、サーバからクライアントへの方向における各ノード（各ホップ）によるランダム遅延成分による寄与の総和である。

上記の数式表現は、いくつもの事項を明らかにしている。第1に、測定された遅延d_{m−server＿client}（i）は、片道のパケット遅延d_{server＿client}（i）の分だけ上乗せされている（バイアスされている）。サーバ14に対するクライアントクロックのオフセットが未知であった場合、片道の遅延測定値によってはパケット遅延は推定できない。片道による時間伝送方法は、クライアントのクロックオフセットを特定することができない。以下に説明するように、双方向の送信による方法は、クロックのオフセット情報を決定できるようにする。さらに、最小遅延とともに片道の処理を選択することで、すなわち、後述するようにタイムスタンプ処理及び最小遅延選択を利用することで、パケット遅延バイアス（ε_SC（i）による寄与）を最小化することができる。さらに、サーバ14及びクライアント16におけるタイムスタンプ誤差は、許容される処理結果を得るために適切に制限されるべきである。これは、上述したようにハードウェアによるタイムスタンプ処理を行うことで達成可能である。

上記の議論は双方向のタイムスタンプ処理にも拡張可能である。双方向において測定された遅延は、それぞれ次のように表現できる：

ここで、d_{client＿server}（i）は、i番目のパケットがクライアントからサーバにおいて受けた遅延である。説明の簡明化のため、ハードウェアタイムスタンプ処理が行われ、その結果、タイムスタンプ誤差は無視できるものとする。この場合、オフセット及びラウンドトリップ遅延（RTD）は、次のように計算できる：

ここで、d_fCSは、クライアントからサーバまでの一定の遅延（固定遅延）であり、ε_CS（i）は、i番目のパケット伝送において、クライアントからサーバへの方向における各ノード（各ホップ）によるランダム遅延成分による寄与の総和である。オフセットは、クライアントの時間をサーバの時間に合わせるために必要なクロック補正の推定値を示し、RTDは往復経路遅延全体の推定値を示す。

上記の数式によれば、バイアスがかかっていないオフセット推定値を求めるには、サーバからクライアントへの経路遅延及びクライアントからサーバへの経路遅延が既知であるか、あるいは対称性が仮定されている必要があり、RTDのバイアスされていない推定値は、双方の方向について同じであるクロック誤差に依存する。2つのパケットをやり取りする間の時間が短かった場合、クロック誤差は双方の処理に対して同じであると仮定できる。

レンジング処理は、典型的には、リクエスト（RQ）及びレスポンス（RP）をやり取りし、4つのタイムスタンプを用いてラウンドトリップ時間を算出し、サーバ及びクライアント間の経路の対称性を仮定しながら片道の時間を推定することで行われ、可能であれば、タイムスタンプのフィルタリング及び最小遅延の選択により、時間同期に影響するPDVの影響を最小化する（最小化ゲーティング（minimum gating）と言及する。）。

タイムスタンプフィルタリング及び最小遅延選択を行うことができるのは、実質的に待ち行列による遅延なしにパケットネットワークを伝搬するパケット（タイミングプロトコルパケット）が存在することであり、そのようなパケットは、最小のラウンドトリップ遅延を有するパケットを選別することで特定できる。NTPにおいて採用されている方法は、（クライアントからサーバへの方向及びサーバからクライアントへの方向の）双方向において、最小の伝搬時間を伴うやり取り（パケット）を選別することである。

NTPは、最新のL個のやり取り（トランザクション）のウィンドウを有する（ネットワーク接続の場合、典型的には8個である。）。トランザクションの各々について、オフセット推定値及び関連するラウンドトリップ遅延の双方が、判定される。パケットフローが受ける待ち行列ノイズの全体は、ラウンドトリップ遅延に直接的に反映されるが、各方向における大きさは未知である。小さなラウンドトリップ遅延を選択することで、パケットネットワークにおいて受けるロングテール遅延分散（long−tail delay distribution）の影響を軽減することができ、パケット選択基準を一切使用せずに、クロック同期アルゴリズムにおけるパフォーマンスを顕著に改善できる。しかしながら、最小のラウンドトリップ遅延を伴うトランザクションを選択することは、常には十分ではない。

この点をさらに検討するため、最小遅延の片道伝搬の確率がp_minであったとする。この場合、ラウンドトリップ遅延の伝搬の確率は、p_min ²であり、非常に小さい。したがって、この例の場合、最小遅延のトランザクションによる適切な寄与は存在しないことになる。したがって、双方向において最小の伝搬時間を伴う1つのトランザクションを特定することは、時間同期に対して効果的ではない。

しかしながら、最小遅延を伴う双方向のトランザクションを選択する効果的な方法は、クライアント及びサーバが生成した4つのタイムスタンプを監視し、各方向において独立に最小差分とともにそれらを記録することである。これら2つのイベント（事象）の確率は、p_minであり、p_min ²ではない。

上記の状況において、各方向における伝搬イベントの上位の部分（higher portion）を特定できることが予想される。これはレンジングパフォーマンス、そして時間同期を改善する。なぜなら、正規の時間同期処理において、2つの別個の最小伝搬イベントのみが使用されることを、タイムクライアントは保証するからである。

上記の議論から、PDVは「フロア（floor）」を伴う確率密度関数を有することが分かる。フロアは、パケット（又はタイミングプロトコルメッセージ）が所与の経路において受ける最小遅延である。この「フロア」は、特定のパケットが送信される場合に、サーバ及びクライアント間の経路において全てのキューが各自の最小遅延とともに接近している状態と考えることができる。経路において通常の輻輳していない負荷の状態の場合、パケットの総数の内の一部分は、ネットワーク又はそのフロア近傍において伝搬するが、いくらかは相当長い遅延を被るかもしれない。輻輳していない状態の場合、高速装置における蓄積転送処理（store−and−forward operation）は、最小遅延とともにパケットを送信する間向きな処理になる。さらに、「最小」又は「近似的に最小」の遅延を伴う全パケットの内の比較的多くの割合に対して、PDVの分布は、このフロア近辺によりいっそう集中するようになる。

実際には、PDV分布のフロアは、物理レイヤの伝搬遅延（光束により制限される）、タイムスタンプの精度（ハードウェアタイムスタンプ処理がこれを支援できる）、TDM方式の伝送システムにおけるデータマッピングにより導入される遅延（例えば、SONET／SDH、xDSL、GFP等によるパケット）、小さな遅延変動（物理的なクロックジッタ、バックプレーンクロックドメインジッタ等）、又はパケット伝搬遅延の「フロア」判定におけるローカルクロックオフセットチルト（local clock offset tilt）等により制約される。

このように、所与のネットワークコンフィギュレーションに対して最小遅延という概念があり、サーバ14及びクライアント16の間の全てのパケットは、この最小遅延以上の遅延を受ける。特に、負荷が少ない状態の場合、最小遅延程度の遅延しか受けないパケットが相当な割合で存在することになる。最小遅延しか受けないパケット数が十分に多かった場合、それらのパケットのみを利用することで、クライアントクロックは、サーバに適切に合致した調整を行うことができる。

図4及び図5は、本発明原理にしたがうクライアント同期アーキテクチャの上位概念的なブロック図を示す。これらのアーキテクチャの各々は、2つの要素に分けられるタイムクライアント16を含む。一方の要素は、最小遅延及びクロックオフセット推定部24であり、これは、タイミングプロトコルエンジン26と、タイムスタンプフィルタ及び最小遅延選択モジュール28と、クロックオフセット推定及び最小遅延急変検出モジュール30と、同期仮想クロック32とを含む。タイムクライアント16の他方の要素は、周波数及び時間双方の復元のためのPLL34である。

PLL34は、図4及び図5に示されるアーキテクチャの構成要素であり、タイムクライアント14において時間及び周波数を同時に復元できるようにする。2つのクロックが同期しておらず、さらには異なる周波数を有していた場合、一方のクロックとともに測定された期間は、他方により測定されたものと異なる。本方法は、PLL34の発振器を調整し、タイムクライアント16により測定された期間が、タイムサーバ14により測定された期間に一致するようにし、それらがゼロのオフセット及びスキューを有するようにする。これを行うため、PLL34はタイムクライアント16における時間及び周波数双方の調整を行う。

PLL34への基準入力は、サーバについて推定された時間（サーバ推定時間）S^である。PLL34はこの推定時間を利用して、サーバクロック18にロックする（合わせる）。以下、本発明による同期アーキテクチャの主要な機能ブロックを説明する。

タイミングプロトコルエンジンモジュール26は、タイムサーバ14とともにリクエストメッセージ（RQ）20及びレスポンスメッセージ（RP）22をやり取りし、4つのタイムスタンプ｛T₁，T₂，T₃，T₄｝を取得する。NTPやIEEE1588のようなプロトコルが使用されてもよい。この説明において使用されるプロトコルは、クライアント及びサーバ間のパスの対称性を仮定してもよい。このモジュールは、受信及び送信したパケットのタイムスタンプ処理を統合し、タイムスタンプの精度を向上させる。タイム転送プロトコルは、暗号認証処理を含み、善意の又は悪意のプロトコル攻撃（attack）を防ぐ。プロトコル攻撃の中には、適切でないタイムサーバが故意に配布した適切でないタイミングメッセージや、真のタイミングメッセージを改竄する介入者攻撃等が含まれる。これらの攻撃はクライアント16を誤った処理に導くことになり、重要な製品に対する適切な時間情報の配布を妨害する。

タイムスタンプフィルタ及び最小遅延選択モジュール28は、「同期」モード又は「非同期」モードの何れかによる処理を行う。「同期」モードの場合、タイマーがセットされ、タイマーが満了すると、モジュールは、タイマーの有効な期間における全てのやり取りのイベントの中から、各々の方向について最小のやり取りのイベント各々を識別する。「非同期」モードの場合、モジュールは、各方向におけるL個のやり取りのイベントの中から、各方向における最小のやり取りのイベント各々を識別する。実質的に遅延を受けていないかなりの割合のタイミングメッセージが存在していた場合、モジュール28は最小の遅延を伴うものを選択し、その他を破棄するように動作する。

例えば、フォワード方向（RQ_i，i＝1，2，．．．，L）及びリバース方向（RP_j，j＝1，2，．．．，L）において最小遅延を伴うものとして識別されたメッセージの引数（argument）を、それぞれ次のように表現するものとする：

関連する遅延及びオフセットは、次のように計算される：

d_min及びθ_minの計算の間の時間は、システムのサンプリング期間（又は推定インターバル）Tspとして規定される。タイムスタンプフィルタリング及び最小遅延選択が有効であり、かつそれと同時に、タイムスタンプフィルタリング後のクライアント16に対するプロトコルメッセージのレートが十分であるように、サンプリング期間Tspの選択が行われる。上述したように、発振器の品質（性能）及びタイプは、クロックの補正が行われる必要のあるレートを大方決定し、すなわちクラアイントに対するプロトコルメッセージフローのレートを決定する。

d_min及びθ_minの値を決定すると、d_minが、クロックオフセット推定及び最小遅延急変検出モジュール30に通知され、真の最小遅延の急変を検出するアルゴリズムが、リオーダリング、経路のプロテクションスイッチング等に起因する真の最小遅延の変化が生じたか否かを判定する。一般に、物理レイヤ及び／又はパケットレイヤにおける経路のプロテクションスイッチング又はリオーダリングは、経路の伝送遅延を変えることになる。最小遅延急変検出手段は、真の（本来の）最小遅延変化に対するランダム遅延スパイク（spike）を判別するのに使用される。あるいは、ネットワークの対称性が仮定されている場合、フォワードリンクの最小遅延d_csmin＝min（T_2，im−T_1，im）又はリバースリンクの最小遅延d_scmin＝min（T_4，jm−T_3，jm）が、変化を検出する方法において使用されてもよい。

最小遅延の急変の演算結果に依存して、θ_minの値がローパスフィルタにより処理され、θ^が得られ、これはクライアントの時間同期に使用される。フィルタ出力値θ^は、簡易な有限インパルス応答（FIR）フィルタ、あるいはより複雑なフィルタ（例えば、カルマンフィルタ）等を用いて求めることができる。一例において、オフセット推定値は、サンプリング期間の後に得られた瞬時値θ_minに等しく、PLL34は、各処理の最後においてその瞬時値に従うように調整される。しかしながら、このオフセット調整信号は、瞬時的な位相変化（phase step）を引き起こし、クライアントの復元されたクロックが製品のジッタ／変動条件の全部又は一部を超過してしまうので、フィルタリングされたオフセット値を使用することが好ましい。短い長さのFIRフィルタは、復元されたクロックの位相変化を除去することができる。目的は、適切なPLL帯域幅、ゲインピーク及びノイズ生成とともに、許容可能なジッタ及び変動（逸脱）の累積をもたらすことである。

変化を検出する手段においてd_min及びθ_minの値は、以下のようにして求められる：
真の最小遅延の変化が検出された場合、
θ^の値を、変化が生じた時点の最小遅延の値θ_minに設定し、他の全てを破棄し、
そうでなかった場合、
θ_minをフィルタリングし続けてθ^を求める。

前提としている仮定は、ある時間的な期間においてパケットの経路は静的であるように見え、大幅な変化は滅多に起こらないことである。経路の更新の周期がパケットのやり取りの周期よりも十分に長かった場合、その経路は所与の一群の測定の間一定であるとして取り扱うことができる。

同期仮想クロック32モジュールは、ローカルクロック36により生成されたクロックオフセットを、クライアントアプリケーション用のクロック推定値に変換する。同期仮想クロック32は、ローカルクロックL_clockに適用される変換機能を実行し、サーバ時間推定値S^を生成し、これは図4及び図5において示されているPLL34への基準時間入力になっている。そのような変換関数の1つは、時刻tにおいて取得されたクロックオフセット推定値θ^（t）について、次のように表現される：

推定値S^（又は等価的に、C^）は、クライアント16のアプリケーションにより使用される前に、フォーマット処理をし直す必要がある。フォーマット処理は、異なる表現同士の間の変換（例えば、所与の基準日の後に経過した秒数を、日と時間に変換すること）、タイムゾーンの変更等を含む。コンピュータ、移動装置等において時間が表示される必要がある場合、さらなる処理が必要になる。この処理は、曜日の判別、他の暦又はカレンダ（グレゴリオ暦、ユリウス暦、ヘブライ暦、イスラム暦、ペルシア暦、ヒンドゥー暦、中国暦等）への変換、国際原子時計時間（TAI）及び協定世界時間（UTC）の間の変換、休日や特殊な日を区別すること等を含む。

クライアントの位相ロックループ（PLL）34は、位相検出器38、ループフィルタ40、制御される発振器42及びクロックカウンタ44を構成要素として有する。位相検出器38は、推定された現在のサーバ時間（基準信号S^）と、推定された現在のクライアント時間であるPLL34の出力信号（PLL出力C^）との間の差分として誤差信号を生成する。誤差信号はループフィルタ40に送られ、ループフィルタは入力信号に存在する可能性があるジッタ及びノイズを除去（フィルタリング）する。フィルタリングされた誤差信号は、ディジタルアナログ変換器（DAC）に接続されているマッピング機能モジュール46により、制御される発振器42を駆動する対応する制御信号に対応付けられる、関連付けられる、変換される又はマッピングされる。マッピング機能モジュール46の詳細については後述する。

制御信号は、電圧制御発振器（VCO）の場合は電圧とすることが可能であり、あるいは電流制御発振器（CCO）の場合は電流とすることができる。制御される発振器42は、典型的には中心周波数を有し、ループフィルタ40の出力信号により決定される周波数で発振する。

PLL34はフィードバックループとして機能し、離散的な入力信号S^に対して、制御される発振器42の周波数及び位相を調整する。こうして、制御される発振器42の出力C^は、同期する時間S^に対する連続的な時間近似となる。図4及び図5において、VCOは広く電圧制御発振器の全てのカテゴリにおけるものとすることができ、例えば、水晶発振器（XO）又はシンプルパッケージ水晶発振器（OCXO）、電圧制御水晶発振器（VCXO）、温度保証水晶発振器（TCXO）及び恒温槽型水晶発振器（OCXO）｛こうおんそう がた すいしょう はっしんき｝等でもよいが、これらに限定されない。発振器の選択は、意図されている製品が要求するジッタ及び変動仕様に合わせるようにするPLL34のパフォーマンス及びその機能に影響を及ぼす。考察すべき要因は、周波数の精度、周波数の経年変化、温度による周波数変化の特性、短期的な周波数の安定性、電力消費、サイズ及び価格等である。

同期アーキテクチャにおいて前提とする仮定は、所与のクロックに対して、発振器42は変化することはするが時間とともに緩やかにしか変化しない周波数を有することである。特に電気通信及びハイエンド製品において使用されている実際の発振器は、短期的な周波数安定に富んだ性質を有するので、アーキテクチャにおいて使用される発振器が、時間的に緩やかにしか変化しない又は一定の周波数を有するという仮定は、現実的なものである。他の仮定は、オフセットθ、スキューδ及びドリフトμのようなシステムのパラメータは、時間とともに緩やかに変化する関数であるということである。PLL34の推定及び制御インスタンスの間でこれらのパラメータが一定であるという仮定は、現実的なものである。

図4に示されるクロック同期アーキテクチャは、ローカルなフリーランクロック36及びPLL34の双方を有する。ローカルなフリーランクロック36は如何なる方法によっても修正されず；タイムクライアント16において生じたイベントは、この非修正ローカルクロック36から読み取られた時間とともに記録される。ローカルクロック36の出力はL_clockのように示され、PLL34の出力はC^のように示される。PLL34は、グローバルサーバクロック18に従属する可変周波数制御発振器と考えることができる。PLL34の実際の実現手段は、ハードウェアによるクロックサーボ機構を用いてもよいし、あるいはアルゴリズムであってもよい。

推定値S^が（製品仕様に基づいて）正確であり、PLL34が適切に設計されていた場合、VCO42の出力周波数foscは、タイムサーバ14の基準周波数fsに追従する。すなわち、クロックアーキテクチャは、サーバ14における基準を追跡する周波数（fosc）基準と時間（S^）とを生成する。制御される発振器42の周波数foscは、C^がS^に合うように調整されるので、C^の性質は、区分的に線形であるというよりもむしろ滑らかな連続的な性質である。また、周波数合成機能によりアーキテクチャを強化することで、PLL34の公称周波数の倍数及び約数（例えば、パルス／秒（PPS）信号）が、タイムクライアント16におけるアプリケーション用に生成されてもよい。これが通常的なケースであるのは、PLL周波数出力が、クライアントのアプリケーションにとって必要なフォーマットにおけるものでない場合である。

図4のクロックアーキテクチャの場合、クライアントノードは、ローカルタイムスケール（すなわち、デバイスクロック36）を実装し、クライアントが送信するタイム転送メッセージにおいてそのタイムスケールを参照する。デバイスクロック36は独立したものであり、典型的には、ローカルなフリーラン水晶発振器50により駆動される。デバイスクロック36は、サーバ基準値に従うようには調整されたりサーボ制御されたりない。しかしながら、図5に示す例の場合、フリーランクロックは設けられておらず、その代わりにPLL34の出力がローカルクロックとして使用されている。タイミングプロトコルメッセージは、このPLLにより駆動されるクロック（PLL駆動クロック）を参照する。

図5に示すアーキテクチャの場合、PLL34の出力C^（これは、ローカルクロックとしても機能する：C^＝L_clock）は、タイムクライアント16が自身のローカルクロック（すなわち、PLL34の出力）を調整する際の調整量を決定するために使用される。発振器制御信号（及び対応する出力周波数fosc）は、十分に長い期間の間（サンプリング期間Tsp）一定に維持され、タイムサーバ14及びタイムクライアント16間の全てのプロトコルのやり取りが完了し、測定データを取得できるようにする。

システムの新しい制御信号及び対応する出力周波数foscは、次の同期インスタンス（同期処理）に至るまで有効であるとみなされる。制御インスタンス同士の間において、PLL出力周波数は一定に維持される。1つ以上の調整が行われる場合、2つのイベントの間で経過した時間は、正確に判定できない。なぜなら、PLL34は、全ての調整とローカルクロックC^＝L_clockに対するそれらの累積的な影響を追跡できないからである。さらに、PLL34を調整する処理は、それ自身により不確定な誤差を導入してしまう。なぜなら、入力を調整する処理は、一定の出力を生成するために時間を要するからである。

図4及び図5を参照するに、先ず、PLL34は、第1の利用可能な現在のサーバ時間の推定値S^（0）を待ち受け、それをクロックカウンタ44にロードする。この時点以降、PLL34は閉ループ形式の制御を開始する。現在のサーバ時間S^（n）が推定される度に（すなわち、離散的なサンプリング時点において）（n＝1，2，3，．．．）、そのS^（n）の値と、クライアントのクロックカウンタC^（n）が示す現在時間との間の誤差が、算出される（e（n）＝S＾（n）−C^（n））。この誤差はループフィルタ40に送られ、ループフィルタの出力はVCO42の周波数を制御する。VCO42の出力は、タイムクライアント16のクロック周波数をもたらし、クライアントのクロックカウンタ44を駆動する。定常状態において、誤差はゼロに収束するように予想され、ゼロに収束している場合、PLL34は、到来する時間基準、すなわちタイムサーバ14の時間基準にロックしていることを意味する。

本発明によるクライアント同期アーキテクチャは、プロトコルメッセージのやり取りが中断された後でさえ、タイムクライアントが未だ給電されていたならば、PLL34が閉ループ制御処理を再開できるようにする。メッセージのやり取りの中断は、プロトコルによるやり取りのパケットの欠落、通信リンクの切断、又はタイムサーバが一時的に使用できないこと等の場合に生じる。如何なる理由であるにせよ、タイム転送パケットが受信されていない場合、PLL34はホールドオーバーモード（holdover mode）に移る。ホールドオーバーモードは或るクロックの動作状態であり、そのモードの場合、ローカルな制御発振器は外部の同期リファレンスにロックしていないが、保存手段を利用して、同期リファレンスとの最新の周波数比較結果により精度を維持するものである。保存されているデータは、短期間の変動の影響を抑制するために平均化され、通常の状態が仕様の範囲内でシミュレートされるようにする。クロックの出力が、過去に参照したリファレンスにより保存されたデータによっては最早制御されなくなった場合に、ホールドオーバーモードは終了する。ホールドオーバー出力の品質は、使用される発振器の品質及びタイプに依存する。ホールドオーバーモードは、クロックの動作状態であるフリーランモードとは異なり、ホールドオーバーモードの場合、ローカル発振器は外部の同期リファレンスにロックしておらず、フリーランモードは、精度を維持するために保存手段を利用してはいない。タイムクライアントが、給電されなくなった後に再び給電された場合、PLL34は、最新の時間推定値S^（n）をクロックカウンタ44にロードし、改めて閉ループ制御を再開する。

タイムスタンプフィルタ及び最小遅延選択モジュール28は、タームサーバ14及びタイムクライアント16間の経路の各方向における最小遅延を記録する。「真」の最小遅延は、サーバ及びクライアント間の経路が輻輳していない場合の固有の遅延に等しく、これは物理的な経路の長さ及びノード数に依存する。経路の負荷が少なくノイズが少ないほど、モジュールは、簡易かつ速やかに真の最小遅延を見出すことができる。この処理に望ましい機能は、真の（固有の）最小遅延の変化を識別でき、真のものでない最小遅延を回避できることであり、真のものでない最小遅延を使用すると、不正確なクロック補正を行うことになってしまう。

最小遅延の真の変化は、例えば、経路のプロテクションスイッチングやリオーダリングが行われた場合に生じる。例えば、これらの状態のいずれも、転送遅延の増加を招き、特に真の最小遅延の増加を招くおそれがある。そのような真の変化を検出できなかった場合、クロックオフセットエラーを招き、クロック補正に使用される現在の最小遅延は、ネットワーク経路において真に存在するものを大幅に下回ってしまうおそれがある。本願において説明される変化を検出する技法は、ネットワークにおいて最小遅延の真の変化が生じた時点を特定することを支援し、クロック補正について適切な処理を施せるようにする。

変化を検出する1つの方法は、所与の一連のデータ点において不連続的な変化が生じたことを判別することである。システムモデルが真に時不変であることが真であるのは滅多にないので、変化を検出することは、多くの追跡アプリケーションにおける基礎（factor）になっている。いくつかの具体例を挙げれば、例えば、ターゲット追跡における動きモデル検出、位置検出、ナビゲーション、又はロボット位置確認等を、映像、音響又はレーダーセンサの1つ以上のネットワークを利用して行うこと、コンピュータビジョン／生体画像分析アプリケーションにおいて異常な形状変化を検出すること（例えば、人間の異常な動き／活動の検出、心拍パターンにおける異常な形状の検出（通常、循環器疾患の最初の目印になる））あるいは画像誘導手術（image−guided surgery）の最中における異常な脳形状の変形の検出等がある。これらのアプリケーション全てにおいて、状態（対象の信号）が直接的には観測されていない。観測は、ノイズの影響を受けており（noise−corrupted）、状態の非線形関数である。非常に多くの場合、変化するシステムのモデルは知られておらず、すなわちその変化や異常性は未だ特徴付けられていない。また、変化は徐々に起こるものかもしれない（例えば、一定の速度の目標物が徐々に加速して高速になる場合や、突然変化するものもある。）。

変化のオンライン検出は次のようにして定式化できる。条件付き密度p_φ（y_k｜y_k−1，．．．，y₁）とともに観測された一連のランダム変数をY₁ ^kとする。未知の変化時間t₀以前において、条件密度φのパラメータは、一定でありφ₀に等しい。変化が生じた後、このパラメータはφ₁に等しくなる。オンライ変化検出において、そのような変化が生じたことが検出される。

図6は、タイムクライアント16のPLL34におけるクライアントハードウェアクロックカウンタ44を制御するために使用される電圧制御発振器（VCO）42のブロック図を示す。VCO42は、制御入力に供給された制御電圧にしたがって、出力する周波数を変化させる発振器である。周波数制御のための制御信号がディジタルである製品の場合、ディジタルアナログ変換器（DAC）48が、VCO42への入力部に実装される必要がある。DAC48は、ディジタル信号を連続的なアナログ信号に変換する装置である。この変換器は通常入力をバッファリング（蓄積）し、入力が変化するまで、出力が同じままであるようにする。

図7は、典型的には線形であるVCOの周波数−電圧特性の有効な動作範囲を示す。VCO42は、DACの出力電圧u（t）により決定される角周波数ω_VCO＝2πf_VCOにおいて発振する。VCOの各周波数ω_VCO（t）は次式により表現され、

ここで、ω_nom＝2πf_nomはVCOの公称角周波数又は中心角周波数（rad／secにより表現される）であり、f_nomはヘルツで表現された公称周波数であり、K_VCOはVCOのゲイン（rad／sec−Vにより表現される。）。VCOの中心周波数からのズレ又は逸脱は、Δω（t）＝ω_VCO（t）−ω_nom＝K_VCOu（t）により表現される。これらの定義によれば、VCO位相θ_VCOは、周波数変動Δωに関する積分として表現できる：

一例において、DAC_res＝2^LはDAC入力分解能を表し、LはDACレジスタのビット長である（例えば、L＝12ビット）。DAC出力（すなわち、VCOの入力電圧）は、図8に示すように、VCO出力周波数を規定する。VCO42は、公称周波数f_VCO＝f_nomに対応する制御入力DAC_nomとともに動作する。DAC_nomに−DAC_corrの量を加えると（DAC_VCO＝DAC_nom−DAC_corr）、出力周波数の減少（f_VCO＝f_nom−Δf）となり、DAC_nomにDAC_corrの量を加えると（DAC_VCO＝DAC_nom＋DAC_corr）、出力周波数の増加（f_VCO＝f_nom＋Δf）となる。したがって、DAC_nomに加える量DAC_corrを適切に制御することで、VCOの出力周波数f_VCOをそれに応じて適切に制御できる。VCO42とともにPLL34のマッピング処理部が以下において説明される。

位相ロックループ（PLL）は基本的にはフィードバック制御システムである。したがって、ループフィルタのパラメータを決定するために、位相検出器38とともに数学的なモデル（例えば、伝達関数）が必要である。PLL34の離散的な性質（discrete nature）に起因して、PLLの処理は異なる線形な数式により記述される。PLL34の一般的な動作（すなわち、定常状態）を分析するために、z変換が行われる。定常状態が仮定される場合、位相誤差サンプルは小さく、一般的な非線形差分方程式は、z変換法により解くことができる線形方程式に近似できる。PLL34がロックされており、は基準入力に対して、大幅な位相変化、大幅な周波数変化又大幅な位相ノイズが無かった場合、PLLの動作は線形モデルにより分析できる。

位相誤差θ_e（θ_e（n）＝θ_s（n）−θ_OSC（n））は、発振器のクロック位相θ_OSC（n）と基準クロック位相θ_s（n）との間の差分であり、限られた範囲内にあることが仮定され、フィードバック制御システムとしてのPLL34は、線形フィードバック制御システムとしてさらに簡略化される。この仮定は多くの製品に対して合理的である。なぜなら、実際のPLLは、限られた境界の範囲内のロック範囲（公称動作周波数に対するppmにより表現される）を有するからであり、その範囲外におけるロック動作は保証されない。したがって、定常的な平衡状態における動作及びそのような状況における安定化特性を検討する際に、PLL34の微小線形信号分析が有用である。DAC48及びVCO42はPLL34の精度を決定する。以下の変数が定義される：
u（n）＝離散時間nにおけるDAC出力電圧（ボルト）、
ΔV_DAC＝DAC出力電圧範囲（VCO入力電圧範囲でもある）及び
DAC_res＝DACレンジ又は分解能＝2^L（LはDACレジスタのビット長であり、例えばL＝12ビットである。）。

したがって、所与のフィルタリングされた誤差値e~（n）に基づいて、DAC48は以下の数式に示されるような電圧を生成する：

この数式は、VCO入力電圧範囲ΔV_DACがDAC_resの値により量子化されることを意味する。誤差値e~（n）は、0ないしDAC_res−1までの整数として表現されることが、仮定されている。この数式についてのz変換は、次式のようになる。

この数式から、DAC伝達関数が得られる：

ここで、E~（z）及びU（z）はそれぞれe~（z）及びu（z）のz変換である。

DAC48は離散的な時間領域において動作しているので、DAC／VCOが組み合わさったものも離散的な時間領域において動作する。VCOの数式に関する離散的な時間表現は、次のようになる：

Θ_VCO（z）をθ_VCO（n）のz変換とすると、VCO42の数式のz変換は、次のように書ける：

この数式から、VCO42の伝達関数が得られる：

この数式は、VCO42が位相信号に関して純粋な積分器（integrator）であることを示す。PLL34は、基準クロックを追跡すると同時に、短期的変動（short term variation）を排除する。機能の観点から見れば、PLLシステムに関し、2つの条件が指定されている。1つは、システムの全ての要素を動作させる外部ネットワークに同期した非常に安定したクロックを提供することである。もう1つは、同期が失われた場合（ホールドオーバーモードの場合）に安定的なクロックを提供することである。この場合、フィードバックループは開放され（オープンになり）、回路はPLLとしては動作していない。

VCO42のゲインはVCOデータシートから算出される（VCOデータシートは典型的にはVCOサプライヤから取得される。）。第1の条件は、VCO42の供給電圧を決定することである（これは、データシートから決定できる。）。例えば、VCO回路は、単極＋5V供給部から給電される。VCO供給電圧をU_supplyと書くことにする。VCO制御信号uは、通常、供給電圧U_supplyより小さな範囲に制限される。u_min及びu_maxがそれぞれuに許容された値に最小値及び最大値であるとする。

u（n）＝u_minであった場合、VCO42は周波数ω_VCOminを生成する必要があり、u（n）＝u_maxであった場合、VCO42は周波数ω_VCOmaxを生成する必要がある。（例えば、温度変化や経年変化等により）中心周波数が変化することに関わりなく、角周波数は、PLL34の中心周波数として取り扱われる周波数ω_nomに対応するU_supply／2において決定される。VCOゲインは次式のようにして計算できる。

しばしば、VCO特性の周波数軸は、毎秒当たりのラジアン（角周波数）ではなく、ヘルツで表現されることがある。その場合、ゲインは次のように表現される：

さらに、周波数軸がVCO中心周波数のppmにより表現される場合、ゲインは次のように表現される：

ここで、f_nomはVCO中心周波数であり、Δppmはppmにより表現されたVCO出力周波数の範囲である。Δf_VCO＝f_nom・Δppmであることに留意を要する。

上記のDAC及びVCOの個々のモデルの代替例として、合成されたDAC／VCO制御モデルを検討する。VCOの周波数分解能f_resは、次のように規定される。

DAC入力DAC_VCO（DAC_VCO∈［0，DAC_res−1］）は、次のように規定できる。

ここで、DAC_corr（n）は離散時間nにおけるDAC／VCO補正因子であり、DAC_nomは公称値のDAC値（公称周波数f_nomに対応する）である。離散的な時間nにおいて標本化又はサンプリングされたVCO出力周波数は、次のように表現できる：

上記の数式は、次の角周波数の数式に対応する：

ここで、

は合成された（組み合わせられた）DAC−VCOゲインである。VCOθ_VCOの位相は、周波数変動Δω（n）＝ω_VCO（n）−ω_nomに関して統合することで得られる。

この数式は、上述のDAC及びVCOのモデルにおける議論に一致する。

Tspは、推定値S^の間の公称期間として、及びタイムクライアントのPLLのサンプリング期間として規定できる。サンプリング期間Tspは、公称クライアントクロックf_nomによりM＝T_sp／t_nomの単位に量子化され、ここで、t_nom＝1／f_nomである。すなわち、M個のクロックパルス毎に計算が行われる。位相検出部（PD）38は周波数f_sp＝t／T_spにより動作する。インターバル又は期間Tspは、PLLにおける測定及び制御の基準処理期間であり、2πラジアン又はM個の公称クライアントクロックチップに等しい。

PD38の特性曲線は、PD出力eと位相誤差θ_eによる鋸波状のプロットにより表現され、2πおり大きい又は−2πより小さい位相誤差をカバーする。曲線は期間2πの周期を有する。PDの出力は、−2πから2πラジアンまでの入力位相差の範囲全体に対して理想的には線形であり、Mにおいて最大値を有する。なぜなら、PLLの定常状態又はロックされた状態の動作を仮定し、線形制御システムモデルが適用できるからである。ロックされた状態において、全ての周波数が各自の理想的な値に近いことに留意を要する。この場合、［−2π，2π］の位相誤差の範囲は、［−M，M］の誤差の範囲にマッピングされる（対応付けられる）。

PD特性曲線の傾きは、PD38のゲインに等しい。その傾き又は勾配は、次式により与えられる：

位相誤差が−2π＜θ_e＜2πの範囲に制限される場合、PD出力は、次のようになる。

PD38は、タイムクライアントPLL34の制御発振器の位相θ_OSC（n）と、タイムサーバ（基準）クロック位相θ_s（n）との間の位相差θ_e（n）＝θ_s（n）−θ_OSC（n）を測定し、位相差θ_e（n）に比例する出力e（n）を生成する。この処理は次のように表現できる：
e（n）＝K_PD・θ_e（n）
誤差信号出力e（n）は、ループフィルタG_LF（z）に送られ、フィルタリング（濾波又は選別）された誤差e~（n）に処理される。位相検出器28の伝達関数は、次式のように表現され、

ここで、E（z）及びΘ_e（z）はそれぞれe（n）及びθ_e（n）のz変換である。

位相検出器38からの誤差信号e（n）はディジタルループフィルタに送られ、ディジタルループフィルタの出力は発振器の周波数ｆ_OSCを調整するために使用される。ループフィルタとして使用可能なフィルタには、多くの形態が存在する。例えば、ディジタルループフィルタは、次式により表現される伝達関数を有するプロポーショナルプラスインテグラル（proportional plus integral：PI）フィルタとして実現されてもよい：

ここで、E~（z）はフィルタ出力e~（n）のz変換であり、K1及びK2はそれぞれ線形パスのゲイン及び積分経路のゲインである。この伝達関数は、離散時間制御方程式と等価である：

PIフィルタであるループフィルタ40は、2次のPLLをもたらす。比例ゲインK1及び積分ゲインK2はフィルタの応答（レスポンス）を決定する。フィルタゲインK1及びK2は、必要に応じて動作中に動的に調整することが可能であり、（捕捉モードにおいて）高速にロックするためにスタートアッププロセスにおいて大きな値を有し、（トラッキングモードにおいて）より安定的で定常的な状態において小さなゲインを有するようにしてもよい。

図9及び図10は、良好に機能するように設計されたループフィルタを備えるPLL34を示すブロック図である。PLL34は、最終的には位相誤差をなくし、制御発振器の出力位相及び周波数を、リファレンスにロックさせる。図9及び図10は、閉ループフィードバック制御システムによるPLL34を示す。本システムは、一次ローパスフィルタに起因して、2次のフィードバックシステムである。ループフィルタ40の主要な部分は、ゲインK1の比例経路と、その比例経路に並列的なゲインK2の積分経路とを含む。

線形モードの動作条件として、PLL34が、トラッキングモードで動作しているものとする。この設計は、連続時間系のディジタル化に基づいているので、指定された差分方程式のs平面における極及びゼロ点は、マッチトポールゼロ（matched pole−zero： MPZ）法により、対応する差分方程式のz平面の極及びゼロ点に対応付けられる。PLL34は、ループを経由する信号のサンプリングされたデータ表現を使用する。この方法は、ディジタル新語処理技術を利用して実現できる。PLL34の重要な（クリティカル）パラメータが指定され、ループの動作に対するそれらの影響が記録される。

図11は、本発明により使用されるアナログPLL34のブロック図を示す。アナログ又は連続時間PLL34は、位相検出部38、ループフィルタ40及びVCO42から構成される。位相検出部38は単に定数ゲインK_PDにより表現される。VCO42はラプラス領域における完全な積分器（perfect integrator）としてモデル化され、G_VCO（s）＝K_VCO／s（KVCOは利得である。）である。ループフィルタ40は、ラプラス領域においてF（s）として示される。雑音がなかった場合、閉ループ伝達関数及び規格化された位相誤差応答は、ラプラス領域においてそれぞれ次のように表現される。

ここで、Θ_VCO（s）、Θ_K（s）及びΘ_e（s）は、それぞれ、VCO位相θ_VCO（t）、基準信号位相θ_s（t）及び位相誤差θ_e（t）のラプラス変換である。

ループの次数は、ループ構造内の完全な積分器（perfect integrator）の数に等しい。VCO42は完全な積分器としてモデル化されるので、ループは少なくとも一次である。ループフィルタが1つの完全な積分器を含んでいた場合、ループの次数は2である。ループの次数は、ループの定常的な状態のパフォーマンスに大きく影響する。定常状態の位相誤差は、最終値の定理から容易に求めることができる。すなわち：

定常状態の誤差は、遷移応答（過度応答）が終わった後に、リファレンスから逸脱しているVCO位相として定義される。定常状態の誤差は、単にθe（∞）である。一次のループ又はより高次のループは、定常状態の誤差なしに初期位相オフセットを追跡することが分かる。さらに、二次のシステムは周波数のズレ（周波数ステップ）を追跡するのに必要であるが、定常状態の誤差なしに移行期（accelerating phase）を追跡するには三次のループが必要である。

二次のラグリード（lag−lead）フィルタ（比例積分（PI）フィルタとしても言及される）は、次のような伝達関数を有する：

ここで、τ1及びτ2は考察されているフィルタの時定数である。フィルタはs＝0に極を有し、したがって積分器のように振る舞う。これは周波数ゼロにおいて無限大の利得を有する。このフィルタを有するPLL34の閉ループ伝達関数は、次のように表現される：

ここで、ω_n及びζはそれぞれ自然周波数及び減衰因子であり、KPD、KVCO、τ1及びτ2により次のように表現される：

これら2つのパラメータは、通常、システムのパフォーマンス条件を指定するために使用される。閉ループシステムの極は、次のように表現される：

ζ＞1の場合、極は実数であり、ζ＜1の場合、極は複素共役の数である。ζ＝1の場合、極は再び実数であり、この条件は臨界減衰（critical damping）と言及される。ζ＜1の場合、応答は減衰せず、極は複素数である。閉ループシステムの遷移応答（過度応答）は、ζがゼロに近づい場合に、極が虚数軸に近づくにつれて増加しながら振動する。上記のモデルは、連続時間領域におけるPLLに直接適用できる。しかしながら、サンプルデータに基づく場合、離散時間モデルが使用される。

PLL34全体に対する線形化された時不変近似伝達関数は、システムの量子化（system quantization）の非線形性が無視できるという条件に基づいて導出できる。位相検出器38、ループフィルタ及び制御発振器のz変換表現は、それぞれ次のように書ける：

これらの変換関数を用いると、PLL34の閉ループ伝達関数は、次のように表現できる：

MPZをH（s）に適用し、H（z）の形式（又は離散伝達関数に関する形式）の離散時間システムH₂（z）を求める。これらの関係式から、ループフィルタゲインK1及びK2の閉じた形式の表現を導出できる。

本説明における目的は、ω_n及び減衰因子ζにより指定されているパフォーマンス条件に合致するシステムを、z領域における滞欧するモデルにマッピングする（対応付ける）ことである。MPZは、アナログシステムのs平面における極及びゼロ点を、離散時間システムにおける対応するz平面における極及びゼロ点に直接的にマッピングする。ここで、修正されたMPZ（MMPZ）法が使用される。この方法は、先ず、s平面における極及びゼロ点を、z＝e^sTspの関係式を用いてz平面にマッピングし、この場合においてTspはサンプリング期間である。s＝−ζω_n＋jω_n√（1−ζ²）におけるH（s）の極は、exp［T_sp（−ζω_n＋jω_n√（1−ζ²））］におけるH₂（z）の極にマッピングされる。s＝−ζω_n−jω_n√（1−ζ²）におけるH（s）の極は、exp［T_sp（−ζω_n−jω_n√（1−ζ²））］におけるH₂（z）の極にマッピングされる。s＝−ω_n／2ζにおけるゼロ点は、exp［−ω_nT_sp／2ζ］におけるH₂（z）のゼロ点にマッピングされる。

次の処理（ステップ）は、このようにして決定した極及びゼロ点とともに、z領域における離散時間伝達関数を求めることである。

ここで、KDCはH₂（z）のDC又は低周波ゲインである。

次のステップは、離散時間システムH₂（z）のDC又は低周波ゲインを、連続時間システムH（s）のものに等しく設定することである。最終値定理を再び使用して、ラプラス変換又はz変換における時間関数の定常状態の値を見出す。関数x（t）が存在する場合、最終値定理によれば、s領域において、次式が成立し、

ここで、X（s）はx（t）のラプラス変換であり、ただし、sX（s）の極全てがs平面の左半平面（HLP）に存在しているものとする。z変換の場合、最終値定理によれば、次式が成立し、

ここで、X（z）はx（t）のz変換であり、ただし、（1−z⁻¹）X（z）の総ての極が、単位円の内側にあるものとする。この定理により、システムのDCゲインを求めることもできる。DCゲインは、全ての遷移が終了した後における入力（一定であると仮定される入力）に対するシステムの出力の比率である。DCゲインを求めるために、単位ステップ入力を仮定し、最終値定理を利用して、出力の待受状態値を計算する。

したがって、伝達関数G（s）のシステムに関し、DCゲインは次のように表現される：

伝達関数G（z）のシステムに関し、DCゲインは次のように表現される：

H（s）のDCゲインは、次のようにして求められる：

H₂（z）のDCゲインをH（s）のものに設定すると、
K_DC＝1
であることが分かる。したがって、伝達関数H₂（z）は次のように簡略化される：

伝達関数H₂（z）は、さらに次のように表現できる：

H（z）及びH₂（z）の分母（又は特性関数）を比較すると、次のことが分かる：

又は

及び

又は

一般に、フィードバック制御システムのパフォーマンス仕様は、システムの時間応答に関する或る条件を含んでいる。システムの過度時間に要する時間として、設定時間t_setを規定することができる。PLL34の場合、tsetはロッキングタイム（ロック時間）としても言及される。0≦ζ＜1の二次のシステムの場合、（入力振幅の1％以内にシステムが落ち着くまでの時間）設定時間は次のように与えられる：

二次のシステムの場合、設定時間t_est、及び減衰因子（例えば、ζ＝0．707）を指定することで、減衰のない自然周波数ω_n及びフィルタゲインK1及びK2は、上記の数値機から簡易に決定できる。

PLL34のロングレンジの利用可能性はシステムの安定性に依存し、安定したシステムといは、インパルスのような入力の影響から元に戻る機能を有するシステムである。このため、他の設計基準とともにシステムパフォーマンスを決定しつつ、システムの安定性が考察される。離散システムの安定性は、離散システムの特性方程式の解により決定される：

しかしながら、この場合、安定な領域は単位円｜z｜＝1により規定される。システムが安定であるための必要十分条件は、特性方程式の解（根）の全てが1より小さく、すなわち単位円の内側（｜z｜＜1）にあることである。これは、クロネッカーのデルタが時間とともに減衰することを保証する。

離散システムの安定判別の1つは、ジュリー検査法（Jury test）と呼ばれるものである。この検査法の場合、先ず、特性方程式の係数がジュリー配列（Jury array）に並べられる：

最初の2行は特性方程式の係数を用いて記載され、次の2行は上記の行列式の関係を用いて算出される。このプロセス（処理）は、連続するペアの行各々が先行するペアの行より1つ少ない列を有するようにして、第（2n−3）行が計算されるまで継続され、第（2n−3）行は3つの要素のみを有する。そして、配列（アレイ）は完成する。

Q（z）＝0の根が1より小さな大きさを有するための必要十分条件は、次のように表現できる：

Q（1）又はQ（−1）の条件が満たされていなかった場合、システムは安定的ではなく、アレイを構成する必要はない。

二次のPLLの場合、特性方程式はH（z）の分母により与えられる：

二次のシステムの場合、安定であるための必要十分条件は、次のように書ける：

この数式は、以下の安定条件となり、

この数式により、次の数式が得られる：

これらの条件は、PLL34の如何なる根についても、単位円上にも外側にもないことを仮定している。

フィルタゲインK1及びK2が、ロック時間（又は設定時間）t_est及び減衰因子の決定とともに（例えば、ζ＝0．707）、所与の一群のパフォーマンス仕様に対して得られた場合、以下の制御方程式がPLLを駆動する：

DAC_corr（n）＝e~（n）であった場合、VCO制御入力は、DAC_VCO（n）＝DAC_num＋DAC_corr（n）となり、最も近い整数に丸められる。しかしながら、ある程度のマッピングが、発振器の入力に使用できるように誤差信号の条件に対してなされる。

上述したように、サンプリング周波数f_spにおいて測定及び制御が実行され、サンプリング周波数はクライアントPLL34のサンプリング期間T_sp＝1／f_spを与える。位相検出器38からの誤差e（n）は、この周波数f_spで生成される。しかしながら、制御発振器は公称周波数f_nomで動作する。また、上述のようにして導出されたループフィルタパラメータは、サンプリング周波数f_spに基づいていることに留意を要する。したがって、低い周波数fspにおいて生成された誤差値は、適切な値に変換（スケーリング）され、それらが公称周波数f_nomで動作する制御発振器に適用可能であるようにする必要がある。

本発明はマッピング機能部46を有し、マッピング部は、（公称周波数より低い周波数f_spで動作する）ループフィルタにより生成されたフィルタリングされた誤差値を、（公称周波数より高い周波数f_nomで動作する）発振器を制御する適切な値にマッピングする。

DAC_VCO（f_sp，n）は公称サンプリング周波数f_spにおけるシステムパラメータに基づいて生成された時間nにおけるVCO制御入力を表す。DAC_VCO（f_nom，n）は、公称周波数におけるシステムパラメータに基づいて生成された時間nにおけるVCO制御入力を表す。これにより、次式が得られる：

この数式から、次式が得られる：

上記の数式に関し、次式を定義している：

公称DAC値DAC_nom及び周波数f_nom付近におけるDAC／VCO処理を次のように規定する：

ここで、DAC_corr（f_nom，n）は、時間nにおける公称周波数f_nomに対応するDAC補正因子である。DAC値DAC_sp及び周波数f_sp付近におけるDAC／VCO処理を次のように規定する：

ここで、DAC_corr（f_sp，n）は、時間nにおける公称サンプリング周波数f_spに対応するDAC補正因子である。上記の数式から、次式が得られる：

これら2つの数式から、次式が得られる：

ここで、e~（f_sp，n）は、公称サンプリング周波数fspで動作する位相検出部38の出力に基づくフィルタリングされた誤差であり、ループフィルタ40から得られるものであり、ループフィルタのフィルタゲインは同じ公称サンプリング周波数に基づいて算出される。

上記の数式から、補正因子DAC_corr（f_sp，n）は誤差e（n）及び計算されたフィルタゲインK1、K2に基づいて取得されているが（システムパラメータ及び公称サンプリング周波数f_spから算出されているが）、fnomにおける対応する補正因子（VCO公称出力である）は、マッピング因子MF_VCO＝Mを適用すること求めることができることが分かる。DAC48は、DAC_VCO∈［0，2^L−1］の範囲に属する整数値をとるので、DACVCOはDAC48に適用される前に最も近い整数に丸められる。

クライアントPLL34の設計は以下のステップを含む。

1．公称システムサンプリング期間Tsp＝1／fsp（s）、設定（ロック）時間t_est（s）（例えば、1400Tsp秒）及び減衰因子ζ（例えば、0．707）等のPLLのパラメータを指定する。

2．位相検出部のゲインを算出する：

3．DAC／VCOのゲインを算出する：

ここで、DAC長さはLであり、DAC_res＝2^Lであり、ΔppmはVCO及びDACの仕様書／特性値から既知の値である。

4．自然周波数を算出する：

5．ループフィルタの線形ゲインを算出する：

6．ループフィルタの積分ゲインを算出する：

7．安定条件が満たされているか否かを判定する：

安定条件が満たされていなかった場合、ステップ1に戻り、パラメータを調整し、処理を続ける。

8．システムのパフォーマンスを申し分のないものであるか否かを（シミューレション、試作品、測定値等により確認して）判定する。申し分のないものでなかった場合、ステップ1に戻り、パラメータを調整し、処理を続ける。

9．ステップ7及び8においてYESであった場合、タイムクライアントのPLLの設計は終了する。

ハードウェアにおける常套手段を使用するため及び実装を簡易にするため、全てのゲインファクタは、2の負整数乗であるように決定することができる。フィルタゲインは2^−xであるように制限され（xは整数）、係数の乗算は二進ワードをシフトすることになる。

タイムスタンプフィルタリング、最小遅延選択及びオフセット推定等のタイムクライアントにおける方法は、次のように表現できる：
1．サンプリング期間Tspの後に、メッセージRQi（i＝1，2，．．．，L）及びRPｊ（j＝1，2，．．．，L）を最小遅延時間とともに選択する：

2．遅延d_min及び時間オフセットθ_minを次式により計算する：

3．dminを位相変化アルゴリズムに与え、サーバ及びクライアント間の経路において最小遅延の真の変化が生じたか否かを判定する。

最小遅延の真の変化が検出された場合、θ^の値を、変化が起きた時点における最小の遅延の値θminに設定し、他の値を破棄し、そうでなかった場合、θ_minの値をフィルタリングしてθ^を求める。

4．ローカルハードウェアクロック時間L_clock及び以下の変換関数を用いて、クライアントにおいて、現在のサーバ時間S^（L_clock）の推定値を計算する：

タイムクライアントのPLLの計算法は、次のとおりである：第1の利用可能な時間S^（L_clock）をPLLクロックカウンタにロードし、その後に発振器がカウンタをインクリメントし；次のサンプリング期間を待機し、現在の時間S^を計算する。

マッピング機能を含むPLL方法は次のとおりである。

1．PLLクロックカウンタC^の現在の読み取った値をS^から減算し、PLL誤差信号e＝S^−C^を求める。

d_min及びθ_minの推定値の間の時間は、システムのサンプリング期間として定義され、T_sp＝1／f_spの公称値を有し、f_spはサンプリング周波数である。これは、設定された設計パラメータであり、プロトコル処理のレートのダウンサンプルされた値である（すなわち、そのレートは、タイムクライアントが、タイムサーバからの時間情報の更新をどの程度頻繁に要するかである。）。公称サンプリング期間T_sp＝1／f_spは、ループフィルタの設計パラメータを取得するためにPLL設計プロセスにおいてのみ使用される。

2．ループフィルタを用いて誤差信号e＝S^−C^をフィルタリングし、次式のようなフィルタリングされた信号誤差を求める：

3．マッピング関数を用いて、（より低い）公称サンプリング周波数fspの領域からのフィルタリングされた誤差を、発振器fnomの（より高い）公称周波数fnomの領域へマッピングする：

4．フィルタリングされマッピングされた誤差e~mp（n）を補正因子として使用し、公称発振器制御ワードの値を修正し、発振器制御入力を求める：

5．次のサンプリング期間を待機し、アルゴリズム1に進む。

本発明は、ハードウェアにより、ソフトウェアにより、又はハードウェア及びソフトウェアの組み合わせにより実現することが可能である。本発明による方法及びシステムを実現する際、1つのコンピュータシステムに統合（集約、集中）した形式により実現されてもよいし、様々な要素がいくつもの相互接続されたコンピュータシステムを介して分散している分散形式により実現されてもよい。本願において説明された方法を実行するように構築された如何なる種類のコンピュータシステム又は他の装置も、本願において説明された機能を実行することに適している。

ハードウェア及びソフトウェアの典型的な組み合わせが特化されてもよいし、1つ以上の処理要素と、格納媒体に保存されたコンピュータプログラムとを有する汎用コンピュータシステムが、プログラムの実行により、本願において説明した方法を実行するようにコンピュータシステムを制御してもよい。本発明はコンピュータプログラムプロダクトに組み込まれてもよく、そのコンピュータプログラムプロダクトは、本願において説明された方法を実行可能にする全ての特徴を備え、コンピュータシステムにロードされた場合に、それらの方法を実行することができるものである。格納媒体は、揮発性又は不揮発性の如何なるストレージ装置でもよい。

本願におけるコンピュータプログラム又はアプリケーションは、任意の言語、コード又は標記による任意の表現の命令群を意味し、その命令群は、（a）他の言語、コード又は標記への変換及び（b）異なる形態への作り直しの内の双方又は一方の後に又は直接的に特定の機能を、情報処理能力を有するコンピュータが実行することを引き起こすものである。さらに、別段の断りがない限り、全ての添付図面は寸法を意図したものではないことに留意を要する。重要なことに、本発明の精神又は本質的特徴から逸脱することなしに、本発明は他の形態により実現されてもよく、したがって、本発明の範囲を示すのは添付の特許請求の範囲であり、決して上記の実施例ではない。

本発明は本願において具体的に図示及び説明されているものに限定されないことは、当業者に認められるであろう。さらに、別段の断りがない限り、添付図面の全ては寸法を描いたものではないことに留意を要する。上記の教示から、本発明の範囲及び精神から逸脱することなく、様々な修正例や変形例が可能であり、本発明は特許請求の範囲によってのみ規定される。

Claims (7)

1. パケット・ネットワークを介した時間同期のためのタイミング・システムであって、
   前記パケット・ネットワークを介してタイム・サーバとタイム転送プロトコルのメッセージを交換し、前記タイム・サーバから受信したタイム・スタンプ情報に基づいてサーバ時刻の推定結果を算出するタイム・クライアントとを具備し、
   前記タイム・クライアントは：
   クライアント時刻を生成するように構成されたクライアント側クロック・カウンタ；
   前記タイム転送プロトコルのメッセージの交換が行われるたびに、前記タイム・サーバから前記タイム・スタンプ情報を受信し、前記クライアント側クロック・カウンタにより生成されたローカルなクライアント時刻とサーバ側クロックとの間の現在のクロック・オフセットを算出し、現在のクロック・オフセットを使用して、前記サーバ時刻の推定結果を算出するように構成されたタイミング・プロトコル実行エンジン；
   前記サーバ時刻の推定結果を表す信号を受信し、前記サーバ時刻の推定結果と前記クライアント側クロック・カウンタによって示される時刻との間の差分に基づいて誤差信号を決定し、前記誤差信号に基づいて前記ローカルなクライアント時刻を補正するように構成された位相ロックループ；
   を具備することを特徴とする、タイミング・システム。
2. 前記推定された現在のサーバ時間は、前記タイム転送プロトコルのメッセージを通信する毎に再計算される、請求項１記載のタイミング・システム。
3. 前記位相ロックループは位相検出部を含み、該位相検出部は、前記サーバ時刻の推定結果を再計算する際に周期的に前記誤差信号を生成することを特徴とする、請求項２記載のタイミング・システム。
4. 前記位相ロックループが、前記誤差信号により制御される発振器を含み、前記発振器の出力は前記クライアント側クロック・カウンタにクロック周波数を与える、請求項３記載のタイミング・システム。
5. クライアント側のクロックは、前記タイム・サーバの時間が変化した後に更新される、請求項４記載のタイミング・システム。
6. 前記誤差信号は所与の誤差範囲内にまで減少させられ、前記誤差信号が前記誤差範囲内になるまで減少させられた場合、前記サーバ時刻の推定結果及びクライアント時刻の推定結果が時間的に同期している状態となる、請求項４記載のタイミング・システム。
7. 前記ローカルな現在時間はタイム転送プロトコルの各メッセージによって前記タイム・サーバに送信される、請求項1記載のタイミング・システム。
   

Images