JP2014143872A - インバータ - Google Patents

Abstract

【課題】コンデンサを備える電気自動車用のインバータであり、モータを回転させることなくコンデンサの放電テストを行う際、インバータのスイッチング素子に加わる負荷（ストレス）低減する。
【解決手段】放電テスト実行装置は、第１スイッチング素子２と第２スイッチング素子１を導通状態とするとともに、第１スイッチング素子２に所定の電力が流れる前に第１スイッチング素子２と第２スイッチング素子１の一方を非導通状態に切り換える。放電テストの際、第１スイッチング素子と第２スイッチング素子に所定電力を超える電力が流れることがない。ゆえに、放電テストの際に第１スイッチング素子と第２スイッチング素子に加わる負荷が軽減される。
【選択図】図１

Description

本明細書が開示する技術は、交流モータに交流電力を供給するインバータに関する。

インバータは、直流電圧を平滑化するコンデンサを備えている。コンデンサには直流電圧が充電されており、インバータを使用しない間、あるいは、車両が衝突した際には放電しておくことが好ましい。例えば電気自動車やハイブリッド自動車の走行用モータに通電するインバータは、高電圧に充電されており、衝突事故の発生時や点検時にはコンデンサを放電しておく必要がある。

コンデンサを放電するのに走行用モータを利用する技術が特許文献１に開示されている。その技術では、車両が衝突した際、コンデンサに蓄えられた電力でモータを回転させることで、コンデンサに蓄えられた電気エネルギを運動エネルギに変換して散逸させる。即ち、コンデンサを放電する。

特開平１１−３１８０８５号公報

コンデンサを放電する必要はまれにしか生じない。しかしながら、まれに必要とされるときに確実に放電することが必要とされ、普段からテストしておく必要がある。例えば、インバータの運転開始時、運転終了時、あるいはモータを回転する必要がない場合（走行用モータの場合にはシフトレバーがパーキング位置にある期間、あるいはブレーキペダルが踏まれて車速がゼロである期間）などに、コンデンサの放電テストを実施し、放電回路が正常に動作するか否かを確認することが好ましい。

しかしながら、コンデンサの放電テストにおいても、コンデンサに蓄積された電力でモータを回転させると、本来はモータを回転させる必要のないときにモータが回転することになり、乗員に不快感を与える虞がある。仮にモータにブレーキがかけられている場合であってもモータに通電すれば僅かながらモータが振動し、ユーザがその振動を感じてしまう虞がある。本明細書は、モータを回転させることなく、放電テストを実施することのできるインバータを提供する。

インバータは、モータを駆動する交流電力の相数に等しい数の並列分岐路を備えており、それぞれの分岐路に少なくとも２個のスイッチング素子を備えている。例えば３相交流を供給するインバータは、少なくとも６個のスイッチング素子を備えている。各分岐路のスイッチング素子が異なるタイミングでオン／オフすることで複数相の交流電力を作り出す。典型的には、各分岐路は、２個のスイッチング素子の直列回路で構成される。なお、各スイッチング素子には、電流の逆流を許容するダイオード（還流ダイオード）が逆並列に接続されている。モータを利用したコンデンサの放電には、インバータが備える上記のスイッチング素子のいくつかを導通状態にする必要がある。それゆえ、放電テストは、放電に用いることを予定しているスイッチング素子が予定通り作動するか否かをチェックすることになる（なお、このチェックには、スイッチング素子そのもののチェックだけでなく、放電回路が正常に動作するか否かのチェックも含まれる）。モータを回転させずに、即ち、モータに電力を供給せずにスイッチング素子の導通をチェックするには、直列回路の双方のスイッチング素子に対してオン信号（即ち、スイッチング素子を導通状態にさせる制御信号）を与え、電流が流れるか否かをモニタすればよい。しかしながら、直列回路の双方のスイッチング素子を導通状態とすることは、インバータを短絡させることを意味するので、それらのスイッチング素子が急速に発熱する。放電テストに際してスイッチング素子に負荷（ストレス)が加わり、その負荷によってスイッチング素子の劣化が促進される虞がある。そこで、本明細書は、放電テストの際に放電用スイッチング素子に加わる負荷（ストレス)を抑制し、放電テストによってスイッチング素子の劣化が促進されない技術を開示する。本技術は、交流生成用スイッチング素子を放電制御に兼用する場合に有効であるが、放電専用のスイッチング素子を用いる場合にも有効である。

本明細書が開示するインバータは、第１スイッチング素子と第２スイッチング素子が直列に接続されている直列回路と、その直列回路に並列に接続されているコンデンサと、直列回路に流れる電流を計測する電流検出装置と、放電テストを実行する放電テスト実行装置を備える。なお、第１スイッチング素子と第２スイッチング素子の直列回路は、典型的には、モータを駆動する交流電力の相数に等しい数の並列分岐路の一つである。

放電テスト実行装置が実行する放電テストは次の通りである。放電テスト実行装置は、第１スイッチング素子と第２スイッチング素子を導通状態とするとともに、第１スイッチング素子に所定の電力が流れる前に第１スイッチング素子と第２スイッチング素子の一方を非導通状態に切り換える。なお、ここで、「スイッチング素子を導通状態とする」とは、スイッチング素子を導通状態にさせる制御信号をそのスイッチング素子に与えることを意味する。スイッチング素子は典型的にはトランジスタであり、制御信号は、そのゲートに供給される。従って放電テスト実行装置の上記の処理は、厳密には次のとおりに表現し得る。放電テスト実行装置は、第１スイッチング素子と第２スイッチング素子の夫々のゲートに、それらスイッチング素子を導通状態にさせる制御信号を供給する。また、放電テスト実行装置は、第１スイッチング素子に所定の電力が流れる前に第１スイッチング素子と第２スイッチング素子の一方のゲートに、そのスイッチング素子を非導通状態に切り換える制御信号を供給する。なお、簡便のため、以下では、「スイッチング素子のゲートに、そのスイッチング素子を導通状態（非導通状態）にするための制御信号を供給する」ことを、単純に、スイッチング素子を導通状態（非導通状態）とする、と表現する。

上記の制御信号を与えたときに電流検出装置が所定の電流を検出すれば、スイッチング素子を含む放電回路が予定通りに正常に動作することが確認される。

上記のインバータでは、直列回路の双方のスイッチング素子を一時的に同時に導通状態とするが、その期間は、所定電力量以上の電力が流れない期間に限定される。それゆえ、スイッチング素子の負荷が軽減される。

所定電力量は、予め定められる。具体的には、直列回路を短絡させたときに許容し得る電力量に定めればよい。そのような電力量は、スイッチング素子の性能と、コンデンサに蓄えられる予想最大電力量で定めることができる。

なお、放電テスト実行装置は、直列回路に所定量の電力が流れるまでスイッチング素子を導通状態に保持する必要はない。放電テスト実行装置は、各スイッチング素子が正常に動作することを確認した時点でいずれかのスイッチング素子を非導通状態として放電テストを終了してよい。あるいは、放電テスト実行装置は、第１スイッチング素子と第２スイッチング素子を導通状態とし、直列回路に流れる電流が所定量に達する前に、予め定められた期間が経過した後にいずれか一方のスイッチング素子を非導通状態とすればよい。予め定められた期間に流れる電流が予定の大きさであれば、スイッチング素子が正常に動作していることが確認され、予定の大きさよりも小さければ、スイッチング素子は正常に動作していないことが判明する。

スイッチング素子が正常か否かをチェックするために両方のスイッチング素子を導通状態とする期間は長い方がよい。なお、その期間を便宜上、「テスト期間」と称する。しかし、両方のスイッチング素子を単純に導通状態としてしまうと、スイッチング素子の負荷（ストレス）軽減のために、テスト期間は短期間にとどめなければならない。そこで、放電テスト実行装置は、導通状態における第１スイッチング素子の抵抗値が、インバータに接続されているモータ駆動時の第１スイッチング素子の導通時における抵抗値よりも高く、モータ駆動時の非導通時における第１スイッチング素子の抵抗値よりも低くなるような制御信号を第１スイッチング素子に供給するとよい。あるいは、放電テスト実行装置は、導通状態と非導通状態を繰り返させる制御信号を第１スイッチング素子に与えるとよい。いずれの場合も、第１スイッチング素子が制御信号に応答して正常に動作している場合に単位時間当たりに流れる電流量を抑えることができるので、テスト期間を長く確保することができる。逆に、テスト期間が短くて済むのであれば、スイッチング素子に流れる電力量を小さくすることができ、負荷を一層軽減することができる。

導通状態における第１スイッチング素子の抵抗値が、インバータに接続されているモータ駆動時の第１スイッチング素子の導通時における抵抗値よりも高く、モータ駆動時の非導通時における第１スイッチング素子の抵抗値よりも低くなるような第１スイッチング素子の導通状態は、通常、ハーフオン状態と称される。本明細書でも、以下では、「ハーフオン」という用語を用いる。

上記の通り、本明細書が開示するインバータは、電流平滑用のコンデンサの放電テストを行う回路（放電テスト実行装置）を備えており、その回路は、放電テストにおけるスイッチング素子の負荷を軽減する。

なお、第１スイッチング素子と第２スイッチング素子の直列回路において、高電圧側に位置するスイッチング素子は「上アーム」と称され、低電圧側に位置するスイッチング素子は「下アーム」と呼ばれることがある。上記した「第１スイッチング素子」と「第２スイッチング素子」との呼称は、直列接続された２個のスイッチング素子を区別する便宜上の呼称であり、第１スイッチング素子は上アームのスイッチング素子であってもよいし、下アームのスイッチング素子であってもよい。

本明細書が開示する技術の詳細とさらなる改良は、以下の実施例にて説明する。

インバータのシステム構成を示すブロック図である。 インバータ制御装置のシステム構成を示すブロック図である。 放電テストに用いる波形（制御信号）の一例を示す。 放電制御装置が実施する処理手順を示すフローチャート図である。 放電テストに用いる波形（制御信号）の第１変形例を示す。 放電テストに用いる波形（制御信号）の第２変形例を示す。 放電テストに用いる波形（制御信号）の第３変形例を示す。 インバータの構成の変形例を示す図である。 コンデンサ放電処理を説明する図である。

下記に説明する実施例の特徴のいくつかを列記する。なお下記の特徴は、単独でも有用性を発揮するものであり、他の特徴と組み合わせて用いることが不可欠ではない。
特徴１：インバータは３相交流を供給する。
特徴２：３相交流を生成するスイッチング素子が放電用スイッチング素子を兼用する。
特徴３：３相交流を生成するスイッチング素子の全部のスイッチング素子が導通して放電する。「全部のスイッチング素子」とは、インバータ出力の全相に対応するスイッチング素子を意味する。
特徴４：３相の放電テストを同時に実行する。
特徴５：３相の放電テストを順に実行する。
特徴６：特徴５において、電流検出装置を、相に依存しない共通配線に設ける。

図１は、直流電源１２とインバータ２２とモータ１３を備えている駆動力発生装置を示している。駆動力発生装置は、電気自動車またはハイブリッド自動車に車載されており、モータ１３が回転すると自動車が走行する。自動車が制動される際には、モータ１３が発電機となって直流電源１２を充電する。なお、図示を省略しているが、直流電源１２とインバータ２２の間には、直流電源１２をインバータ２２から切り離すシステムメインリレーが挿入されている。また、直流電源１２とインバータ２２の間に昇圧回路１１が挿入されていてもよい。

インバータ２２は、電流平滑用コンデンサ１０を備えている。インバータ２２は、ＵＶＷの３相交流電流を生成する。インバータ２２は、Ｕ相用上アームスイッチング素子１と、Ｕ相用下アームスイッチング素子２と、Ｕ相用電流検出装置３と、Ｖ相用上アームスイッチング素子４と、Ｖ相用下アームスイッチング素子５と、Ｖ相用電流検出装置６と、Ｗ相用上アームスイッチング素子７と、Ｗ相用下アームスイッチング素子８と、Ｗ相用電流検出装置９を備えている。各相の上アームスイッチング素子と下アームスイッチング素子は直列に接続されている。即ち、各相の上アームスイッチング素子と下アームスイッチング素子が直列回路を構成する。

スイッチング素子１と並行にフリーホイールダイオード（還流ダイオード）１ａが接続され、スイッチング素子２と並行にフリーホイールダイオード２ａが接続され、スイッチング素子４と並行にフリーホイールダイオード４ａが接続され、スイッチング素子５と並行にフリーホイールダイオード５ａが接続され、スイッチング素子７と並行にフリーホイールダイオード７ａが接続され、スイッチング素子８と並行にフリーホイールダイオード８ａが接続されている。

Ｕ相用上アームスイッチング素子１のゲート端子１ｂと、Ｕ相用下アームスイッチング素子２のゲート端子２ｂと、Ｖ相用上アームスイッチング素子４のゲート端子４ｂと、Ｖ相用下アームスイッチング素子５のゲート端子５ｂと、Ｗ相用上アームスイッチング素子７のゲート端子７ｂと、Ｗ相用下アームスイッチング素子８のゲート端子８ｂは、インバータ制御装置（不図示）に接続されている。インバータ制御装置は放電テストを実行する回路を内蔵している。

インバータ制御装置は、スイッチング素子１、２、４、５、７、８を異なるタイミングでオン／オフさせることによって３相交流を生成してモータ１３に通電する。Ｕ相の電流波形はＶ相の電流波形よりも１２０度進んだ位相で変化し、Ｗ相の電流波形はＶ相の電流波形よりも１２０度遅れた位相で変化する。

図２は、インバータ制御装置のうち、放電制御に関与する部分のシステム構成を示している。符号１４は加速度センサを示している。加速度センサ１４は、不図示のエアバッグシステムに組み込まれており、車両に所定の加速度が生じると、特定の信号を発生する。特定の信号を発するためのトリガとなる加速度閾値は、車両の通常の走行では生じ得ない大きさであり、車両が衝突した場合に発生すると予測される加速度の大きさに設定されている。即ち、加速度センサ１４が発する特定の信号は、車両が衝突したらしいことを示す信号であり、以下ではそのような信号を衝突信号と称する。

インバータ制御装置は、加速度センサ１４から衝突信号を受信すると、コンデンサ１０を放電させる。そのために、加速度センサ１４の信号はＨＶ−ＥＣＵ１５を経て、ＭＧ−ＥＣＵ１６に入力される。衝突信号が入力されると、ＭＧ−ＥＣＵ１６は放電制御装置１７を作動させる。その場合、放電制御装置１７（あるいは、ＨＶ−ＥＣＵ１５など、別の制御装置）は、システムメインリレーを開放して直流電源１２をインバータ２２から切り離すとともに、コンデンサ１０を放電する。放電制御装置１７は、Ｕ相、Ｖ相、Ｗ相のいずれかの上アームのスイッチング素子（スイッチング素子１、４、７のいずれか）を導通させるとともに、導通させた上アームの相と異なる相の下アームのスイッチング素子（スイッチング素子２、５、８のいずれか）を導通させる。そうすると、コンデンサ１０に蓄積された電力がインバータ２２を介してモータ１３に流れる。即ち、コンデンサ１０に蓄えられた電気エネルギは、モータの回転エネルギ、あるいはモータのコイルの熱エネルギとなって散逸する。

コンデンサ１０の放電回路は、車両が衝突した場合であっても作動しなければならないので、コンデンサ１０の放電時には、バックアップ電源２８から、ＨＶ−ＥＣＵ１５、ＭＧ−ＥＣＵ１６、及び、放電制御装置１７に電力が供給される。もしくは、バックアップ電源２８の電力供給を放電制御装置１７に限定し、ＨＶ−ＥＣＵ１５やＭＧ−ＥＣＵ１６の電力供給が途絶え、かつ、コンデンサ電荷残存時に放電する制御としてもよい。

それとは別に、ＨＶ−ＥＣＵ１５は、自動車の運転開始時、自動車の運転終了時、あるいはモータ１３を回転させる必要がない期間（シフトレバーがパーキング位置にある期間あるいはブレーキペダルが踏まれて車速がゼロである期間）などのテストに適した期間を選択して放電テスト開始指令を出力する。ＨＶ−ＥＣＵ１５から放電テスト開始指令がＭＧ−ＥＣＵ１６に入力されると、放電制御装置１７は放電テストを実行する。さらに、放電テストの場合も、ＨＶ−ＥＣＵ１５、ＭＧ−ＥＣＵ１６、及び、放電制御装置１７には、バックアップ電源２８から電力が供給されるようにしてもよい。その場合は、放電テストでは、バックアップ電源２８による給電が正常か否かも含めたチェックが行われる。

放電テストを実行する場合、放電制御装置１７は、スイッチング素子１のゲート端子１ｂに、図３（Ａ）に示すゲート電圧（制御信号）を印加する。そのゲート電圧は、スイッチング素子１のエミッタ・コレクタ間のオン抵抗を十分に下げる電圧Ｖｆである。別言すれば、そのゲート電圧Ｖｆは、通常走行のモータ駆動時にスイッチング素子を導通させる電圧と同等である。以下では、スイッチング素子１のエミッタ・コレクタ間のオン抵抗を十分に下げる電圧Ｖｆをフルオン電圧Ｖｆと称することがある。その意味は、スイッチング素子２を十分に導通させるのに十分な電圧ということである。

本実施例では、スイッチング素子１が第１スイッチング素子に対応する。本実施例ではスイッチング素子１、２、４、５、７、８にＩＧＢＴを用いている。本実施例の技術は、ＩＧＢＴを用いる場合に限られず、ＭＯＳ等の他のスイッチング素子を利用する場合にも有用である。また、スイッチング素子２が第２スイッチング素子に対応する。放電テストにおいて第１スイッチング素子１のゲート端子１ｂに加える制御信号（本実施例の場合は図３（Ａ）に示す信号）を、以下では第１制御信号と称する。また、第２スイッチング素子２のゲート端子２ｂに加える制御信号（本実施例の場合は図３（Ｂ）に示す信号）を、以下では第２制御信号と称する。例えば、第１スイッチング素子１が、コンデンサ１０の放電に用いるスイッチング素子であり、第２スイッチング素子２は、第１スイッチング素子１が放電時に正常に動作するかを確認するために動作させるスイッチング素子である。

放電テストを実行する場合、放電制御装置１７は、第２スイッチング素子２のゲート端子２ｂに、図３（Ｂ）に示すゲート電圧（第２制御信号）を供給する。そのゲート電圧は、経過時間とともに電圧が上昇する関係に設定されている。但し、その上限電圧は、先に説明したフルオン電圧Ｖｆよりも低い大きさに抑えられる。そのような電圧は、スイッチング素子２の抵抗値が、インバータ２２に接続されているモータ１３の駆動時のスイッチング素子２の導通時における抵抗値よりも高く、モータ駆動時の非導通時におけるスイッチング素子２の抵抗値よりも低い値である。以下では、そのような電圧をハーフオン電圧と称することがある。その意味は、フルオン電圧Ｖｆを印加した際と比較して、スイッチング素子２のエミッタ・コレクタ間に流れる電流が小さくなる電圧ということである。

本実施例では、電圧が階段状に上昇するゲート電圧（図３（Ｂ））を用いるが、経過時間に対して連続的に上昇する電圧を印加してもよい。また本実施例では、電圧が階段状に変化する際に電圧が一時的にゼロとなる電圧を用いるが、ゼロとなる期間のない電圧を用いてもよい。階段状に変化する電圧は、論理回路で生成しやすい。

第１スイッチング素子１が導通状態（低抵抗な状態）で、第２スイッチング素子２のゲート電圧を上げていくと、最初は第２スイッチング素子２が高抵抗であって例えばＵ相には電流が流れない。しかしながら、第２スイッチング素子２のゲート電圧の上昇とともに、第２スイッチング素子２の抵抗が低下し、Ｕ相に電流（放電電流）が流れ始める。流れ始めたときの電流値は小さい。図３（Ｃ）が、そのときの電流値Ｉｄを示している。小さな放電電流Ｉｄが流れると、それがＵ相用電流検出装置３で検出される。Ｕ相用電流検出装置３で電流Ｉｄが検出されれば、Ｕ相を利用するコンデンサ１０を放電する回路が正常であることがわかる。特に、放電に利用するスイッチング素子１（第１スイッチング素子）が正常に動作することが確認できる。従ってそれ以上テストを継続する必要がないため、テストを終了する。Ｕ相を利用する放電回路が正常に動作することを確認するテスト（放電テスト）において第１スイッチング素子１と第２スイッチング素子２に流れる電流値Ｉｄは小さい。即ち、放電テストにおいて、第１スイッチング素子１と第２スイッチング素子２に過大なストレスを加えることがない。

Ｖ相とＷ相のスイッチング素子を用いて放電制御を実施する場合は、Ｖ相とＷ相についても同様のテストをする。Ｖ相用電流検出装置６で電流が検出されれば、Ｖ相を利用する放電回路が正常であることがわかり、Ｗ相用電流検出装置９で電流が検出されれば、Ｗ相を利用するＰＣＵ放電回路が正常であることがわかる。

Ｕ相とＶ相とＷ相のチェックを同時に行ってもよい。従って、Ｕ相用電流検出装置３とＶ相用電流検出装置６とＷ相用電流検出装置９の全部で電流が検出されるまで、各相の第２スイッチング素子に印加するゲート電圧を上昇させていく。放電回路に異常がなければ、早い段階で、Ｕ相用電流検出装置３とＶ相用電流検出装置６とＷ相用電流検出装置９の全部が電流Ｉｄを検出する。その段階では、Ｕ相、Ｖ相、Ｗ相のいずれの相でのスイッチング素子に流れる電流が低い。全てのスイッチング素子に加わる負荷を抑えつつ、放電テストを実行することができる。

Ｕ相用電流検出装置３とＶ相用電流検出装置６とＷ相用電流検出装置９の全部が電流Ｉｄを検出すれば、各相の第１スイッチング素子に印加する第１制御信号もゼロとし、第２スイッチング素子に印加する第２制御信号もゼロとする。図３の(Ａ)と（Ｂ）に示す破線は、予定されている第１制御信号（Ａ）と第２制御信号（Ｂ）を示している。第２制御信号の電圧は経過時間ともに上昇する。但し、その上限は、フルオン電圧Ｖｆよりも低い値に設定されている。また、第２制御信号の電圧の初期値とステップ毎の電圧の増分は予め定められているので、放電テストを開始してからフルオン電圧Ｖｆよりも低い値に留められる期間が予め把握できる。その期間が図３に示す符号Ｔａが示す期間である。図３では、時刻Ｔｓに放電テストを開始し、期間Ｔａが経過した時刻Ｔｅが放電テスト終了予定の時刻である。放電テスト終了時刻Ｔｅよりも前の時刻ＴｄにＵ相の放電電流Ｉｄが検出されたら、その時点で放電テストを終了し、第１制御信号及び第２制御信号をともにゼロとする。もし、期間Ｔａが経過して時刻Ｔｅに到達しても、Ｕ相用電流検出装置３とＶ相用電流検出装置６とＷ相用電流検出装置９のうちのどれかが電流を検出しなければ、その相の放電回路に異常があると診断する。図３の実線は、放電回路に異常がない場合を示している。Ｕ相用電流検出装置３とＶ相用電流検出装置６とＷ相用電流検出装置９の全てにおいて、図３（Ｃ）に示す放電電流Ｉｄが検出されたら、各相の第１スイッチング素子に印加する第１制御信号をゼロとし、各相の第２スイッチング素子に印加する第２制御信号もゼロとする。これによって各スイッチング素子に流れた電力量が小さいうちに放電テストが終了する。

第１制御信号と第２制御信号を夫々のスイッチング素子に印加したときに、放電回路が正常であるならば各スイッチング素子に流れるであろう電流の大きさは既知である。ステップ状に増加する第２制御信号の最大電圧の大きさと放電テスト期間Ｔａは、次の関係により定められる。即ち、第２制御信号の最大電圧の大きさと放電テスト期間Ｔａは、放電回路が正常であり、かつ、放電テスト期間Ｔａの間に予定されている第１及び第２制御信号を印加したときに、第１スイッチング素子（第２スイッチング素子）に流れる電力量によって第１スイッチング素子（第２スイッチング素子）に加わる負荷（ストレス）がそれらのスイッチング素子の劣化を促進させない値に定められる。このことを別言すると次の通りである。放電テストを実行する放電制御装置１７は、第１スイッチング素子と第２スイッチング素子を導通状態とするとともに、第１スイッチング素子に所定の電力が流れる前に第１スイッチング素子と第２スイッチング素子の一方を非導通状態に切り換える。ここでの「所定の電力」が、前述したように第１及び第２スイッチング素子を劣化させない電力に対応する。また、上記の表現において、「第１スイッチング素子に所定の電力が流れる前に」は、「第２スイッチング素子に所定の電力が流れる前に」としても同じことである。

放電制御装置１７は、ＭＧ−ＥＣＵ１６から放電テスト開始信号を入力する装置１８と、制御装置１９と、制御装置１９にＵ相用電流検出装置３とＶ相用電流検出装置６とＷ相用電流検出装置９の検出値を入力する装置２１と、制御装置１９の指示によって第１スイッチング素子のゲートと、第２スイッチング素子のゲートに印加する制御信号を生成するゲート電圧生成回路２０を備えている。

なお、Ｕ相においてはスイッチング素子１とスイッチング素子２のいずれか一方が第１スイッチング素子に相当し他方が第２スイッチング素子に相当する。同様に、Ｖ相においてはスイッチング素子４とスイッチング素子５のいずれか一方が第１スイッチング素子に相当し他方が第２スイッチング素子に相当する。Ｗ相においてはスイッチング素子７とスイッチング素子８のいずれか一方が第１スイッチング素子に相当し他方が第２スイッチング素子に相当する。上記の例では、スイッチング素子１が第１スイッチング素子に相当し、スイッチング素子２が第２スイッチング素子に相当する。

図４は、放電テスト実行時の処理手順の一例を示している。図４のフローチャートの処理は、主として放電制御装置１７が実行する。ステップＳ２は、放電テストの実行タイミングの到達を監視する処理であり、自動車のスイッチ（Readyスイッチ）がオフからオンに変化したタイミングの到達を監視する。本実施例では、自動車の使用開始時に放電テストを実施する。なお放電テストの実施時期は、自動車の使用開始時に限られない。また、以下の説明では、スイッチング素子１、４、７が第１スイッチング素子に相当し、スイッチング素子２、５、８が第２スイッチング素子に相当する。

ステップＳ４以降は、放電テストの実行時に実施される。ステップＳ４では、コンデンサ１０を初期充電し、放電テスト可能な状態にする。ステップＳ６では、ＨＶ−ＥＣＵ１５がＤＣＨ信号を出力し、そのＤＣＨ信号がＭＧ−ＥＣＵ１６に入力される。ＤＣＨ信号は放電テストの開始指令である。このとき、ＨＶ−ＥＣＵ１５、ＭＧ−ＥＣＵ１６、及び、放電制御装置１７を作動させるための電力供給源を直流電源１２からバックアップ電源２８に切り換える場合もある。

ステップＳ８は、第１スイッチング素子１、４、７のゲート端子１ｂ、４ｂ、７ｂに、第１スイッチング素子１、４、７のオン抵抗を十分に低下させる大きさの電圧（フルオン電圧Ｖｆ）を印加する。このゲート信号が前述の第１制御信号に相当する。放電回路が正常であれば、第１スイッチング素子１、４、７は低抵抗となる。

ステップＳ１０では、第２スイッチング素子２、５、８のゲート端子２ｂ、５ｂ、８ｂに、第２制御信号を印加する。第２制御信号は、図３の（Ｂ）に示すように、経過時間とともに電圧が上昇していく。但し、その最大値はフルオン電圧Ｖｆよりも低く、電圧を印加する期間Ｔａは予め制限されている。

ステップＳ１２では、Ｕ相用電流検出装置３とＶ相用電流検出装置６とＷ相用電流検出装置９の全部で放電電流が検出されたか否かを判別する。放電回路が正常であれば、ステップＳ１２を繰り返しているうちにステップＳ１２の判断結果がＹＥＳとなる。放電回路が正常であれば、ステップＳ１８で、第１スイッチング素子１、４、７に印加している第１制御信号をゼロとし、ステップＳ２０で、第２スイッチング素子２、５、８に印加している第２制御信号をゼロとし、放電テストを終了する。自動車は初期点検を終えて、通常使用可能な状態となる。なお、ＨＶ−ＥＣＵ１５、ＭＧ−ＥＣＵ１６、及び、放電制御装置１７の電源をバックアップ電源２８から直流電源１２に戻す。

ステップＳ１２がＮＯの間は、ステップＳ１０に戻って上記の処理を繰り返す（ステップＳ１４：ＮＯ）。繰り返すたびに、第２制御信号の電圧が上昇していく。放電回路に異常があれば、第２制御信号を上限値まで上昇させても、ステップＳ１２がＹＥＳとならない。ステップＳ１４がＹＥＳとなれば、放電回路に異常があることがわかる。そこでステップＳ１６で異常処理する。なお、前述したように、第２制御信号の上限値は、放電テスト期間Ｔａと一意に対応しているので、ステップＳ１４の判断内容は、「放電期間Ｔａが経過？」とすることと等価である。その場合の処理は、「既定の期間（期間Ｔａ）、第１スイッチング素子と第２スイッチング素子を導通状態とし、既定の期間後に第１スイッチング素子と第２スイッチング素子の一方を非導通状態に切り換えること」に相当する。

本実施例では、Ｕ相、Ｖ相、Ｗ相の放電テストを同時に実施する。Ｕ相用電流検出装置３とＶ相用電流検出装置６とＷ相用電流検出装置９を用いるので、相毎にテストすることができる。異常があれば、異常が検知された相を特定することができる。

（変形例１）図５に示すように、負極側のスイッチング素子（下アームスイッチング素子２)を第１スイッチング素子とし、正極側のスイッチング素子（上アームスイッチング素子１)を第２スイッチング素子としてもよい。即ち、スイッチング素子２のゲート端子２ｂにフルオン電圧Ｖｆ（図５（Ｂ））を印加するとともに、スイッチング素子１のゲート端子１ｂにステップ毎に増加する電圧（図５（Ａ））を印加してもよい。Ｖ相、Ｗ相についても同様である。

（変形例２）図６に示すように、第１スイッチング素子１のゲート端子１ｂにフルオン電圧Ｖｆを印加するとともに、第２スイッチング素子２のゲート端子２ｂには、フルオン電圧Ｖｆよりも低いハーフオン電圧Ｖｈを印加してもよい。ハーフオン電圧Ｖｈは、導通状態における第２スイッチング素子２の抵抗値が、モータ１３の駆動時の第２スイッチング素子２の導通時における抵抗値よりも高く、しかし、モータ駆動時の非導通時における第２スイッチング素子２の抵抗値よりも低くなるような制御信号である。そのような制御信号を加えると、放電回路が正常であった場合にスイッチング素子に流れる電流は、第１及び第２スイッチング素子の双方のゲート端子にフルオン電圧Ｖｆを印加した場合と比べて小さくなる。従って放電テストにおいて各スイッチング素子に加わる負荷（ストレス）を抑制することができる。この変形例の場合でも、テスト期間Ｔａは、放電回路が正常である場合にその期間Ｔａの間に流れる電力がスイッチング素子の劣化を促進しない値に定められる。テスト期間Ｔａ終了後は、第１及び第２制御信号ともにゼロとし、第１スイッチング素子１と第２スイッチング素子２を共に非導通状態とする。別言すれば、放電制御装置１７は、放電テストにおいて、第１スイッチング素子１と第２スイッチング素子２を導通状態とするとともに、第１スイッチング素子１に所定の電力が流れる前に第１スイッチング素子１と第２スイッチング素子２の少なくとも一方を非導通状態に切り換える。Ｖ相及びＷ相においても同様である。

（変形例３）図７に示すように、第１スイッチング素子１のゲート端子１ｂにフルオン電圧Ｖｆの制御信号（第１制御信号）を印加するとともに、第２スイッチング素子２のゲート端子２ｂには、フルオン電圧Ｖｆのパルス状の制御信号（第２制御信号）を印加してもよい。第１、第２スイッチング素子の双方にフルオン電圧Ｖｆの制御信号を印加するが、一方のスイッチング素子にはパルス状の制御信号を印加する。それゆえ、放電回路が正常であったとしても、所定の期間Ｔａの間にスイッチング素子を流れる電力は、双方のスイッチング素子に一定のフルオン電圧Ｖｆを印加する場合と比べて小さくなる。例えば、デューティ比５０％のパルス状のフルオン電圧Ｖｆを加えると、ディーティ比１００％の場合と比べてスイッチング素子に流れる電力は半分となる。テスト期間Ｔａは、放電回路が正常であって一方のスイッチング素子のゲートに一定のフルオン電圧Ｖｆを印加し、他方のスイッチング素子のゲートにパルス状のフルオン電圧Ｖｆを印加したときにスイッチング素子に流れる電力が、そのスイッチング素子の劣化を促進しないことを条件に定められる。

(変形例４)Ｕ相、Ｖ相、Ｗ相のうち、コンデンサ１０の放電に用いる相が決められている場合、テストのために全相のスイッチング素子にテスト用ゲート電圧（第１及び第２制御信号）を印加する必要がない。放電に用いる通電相のスイッチング素子にのみテスト用ゲート電圧を印加すればよい。

(変形例５)全相のスイッチング素子で放電する場合でも、放電テストは相毎にすることができる。例えばＵ相のテスト、Ｖ相のテスト、Ｗ相のテストの順で実施してもよい。この場合、図８に示すように、相に依存しない配線部、すなわち、インバータ２２における共通配線部３０（共通グランド線）に１つの電流検出装置３２を設置すればよい。

コンデンサ１０の放電処理を説明する。放電テストではなく、実際にコンデンサ１０を放電する場合は、同相の上アームのスイッチング素子と下アームのスイッチング素子、即ち、直列回路の双方のスイッチング素子を共に導通状態とするのではなく、並列に接続された３つの直列回路（Ｕ相、Ｖ相、及び、Ｗ相）のうち、第１の直列回路の上アームスイッチング素子を導通状態とするとともに、第１の直列回路とは異なる別の第２の直列回路の下アームのスイッチング素子を導通状態とする。図９に、コンデンサ放電時の電流の流れを示す。太線が電流の経路を示している。図９の場合、放電制御装置１７は、Ｕ相の上アームのスイッチング素子１と、Ｖ相の下アームのスイッチング素子５を導通状態とする。そうすると、コンデンサ１０に蓄積された電力はスイッチング素子１を通り、次いでモータ１３のコイルを通り、次にＶ相の下アームスイッチング素子５を通る。コンデンサ１０に蓄積された電力は、モータ１３のコイルを通過する。即ち、コンデンサ１０に蓄積された電力は、モータ１３の回転力あるいはモータ１３のコイルの発熱となって散逸する。こうして、コンデンサ１０に蓄積された電力は速やかに放出される。上記のごとく、Ｕ相の上アームスイッチング素子１とＶ相の下アームスイッチング素子５を放電に用いる場合、放電テストの対象となるスイッチング素子がスイッチング素子１と５である。その場合、Ｕ相においてはスイッチング素子１が第１スイッチング素子に相当し、スイッチング素子２が第２スイッチング素子に相当する。また、Ｖ相ではスイッチング素子５が第１スイッチング素子に相当し、スイッチング素子４が第２スイッチング素子に相当する。なお、モータを使った放電は、上記のごとく、Ｕ相上アームスイッチング素子とＶ相下アームスイッチング素子の組み合わせ以外であっても成立する。

実施例で説明した技術に関する留意点を述べる。実施例の放電制御装置１７が、放電テスト実行装置の一例に相当する。実施例のインバータは電気自動車に搭載されている。本明細書が開示する技術は、走行用にモータとエンジンの双方を搭載するハイブリッド車のインバータに適用することも好適である。

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１：Ｕ相上アームスイッチング素子
２：Ｕ相下アームスイッチング素子
３：Ｕ相用電流検出装置
４：Ｖ相上アームスイッチング素子
５：Ｖ相下アームスイッチング素子
６：Ｖ相用電流検出装置
７：Ｗ相上アームスイッチング素子
８：Ｗ相下アームスイッチング素子
９：Ｗ相用電流検出装置
１０：コンデンサ
１１：昇圧回路
１２：直流電源
１３：モータ
１４：衝突センサ
１５：ＨＶ−ＥＣＵ
１６：ＭＧ−ＥＣＵ
１７：放電制御装置（放電テスト実行装置）
１８：放電テスト開始信号入力装置
１９：制御装置
２０：ゲート電圧生成装置
２１：電流値入力装置
２２：インバータ
２８：バックアップ電源

Claims (6)

1. 第１スイッチング素子と第２スイッチング素子が直列に接続されている直列回路と、
   前記直列回路に並列に接続されているコンデンサと、
   前記直列回路に流れる電流を検出する電流検出装置と、
   第１スイッチング素子と第２スイッチング素子を導通状態とするとともに、第１スイッチング素子に所定の電力が流れる前に第１スイッチング素子と第２スイッチング素子の一方を非導通状態に切り換える放電テスト実行装置と、
   を備えているインバータ。
2. 放電テスト実行装置は、既定の期間、第１スイッチング素子と第２スイッチング素子を導通状態とし、既定の期間後に第１スイッチング素子と第２スイッチング素子の一方を非導通状態に切り換えることを特徴とする請求項１に記載のインバータ。
3. 放電テスト実行装置は、前記導通状態における第２スイッチング素子の抵抗値が、インバータに接続されているモータ駆動時の第２スイッチング素子の導通時における抵抗値よりも高く、モータ駆動時の非導通時における第２スイッチング素子の抵抗値よりも低くなるように第２スイッチング素子を動作させることを特徴とする請求項１又は２に記載のインバータ。
4. 放電テスト実行装置は、第２スイッチング素子に、導通状態と非導通状態を繰り返させる制御信号を供給することを特徴とする請求項１から３のいずれか１項に記載のインバータ。
5. 前記インバータは、並列に接続された複数の前記直列回路を備えており、
   放電テスト実行装置は、第１の直列回路と第２の直列回路の夫々に対して、第１スイッチング素子と第２スイッチング素子を導通状態とし、第１スイッチング素子に所定の電力が流れる前に第１スイッチング素子と第２スイッチング素子の一方を非導通状態に切り換える、ことを特徴とする請求項１から４のいずれか１項に記載のインバータ。
6. 前記インバータは、車両が衝突したことを示す信号を受信したときに、第１の直列回路の第１スイッチング素子を導通状態とするとともに、第２の直列回路の第２スイッチング素子を導通状態とすることを特徴とする請求項５に記載のインバータ。

Images